ホールド回路
【課題】保持電圧の下降または上昇傾きを良好に調整可能なホールド回路を提供すること。
【解決手段】ホールド回路１０は、入力端子２０、第１出力端子２２、基準電圧端子２４、オペアンプ３０、ダイオード３２、コンデンサ３６、抵抗Ｒ０、電圧発生回路５０、を備えている。コンデンサ３６は、一端が接続点２６に接続され、他端が基準電圧端子２４に接続される。抵抗Ｒ０は、一端が接続点２６に接続される。ダイオード５２のアノードが、オペアンプ３８を介して接続点２６に接続される。抵抗Ｒ０の他端と中間接続点５８とが接続される。オペアンプ３０は、非反転入力端子３０ｂが入力端子２０に接続され、反転入力端子３０ａが接続点２６に接続され、出力端子３０ｃがダイオード３２に接続される。電圧発生回路５０は、ダイオード５２に入力される出力電圧Ｖ２２から変化させたオフセット電圧Ｖ２３を生成して、中間接続点５８から出力する。
【解決手段】ホールド回路１０は、入力端子２０、第１出力端子２２、基準電圧端子２４、オペアンプ３０、ダイオード３２、コンデンサ３６、抵抗Ｒ０、電圧発生回路５０、を備えている。コンデンサ３６は、一端が接続点２６に接続され、他端が基準電圧端子２４に接続される。抵抗Ｒ０は、一端が接続点２６に接続される。ダイオード５２のアノードが、オペアンプ３８を介して接続点２６に接続される。抵抗Ｒ０の他端と中間接続点５８とが接続される。オペアンプ３０は、非反転入力端子３０ｂが入力端子２０に接続され、反転入力端子３０ａが接続点２６に接続され、出力端子３０ｃがダイオード３２に接続される。電圧発生回路５０は、ダイオード５２に入力される出力電圧Ｖ２２から変化させたオフセット電圧Ｖ２３を生成して、中間接続点５８から出力する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、経時的に変化する電圧のピーク電圧またはボトム電圧を保持するホールド回路に関する。
【背景技術】
【０００２】
経時的に変化する波形の電圧値のピーク値又はボトム値を記憶したい場面が存在する。このような場合に、ホールド回路が利用される。ホールド回路は、経時的に変化する電圧のピーク電圧またはボトム電圧を保持する。
【０００３】
図８に、従来のピークホールド回路５１０の回路図を示す。ピークホールド回路５１０は、電圧を入力する電圧入力端子Ｐ１と、保持している電圧を出力する電圧出力端子Ｐ２と、基準電位（この場合は接地電位）に接続する基準電位端子Ｐ３およびＰ５を備えている。ピークホールド回路５１０はまた、ダイオードＤ１と、コンデンサＣと、抵抗Ｒと、オペアンプＯＰ１と、インピーダンス変換回路ＯＰ２を備えている。ピークホールド回路５１０では、オペアンプＯＰ１とインピーダンス変換回路ＯＰ２と電圧出力端子Ｐ２が、その順序で直列に接続されている。また、抵抗Ｒが、コンデンサＣに並列接続されている。オペアンプＯＰ１は、非反転入力端子ｐ１２が電圧入力端子Ｐ１に接続されており、反転入力端子ｐ１１が電圧出力端子Ｐ２に接続されている。また、出力端子ｐ１３がダイオードＤ１に接続されている。ダイオードＤ１のアノードｄ１は、オペアンプＯＰ１の出力端子ｐ１３に接続されている。ダイオードＤ１のカソードｄ２は、コンデンサＣおよび抵抗Ｒの一端に接続されている。コンデンサＣの他端は、基準電位端子Ｐ３に接続されている。抵抗Ｒの他端は、基準電位端子Ｐ５に接続されている。インピーダンス変換回路ＯＰ２は、ダイオードＤ１とコンデンサＣと抵抗Ｒとの接続点Ｐ４と電圧出力端子Ｐ２の間に接続されており、電圧出力端子Ｐ２の電圧を接続点Ｐ４の電圧に等しく維持している。インピーダンス変換回路ＯＰ２はオペアンプを用いて構成されている。オペアンプの反転入力端子ｐ２１がオペアンプの出力端子ｐ２３と接続されている。オペアンプの非反転入力端子ｐ２２が接続点Ｐ４に接続されている。オペアンプの出力端子ｐ２３が電圧出力端子Ｐ２に接続されている。
【０００４】
図９を用いて、ピークホールド回路５１０の電圧保持動作を説明する。図８に示すように、電圧入力端子Ｐ１の電圧をＶ１とし、オペアンプＯＰ１の出力端子ｐ１３の電圧をＶ２とし、接続点Ｐ４の電圧をＶ３とし、電圧出力端子Ｐ２の電圧をＶ４とする。ここで、電圧Ｖ１は入力電圧Ｖinに等しい。また、電圧Ｖ４は出力電圧Ｖoutに等しい。また、インピーダンス変換回路ＯＰ２によって、電圧Ｖ４は電圧Ｖ３と常に等しく維持されている。電圧Ｖ１〜Ｖ４の時間変化を図９に示す。図９に示すように、ピークホールド回路５１０では、更新期間Ｔ１に電圧Ｖ１が増加すると、それに伴って電圧Ｖ２〜Ｖ４が上昇する。そして、電圧Ｖ３に基づいた電荷がコンデンサＣに蓄えられる。なお、電圧Ｖ２は、ダイオードＤ１の順方向電圧（典型的には、０．７Ｖ）の分だけ、電圧Ｖ３及びＶ４よりも大きい。
【０００５】
ホールド期間Ｔ２になって電圧Ｖ１が減少すると、オペアンプＯＰ１の作用により電圧Ｖ２は低下する。この結果、ダイオードＤ１のカソードｄ２の電圧である電圧Ｖ３に対して、アノードｄ１の電圧である電圧Ｖ２が減少し、ダイオードＤ１に逆方向電圧が印加される。しかしこの場合でも、ダイオードＤ１の整流効果によって、コンデンサＣに蓄えられた電荷がダイオードＤ１を介して放出されてしまうことがない。また、ホールド期間Ｔ２において、コンデンサＣに蓄えられている電荷は、抵抗Ｒを介して基準電位側へ放電される。よって、コンデンサＣから抵抗Ｒを介して基準電位端子Ｐ５側へ、電流Ｉが流れる。すると、図９に示すように、ホールド期間Ｔ２において、電圧Ｖ４は緩やかに下降する。これにより、コンデンサＣが保持していたピーク電圧が除々にリセットされるため、次の測定に備えることができる。
【０００６】
以後、電圧Ｖ１の増加／減少に伴って接続点Ｐ４の電圧Ｖ３が更新される更新期間Ｔ１と、接続点Ｐ４の電圧Ｖ３が保持されるホールド期間Ｔ２が繰返される。ピークホールド回路５１０では、ダイオードＤ１の整流効果によって、入力電圧Ｖinのピーク電圧に相当する電荷がコンデンサＣに蓄えられ、これによって、入力電圧Ｖinのピーク電圧が保持されるとともに、出力電圧Ｖoutにピーク電圧が出力される。このようなピークホールド回路が特許文献１などに記載されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平５−７２９８８号公報
【特許文献２】特開平８−６３７６７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ピークホールド回路５１０では、ホールド期間Ｔ２における電圧Ｖ４の低下傾きは、コンデンサＣの放電速度によって決まる。また、コンデンサＣの放電速度は、コンデンサＣと抵抗Ｒによって定まる時定数に依存する。ここで、ピークホールド回路５１０の電圧入力端子Ｐ１に低い周波数帯域の信号が入力される場合には、ホールド期間Ｔ２における電圧Ｖ４の低下傾きを小さくする必要がある。すると、コンデンサＣの放電速度を低下させるために、時定数を大きくする必要が生じ、その結果抵抗Ｒを大きくする必要が生じる。しかし、ピークホールド回路５１０を集積回路内に形成する場合には、集積回路内に大きな抵抗を形成することには限界があるため、電圧Ｖ４の低下傾きを小さくする範囲にも限界が生じる。すなわち、従来のピークホールド回路５１０は、ホールド期間中における保持電圧のリセット傾きの大きさを良好に調整することができない。
【０００９】
また、上記の問題はボトムホールド回路でも生じる。即ち、ボトムホールド回路において、ホールド期間Ｔ２における電圧Ｖ４の上昇傾きを小さくする範囲に限界が生じるため、保持電圧のリセット傾きの大きさを良好に調整することができない。
【００１０】
本願は上記の課題を解決する。すなわち本願は、ホールド期間中における保持電圧の下降傾きまたは上昇傾きの大きさを良好に調整することができるホールド回路を提供することを目的としている。
【課題を解決するための手段】
【００１１】
本願は、経時的に変化する電圧を入力し、その電圧のピーク電圧またはボトム電圧を保持するホールド回路に具現化される。本開示のホールド回路は、入力電圧を入力する電圧入力端子と、保持している保持電圧を出力する電圧出力端子と、基準電圧に接続する基準電圧端子と、オペアンプと、整流回路と、コンデンサと、抵抗回路と、電圧発生回路と、を備えている。オペアンプと整流回路と電圧出力端子が、その順序で直列に接続されている。コンデンサは、一端が整流回路と電圧出力端子との接続点に接続されており、他端が基準電圧端子に接続されている。抵抗回路は、一端が接続点に接続されている。電圧発生回路は、第１端子が接続点に接続されている。抵抗回路の他端と電圧発生回路の第２端子とが接続されている。オペアンプは、一方の入力端子が電圧入力端子に接続されており、他方の入力端子が接続点に接続されており、その出力端子が整流回路に接続されている。電圧発生回路は、第１端子に入力される保持電圧から変化させたオフセット電圧を生成して第２端子に出力するように構成されている。
【００１２】
上記したホールド回路では、コンデンサが保持する保持電圧が電圧出力端子へ出力される。コンデンサには、整流回路がオン（導通）している間は、ホールド回路へ入力される入力電圧がそのまま印加されて、電荷が蓄積または放電されていく。整流回路がオフ（非導通）になると、コンデンサに蓄積された電荷がそのまま保持される。そのため、ホールド回路へ入力される電圧が変動しても、ホールド回路はコンデンサが保持している保持電圧を出力する。また、整流回路がオフ（非導通）の期間では、コンデンサに蓄えられている電荷は、抵抗回路を介して充電または放電される。このときの充電速度または放電速度は、抵抗回路とコンデンサとによって決定される時定数が大きくなるほど、また、抵抗回路の両端の電位差が小さくなるほど、遅くなる。
【００１３】
例えば、従来のホールド回路などでは、コンデンサの両端に印加される電位差および抵抗回路の両端に印加される電位差は、保持電圧（接続点の電圧）と基準電圧との電位差とされる。この場合に、充放電速度を遅くするには、時定数を大きくするために、抵抗回路の抵抗値を大きくする必要がある。しかし、ホールド回路を集積回路内に形成する場合には、専有面積等の制限により抵抗値の大きさに限界があるため、充放電速度を遅くする程度にも限界が存在する。
【００１４】
一方、上記したホールド回路では、コンデンサの両端に印加される電位差が保持電圧と基準電圧との電位差とされる一方で、抵抗回路の両端に印加される電位差は、保持電圧とオフセット電圧との電位差とされる。これにより、抵抗回路の両端に印加される電位差を従来よりも小さくすることができるため、抵抗回路の抵抗値を大きくすることなく、充放電速度を小さくすることができる。よって、ホールド回路を集積回路内に形成する場合においても、充放電速度を良好に調整することが可能となる。
【００１５】
また、上記したホールド回路では、保持電圧を基準として、保持電圧を所定電圧だけ減少または増加させることでオフセット電圧を生成している。これにより、保持電圧が変化する場合においても、抵抗回路の両端の電位差を常に一定の電圧値に維持することができる。よって、保持電圧の大きさに関わらず、保持電圧の上昇傾きまたは低下傾きを一定にすることができるため、安定した特性を得ることが可能となる。
【００１６】
本開示のホールド回路は、所定電圧を生成する生成回路をさらに備えていることが好ましい。電圧発生回路は、保持電圧から所定電圧を減ずることまたは保持電圧に所定電圧を加えることによってオフセット電圧を生成する。生成回路は、保持電圧を用いることなく、所定電圧を生成することができる。そして、所定電圧を保持電圧から減ずることまたは加えることによってオフセット電圧を生成している。よって、保持電圧が変動する場合にも、保持電圧から常に所定電圧分だけ低いまたは高い電圧に、オフセット電圧を維持することができる。これにより、抵抗回路の両端の電位差を常に一定の所定電圧に維持することができるため、保持電圧の上昇傾きまたは低下傾きを一定にすることができる。
【００１７】
本開示のホールド回路の生成回路は、接続点と基準端子との接続経路上に配置される第１ダイオードをさらに備えていることが好ましい。第１ダイオードは、一端が接続点に接続されている。第１ダイオードは、順方向の印加電圧が印加される向きで配置されている。第１ダイオードの他端は、抵抗回路の他端に接続されている。これにより、保持電圧を、ダイオードの順方向電圧の分だけ減少または増加させることができる。そして、ダイオードは、一般的に、順方向電圧降下が一定になる特定を有している。よって、保持電圧から常に所定電圧分だけ低いまたは高い値を有するオフセット電圧を、生成することが可能となる。
【００１８】
本開示のホールド回路の生成回路は、第１分圧回路をさらに備えていることが好ましい。第１分圧回路の一端が第１ダイオードの他端に接続されている。第１分圧回路の他端が電圧出力端子に接続されている。第１圧回路の中間端子が抵抗回路の他端に接続されている。これにより、保持電圧から常にダイオードの順方向電圧分だけ低いまたは高い値を有する電圧を生成し、その電圧を第１分圧回路でさらに分圧することで、保持電圧を所定電圧だけ減少または増加させることができる。これにより、所定電圧の値を、ダイオードの順方向電圧よりも小さな任意の値に調整することが可能となる。
【００１９】
本開示のホールド回路の第１ダイオードは、ゲート端子とドレイン端子とが共通接続されたＭＯＳトランジスタであることが好ましい。ゲート端子とドレイン端子とが共通接続されたＭＯＳトランジスタは、ダイオードとして作用する。そして、一般的に、ダイオードとして作用するＭＯＳトランジスタの方が、ダイオード素子よりも、環境温度変化に対する特性の変化量が小さい。これにより、ホールド回路の温度特性をより良好とすることが可能となる。
【００２０】
本開示のホールド回路の電圧発生回路は、第２分圧回路をさらに備えていることが好ましい。第２分圧回路の一端が基準電圧端子に接続されている。第２分圧回路の他端が電圧出力端子に接続されている。第２圧回路の中間端子が抵抗回路の他端に接続されている。これにより、保持電圧を所定電圧だけ減少または増加させたオフセット電圧を生成することができる。また、保持電圧が変動する場合にも、保持電圧から略所定電圧分だけ低いまたは高い電圧に、オフセット電圧を維持することができる。
【００２１】
本開示のホールド回路の抵抗回路は、第２ダイオードであることが好ましい。第２ダイオードは、順方向の印加電圧が印加される向きで配置されている。印加電圧の大きさが、第２ダイオードのしきい値電圧以下となるように構成されている。ダイオードへの印加電圧がダイオードのしきい値電圧以下である場合には、ダイオードは高抵抗として作用する。よって、高抵抗として作用するダイオードを用いて抵抗回路を作成する方が、抵抗素子を用いて抵抗回路を作成する場合に比して、同一抵抗値を有する抵抗回路をより小さな面積で作成することができる。よって、ホールド回路の専有面積をより小さくすることが可能となる。
【００２２】
本開示のホールド回路では、基準電圧は接地電圧であり、整流回路はオペアンプから接続点に向かう方向に順方向となるように配置されており、オペアンプの非反転入力端子が電圧入力端子に接続されており、オペアンプの反転入力端子が接続点に接続されており、電圧発生回路は、保持電圧を所定電圧だけ減少させたオフセット電圧を出力することが好ましい。整流回路は、オペアンプから接続点に向かう方向に順方向となるように配置されている。よって、整流回路がオン（導通）している間は、コンデンサに電荷が蓄積されるため、ピークホールド回路として作用する。また、電圧発生回路は、保持電圧を所定電圧だけ減少させたオフセット電圧を出力する。よって、整流回路がオフ（非導通）の期間では、コンデンサに蓄えられている電荷は、抵抗回路を介して放電される。そして、抵抗回路の両端に印加される電位差を従来よりも小さくすることができるため、放電速度を小さくすることができる。
【００２３】
本開示のホールド回路では、基準電圧は電源電圧であり、整流回路は接続点からオペアンプに向かう方向に順方向となるように配置されており、オペアンプの非反転入力端子が電圧入力端子に接続されており、オペアンプの反転入力端子が接続点に接続されており、電圧発生回路は、保持電圧を所定電圧だけ増加させたオフセット電圧を出力することが好ましい。整流回路は、接続点からオペアンプに向かう方向に順方向となるように配置されている。よって、整流回路がオン（導通）している間は、コンデンサから電荷が放出されるため、ボトムホールド回路として作用する。また、電圧発生回路は、保持電圧を所定電圧だけ増加させたオフセット電圧を出力する。よって、整流回路がオフ（非導通）の期間では、コンデンサには、抵抗回路を介して電荷が蓄積される。そして、抵抗回路の両端に印加される電位差を従来よりも小さくすることができるため、充電速度を小さくすることができる。
【発明の効果】
【００２４】
本開示の技術によると、保持電圧のリセット時の上昇傾きまたは低下傾きを良好に調整することができるホールド回路を提供することができる。
【図面の簡単な説明】
【００２５】
【図１】実施例１のホールド回路の回路図を示す。
【図２】実施例１のホールド回路の動作波形図を示す。
【図３】実施例２のホールド回路の回路図を示す。
【図４】実施例３のホールド回路の回路図を示す。
【図５】実施例４のホールド回路の回路図を示す。
【図６】実施例５のホールド回路の回路図を示す。
【図７】ホールド回路の変形例を示す。
【図８】従来のピークホールド回路を示す。
【図９】従来のピークホールド回路５１０の動作波形図を示す。
【発明を実施するための形態】
【００２６】
以下に説明する実施例の主要な特徴を最初に整理する。
（特徴１）生成回路は抵抗ブリッジ回路である。電圧発生回路は、抵抗ブリッジ回路で生成された所定電圧を差動増幅することによってオフセット電圧を生成する。
（特徴２）所定電圧を生成する生成回路は、基準電圧発生回路である。電圧発生回路は、加算器をさらに備える。加算器は、保持電圧から所定電圧を減ずることまたは保持電圧に所定電圧を加えることによってオフセット電圧を生成する。
【実施例１】
【００２７】
図面を参照して以下に実施例を詳細に説明する。図１に、ホールド回路１０の回路図を示す。なお、ホールド回路１０は、入力電圧の極大値をホールドする回路である。ホールド回路１０は、入力端子２０と、第１出力端子２２と、第２出力端子２３と、接地して用いる基準電圧端子２４と、オペアンプ３０および３８と、ダイオード３２と、コンデンサ３６と、抵抗Ｒ０と、電圧発生回路５０と、を備えている。入力端子２０には、アナログ信号である入力電圧Ｖ２０が入力される。第１出力端子２２からは、出力電圧Ｖ２２が出力される。第２出力端子２３からは、後述するオフセット電圧Ｖ２３が出力される。
【００２８】
オペアンプ３０と、ダイオード３２と、オペアンプ３８と、第１出力端子２２は、その順序で直列に接続されている。ダイオード３２、コンデンサ３６、抵抗Ｒ０、オペアンプ３８は、接続点２６で互いに接続されている。オペアンプ３０の非反転入力端子３０ｂは、入力端子２０に接続されている。オペアンプ３０の反転入力端子３０ａは、接続点２６に接続されている。ダイオード３２のアノードはオペアンプ３０の出力端子３０ｃに接続され、カソードは接続点２６に接続されている。ダイオード３２がオンしている（ダイオード３２のアノードとカソードが導通している）ときには、反転入力端子３０ａの電圧と非反転入力端子３０ｂの電圧は等しい（イマジナリショート）。そのため、ダイオード３２がオンしているときには、ダイオード３２の順方向電圧（およそ０．７Ｖ）の分だけ、出力端子３０ｃの電圧は非反転入力端子３０ｂの電圧よりも大きい。
【００２９】
コンデンサ３６の一端が接続点２６に接続されており、他端が基準電圧端子２４に接続されている。そのため、コンデンサ３６には、ダイオード３２のカソードの電圧に応じた電荷が蓄積される。抵抗Ｒ０は、接続点２６と第２出力端子２３との間に接続されている。抵抗Ｒ０によって、コンデンサ３６に蓄積されている電荷が第２出力端子２３側へ放出される。よって抵抗Ｒ０は、コンデンサ３６が保持している電圧を除々に低下させる、リセット回路と評価することもできる。
【００３０】
オペアンプ３８の非反転入力端子３８ｂは、接続点２６に接続されている。オペアンプ３８の出力端子３８ｃは、第１出力端子２２に接続されている。オペアンプ３８では、その反転入力端子３８ａが出力端子３８ｃに接続されている。そのため、オペアンプ３８はインピーダンス変換回路として機能し、出力端子３８ｃの電圧を非反転入力端子３８ｂの電圧に一致させている。また、出力端子３８ｃと非反転入力端子３８ｂの間は高抵抗であり、実質的に絶縁されている。出力端子３８ｃに電流が流れても、非反転入力端子３８ｂの電圧が低下することはなく、コンデンサ３６に蓄えられた電荷がオペアンプ３８を通して放電することがない。
【００３１】
また、電圧発生回路５０は、分圧回路５１と、ダイオード５２と、オペアンプ５４と、接地して用いる基準電圧端子５６と、抵抗Ｒ３と、を備えている。ダイオード５２のアノードは、出力端子３８ｃおよび第１出力端子２２に接続されている。ダイオード５２のカソードは、接続点５３において、オペアンプ５４の非反転入力端子５４ｂおよび抵抗Ｒ３の一端に接続されている。抵抗Ｒ３の他端は、基準電圧端子５６に接続されている。分圧回路５１は、抵抗Ｒ１およびＲ２を備えている。抵抗Ｒ１の一端が、オペアンプ３８を介して接続点２６に接続されるとともに、第１出力端子２２に接続されている。抵抗Ｒ２の一端がオペアンプ５４の出力端子５４ｃに接続されている。抵抗Ｒ１とＲ２の中間接続点５８が、第２出力端子２３および抵抗Ｒ０の他端に接続されている。オペアンプ５４の反転入力端子５４ａは、出力端子５４ｃに接続されている。よって、オペアンプ５４はインピーダンス変換回路として機能する。なお、ダイオード５２のアノードは、電圧発生回路５０の第１端子とみなすことができる。また、中間接続点５８は、電圧発生回路５０の第２端子とみなすことができる。
【００３２】
図２を参照し、ピーク電圧のホールド回路１０の動作を説明する。図２は、ホールド回路１０の動作波形図である。グラフの横軸は時間経過を示し、縦軸は電圧を示している。入力電圧Ｖ２０は、ホールド回路１０の入力端子２０の電圧を示している。出力電圧Ｖ２２は、ホールド回路１０の第１出力端子２２の電圧を示している。オフセット電圧Ｖ２３は、ホールド回路１０の第２出力端子２３の電圧を示している。オフセット電圧Ｖ２３は、電圧発生回路５０によって生成される電圧である。出力電圧Ｖ３０ｃは、オペアンプ３０の出力端子３０ｃの電圧を示している。保持電圧Ｖ２６は、接続点２６の電圧であり、コンデンサ３６の出力電圧と等しい。なお、出力電圧Ｖ２２は、保持電圧Ｖ２６と等しい電圧である。
【００３３】
更新期間Ｔ１での動作について説明する。更新期間Ｔ１では、入力電圧Ｖ２０が増加していく。入力電圧Ｖ２０の増加に伴って、オペアンプ３０の出力電圧Ｖ３０ｃも増加する。但し、出力電圧Ｖ３０ｃは、ダイオード３２の順方向電圧Ｖｆ（およそ０．７Ｖ）の分だけ、入力電圧Ｖ２０よりも大きい。
【００３４】
オペアンプ３０から出力される出力電圧Ｖ３０ｃが増加すると、ダイオード３２がオンし、入力電圧Ｖ２０に応じた電荷が、コンデンサ３６に蓄積される。接続点２６の保持電圧Ｖ２６は、入力端子２０の入力電圧Ｖ２０に等しい。また、第１出力端子２２の出力電圧Ｖ２２は、保持電圧Ｖ２６に等しい。そのため、出力電圧Ｖ２２は、入力電圧Ｖ２０と等しく増加する。
【００３５】
また電圧発生回路５０において、ダイオード５２がオンした状態となる。ダイオードは、一般的に、順方向電圧降下が一定になる特定を有している。よって、接続点５３の電圧Ｖ５３は、出力電圧Ｖ２２を基準として、出力電圧Ｖ２２からダイオード５２の順方向電圧（典型的には０．７Ｖ）の分だけ低下した値とすることができる。
【００３６】
そして、接続点５３の電圧は、インピーダンス変換回路として機能するオペアンプ５４を介して、分圧回路５１の一端に入力される。よって、分圧回路５１では、出力電圧Ｖ２２と電圧Ｖ５３との間で分圧が行われる。分圧後の電圧は、オフセット電圧Ｖ２３として、分圧回路５１の中間接続点５８から出力され、第２出力端子２３および抵抗Ｒ０の一端に入力される。
【００３７】
これにより、出力電圧Ｖ２２からダイオード５２の順方向電圧分だけ常に低い値を有する電圧Ｖ５３を生成し、電圧Ｖ５３を分圧回路５１でさらに分圧することで、出力電圧Ｖ２２を所定電圧Ｖｐだけ低下させたオフセット電圧Ｖ２３を生成することができる。よって図２に示すように、オフセット電圧Ｖ２３は、出力電圧Ｖ２２から常に所定電圧Ｖｐだけ低い値を有して、出力電圧Ｖ２２に追従するように変化する。なお、所定電圧Ｖｐの値は、抵抗Ｒ１とＲ２の比によって任意の値に定めることが可能である。
【００３８】
ホールド期間Ｔ２での動作について説明する。ホールド期間Ｔ２では、入力端子２０の入力電圧Ｖ２０が一旦減少し、再び増加している。接続点２６の保持電圧Ｖ２６は、更新期間Ｔ１からホールド期間Ｔ２に切換わる時点での電圧が維持される。そのため、ダイオード３２に逆方向電圧が印加され、ダイオード３２がオフ状態（非導通状態）となる。よって、コンデンサ３６に蓄積されている電荷が、オペアンプ３０によって放出されることがない。また、オペアンプ３０から出力される出力電圧Ｖ３０ｃは、非反転入力端子３０ｂに入力される入力電圧Ｖ２０の低下に伴って、接地電圧にまで低下する。
【００３９】
また、ダイオード３２がオフの期間では、コンデンサ３６に蓄えられている電荷は、抵抗Ｒ０を介して第２出力端子２３側へ放電される。よって、コンデンサ３６から抵抗Ｒ０を介して第２出力端子２３側へ、電流Ｉｍが流れる。ここで、抵抗Ｒ０の両端に印加される電位差は、保持電圧Ｖ２６とオフセット電圧Ｖ２３との電位差であるため、所定電圧Ｖｐである。すると、電流Ｉｍは、下式（１）で求められる。
Ｉｍ＝Ｖｐ／Ｒ０・・・式（１）
これにより図２に示すように、出力電圧Ｖ２２は、更新期間Ｔ１からホールド期間Ｔ２に切換わった時の電圧値から除々に低下する。また、出力電圧Ｖ２２は、入力電圧Ｖ２０の変動の影響を受けない。
【００４０】
更新期間Ｔ３での動作について説明する。更新期間Ｔ３は、入力端子２０の入力電圧Ｖ２０が、接続点２６の保持電圧Ｖ２６を超えた時に開始される。そして、入力端子２０の入力電圧Ｖ２０が、増加する傾向から低下する傾向に変わるまで続く。更新期間Ｔ３では、ダイオード３２がオンし、コンデンサ３６に電荷が蓄積される。その結果、第１出力端子２２の出力電圧Ｖ２２が増加する。
【００４１】
ホールド期間Ｔ４での動作について説明する。ホールド期間Ｔ４では、ホールド回路１０の入力端子２０の入力電圧Ｖ２０が減少している。このときに、ホールド期間Ｔ２に関して詳述した動作によってダイオード３２がオフするので、コンデンサ３６に蓄積されている電荷はオペアンプ３０を介しては放電されない。また、コンデンサ３６に蓄えられている電荷は、抵抗Ｒ０を介して第２出力端子２３側へ放電される。その結果、出力電圧Ｖ２２は、更新期間Ｔ３からホールド期間Ｔ４に切換わった時の電圧値から除々に低下する。
【００４２】
実施例１に係るホールド回路１０により得られる効果を説明する。ホールド回路１０では、ホールド期間Ｔ２およびＴ４において、コンデンサ３６に蓄積されている電荷が抵抗Ｒ０を介して第２出力端子２３側へ放電される。このときの放電速度は、抵抗Ｒ０の抵抗値とコンデンサ３６の容量値とによって決定される時定数が大きくなるほど、また、抵抗Ｒ０の両端の電位差が小さくなるほど、小さくなる。
【００４３】
例えば、図８に示す従来のピークホールド回路５１０では、コンデンサＣの両端に印加される電位差および抵抗Ｒの両端に印加される電位差は、保持電圧（接続点Ｐ４の電圧）と接地電圧との電位差とされる。この場合に、コンデンサＣから抵抗Ｒを介して行われる放電の速度を遅くするには、時定数を大きくするために、抵抗Ｒの抵抗値を大きくする必要がある。しかし、ピークホールド回路５１０を集積回路内に形成する場合には、抵抗値の大きさに限界があるため、放電速度を遅くする程度にも限界が存在する。
【００４４】
一方、本願の実施例１に係るホールド回路１０では、コンデンサ３６の両端に印加される電位差が保持電圧Ｖ２６と接地電圧との電位差とされる一方で、抵抗Ｒ０の両端に印加される電位差は、保持電圧Ｖ２６とオフセット電圧Ｖ２３との電位差（すなわち、所定電圧Ｖｐ）とされる。これにより、抵抗Ｒ０の両端に印加される電位差を、従来のピークホールド回路５１０よりも小さくすることができるため、抵抗Ｒ０の抵抗値を大きくすることなく、コンデンサ３６の放電速度を小さくすることができる。よって、ホールド回路を集積回路内に形成する場合においても、放電速度を良好に調整することが可能となる。
【００４５】
例えば、ホールド回路の出力電圧が４．０（Ｖ）であり、所定電圧Ｖｐが１０（ｍＶ）である場合を考える。従来のピークホールド回路５１０（図８）では、抵抗Ｒの両端に４．０（Ｖ）が印加される。一方、実施例１のホールド回路１０（図１）では、抵抗Ｒ０の両端に１０（ｍＶ）が印加される。前述のように、コンデンサの放電速度は、抵抗Ｒ０の両端の電位差が小さくなるほど、小さくなる。よって、実施例１のホールド回路１０では、従来のピークホールド回路５１０に比して、放電速度を１／４００まで小さくできることが分かる。これは、従来のピークホールド回路５１０において１（ＭΩ）（ＩＣ内蔵に不向きな大きさ）の抵抗を備える必要がある場合には、実施例１のホールド回路１０では２．５（ｋΩ）（ＩＣ内蔵が可能な大きさ）の抵抗で足りることを意味する。
【００４６】
また例えば、図８に示す従来のピークホールド回路５１０では、電圧出力端子Ｐ２の電圧Ｖ４が変化する場合には、抵抗Ｒの両端の電位差が変化してしまう。すなわち、ピークホールド電圧が大きくなるほど、出力電圧Ｖ２２の低下傾きが大きくなる。よって図９の領域Ａ１１およびＡ１２に示すように、ホールド期間における出力電圧Ｖ２２の低下傾きが一定にならない。よって、ピークホールド回路５１０のチューニングが困難となってしまう。一方、実施例１に係るホールド回路１０では、出力電圧Ｖ２２を基準として、出力電圧Ｖ２２を所定電圧Ｖｐだけ減少させることで、オフセット電圧Ｖ２３を生成している。これにより、出力電圧Ｖ２２が変化する場合においても、抵抗Ｒ０の両端の電位差を常に一定値に維持することができる。よって、図２の領域Ａ１およびＡ２に示すように、出力電圧Ｖ２２の大きさに関わらず、ホールド期間における出力電圧Ｖ２２の低下傾きを一定にすることができるため、安定した特性を得ることが可能となる。
【００４７】
また、実施例１に係るホールド回路１０では、電圧発生回路５０において、分圧回路５１を用いて電圧Ｖ５３をさらに分圧することによって、出力電圧Ｖ２２を所定電圧Ｖｐだけ減少させている。これにより、所定電圧Ｖｐの値を、ダイオード５２の順方向電圧よりも小さな任意の値に調整することが可能となる。更に、インピーダンス変換のオペアンプ５４を無くしてもよい。この場合は、前記の計算からずれた動作となるが、抵抗Ｒ１とＲ２の合成抵抗値をダイオード５２のインピーダンスよりも充分大きくすることで、動作精度を向上させることができる。
【実施例２】
【００４８】
図３に、ホールド回路１０ａの回路図を示す。ホールド回路１０ａは、入力端子２０の電圧の極小値のピーク電圧を保持する回路である。実施例１のホールド回路１０（図１）と実質的に同じ部品には、同じ参照番号を付すことにより説明を省略する。
【００４９】
ホールド回路１０ａは、電源電圧Ｖｄｄに接続して用いる基準電圧端子２４ａと、ダイオード３２ａと、コンデンサ３６ａと、抵抗Ｒ０ａと、電圧発生回路５０ａと、を備えている。ダイオード３２ａのカソードはオペアンプ３０の出力端子３０ｃに接続され、アノードは接続点２６に接続されている。コンデンサ３６ａの一端が接続点２６に接続されており、他端が基準電圧端子２４ａに接続されている。そのため、コンデンサ３６ａには、ダイオード３２のアノードの電圧に応じた電荷が蓄積される。抵抗Ｒ０ａは、接続点２６と第２出力端子２３との間に接続されている。抵抗Ｒ０ａによって、第２出力端子２３側からコンデンサ３６に電荷が蓄積される。よって抵抗Ｒ０ａは、コンデンサ３６ａが保持している電圧を除々に上昇させる、リセット回路と評価することもできる。
【００５０】
また、電圧発生回路５０ａは、ダイオード５２ａと、電源電圧Ｖｄｄに接続して用いる基準電圧端子５６ａと、抵抗Ｒ３ａと、を備えている。ダイオード５２ａのカソードは、出力端子３８ｃおよび第１出力端子２２に接続されている。ダイオード５２のアノードは、接続点５３ａにおいて、オペアンプ５４の非反転入力端子５４ｂおよび抵抗Ｒ３ａの一端に接続されている。抵抗Ｒ３ａの他端は、基準電圧端子５６ａに接続されている。分圧回路５１は、抵抗Ｒ１およびＲ２を備えている。抵抗Ｒ１とＲ２の中間接続点５８が、第２出力端子２３および抵抗Ｒ０ａの他端に接続されている。なお、ダイオード５２ａのカソードは、電圧発生回路５０ａの第１端子とみなすことができる。また、中間接続点５８は、電圧発生回路５０ａの第２端子とみなすことができる。
【００５１】
ホールド回路１０ａは、入力電圧Ｖ２０の極小値を保持する回路である。更新期間での動作について説明する。更新期間では、入力電圧Ｖ２０の低下に伴って、オペアンプ３０の出力電圧Ｖ３０ｃも低下する。出力電圧Ｖ３０ｃが、接続点２６の保持電圧Ｖ２６よりもダイオード３２ａのしきい値電圧分を下回って低下すると、ダイオード３２ａがオンし、入力電圧Ｖ２０に応じた電荷が、コンデンサ３６から放出される。そして、出力電圧Ｖ２２は、入力電圧Ｖ２０と等しく低下する。
【００５２】
また電圧発生回路５０ａにおいて、ダイオード５２ａがオンした状態となる。よって、接続点５３ａの電圧Ｖ５３ａは、出力電圧Ｖ２２を基準として、出力電圧Ｖ２２からダイオード５２ａの順方向電圧（典型的には０．７Ｖ）の分だけ上昇した値とすることができる。分圧回路５１では、出力電圧Ｖ２２と電圧Ｖ５３ａとの間で分圧が行われる。分圧後の電圧は、オフセット電圧Ｖ２３として、分圧回路５１の中間接続点５８から出力され、第２出力端子２３および抵抗Ｒ０ａの一端に入力される。これにより、出力電圧Ｖ２２を所定電圧Ｖｐだけ上昇させたオフセット電圧Ｖ２３を生成することができる。
【００５３】
ホールド期間での動作について説明する。ホールド期間は、入力電圧Ｖ２０が、低下する傾向から上昇する傾向に変わることに応じて開始される。ホールド期間では、ダイオード３２ａに逆方向電圧が印加され、ダイオード３２ａがオフ状態となるため、オペアンプ３０によってコンデンサ３６ａが充電されることがない。また、ホールド期間では、第２出力端子２３側から抵抗Ｒ０ａを介してコンデンサ３６ａへ、電荷が蓄積される。よって、電流Ｉｍａが流れる。これにより、出力電圧Ｖ２２は、更新期間からホールド期間に切換わった時の電圧値から除々に上昇する。ここで、抵抗Ｒ０ａの両端に印加される電位差は、保持電圧Ｖ２６とオフセット電圧Ｖ２３との電位差であるため、所定電圧Ｖｐである。
【００５４】
以上説明したように、実施例２に係るボトム電圧のホールド回路１０ａでは、抵抗Ｒ０ａの両端に印加される電位差を、従来のボトムホールド回路よりも小さくすることができるため、抵抗Ｒ０ａの抵抗値を大きくすることなく、コンデンサ３６ａの充電速度を小さくすることができる。よって、ホールド回路を集積回路内に形成する場合においても、充電速度を良好に調整することが可能となる。
【実施例３】
【００５５】
図４を参照して、ホールド回路１０ｂについて説明する。ホールド回路１０ｂは、入力電圧Ｖ２０の極小値のピーク電圧を保持する回路である。ホールド回路１０ｂの特徴を、実施例２のホールド回路１０ａ（図３）と対比して説明する。なお、ホールド回路１０ａと実質的に同じ部品には、同じ参照番号を付すことにより説明を省略する。
【００５６】
ホールド回路１０ｂは、ホールド回路１０ａの電圧発生回路５０ａに代えて、電圧発生回路５０ｂを備えている。電圧発生回路５０ｂは、ブリッジ回路６２と、オペアンプ６４および６６と、差動増幅器６８と、を備えている。ブリッジ回路６２は、いわゆるホイートストンブリッジである。電源電圧Ｖｄｄと接地電圧ＧＮＤとの間に、抵抗Ｒ１２およびＲ１３が接続点７１を介して直列接続されている。また、電源電圧Ｖｄｄと接地電圧ＧＮＤとの間に、抵抗Ｒ１１およびＲ１４が接続点７２を介して直列接続されている。オペアンプ６４の非反転入力端子６４ｂには接続点７１が接続され、反転入力端子６４ａには出力端子６４ｃが接続され、出力端子６４ｃには抵抗Ｒ２１の一端が接続されている。同様に、オペアンプ６６の非反転入力端子６６ｂには接続点７２が接続され、反転入力端子６６ａには出力端子６６ｃが接続され、出力端子６６ｃには抵抗Ｒ２２の一端が接続されている。オペアンプ６４および６６は、インピーダンス変換回路として機能する。
【００５７】
差動増幅器６８は、オペアンプ６９、抵抗Ｒ２１ないしＲ２４を備える。抵抗Ｒ２４の一端は、オペアンプ３８の出力端子３８ｃおよび第１出力端子２２に接続される。オペアンプ６９の非反転入力端子６９ｂには、抵抗Ｒ２２の他端および抵抗Ｒ２４の他端が接続される。抵抗Ｒ２３の一端は、オペアンプ６９の出力端子６９ｃに接続される。オペアンプ６９の反転入力端子６９ａには、抵抗Ｒ２１の他端および抵抗Ｒ２３の他端が接続される。オペアンプ６９の出力端子６９ｃは、第２出力端子２３および抵抗Ｒ０ａの他端に接続される。なお、抵抗Ｒ２４の一端は、電圧発生回路５０ｂの第１端子とみなすことができる。また、出力端子６９ｃは、電圧発生回路５０ｂの第２端子とみなすことができる。
【００５８】
ホールド回路１０ｂの動作を説明する。ブリッジ回路６２は、所定電圧Ｖｐ２を生成して出力する回路である。ここで所定電圧Ｖｐ２は、接続点７１の電圧Ｖ７１と、接続点７２の電圧Ｖ７２との差電圧である。所定電圧Ｖｐ２は、下式（２）で求められる。
Ｖｐ２＝Ｖ７２−Ｖ７１＝（Ｒ１１×Ｒ１３−Ｒ１２×Ｒ１４）／（（Ｒ１１＋Ｒ１４）×（Ｒ１２＋Ｒ１３））×Ｖｄｄ・・・式（２）
【００５９】
電圧Ｖ７１は、オペアンプ６４を介して、差動増幅器６８の抵抗Ｒ２１に入力される。電圧Ｖ７２は、オペアンプ６６を介して、差動増幅器６８の抵抗Ｒ２２に入力される。差動増幅器６８は、抵抗Ｒ２１およびＲ２２に入力される電圧の差電圧（すなわち所定電圧Ｖｐ２）を増幅し、オフセット電圧Ｖ２３を出力する。ここで、抵抗Ｒ２１〜Ｒ２４の抵抗値が全て等しい場合には、オフセット電圧Ｖ２３は下式（３）で求められる。
Ｖ２３＝Ｖ２２＋Ｖｐ２・・・式（３）
式（３）より、出力電圧Ｖ２２を所定電圧Ｖｐ２だけ上昇させたオフセット電圧Ｖ２３を生成できることが分かる。
【００６０】
以上説明したように、実施例３に係るボトム電圧のホールド回路１０ｂでは、電圧発生回路５０ｂは、ブリッジ回路６２を用いることによって、出力電圧Ｖ２２を用いることなく所定電圧Ｖｐ２を生成することができる。そして、所定電圧Ｖｐ２を出力電圧Ｖ２２に加えることによって、オフセット電圧Ｖ２３を生成している。よって、出力電圧Ｖ２２の変動の影響を受けることなく、出力電圧Ｖ２２から常に所定電圧Ｖｐ２分だけ高い電圧に、オフセット電圧Ｖ２３を維持することができる。これにより、抵抗Ｒ０ａの両端の電位差を、常に一定の所定電圧Ｖｐ２に維持することが可能となる。
【実施例４】
【００６１】
図５を参照して、ホールド回路１０ｃについて説明する。ホールド回路１０ｃは、入力電圧Ｖ２０の極小値のピーク電圧を保持する回路である。ホールド回路１０ｃの特徴を、実施例２のホールド回路１０ａ（図３）と対比して説明する。なお、ホールド回路１０ａと実質的に同じ部品には、同じ参照番号を付すことにより説明を省略する。
【００６２】
ホールド回路１０ｃは、ホールド回路１０ａの電圧発生回路５０ａに代えて、電圧発生回路５０ｃを備えている。電圧発生回路５０ｃは、基準電圧発生回路８２、加算器８４を備える。基準電圧発生回路８２は、ＭＯＳＦＥＴやダイオード、抵抗で構成される一般的な基準電圧発生回路である。基準電圧発生回路８２は、所定電圧Ｖｐ３を生成して出力する。所定電圧Ｖｐ３は、電源電圧Ｖｄｄや出力電圧Ｖ２２の変動に影響されずに、常に一定値が維持される電圧である。なお、所定電圧Ｖｐ３の値は、１（Ｖ）前後の値とされる場合が多い。加算器８４には、基準電圧発生回路８２から所定電圧Ｖｐ３が入力されるとともに、オペアンプ３８から出力電圧Ｖ２２が入力される。そして加算器８４からはオフセット電圧Ｖ２３が出力され、第２出力端子２３および抵抗Ｒ０ａに入力される。なお、基準電圧発生回路８２および加算器８４には、一般的な回路を用いればよいため、これらの回路構成の詳細な内容は省略する。また、加算器８４において出力電圧Ｖ２２が入力される端子は、電圧発生回路５０ｃの第１端子とみなすことができる。また、加算器８４においてオフセット電圧Ｖ２３が出力される端子は、電圧発生回路５０ｃの第２端子とみなすことができる。
【００６３】
ホールド回路１０ｃの動作を説明する。加算器８４は、所定電圧Ｖｐ３と出力電圧Ｖ２２とを加算する。このとき、所定電圧Ｖｐ３に１／Ｋ（Ｋ＞１）の重みを乗じた上で加算する。これにより、所定電圧Ｖｐ３よりも小さな電圧を、出力電圧Ｖ２２に加算することができる。そして、加算器８４から出力されるオフセット電圧Ｖ２３は、下式（４）で求められる。
Ｖ２３＝Ｖ２２＋１／Ｋ×Ｖｐ３・・・式（４）
式（４）より、出力電圧Ｖ２２を所定電圧Ｖｐ３だけ上昇させたオフセット電圧Ｖ２３を生成できることが分かる。
【００６４】
以上説明したように、実施例４に係るボトム電圧のホールド回路１０ｃでは、電圧発生回路５０ｃは、基準電圧発生回路８２を用いることによって、出力電圧Ｖ２２を用いることなく所定電圧Ｖｐ３を生成することができる。そして、所定電圧Ｖｐ３を出力電圧Ｖ２２に加えることによって、オフセット電圧Ｖ２３を生成している。よって、出力電圧Ｖ２２の変動の影響を受けることなく、出力電圧Ｖ２２から常に所定電圧Ｖｐ３分だけ高い電圧に、オフセット電圧Ｖ２３を維持することができる。
【実施例５】
【００６５】
図６を参照して、ホールド回路１０ｄについて説明する。ホールド回路１０ｄは、入力電圧Ｖ２０の極小値のピーク電圧を保持する回路である。ホールド回路１０ｄの特徴を、実施例２のホールド回路１０ａ（図３）と対比して説明する。なお、ホールド回路１０ａと実質的に同じ部品には、同じ参照番号を付すことにより説明を省略する。
【００６６】
ホールド回路１０ｄは、ホールド回路１０ａの電圧発生回路５０ａに代えて、電圧発生回路５０ｄを備えている。電圧発生回路５０ｄは、分圧回路９１とオペアンプ９２を備える。分圧回路９１は、抵抗Ｒ３１およびＲ３２を備えている。抵抗Ｒ３１の一端が、電源電圧Ｖｄｄに接続されている。抵抗Ｒ３２の一端が、第１出力端子２２および出力端子３８ｃに接続されている。抵抗Ｒ３１とＲ３２の中間接続点９３が、オペアンプ９２の非反転入力端子９２ｂに接続されている。オペアンプ９２の反転入力端子９２ａは、出力端子９２ｃに接続されている。よって、オペアンプ９２はインピーダンス変換回路として機能する。また出力端子９２ｃは、第２出力端子２３および抵抗Ｒ０ａの他端に接続される。中間接続点９３の電圧Ｖ９３は、オペアンプ９２によって、オフセット電圧Ｖ２３として出力される。出力されたオフセット電圧Ｖ２３は、第２出力端子２３および抵抗Ｒ０ａの一端に入力される。なお、抵抗Ｒ３２の一端は、電圧発生回路５０ｄの第１端子とみなすことができる。また、出力端子９２ｃは、電圧発生回路５０ｄの第２端子とみなすことができる。
【００６７】
ホールド回路１０ｄの動作を説明する。分圧回路９１では、電源電圧Ｖｄｄと出力電圧Ｖ２２とが抵抗分圧される。ここで、中間接続点９３の電圧Ｖ９３と出力電圧Ｖ２２との差電圧を、所定電圧Ｖｐ４と定義すると、Ｖｐ４は下式（５）で求められる。
Ｖｐ４＝Ｒ３２／（Ｒ３１＋Ｒ３２）×（Ｖｄｄ−Ｖ２２）・・・式（５）
またオフセット電圧Ｖ２３は、下式（６）で求められる。
Ｖ２３＝Ｖ９３＝Ｖ２２＋Ｒ３２／（Ｒ３１＋Ｒ３２）×（Ｖｄｄ−Ｖ２２）＝Ｖ２２＋Ｖｐ４・・・式（６）
式（６）より、出力電圧Ｖ２２を所定電圧Ｖｐ４だけ上昇させたオフセット電圧Ｖ２３を生成できることが分かる。
【００６８】
以上説明したように、実施例５に係るボトム電圧のホールド回路１０ｄでは、電源電圧Ｖｄｄと出力電圧Ｖ２２とを抵抗分圧することで、所定電圧Ｖｐ４を生成することができる。なお、所定電圧Ｖｐ４は、式（５）から分かるように、出力電圧Ｖ２２の変動に応じて変化させることができる。また、インピーダンス変換回路であるオペアンプ９２を不要とすることもできる。その場合、抵抗Ｒ０ａの抵抗値が、抵抗Ｒ３１とＲ３２の抵抗値の合計値よりも十分に大きい場合には、抵抗Ｒ０ａを流れる電流が分圧回路９１に与える影響を無視することができる。
【００６９】
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
【００７０】
（変形例）
図７を参照して、ホールド回路１０ｅについて説明する。ホールド回路１０ｅは、実施例２のホールド回路１０ａ（図３）の一部を変形した回路である。ホールド回路１０ｅは、ホールド回路１０ａの抵抗Ｒ０ａに代えて、ダイオードＤ０を備える。また、ホールド回路１０ｅの電圧発生回路５０ｅは、ホールド回路１０ａの電圧発生回路５０ａのダイオード５２ａに代えて、トランジスタ５２ｅを備える。なおホールド回路１０ｅにおいて、ホールド回路１０ａと実質的に同じ部品には、同じ参照番号を付すことにより説明を省略する。
【００７１】
ダイオードＤ０のアノードは、第２出力端子２３および中間接続点５８に接続されている。ダイオードＤ０のカソードは、接続点２６に接続されている。よってダイオードＤ０は、順方向の印加電圧が印加される向きで配置されている。ここで、ダイオードＤ０の両端に印加される電位差は、保持電圧Ｖ２６とオフセット電圧Ｖ２３との電位差であるため、所定電圧Ｖｐである。ここで、所定電圧Ｖｐの値を、ダイオードＤ０のしきい値電圧（典型的には０．７Ｖ）以下とすることにより、ダイオードＤ０を高抵抗として作用させることができる。そして、高抵抗として作用するダイオードＤ０を用いて抵抗回路を作成する方が、抵抗Ｒ０ａを用いて抵抗回路を作成する場合に比して、同一抵抗値を有する抵抗回路をより小さな面積で作成することができる。これにより、ホールド回路１０ｅの専有面積を、より小さくすることが可能となる。
【００７２】
トランジスタ５２ｅは、ＮＭＯＳトランジスタである。トランジスタ５２ｅのゲート端子とドレイン端子とは、共通接続されている。よって、トランジスタ５２ｅをダイオードとして作用させることができる。そして一般的に、ダイオードとして作用するトランジスタ５２ｅを用いて整流回路を作成する方が、ダイオード５２ａを用いて整流回路を作成する場合に比して、環境温度変化に対する特性の変化量を小さくすることができる。これにより、ホールド回路１０ｅの温度特性を、より良好とすることが可能となる。
【００７３】
また、ホールド回路１０ｃ（図５）において用いられる基準電圧発生回路８２は、一例であり、この回路構成に限られない。電源電圧Ｖｄｄや出力電圧Ｖ２２の変動に影響されない基準電圧を生成することができる回路であれば、何れの構成を有する回路も使用可能である。
【００７４】
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００７５】
１０ ホールド回路
２０ 入力端子
２２ 出力端子
２４ 基準電圧端子
２６ 接続点
３０ オペアンプ
３２ ダイオード
３６ コンデンサ
５０ 電圧発生回路
５１ 分圧回路
５２ ダイオード
Ｒ０ 抵抗
Ｖ２０ 入力電圧
Ｖ２２ 出力電圧
Ｖ２６ 保持電圧
【技術分野】
【０００１】
本発明は、経時的に変化する電圧のピーク電圧またはボトム電圧を保持するホールド回路に関する。
【背景技術】
【０００２】
経時的に変化する波形の電圧値のピーク値又はボトム値を記憶したい場面が存在する。このような場合に、ホールド回路が利用される。ホールド回路は、経時的に変化する電圧のピーク電圧またはボトム電圧を保持する。
【０００３】
図８に、従来のピークホールド回路５１０の回路図を示す。ピークホールド回路５１０は、電圧を入力する電圧入力端子Ｐ１と、保持している電圧を出力する電圧出力端子Ｐ２と、基準電位（この場合は接地電位）に接続する基準電位端子Ｐ３およびＰ５を備えている。ピークホールド回路５１０はまた、ダイオードＤ１と、コンデンサＣと、抵抗Ｒと、オペアンプＯＰ１と、インピーダンス変換回路ＯＰ２を備えている。ピークホールド回路５１０では、オペアンプＯＰ１とインピーダンス変換回路ＯＰ２と電圧出力端子Ｐ２が、その順序で直列に接続されている。また、抵抗Ｒが、コンデンサＣに並列接続されている。オペアンプＯＰ１は、非反転入力端子ｐ１２が電圧入力端子Ｐ１に接続されており、反転入力端子ｐ１１が電圧出力端子Ｐ２に接続されている。また、出力端子ｐ１３がダイオードＤ１に接続されている。ダイオードＤ１のアノードｄ１は、オペアンプＯＰ１の出力端子ｐ１３に接続されている。ダイオードＤ１のカソードｄ２は、コンデンサＣおよび抵抗Ｒの一端に接続されている。コンデンサＣの他端は、基準電位端子Ｐ３に接続されている。抵抗Ｒの他端は、基準電位端子Ｐ５に接続されている。インピーダンス変換回路ＯＰ２は、ダイオードＤ１とコンデンサＣと抵抗Ｒとの接続点Ｐ４と電圧出力端子Ｐ２の間に接続されており、電圧出力端子Ｐ２の電圧を接続点Ｐ４の電圧に等しく維持している。インピーダンス変換回路ＯＰ２はオペアンプを用いて構成されている。オペアンプの反転入力端子ｐ２１がオペアンプの出力端子ｐ２３と接続されている。オペアンプの非反転入力端子ｐ２２が接続点Ｐ４に接続されている。オペアンプの出力端子ｐ２３が電圧出力端子Ｐ２に接続されている。
【０００４】
図９を用いて、ピークホールド回路５１０の電圧保持動作を説明する。図８に示すように、電圧入力端子Ｐ１の電圧をＶ１とし、オペアンプＯＰ１の出力端子ｐ１３の電圧をＶ２とし、接続点Ｐ４の電圧をＶ３とし、電圧出力端子Ｐ２の電圧をＶ４とする。ここで、電圧Ｖ１は入力電圧Ｖinに等しい。また、電圧Ｖ４は出力電圧Ｖoutに等しい。また、インピーダンス変換回路ＯＰ２によって、電圧Ｖ４は電圧Ｖ３と常に等しく維持されている。電圧Ｖ１〜Ｖ４の時間変化を図９に示す。図９に示すように、ピークホールド回路５１０では、更新期間Ｔ１に電圧Ｖ１が増加すると、それに伴って電圧Ｖ２〜Ｖ４が上昇する。そして、電圧Ｖ３に基づいた電荷がコンデンサＣに蓄えられる。なお、電圧Ｖ２は、ダイオードＤ１の順方向電圧（典型的には、０．７Ｖ）の分だけ、電圧Ｖ３及びＶ４よりも大きい。
【０００５】
ホールド期間Ｔ２になって電圧Ｖ１が減少すると、オペアンプＯＰ１の作用により電圧Ｖ２は低下する。この結果、ダイオードＤ１のカソードｄ２の電圧である電圧Ｖ３に対して、アノードｄ１の電圧である電圧Ｖ２が減少し、ダイオードＤ１に逆方向電圧が印加される。しかしこの場合でも、ダイオードＤ１の整流効果によって、コンデンサＣに蓄えられた電荷がダイオードＤ１を介して放出されてしまうことがない。また、ホールド期間Ｔ２において、コンデンサＣに蓄えられている電荷は、抵抗Ｒを介して基準電位側へ放電される。よって、コンデンサＣから抵抗Ｒを介して基準電位端子Ｐ５側へ、電流Ｉが流れる。すると、図９に示すように、ホールド期間Ｔ２において、電圧Ｖ４は緩やかに下降する。これにより、コンデンサＣが保持していたピーク電圧が除々にリセットされるため、次の測定に備えることができる。
【０００６】
以後、電圧Ｖ１の増加／減少に伴って接続点Ｐ４の電圧Ｖ３が更新される更新期間Ｔ１と、接続点Ｐ４の電圧Ｖ３が保持されるホールド期間Ｔ２が繰返される。ピークホールド回路５１０では、ダイオードＤ１の整流効果によって、入力電圧Ｖinのピーク電圧に相当する電荷がコンデンサＣに蓄えられ、これによって、入力電圧Ｖinのピーク電圧が保持されるとともに、出力電圧Ｖoutにピーク電圧が出力される。このようなピークホールド回路が特許文献１などに記載されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平５−７２９８８号公報
【特許文献２】特開平８−６３７６７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ピークホールド回路５１０では、ホールド期間Ｔ２における電圧Ｖ４の低下傾きは、コンデンサＣの放電速度によって決まる。また、コンデンサＣの放電速度は、コンデンサＣと抵抗Ｒによって定まる時定数に依存する。ここで、ピークホールド回路５１０の電圧入力端子Ｐ１に低い周波数帯域の信号が入力される場合には、ホールド期間Ｔ２における電圧Ｖ４の低下傾きを小さくする必要がある。すると、コンデンサＣの放電速度を低下させるために、時定数を大きくする必要が生じ、その結果抵抗Ｒを大きくする必要が生じる。しかし、ピークホールド回路５１０を集積回路内に形成する場合には、集積回路内に大きな抵抗を形成することには限界があるため、電圧Ｖ４の低下傾きを小さくする範囲にも限界が生じる。すなわち、従来のピークホールド回路５１０は、ホールド期間中における保持電圧のリセット傾きの大きさを良好に調整することができない。
【０００９】
また、上記の問題はボトムホールド回路でも生じる。即ち、ボトムホールド回路において、ホールド期間Ｔ２における電圧Ｖ４の上昇傾きを小さくする範囲に限界が生じるため、保持電圧のリセット傾きの大きさを良好に調整することができない。
【００１０】
本願は上記の課題を解決する。すなわち本願は、ホールド期間中における保持電圧の下降傾きまたは上昇傾きの大きさを良好に調整することができるホールド回路を提供することを目的としている。
【課題を解決するための手段】
【００１１】
本願は、経時的に変化する電圧を入力し、その電圧のピーク電圧またはボトム電圧を保持するホールド回路に具現化される。本開示のホールド回路は、入力電圧を入力する電圧入力端子と、保持している保持電圧を出力する電圧出力端子と、基準電圧に接続する基準電圧端子と、オペアンプと、整流回路と、コンデンサと、抵抗回路と、電圧発生回路と、を備えている。オペアンプと整流回路と電圧出力端子が、その順序で直列に接続されている。コンデンサは、一端が整流回路と電圧出力端子との接続点に接続されており、他端が基準電圧端子に接続されている。抵抗回路は、一端が接続点に接続されている。電圧発生回路は、第１端子が接続点に接続されている。抵抗回路の他端と電圧発生回路の第２端子とが接続されている。オペアンプは、一方の入力端子が電圧入力端子に接続されており、他方の入力端子が接続点に接続されており、その出力端子が整流回路に接続されている。電圧発生回路は、第１端子に入力される保持電圧から変化させたオフセット電圧を生成して第２端子に出力するように構成されている。
【００１２】
上記したホールド回路では、コンデンサが保持する保持電圧が電圧出力端子へ出力される。コンデンサには、整流回路がオン（導通）している間は、ホールド回路へ入力される入力電圧がそのまま印加されて、電荷が蓄積または放電されていく。整流回路がオフ（非導通）になると、コンデンサに蓄積された電荷がそのまま保持される。そのため、ホールド回路へ入力される電圧が変動しても、ホールド回路はコンデンサが保持している保持電圧を出力する。また、整流回路がオフ（非導通）の期間では、コンデンサに蓄えられている電荷は、抵抗回路を介して充電または放電される。このときの充電速度または放電速度は、抵抗回路とコンデンサとによって決定される時定数が大きくなるほど、また、抵抗回路の両端の電位差が小さくなるほど、遅くなる。
【００１３】
例えば、従来のホールド回路などでは、コンデンサの両端に印加される電位差および抵抗回路の両端に印加される電位差は、保持電圧（接続点の電圧）と基準電圧との電位差とされる。この場合に、充放電速度を遅くするには、時定数を大きくするために、抵抗回路の抵抗値を大きくする必要がある。しかし、ホールド回路を集積回路内に形成する場合には、専有面積等の制限により抵抗値の大きさに限界があるため、充放電速度を遅くする程度にも限界が存在する。
【００１４】
一方、上記したホールド回路では、コンデンサの両端に印加される電位差が保持電圧と基準電圧との電位差とされる一方で、抵抗回路の両端に印加される電位差は、保持電圧とオフセット電圧との電位差とされる。これにより、抵抗回路の両端に印加される電位差を従来よりも小さくすることができるため、抵抗回路の抵抗値を大きくすることなく、充放電速度を小さくすることができる。よって、ホールド回路を集積回路内に形成する場合においても、充放電速度を良好に調整することが可能となる。
【００１５】
また、上記したホールド回路では、保持電圧を基準として、保持電圧を所定電圧だけ減少または増加させることでオフセット電圧を生成している。これにより、保持電圧が変化する場合においても、抵抗回路の両端の電位差を常に一定の電圧値に維持することができる。よって、保持電圧の大きさに関わらず、保持電圧の上昇傾きまたは低下傾きを一定にすることができるため、安定した特性を得ることが可能となる。
【００１６】
本開示のホールド回路は、所定電圧を生成する生成回路をさらに備えていることが好ましい。電圧発生回路は、保持電圧から所定電圧を減ずることまたは保持電圧に所定電圧を加えることによってオフセット電圧を生成する。生成回路は、保持電圧を用いることなく、所定電圧を生成することができる。そして、所定電圧を保持電圧から減ずることまたは加えることによってオフセット電圧を生成している。よって、保持電圧が変動する場合にも、保持電圧から常に所定電圧分だけ低いまたは高い電圧に、オフセット電圧を維持することができる。これにより、抵抗回路の両端の電位差を常に一定の所定電圧に維持することができるため、保持電圧の上昇傾きまたは低下傾きを一定にすることができる。
【００１７】
本開示のホールド回路の生成回路は、接続点と基準端子との接続経路上に配置される第１ダイオードをさらに備えていることが好ましい。第１ダイオードは、一端が接続点に接続されている。第１ダイオードは、順方向の印加電圧が印加される向きで配置されている。第１ダイオードの他端は、抵抗回路の他端に接続されている。これにより、保持電圧を、ダイオードの順方向電圧の分だけ減少または増加させることができる。そして、ダイオードは、一般的に、順方向電圧降下が一定になる特定を有している。よって、保持電圧から常に所定電圧分だけ低いまたは高い値を有するオフセット電圧を、生成することが可能となる。
【００１８】
本開示のホールド回路の生成回路は、第１分圧回路をさらに備えていることが好ましい。第１分圧回路の一端が第１ダイオードの他端に接続されている。第１分圧回路の他端が電圧出力端子に接続されている。第１圧回路の中間端子が抵抗回路の他端に接続されている。これにより、保持電圧から常にダイオードの順方向電圧分だけ低いまたは高い値を有する電圧を生成し、その電圧を第１分圧回路でさらに分圧することで、保持電圧を所定電圧だけ減少または増加させることができる。これにより、所定電圧の値を、ダイオードの順方向電圧よりも小さな任意の値に調整することが可能となる。
【００１９】
本開示のホールド回路の第１ダイオードは、ゲート端子とドレイン端子とが共通接続されたＭＯＳトランジスタであることが好ましい。ゲート端子とドレイン端子とが共通接続されたＭＯＳトランジスタは、ダイオードとして作用する。そして、一般的に、ダイオードとして作用するＭＯＳトランジスタの方が、ダイオード素子よりも、環境温度変化に対する特性の変化量が小さい。これにより、ホールド回路の温度特性をより良好とすることが可能となる。
【００２０】
本開示のホールド回路の電圧発生回路は、第２分圧回路をさらに備えていることが好ましい。第２分圧回路の一端が基準電圧端子に接続されている。第２分圧回路の他端が電圧出力端子に接続されている。第２圧回路の中間端子が抵抗回路の他端に接続されている。これにより、保持電圧を所定電圧だけ減少または増加させたオフセット電圧を生成することができる。また、保持電圧が変動する場合にも、保持電圧から略所定電圧分だけ低いまたは高い電圧に、オフセット電圧を維持することができる。
【００２１】
本開示のホールド回路の抵抗回路は、第２ダイオードであることが好ましい。第２ダイオードは、順方向の印加電圧が印加される向きで配置されている。印加電圧の大きさが、第２ダイオードのしきい値電圧以下となるように構成されている。ダイオードへの印加電圧がダイオードのしきい値電圧以下である場合には、ダイオードは高抵抗として作用する。よって、高抵抗として作用するダイオードを用いて抵抗回路を作成する方が、抵抗素子を用いて抵抗回路を作成する場合に比して、同一抵抗値を有する抵抗回路をより小さな面積で作成することができる。よって、ホールド回路の専有面積をより小さくすることが可能となる。
【００２２】
本開示のホールド回路では、基準電圧は接地電圧であり、整流回路はオペアンプから接続点に向かう方向に順方向となるように配置されており、オペアンプの非反転入力端子が電圧入力端子に接続されており、オペアンプの反転入力端子が接続点に接続されており、電圧発生回路は、保持電圧を所定電圧だけ減少させたオフセット電圧を出力することが好ましい。整流回路は、オペアンプから接続点に向かう方向に順方向となるように配置されている。よって、整流回路がオン（導通）している間は、コンデンサに電荷が蓄積されるため、ピークホールド回路として作用する。また、電圧発生回路は、保持電圧を所定電圧だけ減少させたオフセット電圧を出力する。よって、整流回路がオフ（非導通）の期間では、コンデンサに蓄えられている電荷は、抵抗回路を介して放電される。そして、抵抗回路の両端に印加される電位差を従来よりも小さくすることができるため、放電速度を小さくすることができる。
【００２３】
本開示のホールド回路では、基準電圧は電源電圧であり、整流回路は接続点からオペアンプに向かう方向に順方向となるように配置されており、オペアンプの非反転入力端子が電圧入力端子に接続されており、オペアンプの反転入力端子が接続点に接続されており、電圧発生回路は、保持電圧を所定電圧だけ増加させたオフセット電圧を出力することが好ましい。整流回路は、接続点からオペアンプに向かう方向に順方向となるように配置されている。よって、整流回路がオン（導通）している間は、コンデンサから電荷が放出されるため、ボトムホールド回路として作用する。また、電圧発生回路は、保持電圧を所定電圧だけ増加させたオフセット電圧を出力する。よって、整流回路がオフ（非導通）の期間では、コンデンサには、抵抗回路を介して電荷が蓄積される。そして、抵抗回路の両端に印加される電位差を従来よりも小さくすることができるため、充電速度を小さくすることができる。
【発明の効果】
【００２４】
本開示の技術によると、保持電圧のリセット時の上昇傾きまたは低下傾きを良好に調整することができるホールド回路を提供することができる。
【図面の簡単な説明】
【００２５】
【図１】実施例１のホールド回路の回路図を示す。
【図２】実施例１のホールド回路の動作波形図を示す。
【図３】実施例２のホールド回路の回路図を示す。
【図４】実施例３のホールド回路の回路図を示す。
【図５】実施例４のホールド回路の回路図を示す。
【図６】実施例５のホールド回路の回路図を示す。
【図７】ホールド回路の変形例を示す。
【図８】従来のピークホールド回路を示す。
【図９】従来のピークホールド回路５１０の動作波形図を示す。
【発明を実施するための形態】
【００２６】
以下に説明する実施例の主要な特徴を最初に整理する。
（特徴１）生成回路は抵抗ブリッジ回路である。電圧発生回路は、抵抗ブリッジ回路で生成された所定電圧を差動増幅することによってオフセット電圧を生成する。
（特徴２）所定電圧を生成する生成回路は、基準電圧発生回路である。電圧発生回路は、加算器をさらに備える。加算器は、保持電圧から所定電圧を減ずることまたは保持電圧に所定電圧を加えることによってオフセット電圧を生成する。
【実施例１】
【００２７】
図面を参照して以下に実施例を詳細に説明する。図１に、ホールド回路１０の回路図を示す。なお、ホールド回路１０は、入力電圧の極大値をホールドする回路である。ホールド回路１０は、入力端子２０と、第１出力端子２２と、第２出力端子２３と、接地して用いる基準電圧端子２４と、オペアンプ３０および３８と、ダイオード３２と、コンデンサ３６と、抵抗Ｒ０と、電圧発生回路５０と、を備えている。入力端子２０には、アナログ信号である入力電圧Ｖ２０が入力される。第１出力端子２２からは、出力電圧Ｖ２２が出力される。第２出力端子２３からは、後述するオフセット電圧Ｖ２３が出力される。
【００２８】
オペアンプ３０と、ダイオード３２と、オペアンプ３８と、第１出力端子２２は、その順序で直列に接続されている。ダイオード３２、コンデンサ３６、抵抗Ｒ０、オペアンプ３８は、接続点２６で互いに接続されている。オペアンプ３０の非反転入力端子３０ｂは、入力端子２０に接続されている。オペアンプ３０の反転入力端子３０ａは、接続点２６に接続されている。ダイオード３２のアノードはオペアンプ３０の出力端子３０ｃに接続され、カソードは接続点２６に接続されている。ダイオード３２がオンしている（ダイオード３２のアノードとカソードが導通している）ときには、反転入力端子３０ａの電圧と非反転入力端子３０ｂの電圧は等しい（イマジナリショート）。そのため、ダイオード３２がオンしているときには、ダイオード３２の順方向電圧（およそ０．７Ｖ）の分だけ、出力端子３０ｃの電圧は非反転入力端子３０ｂの電圧よりも大きい。
【００２９】
コンデンサ３６の一端が接続点２６に接続されており、他端が基準電圧端子２４に接続されている。そのため、コンデンサ３６には、ダイオード３２のカソードの電圧に応じた電荷が蓄積される。抵抗Ｒ０は、接続点２６と第２出力端子２３との間に接続されている。抵抗Ｒ０によって、コンデンサ３６に蓄積されている電荷が第２出力端子２３側へ放出される。よって抵抗Ｒ０は、コンデンサ３６が保持している電圧を除々に低下させる、リセット回路と評価することもできる。
【００３０】
オペアンプ３８の非反転入力端子３８ｂは、接続点２６に接続されている。オペアンプ３８の出力端子３８ｃは、第１出力端子２２に接続されている。オペアンプ３８では、その反転入力端子３８ａが出力端子３８ｃに接続されている。そのため、オペアンプ３８はインピーダンス変換回路として機能し、出力端子３８ｃの電圧を非反転入力端子３８ｂの電圧に一致させている。また、出力端子３８ｃと非反転入力端子３８ｂの間は高抵抗であり、実質的に絶縁されている。出力端子３８ｃに電流が流れても、非反転入力端子３８ｂの電圧が低下することはなく、コンデンサ３６に蓄えられた電荷がオペアンプ３８を通して放電することがない。
【００３１】
また、電圧発生回路５０は、分圧回路５１と、ダイオード５２と、オペアンプ５４と、接地して用いる基準電圧端子５６と、抵抗Ｒ３と、を備えている。ダイオード５２のアノードは、出力端子３８ｃおよび第１出力端子２２に接続されている。ダイオード５２のカソードは、接続点５３において、オペアンプ５４の非反転入力端子５４ｂおよび抵抗Ｒ３の一端に接続されている。抵抗Ｒ３の他端は、基準電圧端子５６に接続されている。分圧回路５１は、抵抗Ｒ１およびＲ２を備えている。抵抗Ｒ１の一端が、オペアンプ３８を介して接続点２６に接続されるとともに、第１出力端子２２に接続されている。抵抗Ｒ２の一端がオペアンプ５４の出力端子５４ｃに接続されている。抵抗Ｒ１とＲ２の中間接続点５８が、第２出力端子２３および抵抗Ｒ０の他端に接続されている。オペアンプ５４の反転入力端子５４ａは、出力端子５４ｃに接続されている。よって、オペアンプ５４はインピーダンス変換回路として機能する。なお、ダイオード５２のアノードは、電圧発生回路５０の第１端子とみなすことができる。また、中間接続点５８は、電圧発生回路５０の第２端子とみなすことができる。
【００３２】
図２を参照し、ピーク電圧のホールド回路１０の動作を説明する。図２は、ホールド回路１０の動作波形図である。グラフの横軸は時間経過を示し、縦軸は電圧を示している。入力電圧Ｖ２０は、ホールド回路１０の入力端子２０の電圧を示している。出力電圧Ｖ２２は、ホールド回路１０の第１出力端子２２の電圧を示している。オフセット電圧Ｖ２３は、ホールド回路１０の第２出力端子２３の電圧を示している。オフセット電圧Ｖ２３は、電圧発生回路５０によって生成される電圧である。出力電圧Ｖ３０ｃは、オペアンプ３０の出力端子３０ｃの電圧を示している。保持電圧Ｖ２６は、接続点２６の電圧であり、コンデンサ３６の出力電圧と等しい。なお、出力電圧Ｖ２２は、保持電圧Ｖ２６と等しい電圧である。
【００３３】
更新期間Ｔ１での動作について説明する。更新期間Ｔ１では、入力電圧Ｖ２０が増加していく。入力電圧Ｖ２０の増加に伴って、オペアンプ３０の出力電圧Ｖ３０ｃも増加する。但し、出力電圧Ｖ３０ｃは、ダイオード３２の順方向電圧Ｖｆ（およそ０．７Ｖ）の分だけ、入力電圧Ｖ２０よりも大きい。
【００３４】
オペアンプ３０から出力される出力電圧Ｖ３０ｃが増加すると、ダイオード３２がオンし、入力電圧Ｖ２０に応じた電荷が、コンデンサ３６に蓄積される。接続点２６の保持電圧Ｖ２６は、入力端子２０の入力電圧Ｖ２０に等しい。また、第１出力端子２２の出力電圧Ｖ２２は、保持電圧Ｖ２６に等しい。そのため、出力電圧Ｖ２２は、入力電圧Ｖ２０と等しく増加する。
【００３５】
また電圧発生回路５０において、ダイオード５２がオンした状態となる。ダイオードは、一般的に、順方向電圧降下が一定になる特定を有している。よって、接続点５３の電圧Ｖ５３は、出力電圧Ｖ２２を基準として、出力電圧Ｖ２２からダイオード５２の順方向電圧（典型的には０．７Ｖ）の分だけ低下した値とすることができる。
【００３６】
そして、接続点５３の電圧は、インピーダンス変換回路として機能するオペアンプ５４を介して、分圧回路５１の一端に入力される。よって、分圧回路５１では、出力電圧Ｖ２２と電圧Ｖ５３との間で分圧が行われる。分圧後の電圧は、オフセット電圧Ｖ２３として、分圧回路５１の中間接続点５８から出力され、第２出力端子２３および抵抗Ｒ０の一端に入力される。
【００３７】
これにより、出力電圧Ｖ２２からダイオード５２の順方向電圧分だけ常に低い値を有する電圧Ｖ５３を生成し、電圧Ｖ５３を分圧回路５１でさらに分圧することで、出力電圧Ｖ２２を所定電圧Ｖｐだけ低下させたオフセット電圧Ｖ２３を生成することができる。よって図２に示すように、オフセット電圧Ｖ２３は、出力電圧Ｖ２２から常に所定電圧Ｖｐだけ低い値を有して、出力電圧Ｖ２２に追従するように変化する。なお、所定電圧Ｖｐの値は、抵抗Ｒ１とＲ２の比によって任意の値に定めることが可能である。
【００３８】
ホールド期間Ｔ２での動作について説明する。ホールド期間Ｔ２では、入力端子２０の入力電圧Ｖ２０が一旦減少し、再び増加している。接続点２６の保持電圧Ｖ２６は、更新期間Ｔ１からホールド期間Ｔ２に切換わる時点での電圧が維持される。そのため、ダイオード３２に逆方向電圧が印加され、ダイオード３２がオフ状態（非導通状態）となる。よって、コンデンサ３６に蓄積されている電荷が、オペアンプ３０によって放出されることがない。また、オペアンプ３０から出力される出力電圧Ｖ３０ｃは、非反転入力端子３０ｂに入力される入力電圧Ｖ２０の低下に伴って、接地電圧にまで低下する。
【００３９】
また、ダイオード３２がオフの期間では、コンデンサ３６に蓄えられている電荷は、抵抗Ｒ０を介して第２出力端子２３側へ放電される。よって、コンデンサ３６から抵抗Ｒ０を介して第２出力端子２３側へ、電流Ｉｍが流れる。ここで、抵抗Ｒ０の両端に印加される電位差は、保持電圧Ｖ２６とオフセット電圧Ｖ２３との電位差であるため、所定電圧Ｖｐである。すると、電流Ｉｍは、下式（１）で求められる。
Ｉｍ＝Ｖｐ／Ｒ０・・・式（１）
これにより図２に示すように、出力電圧Ｖ２２は、更新期間Ｔ１からホールド期間Ｔ２に切換わった時の電圧値から除々に低下する。また、出力電圧Ｖ２２は、入力電圧Ｖ２０の変動の影響を受けない。
【００４０】
更新期間Ｔ３での動作について説明する。更新期間Ｔ３は、入力端子２０の入力電圧Ｖ２０が、接続点２６の保持電圧Ｖ２６を超えた時に開始される。そして、入力端子２０の入力電圧Ｖ２０が、増加する傾向から低下する傾向に変わるまで続く。更新期間Ｔ３では、ダイオード３２がオンし、コンデンサ３６に電荷が蓄積される。その結果、第１出力端子２２の出力電圧Ｖ２２が増加する。
【００４１】
ホールド期間Ｔ４での動作について説明する。ホールド期間Ｔ４では、ホールド回路１０の入力端子２０の入力電圧Ｖ２０が減少している。このときに、ホールド期間Ｔ２に関して詳述した動作によってダイオード３２がオフするので、コンデンサ３６に蓄積されている電荷はオペアンプ３０を介しては放電されない。また、コンデンサ３６に蓄えられている電荷は、抵抗Ｒ０を介して第２出力端子２３側へ放電される。その結果、出力電圧Ｖ２２は、更新期間Ｔ３からホールド期間Ｔ４に切換わった時の電圧値から除々に低下する。
【００４２】
実施例１に係るホールド回路１０により得られる効果を説明する。ホールド回路１０では、ホールド期間Ｔ２およびＴ４において、コンデンサ３６に蓄積されている電荷が抵抗Ｒ０を介して第２出力端子２３側へ放電される。このときの放電速度は、抵抗Ｒ０の抵抗値とコンデンサ３６の容量値とによって決定される時定数が大きくなるほど、また、抵抗Ｒ０の両端の電位差が小さくなるほど、小さくなる。
【００４３】
例えば、図８に示す従来のピークホールド回路５１０では、コンデンサＣの両端に印加される電位差および抵抗Ｒの両端に印加される電位差は、保持電圧（接続点Ｐ４の電圧）と接地電圧との電位差とされる。この場合に、コンデンサＣから抵抗Ｒを介して行われる放電の速度を遅くするには、時定数を大きくするために、抵抗Ｒの抵抗値を大きくする必要がある。しかし、ピークホールド回路５１０を集積回路内に形成する場合には、抵抗値の大きさに限界があるため、放電速度を遅くする程度にも限界が存在する。
【００４４】
一方、本願の実施例１に係るホールド回路１０では、コンデンサ３６の両端に印加される電位差が保持電圧Ｖ２６と接地電圧との電位差とされる一方で、抵抗Ｒ０の両端に印加される電位差は、保持電圧Ｖ２６とオフセット電圧Ｖ２３との電位差（すなわち、所定電圧Ｖｐ）とされる。これにより、抵抗Ｒ０の両端に印加される電位差を、従来のピークホールド回路５１０よりも小さくすることができるため、抵抗Ｒ０の抵抗値を大きくすることなく、コンデンサ３６の放電速度を小さくすることができる。よって、ホールド回路を集積回路内に形成する場合においても、放電速度を良好に調整することが可能となる。
【００４５】
例えば、ホールド回路の出力電圧が４．０（Ｖ）であり、所定電圧Ｖｐが１０（ｍＶ）である場合を考える。従来のピークホールド回路５１０（図８）では、抵抗Ｒの両端に４．０（Ｖ）が印加される。一方、実施例１のホールド回路１０（図１）では、抵抗Ｒ０の両端に１０（ｍＶ）が印加される。前述のように、コンデンサの放電速度は、抵抗Ｒ０の両端の電位差が小さくなるほど、小さくなる。よって、実施例１のホールド回路１０では、従来のピークホールド回路５１０に比して、放電速度を１／４００まで小さくできることが分かる。これは、従来のピークホールド回路５１０において１（ＭΩ）（ＩＣ内蔵に不向きな大きさ）の抵抗を備える必要がある場合には、実施例１のホールド回路１０では２．５（ｋΩ）（ＩＣ内蔵が可能な大きさ）の抵抗で足りることを意味する。
【００４６】
また例えば、図８に示す従来のピークホールド回路５１０では、電圧出力端子Ｐ２の電圧Ｖ４が変化する場合には、抵抗Ｒの両端の電位差が変化してしまう。すなわち、ピークホールド電圧が大きくなるほど、出力電圧Ｖ２２の低下傾きが大きくなる。よって図９の領域Ａ１１およびＡ１２に示すように、ホールド期間における出力電圧Ｖ２２の低下傾きが一定にならない。よって、ピークホールド回路５１０のチューニングが困難となってしまう。一方、実施例１に係るホールド回路１０では、出力電圧Ｖ２２を基準として、出力電圧Ｖ２２を所定電圧Ｖｐだけ減少させることで、オフセット電圧Ｖ２３を生成している。これにより、出力電圧Ｖ２２が変化する場合においても、抵抗Ｒ０の両端の電位差を常に一定値に維持することができる。よって、図２の領域Ａ１およびＡ２に示すように、出力電圧Ｖ２２の大きさに関わらず、ホールド期間における出力電圧Ｖ２２の低下傾きを一定にすることができるため、安定した特性を得ることが可能となる。
【００４７】
また、実施例１に係るホールド回路１０では、電圧発生回路５０において、分圧回路５１を用いて電圧Ｖ５３をさらに分圧することによって、出力電圧Ｖ２２を所定電圧Ｖｐだけ減少させている。これにより、所定電圧Ｖｐの値を、ダイオード５２の順方向電圧よりも小さな任意の値に調整することが可能となる。更に、インピーダンス変換のオペアンプ５４を無くしてもよい。この場合は、前記の計算からずれた動作となるが、抵抗Ｒ１とＲ２の合成抵抗値をダイオード５２のインピーダンスよりも充分大きくすることで、動作精度を向上させることができる。
【実施例２】
【００４８】
図３に、ホールド回路１０ａの回路図を示す。ホールド回路１０ａは、入力端子２０の電圧の極小値のピーク電圧を保持する回路である。実施例１のホールド回路１０（図１）と実質的に同じ部品には、同じ参照番号を付すことにより説明を省略する。
【００４９】
ホールド回路１０ａは、電源電圧Ｖｄｄに接続して用いる基準電圧端子２４ａと、ダイオード３２ａと、コンデンサ３６ａと、抵抗Ｒ０ａと、電圧発生回路５０ａと、を備えている。ダイオード３２ａのカソードはオペアンプ３０の出力端子３０ｃに接続され、アノードは接続点２６に接続されている。コンデンサ３６ａの一端が接続点２６に接続されており、他端が基準電圧端子２４ａに接続されている。そのため、コンデンサ３６ａには、ダイオード３２のアノードの電圧に応じた電荷が蓄積される。抵抗Ｒ０ａは、接続点２６と第２出力端子２３との間に接続されている。抵抗Ｒ０ａによって、第２出力端子２３側からコンデンサ３６に電荷が蓄積される。よって抵抗Ｒ０ａは、コンデンサ３６ａが保持している電圧を除々に上昇させる、リセット回路と評価することもできる。
【００５０】
また、電圧発生回路５０ａは、ダイオード５２ａと、電源電圧Ｖｄｄに接続して用いる基準電圧端子５６ａと、抵抗Ｒ３ａと、を備えている。ダイオード５２ａのカソードは、出力端子３８ｃおよび第１出力端子２２に接続されている。ダイオード５２のアノードは、接続点５３ａにおいて、オペアンプ５４の非反転入力端子５４ｂおよび抵抗Ｒ３ａの一端に接続されている。抵抗Ｒ３ａの他端は、基準電圧端子５６ａに接続されている。分圧回路５１は、抵抗Ｒ１およびＲ２を備えている。抵抗Ｒ１とＲ２の中間接続点５８が、第２出力端子２３および抵抗Ｒ０ａの他端に接続されている。なお、ダイオード５２ａのカソードは、電圧発生回路５０ａの第１端子とみなすことができる。また、中間接続点５８は、電圧発生回路５０ａの第２端子とみなすことができる。
【００５１】
ホールド回路１０ａは、入力電圧Ｖ２０の極小値を保持する回路である。更新期間での動作について説明する。更新期間では、入力電圧Ｖ２０の低下に伴って、オペアンプ３０の出力電圧Ｖ３０ｃも低下する。出力電圧Ｖ３０ｃが、接続点２６の保持電圧Ｖ２６よりもダイオード３２ａのしきい値電圧分を下回って低下すると、ダイオード３２ａがオンし、入力電圧Ｖ２０に応じた電荷が、コンデンサ３６から放出される。そして、出力電圧Ｖ２２は、入力電圧Ｖ２０と等しく低下する。
【００５２】
また電圧発生回路５０ａにおいて、ダイオード５２ａがオンした状態となる。よって、接続点５３ａの電圧Ｖ５３ａは、出力電圧Ｖ２２を基準として、出力電圧Ｖ２２からダイオード５２ａの順方向電圧（典型的には０．７Ｖ）の分だけ上昇した値とすることができる。分圧回路５１では、出力電圧Ｖ２２と電圧Ｖ５３ａとの間で分圧が行われる。分圧後の電圧は、オフセット電圧Ｖ２３として、分圧回路５１の中間接続点５８から出力され、第２出力端子２３および抵抗Ｒ０ａの一端に入力される。これにより、出力電圧Ｖ２２を所定電圧Ｖｐだけ上昇させたオフセット電圧Ｖ２３を生成することができる。
【００５３】
ホールド期間での動作について説明する。ホールド期間は、入力電圧Ｖ２０が、低下する傾向から上昇する傾向に変わることに応じて開始される。ホールド期間では、ダイオード３２ａに逆方向電圧が印加され、ダイオード３２ａがオフ状態となるため、オペアンプ３０によってコンデンサ３６ａが充電されることがない。また、ホールド期間では、第２出力端子２３側から抵抗Ｒ０ａを介してコンデンサ３６ａへ、電荷が蓄積される。よって、電流Ｉｍａが流れる。これにより、出力電圧Ｖ２２は、更新期間からホールド期間に切換わった時の電圧値から除々に上昇する。ここで、抵抗Ｒ０ａの両端に印加される電位差は、保持電圧Ｖ２６とオフセット電圧Ｖ２３との電位差であるため、所定電圧Ｖｐである。
【００５４】
以上説明したように、実施例２に係るボトム電圧のホールド回路１０ａでは、抵抗Ｒ０ａの両端に印加される電位差を、従来のボトムホールド回路よりも小さくすることができるため、抵抗Ｒ０ａの抵抗値を大きくすることなく、コンデンサ３６ａの充電速度を小さくすることができる。よって、ホールド回路を集積回路内に形成する場合においても、充電速度を良好に調整することが可能となる。
【実施例３】
【００５５】
図４を参照して、ホールド回路１０ｂについて説明する。ホールド回路１０ｂは、入力電圧Ｖ２０の極小値のピーク電圧を保持する回路である。ホールド回路１０ｂの特徴を、実施例２のホールド回路１０ａ（図３）と対比して説明する。なお、ホールド回路１０ａと実質的に同じ部品には、同じ参照番号を付すことにより説明を省略する。
【００５６】
ホールド回路１０ｂは、ホールド回路１０ａの電圧発生回路５０ａに代えて、電圧発生回路５０ｂを備えている。電圧発生回路５０ｂは、ブリッジ回路６２と、オペアンプ６４および６６と、差動増幅器６８と、を備えている。ブリッジ回路６２は、いわゆるホイートストンブリッジである。電源電圧Ｖｄｄと接地電圧ＧＮＤとの間に、抵抗Ｒ１２およびＲ１３が接続点７１を介して直列接続されている。また、電源電圧Ｖｄｄと接地電圧ＧＮＤとの間に、抵抗Ｒ１１およびＲ１４が接続点７２を介して直列接続されている。オペアンプ６４の非反転入力端子６４ｂには接続点７１が接続され、反転入力端子６４ａには出力端子６４ｃが接続され、出力端子６４ｃには抵抗Ｒ２１の一端が接続されている。同様に、オペアンプ６６の非反転入力端子６６ｂには接続点７２が接続され、反転入力端子６６ａには出力端子６６ｃが接続され、出力端子６６ｃには抵抗Ｒ２２の一端が接続されている。オペアンプ６４および６６は、インピーダンス変換回路として機能する。
【００５７】
差動増幅器６８は、オペアンプ６９、抵抗Ｒ２１ないしＲ２４を備える。抵抗Ｒ２４の一端は、オペアンプ３８の出力端子３８ｃおよび第１出力端子２２に接続される。オペアンプ６９の非反転入力端子６９ｂには、抵抗Ｒ２２の他端および抵抗Ｒ２４の他端が接続される。抵抗Ｒ２３の一端は、オペアンプ６９の出力端子６９ｃに接続される。オペアンプ６９の反転入力端子６９ａには、抵抗Ｒ２１の他端および抵抗Ｒ２３の他端が接続される。オペアンプ６９の出力端子６９ｃは、第２出力端子２３および抵抗Ｒ０ａの他端に接続される。なお、抵抗Ｒ２４の一端は、電圧発生回路５０ｂの第１端子とみなすことができる。また、出力端子６９ｃは、電圧発生回路５０ｂの第２端子とみなすことができる。
【００５８】
ホールド回路１０ｂの動作を説明する。ブリッジ回路６２は、所定電圧Ｖｐ２を生成して出力する回路である。ここで所定電圧Ｖｐ２は、接続点７１の電圧Ｖ７１と、接続点７２の電圧Ｖ７２との差電圧である。所定電圧Ｖｐ２は、下式（２）で求められる。
Ｖｐ２＝Ｖ７２−Ｖ７１＝（Ｒ１１×Ｒ１３−Ｒ１２×Ｒ１４）／（（Ｒ１１＋Ｒ１４）×（Ｒ１２＋Ｒ１３））×Ｖｄｄ・・・式（２）
【００５９】
電圧Ｖ７１は、オペアンプ６４を介して、差動増幅器６８の抵抗Ｒ２１に入力される。電圧Ｖ７２は、オペアンプ６６を介して、差動増幅器６８の抵抗Ｒ２２に入力される。差動増幅器６８は、抵抗Ｒ２１およびＲ２２に入力される電圧の差電圧（すなわち所定電圧Ｖｐ２）を増幅し、オフセット電圧Ｖ２３を出力する。ここで、抵抗Ｒ２１〜Ｒ２４の抵抗値が全て等しい場合には、オフセット電圧Ｖ２３は下式（３）で求められる。
Ｖ２３＝Ｖ２２＋Ｖｐ２・・・式（３）
式（３）より、出力電圧Ｖ２２を所定電圧Ｖｐ２だけ上昇させたオフセット電圧Ｖ２３を生成できることが分かる。
【００６０】
以上説明したように、実施例３に係るボトム電圧のホールド回路１０ｂでは、電圧発生回路５０ｂは、ブリッジ回路６２を用いることによって、出力電圧Ｖ２２を用いることなく所定電圧Ｖｐ２を生成することができる。そして、所定電圧Ｖｐ２を出力電圧Ｖ２２に加えることによって、オフセット電圧Ｖ２３を生成している。よって、出力電圧Ｖ２２の変動の影響を受けることなく、出力電圧Ｖ２２から常に所定電圧Ｖｐ２分だけ高い電圧に、オフセット電圧Ｖ２３を維持することができる。これにより、抵抗Ｒ０ａの両端の電位差を、常に一定の所定電圧Ｖｐ２に維持することが可能となる。
【実施例４】
【００６１】
図５を参照して、ホールド回路１０ｃについて説明する。ホールド回路１０ｃは、入力電圧Ｖ２０の極小値のピーク電圧を保持する回路である。ホールド回路１０ｃの特徴を、実施例２のホールド回路１０ａ（図３）と対比して説明する。なお、ホールド回路１０ａと実質的に同じ部品には、同じ参照番号を付すことにより説明を省略する。
【００６２】
ホールド回路１０ｃは、ホールド回路１０ａの電圧発生回路５０ａに代えて、電圧発生回路５０ｃを備えている。電圧発生回路５０ｃは、基準電圧発生回路８２、加算器８４を備える。基準電圧発生回路８２は、ＭＯＳＦＥＴやダイオード、抵抗で構成される一般的な基準電圧発生回路である。基準電圧発生回路８２は、所定電圧Ｖｐ３を生成して出力する。所定電圧Ｖｐ３は、電源電圧Ｖｄｄや出力電圧Ｖ２２の変動に影響されずに、常に一定値が維持される電圧である。なお、所定電圧Ｖｐ３の値は、１（Ｖ）前後の値とされる場合が多い。加算器８４には、基準電圧発生回路８２から所定電圧Ｖｐ３が入力されるとともに、オペアンプ３８から出力電圧Ｖ２２が入力される。そして加算器８４からはオフセット電圧Ｖ２３が出力され、第２出力端子２３および抵抗Ｒ０ａに入力される。なお、基準電圧発生回路８２および加算器８４には、一般的な回路を用いればよいため、これらの回路構成の詳細な内容は省略する。また、加算器８４において出力電圧Ｖ２２が入力される端子は、電圧発生回路５０ｃの第１端子とみなすことができる。また、加算器８４においてオフセット電圧Ｖ２３が出力される端子は、電圧発生回路５０ｃの第２端子とみなすことができる。
【００６３】
ホールド回路１０ｃの動作を説明する。加算器８４は、所定電圧Ｖｐ３と出力電圧Ｖ２２とを加算する。このとき、所定電圧Ｖｐ３に１／Ｋ（Ｋ＞１）の重みを乗じた上で加算する。これにより、所定電圧Ｖｐ３よりも小さな電圧を、出力電圧Ｖ２２に加算することができる。そして、加算器８４から出力されるオフセット電圧Ｖ２３は、下式（４）で求められる。
Ｖ２３＝Ｖ２２＋１／Ｋ×Ｖｐ３・・・式（４）
式（４）より、出力電圧Ｖ２２を所定電圧Ｖｐ３だけ上昇させたオフセット電圧Ｖ２３を生成できることが分かる。
【００６４】
以上説明したように、実施例４に係るボトム電圧のホールド回路１０ｃでは、電圧発生回路５０ｃは、基準電圧発生回路８２を用いることによって、出力電圧Ｖ２２を用いることなく所定電圧Ｖｐ３を生成することができる。そして、所定電圧Ｖｐ３を出力電圧Ｖ２２に加えることによって、オフセット電圧Ｖ２３を生成している。よって、出力電圧Ｖ２２の変動の影響を受けることなく、出力電圧Ｖ２２から常に所定電圧Ｖｐ３分だけ高い電圧に、オフセット電圧Ｖ２３を維持することができる。
【実施例５】
【００６５】
図６を参照して、ホールド回路１０ｄについて説明する。ホールド回路１０ｄは、入力電圧Ｖ２０の極小値のピーク電圧を保持する回路である。ホールド回路１０ｄの特徴を、実施例２のホールド回路１０ａ（図３）と対比して説明する。なお、ホールド回路１０ａと実質的に同じ部品には、同じ参照番号を付すことにより説明を省略する。
【００６６】
ホールド回路１０ｄは、ホールド回路１０ａの電圧発生回路５０ａに代えて、電圧発生回路５０ｄを備えている。電圧発生回路５０ｄは、分圧回路９１とオペアンプ９２を備える。分圧回路９１は、抵抗Ｒ３１およびＲ３２を備えている。抵抗Ｒ３１の一端が、電源電圧Ｖｄｄに接続されている。抵抗Ｒ３２の一端が、第１出力端子２２および出力端子３８ｃに接続されている。抵抗Ｒ３１とＲ３２の中間接続点９３が、オペアンプ９２の非反転入力端子９２ｂに接続されている。オペアンプ９２の反転入力端子９２ａは、出力端子９２ｃに接続されている。よって、オペアンプ９２はインピーダンス変換回路として機能する。また出力端子９２ｃは、第２出力端子２３および抵抗Ｒ０ａの他端に接続される。中間接続点９３の電圧Ｖ９３は、オペアンプ９２によって、オフセット電圧Ｖ２３として出力される。出力されたオフセット電圧Ｖ２３は、第２出力端子２３および抵抗Ｒ０ａの一端に入力される。なお、抵抗Ｒ３２の一端は、電圧発生回路５０ｄの第１端子とみなすことができる。また、出力端子９２ｃは、電圧発生回路５０ｄの第２端子とみなすことができる。
【００６７】
ホールド回路１０ｄの動作を説明する。分圧回路９１では、電源電圧Ｖｄｄと出力電圧Ｖ２２とが抵抗分圧される。ここで、中間接続点９３の電圧Ｖ９３と出力電圧Ｖ２２との差電圧を、所定電圧Ｖｐ４と定義すると、Ｖｐ４は下式（５）で求められる。
Ｖｐ４＝Ｒ３２／（Ｒ３１＋Ｒ３２）×（Ｖｄｄ−Ｖ２２）・・・式（５）
またオフセット電圧Ｖ２３は、下式（６）で求められる。
Ｖ２３＝Ｖ９３＝Ｖ２２＋Ｒ３２／（Ｒ３１＋Ｒ３２）×（Ｖｄｄ−Ｖ２２）＝Ｖ２２＋Ｖｐ４・・・式（６）
式（６）より、出力電圧Ｖ２２を所定電圧Ｖｐ４だけ上昇させたオフセット電圧Ｖ２３を生成できることが分かる。
【００６８】
以上説明したように、実施例５に係るボトム電圧のホールド回路１０ｄでは、電源電圧Ｖｄｄと出力電圧Ｖ２２とを抵抗分圧することで、所定電圧Ｖｐ４を生成することができる。なお、所定電圧Ｖｐ４は、式（５）から分かるように、出力電圧Ｖ２２の変動に応じて変化させることができる。また、インピーダンス変換回路であるオペアンプ９２を不要とすることもできる。その場合、抵抗Ｒ０ａの抵抗値が、抵抗Ｒ３１とＲ３２の抵抗値の合計値よりも十分に大きい場合には、抵抗Ｒ０ａを流れる電流が分圧回路９１に与える影響を無視することができる。
【００６９】
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
【００７０】
（変形例）
図７を参照して、ホールド回路１０ｅについて説明する。ホールド回路１０ｅは、実施例２のホールド回路１０ａ（図３）の一部を変形した回路である。ホールド回路１０ｅは、ホールド回路１０ａの抵抗Ｒ０ａに代えて、ダイオードＤ０を備える。また、ホールド回路１０ｅの電圧発生回路５０ｅは、ホールド回路１０ａの電圧発生回路５０ａのダイオード５２ａに代えて、トランジスタ５２ｅを備える。なおホールド回路１０ｅにおいて、ホールド回路１０ａと実質的に同じ部品には、同じ参照番号を付すことにより説明を省略する。
【００７１】
ダイオードＤ０のアノードは、第２出力端子２３および中間接続点５８に接続されている。ダイオードＤ０のカソードは、接続点２６に接続されている。よってダイオードＤ０は、順方向の印加電圧が印加される向きで配置されている。ここで、ダイオードＤ０の両端に印加される電位差は、保持電圧Ｖ２６とオフセット電圧Ｖ２３との電位差であるため、所定電圧Ｖｐである。ここで、所定電圧Ｖｐの値を、ダイオードＤ０のしきい値電圧（典型的には０．７Ｖ）以下とすることにより、ダイオードＤ０を高抵抗として作用させることができる。そして、高抵抗として作用するダイオードＤ０を用いて抵抗回路を作成する方が、抵抗Ｒ０ａを用いて抵抗回路を作成する場合に比して、同一抵抗値を有する抵抗回路をより小さな面積で作成することができる。これにより、ホールド回路１０ｅの専有面積を、より小さくすることが可能となる。
【００７２】
トランジスタ５２ｅは、ＮＭＯＳトランジスタである。トランジスタ５２ｅのゲート端子とドレイン端子とは、共通接続されている。よって、トランジスタ５２ｅをダイオードとして作用させることができる。そして一般的に、ダイオードとして作用するトランジスタ５２ｅを用いて整流回路を作成する方が、ダイオード５２ａを用いて整流回路を作成する場合に比して、環境温度変化に対する特性の変化量を小さくすることができる。これにより、ホールド回路１０ｅの温度特性を、より良好とすることが可能となる。
【００７３】
また、ホールド回路１０ｃ（図５）において用いられる基準電圧発生回路８２は、一例であり、この回路構成に限られない。電源電圧Ｖｄｄや出力電圧Ｖ２２の変動に影響されない基準電圧を生成することができる回路であれば、何れの構成を有する回路も使用可能である。
【００７４】
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００７５】
１０ ホールド回路
２０ 入力端子
２２ 出力端子
２４ 基準電圧端子
２６ 接続点
３０ オペアンプ
３２ ダイオード
３６ コンデンサ
５０ 電圧発生回路
５１ 分圧回路
５２ ダイオード
Ｒ０ 抵抗
Ｖ２０ 入力電圧
Ｖ２２ 出力電圧
Ｖ２６ 保持電圧
【特許請求の範囲】
【請求項１】
経時的に変化する入力電圧を入力し、その入力電圧のピーク電圧とボトム電圧のうちの一方を保持するホールド回路であり、
入力電圧を入力する電圧入力端子と、保持している保持電圧を出力する電圧出力端子と、基準電圧に接続する基準電圧端子と、オペアンプと、整流回路と、コンデンサと、抵抗回路と、電圧発生回路と、を備えており、
オペアンプと整流回路と電圧出力端子が、その順序で直列に接続されており、
コンデンサは、一端が整流回路と電圧出力端子との接続点に接続されており、他端が基準電圧端子に接続されており、
抵抗回路は、一端が接続点に接続されており、
電圧発生回路は、第１端子が接続点に接続されており、
抵抗回路の他端と電圧発生回路の第２端子とが接続されており、
オペアンプは、一方の入力端子が電圧入力端子に接続されており、他方の入力端子が接続点に接続されており、その出力端子が整流回路に接続されており、
電圧発生回路は、第１端子に入力される保持電圧から変化させたオフセット電圧を生成して第２端子に出力するように構成されていることを特徴とするホールド回路。
【請求項２】
所定電圧を生成する生成回路をさらに備え、
電圧発生回路は、保持電圧から所定電圧を減ずることまたは保持電圧に所定電圧を加えることによってオフセット電圧を生成することを特徴とする請求項１に記載のホールド回路。
【請求項３】
生成回路は、接続点と基準端子との接続経路上に配置される第１ダイオードをさらに備えており、
第１ダイオードは、一端が接続点に接続されており、
第１ダイオードは、順方向の印加電圧が印加される向きで配置されており、
第１ダイオードの他端は、抵抗回路の他端に接続されていることを特徴とする請求項２に記載のホールド回路。
【請求項４】
生成回路は、第１分圧回路をさらに備えており、
第１分圧回路の一端が第１ダイオードの他端に接続されており、
第１分圧回路の他端が電圧出力端子に接続されており、
第１圧回路の中間端子が抵抗回路の他端に接続されていることを特徴とする請求項３に記載のホールド回路。
【請求項５】
第１ダイオードは、ゲート端子とドレイン端子とが共通接続されたＭＯＳトランジスタであることを特徴とする請求項３または４に記載のホールド回路。
【請求項６】
電圧発生回路は、第２分圧回路をさらに備えており、
第２分圧回路の一端が基準電圧端子に接続されており、
第２分圧回路の他端が電圧出力端子に接続されており、
第２圧回路の中間端子が抵抗回路の他端に接続されていることを特徴とする請求項１に記載のホールド回路。
【請求項７】
抵抗回路は第２ダイオードであり、
第２ダイオードは、順方向の印加電圧が印加される向きで配置されており、
印加電圧の大きさが、第２ダイオードのしきい値電圧以下となるように構成されていることを特徴とする請求項１ないし６の何れか１項に記載のホールド回路。
【請求項８】
基準電圧は接地電圧であり、
整流回路はオペアンプから接続点に向かう方向に順方向となるように配置されており、
オペアンプの非反転入力端子が電圧入力端子に接続されており、
オペアンプの反転入力端子が接続点に接続されており、
電圧発生回路は、保持電圧を所定電圧だけ減少させたオフセット電圧を出力することを特徴とする請求項１ないし７の何れか１項に記載のホールド回路。
【請求項９】
基準電圧は電源電圧であり、
整流回路は接続点からオペアンプに向かう方向に順方向となるように配置されており、
オペアンプの非反転入力端子が電圧入力端子に接続されており、
オペアンプの反転入力端子が接続点に接続されており、
電圧発生回路は、保持電圧を所定電圧だけ増加させたオフセット電圧を出力することを特徴とする請求項１ないし７の何れか１項に記載のホールド回路。
【請求項１】
経時的に変化する入力電圧を入力し、その入力電圧のピーク電圧とボトム電圧のうちの一方を保持するホールド回路であり、
入力電圧を入力する電圧入力端子と、保持している保持電圧を出力する電圧出力端子と、基準電圧に接続する基準電圧端子と、オペアンプと、整流回路と、コンデンサと、抵抗回路と、電圧発生回路と、を備えており、
オペアンプと整流回路と電圧出力端子が、その順序で直列に接続されており、
コンデンサは、一端が整流回路と電圧出力端子との接続点に接続されており、他端が基準電圧端子に接続されており、
抵抗回路は、一端が接続点に接続されており、
電圧発生回路は、第１端子が接続点に接続されており、
抵抗回路の他端と電圧発生回路の第２端子とが接続されており、
オペアンプは、一方の入力端子が電圧入力端子に接続されており、他方の入力端子が接続点に接続されており、その出力端子が整流回路に接続されており、
電圧発生回路は、第１端子に入力される保持電圧から変化させたオフセット電圧を生成して第２端子に出力するように構成されていることを特徴とするホールド回路。
【請求項２】
所定電圧を生成する生成回路をさらに備え、
電圧発生回路は、保持電圧から所定電圧を減ずることまたは保持電圧に所定電圧を加えることによってオフセット電圧を生成することを特徴とする請求項１に記載のホールド回路。
【請求項３】
生成回路は、接続点と基準端子との接続経路上に配置される第１ダイオードをさらに備えており、
第１ダイオードは、一端が接続点に接続されており、
第１ダイオードは、順方向の印加電圧が印加される向きで配置されており、
第１ダイオードの他端は、抵抗回路の他端に接続されていることを特徴とする請求項２に記載のホールド回路。
【請求項４】
生成回路は、第１分圧回路をさらに備えており、
第１分圧回路の一端が第１ダイオードの他端に接続されており、
第１分圧回路の他端が電圧出力端子に接続されており、
第１圧回路の中間端子が抵抗回路の他端に接続されていることを特徴とする請求項３に記載のホールド回路。
【請求項５】
第１ダイオードは、ゲート端子とドレイン端子とが共通接続されたＭＯＳトランジスタであることを特徴とする請求項３または４に記載のホールド回路。
【請求項６】
電圧発生回路は、第２分圧回路をさらに備えており、
第２分圧回路の一端が基準電圧端子に接続されており、
第２分圧回路の他端が電圧出力端子に接続されており、
第２圧回路の中間端子が抵抗回路の他端に接続されていることを特徴とする請求項１に記載のホールド回路。
【請求項７】
抵抗回路は第２ダイオードであり、
第２ダイオードは、順方向の印加電圧が印加される向きで配置されており、
印加電圧の大きさが、第２ダイオードのしきい値電圧以下となるように構成されていることを特徴とする請求項１ないし６の何れか１項に記載のホールド回路。
【請求項８】
基準電圧は接地電圧であり、
整流回路はオペアンプから接続点に向かう方向に順方向となるように配置されており、
オペアンプの非反転入力端子が電圧入力端子に接続されており、
オペアンプの反転入力端子が接続点に接続されており、
電圧発生回路は、保持電圧を所定電圧だけ減少させたオフセット電圧を出力することを特徴とする請求項１ないし７の何れか１項に記載のホールド回路。
【請求項９】
基準電圧は電源電圧であり、
整流回路は接続点からオペアンプに向かう方向に順方向となるように配置されており、
オペアンプの非反転入力端子が電圧入力端子に接続されており、
オペアンプの反転入力端子が接続点に接続されており、
電圧発生回路は、保持電圧を所定電圧だけ増加させたオフセット電圧を出力することを特徴とする請求項１ないし７の何れか１項に記載のホールド回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２０１２−１７４２９１（Ｐ２０１２−１７４２９１Ａ）
【公開日】平成２４年９月１０日（２０１２．９．１０）
【国際特許分類】
【出願番号】特願２０１１−３２３４９（Ｐ２０１１−３２３４９）
【出願日】平成２３年２月１７日（２０１１．２．１７）
【出願人】（０００００３６０９）株式会社豊田中央研究所 (4,200)
【出願人】（０００００４２６０）株式会社デンソー (27,639)
【Ｆターム（参考）】
【公開日】平成２４年９月１０日（２０１２．９．１０）
【国際特許分類】
【出願日】平成２３年２月１７日（２０１１．２．１７）
【出願人】（０００００３６０９）株式会社豊田中央研究所 (4,200)
【出願人】（０００００４２６０）株式会社デンソー (27,639)
【Ｆターム（参考）】
[ Back to top ]