【課題】外部電圧が変動したときにも半導体装置の動作安定性を維持する。
【解決手段】入力信号判定部１１６は、第１電流源１２２から供給される電源電位によって動作する。入力信号判定部１１６は、入力信号ＶＩＮと参照電位Ｖｒｅｆを比較する。比較結果はインバータＩＮＶ１により反転され、出力信号Ｖ０となる。電源センサ回路１２０は、第１の電源ラインＶＤＤＩの電位を監視する。外部電位ＶＤＤＩが基準電位ＶＸよりも低くなると、電源センサ回路１２０は第２電流源１２４をオンする。第２電流源１２４がオンされると、判定部１２６には、第１電流源１２２に加えて第２電流源１２４からも動作電流が供給される。 （もっと読む）

【課題】電源電圧の変動に起因する入力信号と出力信号のデューティばらつきを抑制する。
【解決手段】トランスミッタ１０は、一端から充電電圧Ｖａが引き出されるコンデンサ１０５と、コンデンサ１０５の充電電流Ｉ１を生成する第１定電流源１０３と、コンデンサ１０３の放電電流Ｉ２を生成する第２定電流源１０４と、送信入力信号ＩＮの論理レベル、及び、充電電圧Ｖａと基準電圧Ｖｒｅｆとの比較結果に基づいて、コンデンサ１０５の充放電制御を行う充放電制御部（１０１、１０２、１０６）と、充電電圧Ｖａに応じてスルーレートが設定され、出力側電源電圧Ｖ２に応じて信号振幅が設定される送信出力信号ＯＵＴを生成する出力段（１０９〜１１６）と、出力側電源電圧Ｖ２に依存して基準電圧Ｖｒｅｆを変動させる基準電圧生成部１０７と、基準電圧Ｖｒｅｆに依存して充電電流Ｉ１及び放電電流Ｉ２の各電流値を変動させる定電流制御部１０８と、を有する。 （もっと読む）

【課題】従来の半導体装置では、電源制御領域への突入電流の発生を抑制するためにチップ面積が増大する問題があった。
【解決手段】本発明にかかる半導体装置は、オン抵抗が大きな第１のスイッチトランジスタＳＷＬと、オン抵抗が小さな第２のスイッチトランジスタＳＷＳと、を有し、第１、第２のスイッチトランジスタＳＷＬ、ＳＷＳは、異なる領域に電流を供給し、第１のスイッチトランジスタＳＷＳは、制御信号ＣＯＮＴを直列的に伝搬するように直列に接続され、第２のスイッチトランジスタＳＷＬは、前記制御信号を直列的に伝搬するように直列に接続され、第２のスイッチトランジスタＳＷＬのうち初段に配置される第２のスイッチトランジスタＳＷＬは、第１のスイッチトランジスタＳＷＳのうち最も後ろに配置される第１のスイッチトランジスタＳＷＳが出力する制御信号ＣＯＮＴが入力される。 （もっと読む）

【課題】出力波形のリップルを低減可能な半導体集積回路を提供する。
【解決手段】例えば、高周波スイッチ回路ＲＦＳＷと、そのオン・オフを制御するスイッチ制御回路ＳＷＣＴＬを備え、ＳＷＣＴＬは、２個のダウンコンバータ回路ＶＧＥＮ１，ＶＧＥＮ２と、レベルシフト回路ＬＳ［１］〜ＬＳ［４］を備える。各ＬＳ［ｎ］は、レベルシフト段ＬＳＳＧ［ｎ］とその後段に接続された出力段ＯＴＳＧ［ｎ］を持ち、ＲＦＳＷは、ＯＴＳＧ［ｎ］からの制御信号ＯＵＴ［ｎ］によって制御される。ＬＳＳＧ［ｎ］は、ＶＧＥＮ１からの負の電源電圧（−ＶＳＳ１）を用いて動作し、ＯＴＳＧ［ｎ］は、ＶＧＥＮ２からの負の電源電圧（−ＶＳＳ２）を用いて動作する。−ＶＳＳ１では、ＬＳＳＧ［ｎ］のレベルシフト動作に伴いリップルが生じ得るが、−ＶＳＳ２ではＯＴＳＧ［ｎ］の動作がスイッチング動作であるためリップルが生じ難い。 （もっと読む）

【課題】プリエンファシス機能を有する出力バッファ回路の出力インピーダンスを、調整可能なプリエンファシス量とプリエンファシスタップ数、及び動作タイミングに依らず一定で、伝送線路の特性インピーダンスと整合して出力バッファの出力端子で再反射することなく、高速動作可能な出力バッファ回路を提供する。
【解決手段】インバータ1〜3と、一定の時間遅延させる遅延回路1〜3と、バッファ1〜3とを備え、伝送径路に論理信号を送信し、伝送径路の信号減衰量に応じて、送信側で4種以上の信号電圧を有する波形を生成する機能を有する出力バッファ回路で、プリエンファシス量を可変とし、バッファのオン抵抗Ｒｓを一定とする。バッファの前段にセクレタ回路1〜3を有し、インバータは、セレクタ論理によりバッファに入力する信号を選択可能で、データ信号を反転し、セレクタ論理のセレクト信号により、プリエンファシス量とプリエンファシスタップ数を調整する。 （もっと読む）

【課題】従来の差動増幅器は出力ノードから出力される差動信号の振幅レベルが十分確保できない可能性があった。
【解決手段】第１の電源端子と第１、第２のノード間にそれぞれ接続され、入力差動信号に導通状態が制御される第１、第２の能動負荷回路と、前記第１、第２のノードと第１、第２の出力ノード間にそれぞれ接続される第３、第４の能動負荷回路と、前記第１、第２の出力ノードと第２の電源端子との間にそれぞれ接続され、前記第２、第１のノードの電位に応じて導通状態が制御される第５、第６の能動負荷回路とを有し、前記第３、第４の能動負荷回路が前記入力差動信号に応じて導通状態が制御される第１の構成、前記第５、第６の能動負荷回路がそれぞれ前記第１、第２の出力ノードの電位に応じても導通状態が制御される第２の構成の少なくともどちらか一方の構成を有する差動増幅回路。 （もっと読む）

【課題】入力信号に基づいて位相の一致した相補の出力信号を生成する。
【解決手段】入力信号ＩＮＴを受けて反転信号ＩＮＢを出力するインバータ１１と、反転信号ＩＮＢを受けて内部信号ＩＮＴＴを出力するインバータ１２と、反転信号ＩＮＢを電源とし、入力信号ＩＮＴを受けて内部信号ＩＮＢＢを出力するインバータ２１と、を備える。本発明によれば、一方の信号パス上の信号を他方の信号パスに含まれるインバータの電源として用いていることから、調整用の容量や抵抗を付加することなく、一対の出力信号の位相を正確に一致させることが可能となる。 （もっと読む）

【課題】デジタル信号を高速で送受信するための入出力回路を、ＥＭ耐性を保ちつつ、小さな回路面積で、実現する。
【解決手段】出力バッファ２１は、電源−グランド間に接続されたトランジスタＴＰ１，ＴＮ１と、ノードｎ１と入出力端子２３との間に接続された抵抗素子Ｒ１とを備え、出力バッファ２２は、電源−グランド間に接続されたトランジスタＴＰ２，ＴＮ２と、ノードｎ２と入出力端子２３との間に接続された抵抗素子Ｒ２とを備えている。信号入力モードにおいて、出力バッファ２１，２２によって１つの終端回路を構成する。例えば、トランジスタＴＰ１，ＴＮ２をＯＮ、トランジスタＴＮ１，ＴＰ２をＯＦＦにし、抵抗素子Ｒ１，Ｒ２を通る電流パスを形成する。 （もっと読む）

【課題】半導体集積回路のチップ面積とコストの増加や、電気的特性の問題を招くことなく、出力バッファ回路の出力電圧のリンギングを抑制する。
【解決手段】半導体集積回路２００は、電源線１０、電源抵抗１１、接地線１２、接地抵抗１３、出力バッファ回路１４，１５，１６、電源端子ＰＶｄｄ、接地端子ＰＶｓｓ、出力端子ＰＯ１，ＰＯ２，ＰＯ３、及びリード端子１７，１８を含んで構成される。電源抵抗１１は、電源線１０と出力バッファ回路１４の電源電位入力端との接続点Ｎ１と電源端子ＰＶｄｄとの間に接続されている。接地抵抗１３は、接地線１２と出力バッファ回路１４の接地電位入力端との接続点Ｎ４と接地端子ＰＶｓｓとの間に接続されている。 （もっと読む）

【課題】半導体装置の消費電力を低減する。
【解決手段】内部回路（ＬＫ＃２）の内部ノードに対応して対応の内部ノードの信号をラッチする複数のラッチ回路（Ｆ１−Ｆ７）をテストパス（３０２）に配置する。内部回路のＭＩＳトランジスタは、ラッチ回路のＭＩＳトランジスタよりスタンバイ状態時にゲートトンネル電流が低減される状態に設定される。 （もっと読む）

【課題】出力信号の波形品質を改善する。
【解決手段】制御部(102)は、スイッチング素子(SW1,SW4)がオン状態であるとともにスイッチング素子(SW2,SW3)がオフ状態である第１の出力状態と、スイッチング素子(SW1,SW4)がオフ状態であるとともにスイッチング素子(SW2,SW3)がオン状態である第２の出力状態とを切り替える。また、制御部(102)は、第１の出力状態から第２の出力状態に切り替える場合には、スイッチング素子(SW2,SW3)をオフ状態からオン状態に切り替えてから可変遅延時間が経過した後に、スイッチング素子(SW1,SW4)をオン状態からオフ状態に切り替える。さらに、制御部(102)は、第２の出力状態から第１の出力状態に切り替える場合には、スイッチング素子(SW1,SW4)をオフ状態からオン状態に切り替えてから可変遅延時間が経過した後に、スイッチング素子(SW2,SW3)をオン状態からオフ状態に切り替える。 （もっと読む）

【課題】入力側及び出力側の端子を接地電位に保持可能にすることで、消費電力を低減させたレベルシフタを提供すること。
【解決手段】本発明の一態様のレベルシフタは、接地電位と第２電位レベルとの間で変化する入力信号ＩＮを接地電位と第３電位レベルとの間で変化する出力信号ＯＵＴに変換するレベルシフタである。このレベルシフタは、特に、入力信号ＩＮが入力される入力端子の電位を接地電位に保持可能に構成された第１回路と、出力信号ＯＵＴが出力される出力端子の電位を接地電位に保持可能に構成された第２回路とを備える。 （もっと読む）

【課題】データストローブ信号のスルーレートを変更することなくデータストローブ信号のクロスポイントの電位を調整可能な半導体装置を提供する。
【解決手段】半導体装置は、外部クロックに基づき第１内部クロックを発生する発生回路と、第１内部クロックに基づき第２及び第３内部クロックを生成する分割回路であり第３内部クロックの立ち上がり及び立ち下がりの少なくとも一方のタイミングを調整するエッジ調整回路を含む分割回路と、エッジ調整回路にエッジ調整信号を供給する調整情報保持部と、第２内部クロックに応じて第１データストローブ信号を発生し第３内部クロックに応じて第１データストローブ信号と位相が異なる第２データストローブ信号を発生する出力回路を備え、エッジ調整回路はエッジ調整信号に応じて第３内部クロックの立ち上がり及び立ち下がりの少なくとも一方のタイミングを可変に調整する。 （もっと読む）

【課題】メモリアレイのワードライン・ドライバ回路として使用できる、大きくなく、低消費電力の回路を提供する。
【解決手段】半導体・オン・インシュレータ（ＳｅＯＩ）基板上に形成された回路であって、電源電位を印加する為の第１、第２の端子間に第２のチャネル型のトランジスタと直列の第１のチャネル型のトランジスタを含み、トランジスタの各々が薄層におけるドレイン領域およびソース領域と、ソース領域とドレイン領域間に延びるチャネルと、チャネルの上方に配置されたフロント・コントロール・ゲートとを備え、各トランジスタが、トランジスタのチャネルの下方のベース基板に形成され、かつトランジスタの閾値電圧を調整する為にバイアスされうるバック・コントロール・ゲートを有し、トランジスタのうちの少なくとも１つが閾値電圧を十分に調整するバックゲート信号の作用の下、空乏モードで動作するように構成される。 （もっと読む）

【課題】従来の受信回路では、耐ノイズ性が低い問題があった。
【解決手段】本発明の受信回路の一態様は、送信回路Ｔｘとは異なる電源系において動作する受信回路Ｒｘであって、送信回路Ｒｘが絶縁素子ＩＳＯを介して出力する送信信号に基づき生成される受信信号Ａの信号レベルの変化に応じて受信データＤｒｘ１の論理レベルを切り替える状態保持回路１０と、受信データＤｒｘ１の論理レベルが切り替わる第１のタイミングから予め設定された第１の期間が経過するまでの期間において、状態保持回路１０に受信データＤｒｘ１の論理レベルの保持を指示するホールド信号Ｄを生成する状態保持制御回路２０と、を有する。 （もっと読む）

【課題】メモリの出力バッファの平均電流値を低減し、消費電流を抑制すること。
【解決手段】本発明に係る半導体装置は、メモリリードアドレスＤの連続性を判定し、判定結果Ｈを出力するアドレス連続性判定回路２３と、判定結果Ｈに基づいて、メモリリードアドレスＤに対応するリードデータを出力するメモリの出力バッファ２２の駆動能力を制御する駆動能力切り替え制御回路２４と、ＣＰＵの要求リードアドレスＡに対応するリードデータが当該ＣＰＵへ到達するまでの期間に、ＣＰＵ要求リードアドレスＡに連続する予想アドレスを生成するアドレス生成部１２と、予想アドレスに対応するリードデータを格納するプリロードバッファ１４を備える。 （もっと読む）

【課題】インピーダンスの調整精度が低下する可能性があった。
【解決手段】外付け抵抗が接続される第１、第２の外部端子と、前記第１の外部端子と第１の電源線間に接続される第１のスイッチ及び第１の制御信号に応じて出力インピーダンスが調整される第１のダミーバッファ部と、前記第２の外部端子と第２の電源線間に接続される第２のスイッチ及び第２の制御信号に応じて出力インピーダンスが調整される第２のダミーバッファ部と、前記第１のスイッチを導通、前記第２のスイッチを非導通とし、前記第１の外部端子の電圧に応じ、前記第１のダミーバッファ部の出力インピーダンスを前記第１の制御信号で設定し、前記第１のスイッチを非導通、前記第２のスイッチを導通とし、前記第２の外部端子の電圧に応じ、前記第２のダミーバッファ部の出力インピーダンスを前記第２の制御信号で設定する制御部とを有するインピーダンス調整回路。 （もっと読む）

【課題】
内部電源電圧を遮断するパワーダウンモードへの移行を誤動作無く確実に実行するパワーダウンモードの移行シーケンスを備えた電子回路を提供する。
【解決手段】
電源電圧から降圧してシステム電圧を発生するシステム電圧発生回路１０と、システム電圧を供給されて動作する第１の内部回路３０と、電源電圧を供給されて動作する入出力回路２４と、第１の内部回路３０からの信号を入力し、電源電圧の電圧レベルに変換するレベルシフタ２３と、システム電圧発生回路１０を制御する制御回路４０とを備え、制御回路４０は起動信号Ｐ４を入力し、この起動信号に所定の遅延時間を与えた短絡制御信号Ｐ５を出力する遅延回路１００を有し、起動信号はレベルシフタ２３を非活性又は活性として制御し、短絡制御信号はシステム電圧発生回路１０を停止状態又は動作状態として制御する構成とした。 （もっと読む）

【課題】ダイナミック回路において、評価制御トランジスタを省略してトランジスタのスタック段数を削減するとともに評価制御トランジスタの省略に伴う初期化動作時の貫通電流の発生を抑制する。
【解決手段】ダイナミック回路の初期化方法は、所定の条件でダイナミックノードの初期化を開始するステップと、複数の入力信号の少なくとも一部について論理評価を行うステップと、論理評価の結果が真のとき、ダイナミックノードの初期化を停止するステップとを備えている。 （もっと読む）

【課題】低振幅のデジタル入力信号を高振幅の電圧信号に高速にレベル変換可能としレベル変換信号の安定な保持を可能とし、構成を簡易化する。
【解決手段】第１のトランジスタＭ１のゲートと、第２及び第３のトランジスタＭ２、Ｍ３の一方のトランジスタのゲートには、第１の制御信号Ｓ１が共通に入力され、第２及び第３のトランジスタＭ２、Ｍ３の他方のトランジスタのゲートには、第１の電源と第２の電源の電源振幅よりも低振幅の入力信号ＩＮが入力される入力端子１に接続される。第２の制御信号Ｓ２によりオン又はオフに制御されるクロックドインバータ１０と、第１の出力端子３に入力が接続されたインバータ２０と、第１のノード２とインバータ２０の出力との間に接続され、第３の制御信号Ｓ３によりオン又はオフに制御されるスイッチＳＷ１を備えている。 （もっと読む）