【課題】出力インピーダンスを切り替えた場合の出力トランジスタに対する電源配線抵抗等の見かけ上の変動を抑制し、出力インピーダンスを切り替えた際の出力インピーダンスの誤差を低減する。
【解決手段】本発明による半導体装置は、電源端子に接続された電源配線（１０）と、出力端子に接続された信号配線（２０）と、前記電源配線と前記信号配線との間に並列接続された複数のトランジスタ（ＴＰ１〜ＴＰ７，ＴＮ１〜ＴＮ７）と、前記複数のトランジスタのうち、特定のトランジスタ（ＴＰ４，ＴＮ４）を基準として前記電源配線および前記信号配線の長手方向において相互に対照をなす位置関係にあるトランジスタを単位として前記複数のトランジスタを選択的に活性化させる制御回路とを備える。 （もっと読む）

【課題】 著しい遅延の増大を招くことなく、出力バッファ回路の貫通電流を防止する。
【解決手段】 出力段駆動部１００は、出力信号ＶＯＵＴを立ち下げる場合、Ｐチャネルトランジスタ２０１をＯＦＦに遷移させ、そのドレイン電流が閾値電流Ｉｔｈ１を下回ったとき、Ｎチャネルトランジスタ２０２をＯＮに遷移させ、出力信号ＶＯＵＴを立ち上げる場合、Ｎチャネルトランジスタ２０２をＯＦＦに遷移させ、そのドレイン電流が閾値電流Ｉｔｈ２を下回ったとき、Ｐチャネルトランジスタ２０１をＯＮに遷移させる。閾値設定部１３０は、入力信号ＶＩＮに出力信号ＶＯＵＴを立ち下げる変化があったとき、Ｐチャネルトランジスタ２０１のドレイン電流に応じた値に閾値電流Ｉｔｈ１を設定し、閾値設定部１４０は、入力信号ＶＩＮに出力信号ＶＯＵＴを立ち上げる変化があったとき、Ｎチャネルトランジスタ２０２のドレイン電流に応じた値に閾値電流Ｉｔｈ２を設定する。 （もっと読む）

【課題】後段のイネーブル回路を確実に制御し、また電源電圧が高くなっても消費電流が増大しないようにする。
【解決手段】制御入力端子１にゲートが接続されソースがトランジスタＭＮ２を介して接地に接続されたトランジスタＭＮ１と、トランジスタＭＮ１のドレインと電源ＶＤＤとの間に接続された抵抗Ｒ２と、抵抗Ｒ２の両端にソースとドレインが接続されたトランジスタＭＰ１と、トランジスタのＭＰ１ゲートとソース間に接続された抵抗Ｒ３と、ソースがトランジスタＭＰ１のゲートに接続されゲートがトランジスタＭＰ１のドレインに接続されドレインが負荷回路３に接続されたトランジスタＭＰ２とを備え、トランジスタＭＰ２のゲートを制御出力端子２に接続した。 （もっと読む）

【課題】消費電力を低減する。
【解決手段】入力信号を元に論理演算処理を行い、論理演算処理の結果に応じて設定される電位を記憶データとして保持し、記憶データに応じた値の信号を出力信号として出力する機能を有し、論理演算処理を行う演算部と、出力信号の電位を、論理演算処理の結果に応じて値が設定される第１の電位に設定するか否かを制御する第１の電界効果トランジスタと、出力信号の電位を、基準電位である第２の電位に設定するか否かを制御する第２の電界効果トランジスタと、を備える。 （もっと読む）

【課題】貫通電流を少なくできる半導体装置を提供する。
【解決手段】データを出力する出力部を各々備えた複数の半導体チップと、出力部の各々と接続された配線と、配線を介して複数の半導体チップの各々からデータを受け付ける受付部と、を含み、出力部が順番に駆動する半導体装置にて、出力部の各々は、オン状態時の抵抗値を変更可能であり、自己の駆動開始時から自己の次に駆動を開始する出力部の駆動開始時の前のタイミングまでの第１期間の間は、オン状態時の抵抗値を第１抵抗値にしてデータを配線に出力し、第１期間が経過した時点から自己の駆動終了時までの第２期間の間は、オン状態時の抵抗値を第１抵抗値よりも大きい第２抵抗値にしてデータを配線に出力する。 （もっと読む）

【課題】消費電力を低減する。
【解決手段】入力信号を元に論理演算処理を行い、論理演算処理の結果に応じて設定される電位を記憶データとして保持し、記憶データに応じた値の信号を出力信号として出力する機能を有する演算回路を具備し、演算回路は、論理演算処理を行う演算部と、記憶データの電位を、論理演算処理の結果に応じた電位に設定するか否かを制御する第１の電界効果トランジスタと、記憶データの電位を、基準電位に設定するか否かを制御する第２の電界効果トランジスタと、記憶データに応じた値の信号を出力信号として出力するか否かを制御する第３の電界効果トランジスタと、を備える。 （もっと読む）

【課題】回路を構成するトランジスタ数を少なくし、且つレベルシフタを配置することな
くシフトレジスタとして正確に動作を行う半導体回路の提供することを課題とする。
【解決手段】第１端子が高電位電源に接続されたｐチャネル型トランジスタと、第１端子
が低電位電源に接続されたｎチャネル型トランジスタと、を含む回路群と、インバータ回
路と、をｍ段（ｍは任意の正の整数であり、ｍ≧３）有し、第２ｎ−１段目（ｎは任意の
整数であり、ｍ≧２ｎ≧２）の回路群の前記ｎチャネル型トランジスタのゲートにはクロ
ック信号が入力され、第２ｎ段目（ｎは任意の整数であり、ｍ≧２ｎ≧２）の回路群の前
記ｎチャネル型トランジスタのゲートには反転クロック信号が入力される。 （もっと読む）

【課題】電源電圧の停止及び復帰を行う構成において、外部回路より半導体記憶装置を制御するための信号数を削減する。
【解決手段】酸化物半導体を半導体層に有するトランジスタを有する記憶回路と、記憶回路に保持されたデータを読み出すための電荷を蓄積する容量素子と、容量素子への電荷の蓄積を制御するための電荷蓄積回路と、データの読み出し状態を制御するデータ検出回路と、電源電圧が供給された直後の期間において、電源電圧の信号と電源電圧を遅延させた信号とにより、電荷蓄積回路による容量素子への電荷の蓄積をさせるための信号を生成するタイミング制御回路と、容量素子の一方の電極の電位を反転して出力するインバータ回路と、を有する構成とする。 （もっと読む）

【課題】微細化に適し、且つ演算処理を行う各種論理回路において、演算処理を実行中に電源をオフする場合でも、電源をオフする直前に入力された電位を保持できる論理回路を提供することである。また、該論理回路を有する半導体装置を提供することである。
【解決手段】入力端子および出力端子と、入力端子および出力端子に電気的に接続された主要論理回路部と、入力端子および主要論理回路部に電気的に接続されたスイッチング素子を有し、スイッチング素子の第１端子は入力端子と電気的に接続されており、スイッチング素子の第２端子は主要論理回路を構成する１以上のトランジスタのゲートと電気的に接続されており、スイッチング素子は、オフ状態におけるリーク電流がチャネル幅１μｍあたり１×１０^−１７Ａ以下のトランジスタとする論理回路である。また、このような論理回路を有する半導体装置である。 （もっと読む）

【課題】容量性負荷が外部端子に接続されている場合でも、出力バッファのドライブ能力の診断が可能な出力回路とテスト方法を提供する。
【解決手段】外部負荷が接続される第１、第２の外部端子と、前記第１、第２の外部端子に接続される前記外部負荷を駆動する出力バッファ部と、第１の制御信号に応じてオン状態となることで、前記第１、第２の外部端子を導通させるスイッチ部と、テスト時において、前記出力バッファ部により、前記第１、第２の外部端子に対して互いに逆相の信号を出力させ、且つ、前記第１の制御信号により前記スイッチ回路をオン状態とするテスト制御部と、を有する出力回路。 （もっと読む）

【課題】 待機動作時のオフリーク電流を削減した論理回路を含む半導体装置を提供することを目的とする。
【解決手段】 半導体装置１００は、第１の動作電圧または第１の動作電圧よりも小さい第２の動作電圧を供給する電源供給部１１０と、電源供給部１１０から第１または第２の動作電圧を受け取る低しきい値のＰ型トランジスタＴｐと、トランジスタＴｐと基準電位との間に接続されたＮ型トランジスタＴｎとを有し、トランジスタＴｐ、Ｔｎは、ゲートに入力された信号Dinに応じて出力信号Doutを生成する論理回路を構成する。電源供給部１１０は、通常動作時、第１の動作電圧をトランジスタＴｐのソースに供給し、待機動作時、第２の動作電圧をトランジスタＴｐのソースに供給する。第２の動作電圧は、トランジスタＴｐ、Ｔｎそれぞれのゲート・ソース間電圧の振幅がトランジスタＴｐ、Ｔｎのしきい値よりも大きくなるように設定される。 （もっと読む）

【課題】高音の音声信号が所定のレベル以上で所定時間以上入力されたときに、利得を低減させて高音過電流が発生することを防止する。
【解決手段】出力ドライバのパワートランジスタに流れる電流が所定時間以上にわたって所定値を超えた場合に高音過電流検出信号を発生する高音過電流検出手段と、前記高音過電流検出信号が発生されると前記プリアンプの通過周波数帯域を低くさせる通過周波数帯域切替手段とを設けた。 （もっと読む）

【課題】データ送信における電圧ジッターを減少させる送信器回路を提供すること。
【解決手段】第一の電流源と、該第一の電流源と第一のノードとの間に結合されている第一のフィルタと、該第一の電流源と第二のノードとの間に結合されている第二のフィルタと、第二の電流源と、該第二の電流源と第三のノードとの間に結合されている第三のフィルタと、該第二の電流源と第四のノードとの間に結合されている第四のフィルタと、該第一のノード、該第二のノード、該第三のノードおよび該第四のノードに結合されているドライバースイッチ回路などを含む、送信器回路。 （もっと読む）

【課題】流入電流の発生を抑制することができる出力バッファ回路を提供する。
【解決手段】出力バッファ回路１は、第１の高電位電源ＶＤＤ１レベル又は低電位電源ＶＳＳレベルの出力信号ＯＵＴ１を出力する第１出力回路１０と、第１出力回路１０とワイヤードオア接続され、第１の高電位電源ＶＤＤ１よりも低電位である第２の高電位電源ＶＤＤ２レベル又は低電位電源ＶＳＳレベルの出力信号ＯＵＴ２を出力する第２出力回路２０とを有している。また、出力バッファ回路１は、第１の高電位電源ＶＤＤ１及び第２の高電位電源ＶＤＤ２のうち第２の高電位電源ＶＤＤ２のみが投入される場合に、第１出力回路１０の高電位側の第１出力トランジスタＴ１６及び第２出力回路２０の高電位側の第２出力トランジスタＴ２６の少なくとも一方のトランジスタのゲート電圧及びバックゲート電圧を第２の高電位電源ＶＤＤ２レベルに設定する制御回路５０を有している。 （もっと読む）

【課題】シュミットトリガー回路と同様な機能を有し、シュミットトリガー回路と比較して貫通電流を低減する。
【解決手段】インバータ回路INV1は、前段回路の回路閾値よりも低い第１の回路閾値を有し、前段回路から出力された入力クロックが入力され、入力クロックの論理状態および第１の回路閾値に応じた第１の出力信号を出力する。インバータ回路INV2は、前段回路の回路閾値よりも高い第２の回路閾値を有し、前段回路から出力された入力クロックが入力され、入力クロックの論理状態および第２の回路閾値に応じた第２の出力信号を出力する。スイッチ回路SWは、第１の出力信号および第２の出力信号が入力され、第１の出力信号および第２の出力信号の論理状態が、異なる状態から同じ状態に変化したときに、異なる論理状態に対応した第１の電圧および第２の電圧のいずれか一方を出力クロックとして出力する。 （もっと読む）

【課題】電源制御領域を電源遮断状態から電源供給状態に切り換えた際に生じる突入電流と電源ノイズを低減した半導体装置を提供する。
【解決手段】第１、第２のスイッチセルＳＷａ、ＳＷｂと、を有し、第１のスイッチセルＳＷａは、制御信号ＣＮＴに応じてグローバル電源配線ＧＶＤＤからローカル電源配線ＬＶＤＤへの電源電圧の供給を開始する第１のスイッチトランジスタ１１と、制御信号ＣＮＴを伝達する第１の信号伝達部と、を有し、第２のスイッチセルＳＷｂは、制御信号ＣＮＴの論理レベルに応じてグローバル電源配線ＧＶＤＤからローカル電源配線ＬＶＤＤへの電源電圧の供給を開始する第２のスイッチトランジスタ２１と、ローカル電源配線ＬＶＤＤの電圧値が閾値電圧に達するまでの期間、制御信号ＣＮＴの後段回路への伝達を遮断する第２の信号伝達部と、を有する。 （もっと読む）

【課題】スイッチング回路のデッドタイム制御における電力効率を向上させる。
【解決手段】スイッチング制御部２は、パルス信号Ａがロウレベルの時に、Ｐチャンネル電界効果トランジスタＭ３のドレイン電位Ｇ１が立ち上がったのを検出してから、Ｎチャンネル電界効果トランジスタＭ４のドレイン電位Ｇ２が立ち上がるように、スイッチング部Ｗを制御し、パルス信号Ａがハイレベルの時に、Ｎチャンネル電界効果トランジスタＭ４のドレイン電位Ｇ２が立ち下がったのを検出してから、Ｐチャンネル電界効果トランジスタＭ３のドレイン電位Ｇ１が立ち下がるように、スイッチング部Ｗを制御する。 （もっと読む）

【課題】被電源遮断回路の十分な安定化容量を確保しつつ、総回路面積の低減を図る。
【解決手段】高電位電源線VDDと低電位電源線VSSとの間に設けられ、各々が電源遮断スイッチPSW1, PSW2と直列に接続された複数段の被電源遮断回路CC1, CC2を含む集積回路装置であって、奇数段の前記被電源遮断回路CC1と直列に接続された前記電源遮断スイッチPSW1は、第１導電型の第１ＭＯＳトランジスタであり、偶数段の前記被電源遮断回路CC2と直列に接続された前記電源遮断スイッチPSW2は、前記第１導電型とは異なる第２導電型の第２ＭＯＳトランジスタであり、前記偶数段の前記第２ＭＯＳトランジスタPSW2のゲートが、当該偶数段の前段の奇数段における前記第１ＭＯＳトランジスタと前記被電源遮断回路の第１電源端子との接続ノードＮ１に接続される。 （もっと読む）

【課題】回路動作速度を犠牲にすることなく、待機時の消費電力を小さくすることが可能な半導体集積回路装置を提供する。
【解決手段】同一Si基板上に少なくともソース・ゲート間又はドレイン・ゲート間に流れるトンネル電流の大きさが異なる複数種類のMOSトランジスタを設け、当該複数種類のMOSトランジスタの内、トンネル電流が大きい少なくとも１つのMOSトランジスタで構成された主回路と、トンネル電流が小さい少なくとも１つのMOSトランジスタで構成され、主回路と２つの電源の少なくとも一方の間に挿入した制御回路を有し、制御回路に供給する制御信号で主回路を構成するソース・ゲート間又はドレイン・ゲート間に電流が流れることの許容／不許容を制御し、待機時間中に主回路のINとOUTの論理レベルが異なる際のIN−OUT間リーク電流を防止するスイッチを主回路のIN又はOUTに設ける。 （もっと読む）

【課題】出力バッファーの面積・体積・部品点数の増加を抑制するとともに、ドライブ能力を向上させることが可能な出力バッファー回路を提供する。
【解決手段】第一駆動信号ＬＩＮを伝達する第一入力経路４ａ、第二駆動信号ＲＩＮを伝達する第二入力経路４ｂ、第一入力経路４ａと対応する第一出力バッファー６ａ及び第二入力経路４ｂと対応する第二出力バッファー６ｂを備える出力バッファー回路１において、入力経路切り替え手段８が、ステレオモード及びモノラルモードのうち、モノラルモードでは、第一入力経路４ａと第一出力バッファー６ａ及び第二出力バッファー６ｂとを電気的に接続させ、出力経路切り替え手段１０が、第一出力バッファー６ａ及び第二出力バッファー６ｂと、第一入力経路４ａ及び第一出力バッファー６ａと対応する第一負荷２ａとを、電気的に接続させる。 （もっと読む）