差動出力回路
【課題】出力信号の波形品質を改善する。
【解決手段】制御部(102)は、スイッチング素子(SW1,SW4)がオン状態であるとともにスイッチング素子(SW2,SW3)がオフ状態である第１の出力状態と、スイッチング素子(SW1,SW4)がオフ状態であるとともにスイッチング素子(SW2,SW3)がオン状態である第２の出力状態とを切り替える。また、制御部(102)は、第１の出力状態から第２の出力状態に切り替える場合には、スイッチング素子(SW2,SW3)をオフ状態からオン状態に切り替えてから可変遅延時間が経過した後に、スイッチング素子(SW1,SW4)をオン状態からオフ状態に切り替える。さらに、制御部(102)は、第２の出力状態から第１の出力状態に切り替える場合には、スイッチング素子(SW1,SW4)をオフ状態からオン状態に切り替えてから可変遅延時間が経過した後に、スイッチング素子(SW2,SW3)をオン状態からオフ状態に切り替える。
【解決手段】制御部(102)は、スイッチング素子(SW1,SW4)がオン状態であるとともにスイッチング素子(SW2,SW3)がオフ状態である第１の出力状態と、スイッチング素子(SW1,SW4)がオフ状態であるとともにスイッチング素子(SW2,SW3)がオン状態である第２の出力状態とを切り替える。また、制御部(102)は、第１の出力状態から第２の出力状態に切り替える場合には、スイッチング素子(SW2,SW3)をオフ状態からオン状態に切り替えてから可変遅延時間が経過した後に、スイッチング素子(SW1,SW4)をオン状態からオフ状態に切り替える。さらに、制御部(102)は、第２の出力状態から第１の出力状態に切り替える場合には、スイッチング素子(SW1,SW4)をオフ状態からオン状態に切り替えてから可変遅延時間が経過した後に、スイッチング素子(SW2,SW3)をオン状態からオフ状態に切り替える。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体に集積される差動出力回路に関し、特に、波形の高速伝達を実現するために波形出力の立ち上がりおよび立ち下りの遷移時間であるスルーレートの調整機能を有する差動出力回路に関する。
【背景技術】
【０００２】
近年、集積回路の微細化／高速化に伴い、信号の高速伝達手段として、ＬＶＤＳ（Low Voltage Differential Signals）インターフェイスのような差動出力回路が採用されるようになってきている。
【０００３】
図７は、一般的な差動出力回路の構成例を示す。差動出力回路８０は、入力信号ＩＮに応じた一対の出力信号ＯＵＴ８１，ＯＵＴ８２を受信部９０に出力するものであり、インバータ８００と、電流源ＩＳ８１，ＩＳ８２と、スイッチング素子ＳＷ８１〜ＳＷ８４とを備える。信号線Ｌ８１，Ｌ８２には、負荷抵抗Ｒ９０および寄生容量Ｃ９０が付加されている。
【０００４】
ここで、図８を参照して、図７に示した差動出力回路８０の動作について説明する。
【０００５】
時刻ｔ９１になると、非反転信号ＩＮＰ（入力信号ＩＮ）の信号レベルは、ローレベルからハイレベルへ遷移し、反転信号ＩＮＮの信号レベルは、ハイレベルからローレベルへ遷移する。これにより、スイッチング素子ＳＷ８１，ＳＷ８４は、オン状態からオフ状態へ遷移し、スイッチング素子ＳＷ８２，ＳＷ８３は、オフ状態からオン状態へ遷移する。その結果、電流源ＩＳ８１から供給された直流電流は、スイッチング素子ＳＷ８２，信号線Ｌ８２，負荷抵抗Ｒ９０，信号線Ｌ８１，スイッチング素子ＳＷ８３，および電流源ＩＳ８２を経由して接地ノードに流れ込む。
【０００６】
時刻ｔ９２になると、非反転信号ＩＮＰの信号レベルは、ハイレベルからローレベルへ遷移し、反転信号ＩＮＮの信号レベルは、ローレベルからハイレベルへ遷移する。これにより、スイッチング素子ＳＷ８１，ＳＷ８４は、オフ状態からオン状態へ遷移し、スイッチング素子ＳＷ８２，ＳＷ８３は、オン状態からオフ状態へ遷移する。その結果、電流源ＩＳ８１から供給された直流電流は、スイッチング素子ＳＷ８１，信号線Ｌ８１，負荷抵抗Ｒ９０，信号線Ｌ８２，スイッチング素子ＳＷ８４，電流源ＩＳ８２を経由して接地ノードに流れ込む。
【０００７】
実際に信号の高速伝達を行うためには、誤動作を起こさないように出力信号ＯＵＴ８１，ＯＵＴ８２の波形品質を改善する必要がある。波形品質を悪くする要因としては、リンギングや伝送反射が考えられる。リンギングや伝送反射は、差動出力回路側および受信部側のＩＯセル，リードフレーム，ボンディングワイヤにおける寄生成分（インダクタンス成分（Ｌ），容量成分（Ｃ），抵抗成分（Ｒ））の影響や、半導体チップとその半導体チップが実装されているボード上の基板配線との間の寄生成分の影響により発生する。また、リンギングや伝送反射は、伝送速度やスルーレートと密接な関係があり、波形品質の良い高速伝送を実現するためには、最適なスルーレートを選択する必要がある。
【０００８】
そこで、特許文献１には、差動信号を構成する一対の出力信号を伝送するための２本の信号線の間に可変容量を設け、レジスタ制御によって可変容量の容量値を調整することにより、スルーレートを調整する技術が記載されている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００５−１９１９１５公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかしながら、特許文献１に示された技術（スルーレート調整）では、出力信号の波形品質を十分に改善することが困難であった。ここで、図９を参照して、出力信号の波形について説明する。なお、波形線ａ９１は、可変容量（出力信号を伝送するための２本の信号線の間に設けられた可変容量）の容量値が比較的小さい場合の出力信号の波形を示し、波形線ａ９２は、可変容量の容量値が比較的大きい場合の出力信号の波形を示している。可変容量の容量値を大きくすることにより、図９のように、クロスポイントＣＰ９から飽和電圧までの区間では、出力信号のスルーレートが小さくなる（出力信号の波形がなまる）が、立ち上がりポイントＲＰ９からクロスポイントＣＰ９までの区間では、出力信号のスルーレートは変化しない。これは、スイッチング素子のオン抵抗値，外部負荷抵抗の抵抗値，可変容量の容量値，信号線の寄生容量の容量値によって規定されるＣＲ時定数によって、出力信号のスルーレートが決定されるからである。このように、特許文献１の技術では、出力信号のスルーレートをリニアに調整することが困難である。
【００１１】
そこで、この発明は、スルーレートをほぼリニアに調整することによって出力信号の波形品質を改善可能な差動出力回路を提供することを目的とする。
【課題を解決するための手段】
【００１２】
この発明の１つの局面に従うと、差動出力回路は、第１および第２の出力信号を出力する回路であって、第１および第２の電流源と、上記第１の出力信号を出力するための第１の出力ノードと上記第１の電流源との間に接続された第１のスイッチング素子と、上記第２の出力信号を出力するための第２の出力ノードと上記第１の電流源との間に接続された第２のスイッチング素子と、上記第１の出力ノードと上記第２の電流源との間に接続された第３のスイッチング素子と、上記第２の出力ノードと上記第２の電流源との間に接続された第４のスイッチング素子と、上記第１および第４のスイッチング素子がオン状態であるとともに上記第２および第３のスイッチング素子がオフ状態である第１の出力状態と、上記第１および第４のスイッチング素子がオフ状態であるとともに上記第２および第３のスイッチング素子がオン状態である第２の出力状態とを切り替えるものであって、上記第１の出力状態から上記第２の出力状態へ切り替える場合には、上記第２および第３のスイッチング素子をオフ状態からオン状態に切り替えてから可変遅延時間が経過した後に上記第１および第４のスイッチング素子をオン状態からオフ状態に切り替え、上記第２の出力状態から上記第１の出力状態へ切り替える場合には、上記第１および第４のスイッチング素子をオフ状態からオン状態へ切り替えてから上記可変遅延時間が経過した後に上記第２および第３のスイッチング素子をオン状態からオフ状態へ切り替える制御部とを備える。
【００１３】
上記差動出力回路では、可変遅延時間を調整することによって出力信号のクロスポイントをシフトさせながら出力信号のスルーレートを調整できるので、出力信号のスルーレートをほぼリニアに調整できる。これにより、出力信号の波形品質を改善できる。
【００１４】
なお、上記制御部には、信号レベルが互いに相補的に変化する第１および第２の入力信号が与えられ、上記制御部は、上記第１の入力信号の第１の電圧レベルから第２の電圧レベルへの遷移を上記可変遅延時間に応じた時定数で遅延させて第１の制御信号を生成する第１のアンプと、上記第２の入力信号の第１の電圧レベルから第２の電圧レベルへの遷移を上記可変遅延時間に応じた時定数で遅延させて第２の制御信号を生成する第２のアンプと、上記第１の入力信号の第２の電圧レベルから第１の電圧レベルへの遷移を上記可変遅延時間に応じた時定数で遅延させて第３の制御信号を生成する第３のアンプと、上記第２の入力信号の第２の電圧レベルから第１の電圧レベルへの遷移を上記可変遅延時間に応じた時定数で遅延させて第４の制御信号を生成する第４のアンプとを含み、上記第１〜第４のアンプの各々の時定数は、可変であり、上記第１のスイッチング素子は、上記第１の制御信号の信号レベルが第１の電圧レベルである場合にはオン状態になり、上記第１の制御信号の信号レベルが第２の電圧レベルである場合にはオフ状態になり、上記第２のスイッチング素子は、上記第２の制御信号の信号レベルが第１の電圧レベルである場合にはオン状態になり、上記第２の制御信号の信号レベルが第２の電圧レベルである場合にはオフ状態になり、上記第３のスイッチング素子は、上記第３の制御信号の信号レベルが第１の電圧レベルである場合にはオフ状態になり、上記第３の制御信号の信号レベルが第２の電圧レベルである場合にはオン状態になり、上記第４のスイッチング素子は、上記第４の制御信号の信号レベルが第１の電圧レベルである場合にはオフ状態になり、上記第４の制御信号の信号レベルが第２の電圧レベルである場合にはオン状態になっても良い。このように構成することにより、第１〜第４のアンプの時定数を調整することによって可変遅延時間を調整できる。
【００１５】
また、上記第１〜第４のアンプの各々は、当該アンプの時定数を規定する抵抗および容量を含み、上記第１〜第４のアンプの各々において、上記抵抗の抵抗値および上記容量の容量値のうち少なくとも一方は可変であっても良い。このように構成することにより、第１〜第４のアンプの各々に含まれる抵抗の抵抗値および容量の容量値のうち少なくとも一方を調整することにより、第１〜第４のアンプの各々の時定数を調整できる。
【００１６】
または、上記第１〜第４のアンプの各々は、当該アンプの時定数を規定する抵抗，容量，および電流源を含み、上記第１〜第４のアンプの各々において、上記抵抗の抵抗値，上記容量の容量値，および電流源の電流値のうち少なくとも１つは可変であっても良い。このように構成することにより、第１〜第４のアンプの各々に含まれる抵抗の抵抗値，容量の容量値，および電流源の電流値のうち少なくとも１つを調整することによって第１〜第４のアンプの各々の時定数を調整できる。
【発明の効果】
【００１７】
以上のように、出力信号のスルーレートをほぼリニアに調整でき、出力信号の波形品質を改善できる。
【図面の簡単な説明】
【００１８】
【図１】差動出力回路の構成例を示す図。
【図２】図１に示した制御部の構成例を示す図。
【図３】図１に示した差動出力回路の動作について説明するための図。
【図４】図１に示した差動出力回路の出力信号の波形について説明するための図。
【図５】図１に示した制御部の変形例１について説明するための図。
【図６】図１に示した制御部の変形例２について説明するための図。
【図７】従来の差動出力回路の構成例を示す図。
【図８】図７に示した差動出力回路の動作について説明するための図。
【図９】図７に示した差動出力回路の出力信号の波形について説明するための図。
【発明を実施するための形態】
【００１９】
以下、実施の形態を図面を参照して詳しく説明する。なお、図中同一または相当部分には同一の符号を付しその説明は繰り返さない。
【００２０】
（差動出力回路）
図１は、差動出力回路の構成例を示す。差動出力回路１０は、入力信号ＩＮに応じた一対の出力信号ＯＵＴ１，ＯＵＴ２を受信部２０に出力するものであり、インバータ１００と、出力部１０１と、制御部１０２とを備える。信号線Ｌ１，Ｌ２には、負荷抵抗Ｒ２０および寄生容量Ｃ２０が付加されている。インバータ１００は、入力信号ＩＮを反転させて反転信号ＩＮＮを生成する。
【００２１】
〔出力部〕
出力部１０１は、電流源ＩＳ１，ＩＳ２と、スイッチング素子ＳＷ１〜ＳＷ４とを含む。スイッチング素子ＳＷ１は、出力ノードＮ１（出力信号ＯＵＴ１を出力するためのノード）と電流源ＩＳ１との間に接続され、スイッチング素子ＳＷ２は、出力ノードＮ２（出力信号ＯＵＴ２を出力するためのノード）と電流源ＩＳ１との間に接続される。スイッチング素子ＳＷ３は、出力ノードＮ１と電流源ＩＳ２との間に接続され、スイッチング素子ＳＷ４は、出力ノードＮ２と電流源ＩＳ２との間に接続される。
【００２２】
〔制御部〕
制御部１０２は、スイッチング素子ＳＷ１，ＳＷ４がオン状態であるとともにスイッチング素子ＳＷ２，ＳＷ３がオフ状態である状態（第１の出力状態）と、スイッチング素子ＳＷ１，ＳＷ４がオフ状態であるとともにスイッチング素子ＳＷ２，ＳＷ３がオン状態である状態（第２の出力状態）とを切り替える。また、制御部１０２は、第１の出力状態から第２の出力状態へ切り替える場合には、スイッチング素子ＳＷ２，ＳＷ３をオフ状態からオン状態に切り替えてから可変遅延時間Δｔが経過した後に、スイッチング素子ＳＷ１，ＳＷ４をオン状態からオフ状態に切り替える。さらに、制御部１０２は、第２の出力状態から第１の出力状態に切り替える場合には、スイッチング素子ＳＷ１，ＳＷ４をオフ状態からオン状態に切り替えてから可変遅延時間Δｔが経過した後に、スイッチング素子ＳＷ２，ＳＷ３をオン状態からオフ状態に切り替える。可変遅延時間Δｔは、レジスタ制御（レジスタ３０からの制御信号ＣＴＲＬ）によって変更可能である。例えば、制御部１０２は、スイッチング素子ＳＷ１〜ＳＷ４のオン／オフを制御するための制御信号Ｓ１〜Ｓ４をそれぞれ生成するアンプ１１１〜１１４を含む。
【００２３】
〔アンプ〕
アンプ１１１，１１２は、それぞれ、反転信号ＩＮＮおよび非反転信号ＩＮＰ（すなわち、入力信号ＩＮ）のローレベルからハイレベルの遷移を所定の時定数（可変遅延時間Δｔに対応する時定数）で遅延させて制御信号Ｓ１，Ｓ２を生成し、アンプ１１３，１１４は、それぞれ、反転信号ＩＮＮおよび非反転信号ＩＮＰのハイレベルからローレベルへの遷移を所定の時定数（可変遅延時間Δｔに対応する時定数）で遅延させて制御信号Ｓ３，Ｓ４を生成する。アンプ１１１〜１１４の時定数は、レジスタ制御（レジスタ３０からの制御信号ＣＴＲＬ）によって変更可能である。
【００２４】
図２のように、アンプ１１１，１１２の各々は、ｎＭＯＳトランジスタＴｒ１１と、抵抗Ｒ１１と、可変容量Ｃ１１とを含んでいても良い。ｎＭＯＳトランジスタＴｒ１１のソースは、接地ノードに接続され、ｎＭＯＳトランジスタＴｒ１１のゲートには、反転信号ＩＮＮ（または、非反転信号ＩＮＰ）が与えられる。抵抗Ｒ１１は、ｎＭＯＳトランジスタＴｒ１１のドレインと電源ノード（電源電圧Ｖｃｃが印加されるノード）との間に接続され、可変容量Ｃ１１は、ｎＭＯＳトランジスタＴｒ１１のドレインと接地ノードとの間に接続される。また、可変容量Ｃ１１の容量値は、レジスタ３０からの制御信号ＣＴＲＬによって変更可能である。また、アンプ１１３，１１４の各々は、ｎＭＯＳトランジスタＴｒ１２と、抵抗Ｒ１２と、可変容量Ｃ１２とを含んでいても良い。ｎＭＯＳトランジスタＴｒ１２のドレインは、電源ノードに接続され、ｎＭＯＳトランジスタＴｒ１２のゲートには、反転信号ＩＮＮ（または、非反転信号ＩＮＰ）が与えられる。抵抗Ｒ１２は、ｎＭＯＳトランジスタＴｒ１２のソースと接地ノードとの間に接続され、可変容量Ｃ１２は、ｎＭＯＳトランジスタＴｒ１２のソースと接地ノードとの間に接続される。また、可変容量Ｃ１２の容量値は、レジスタ３０からの制御信号ＣＴＲＬによって変更可能である。
【００２５】
例えば、制御信号ＣＴＲＬによってアンプ１１１の可変容量Ｃ１１の容量値を増加させることにより、アンプ１１１の時定数（制御信号Ｓ１がハイレベルからローレベルへ遷移するときの時定数）を増加させ、その結果、スイッチング素子ＳＷ２，ＳＷ３がオフ状態からオン状態へ遷移してからスイッチング素子ＳＷ１がオン状態からオフ状態へ遷移するまでの時間（すなわち、可変遅延時間Δｔ）を増加させることができる。アンプ１１２〜１１４についても同様である。このように、制御信号ＣＴＲＬによって可変遅延時間Δｔを調整できる。
【００２６】
〔動作〕
次に、図３を参照して、図１に示した差動出力回路１０の動作について説明する。
【００２７】
時刻ｔ１になると、非反転信号ＩＮＰの信号レベルは、ローレベルからハイレベルへ遷移し、反転信号ＩＮＮの信号レベルは、ハイレベルからローレベルへ遷移する。これにより、制御信号Ｓ１の信号レベルは、ハイレベルからローレベルへ遷移し、制御信号Ｓ４の信号レベルは、ローレベルからハイレベルへ遷移する。その結果、スイッチング素子ＳＷ１，ＳＷ４は、オフ状態からオン状態へ遷移する。一方、制御信号Ｓ２の信号レベルは、アンプ１１２の可変容量Ｃ１１の容量値および抵抗Ｒ１１の抵抗値によって規定される時定数でローレベルからハイレベルへ遷移し、制御信号Ｓ３の信号レベルは、アンプ１１３の可変容量Ｃ１２の容量値および抵抗Ｒ１２の抵抗値によって規定される時定数でハイレベルからローレベルへ遷移する。そのため、時刻ｔ１から可変遅延時間Δｔが経過するまで（すなわち、時刻ｔ２になるまで）、制御信号Ｓ２の信号レベルは、ハイレベルに到達せず、制御信号Ｓ３の信号レベルは、ローレベルに到達しない。したがって、スイッチング素子ＳＷ２，ＳＷ３は、オン状態のまま維持される。
【００２８】
このように、時刻ｔ１〜ｔ２の期間では、スイッチング素子ＳＷ１〜ＳＷ４の全てがオン状態になっているので、電流源ＩＳ１から供給された直流電流は、スイッチング素子ＳＷ１〜ＳＷ４および負荷抵抗Ｒ２０を経由して接地ノードに流れ込む。したがって、負荷抵抗Ｒ２０には、電流源ＩＳ１から流れる直流電流とスイッチング素子ＳＷ１〜ＳＷ４に流れる電流との差分に応じた電流が流れ、出力信号ＯＵＴ１，ＯＵＴ２は、過渡的に変動する。
【００２９】
時刻ｔ２になると、制御信号Ｓ２の信号レベルは、ハイレベルに到達し、制御信号Ｓ３の信号レベルは、ローレベルに到達する。これにより、スイッチング素子ＳＷ２，ＳＷ３は、オン状態からオフ状態へ遷移する。
【００３０】
このように、時刻ｔ２〜ｔ３の期間では、スイッチング素子ＳＷ１，ＳＷ４がオン状態になっており、スイッチング素子ＳＷ２，ＳＷ３がオフ状態になっているので、電流源ＩＳ１から供給された直流電流は、スイッチング素子ＳＷ１，信号線Ｌ１，負荷抵抗Ｒ２０，信号線Ｌ２，スイッチング素子ＳＷ４，および電流源ＩＳ２を経由して接地ノードに流れ込む。したがって、負荷抵抗Ｒ２０には、図中の方向Ａに電流が流れ、出力信号ＯＵＴ１，ＯＵＴ２は、一定値となる。
【００３１】
時刻ｔ３になると、非反転信号ＩＮＰの信号レベルは、ハイレベルからローレベルへ遷移し、反転信号ＩＮＮの信号レベルは、ローレベルからハイレベルへ遷移する。これにより、制御信号Ｓ２の信号レベルは、ハイレベルからローレベルへ遷移し、制御信号Ｓ３の信号レベルは、ローレベルからハイレベルへ遷移する。その結果、スイッチング素子ＳＷ２，ＳＷ３は、オフ状態からオン状態へ遷移する。一方、制御信号Ｓ１の信号レベルは、アンプ１１１の可変容量Ｃ１１の容量値および抵抗Ｒ１１の抵抗値によって規定される時定数でローレベルからハイレベルへ遷移し、制御信号Ｓ４の信号レベルは、アンプ１１４の可変容量Ｃ１２の容量値および抵抗Ｒ１２の抵抗値によって規定される時定数でハイレベルからローレベルへ遷移する。そのため、時刻ｔ３から可変遅延時間Δｔが経過するまで（すなわち、時刻ｔ４になるまで）、制御信号Ｓ１の信号レベルは、ハイレベルに到達せず、制御信号Ｓ４の信号レベルは、ローレベルに到達しない。したがって、スイッチング素子ＳＷ１，ＳＷ４は、オン状態のまま維持される。
【００３２】
このように、時刻ｔ３〜ｔ４の期間では、スイッチング素子ＳＷ１〜ＳＷ４の全てがオン状態になっているので、電流源ＩＳ１から供給された直流電流は、スイッチング素子ＳＷ１〜ＳＷ４および負荷抵抗Ｒ２０を経由して接地ノードに流れ込む。したがって、負荷抵抗Ｒ２０には、電流源ＩＳ１から流れる直流電流とスイッチング素子ＳＷ１〜ＳＷ４に流れる電流との差分に応じた電流が流れ、出力信号ＯＵＴ１，ＯＵＴ２は、過渡的に変動する。
【００３３】
時刻ｔ４になると、制御信号Ｓ１の信号レベルは、ハイレベルに到達し、制御信号Ｓ４の信号レベルは、ローレベルに到達する。これにより、スイッチング素子ＳＷ１，ＳＷ４は、オン状態からオフ状態へ遷移する。
【００３４】
このように、時刻ｔ４〜ｔ５の期間では、スイッチング素子ＳＷ１，ＳＷ４オフ状態になっており、スイッチング素子ＳＷ２，ＳＷ３がオン状態になっているので、電流源ＩＳ１から供給された直流電流は、スイッチング素子ＳＷ２，信号線Ｌ２，負荷抵抗Ｒ２０，信号線Ｌ１，スイッチング素子ＳＷ３，および電流源ＩＳ２を経由して接地ノードに流れ込む。したがって、負荷抵抗Ｒ２０には、図中の方向Ｂに電流が流れ、出力信号ＯＵＴ１，ＯＵＴ２は、一定値となる。
【００３５】
時刻ｔ５以降では、上述の時刻ｔ１〜ｔ４の動作が繰り返される。すなわち、第１の出力状態（スイッチング素子ＳＷ１，ＳＷ４がオン状態であるとともにスイッチング素子ＳＷ２，ＳＷ３がオフ状態である状態）から第２の出力状態（スイッチング素子ＳＷ１，ＳＷ４がオフ状態であるとともにスイッチング素子ＳＷ２，ＳＷ３がオン状態である状態）へ切り替わる場合、または、第２の出力状態から第１の出力状態へ切り替わる場合に、スイッチング素子ＳＷ１〜ＳＷ４の全てがオン状態になる。
【００３６】
〔スルーレート調整〕
次に、図４を参照して、スルーレート調整について説明する。なお、波形線ａ１は、可変遅延時間Δｔが比較的短い場合（アンプ１１１〜１１４の時定数が比較的小さい場合）の出力信号ＯＵＴ１，ＯＵＴ２の波形を示し、波形線ａ２は、可変遅延時間Δｔが比較的長い場合（アンプ１１１〜１１４の時定数が比較的大きい場合）の出力信号ＯＵＴ１，ＯＵＴ２の波形を示している。可変遅延時間Δｔを長くすると、図４のように、出力信号ＯＵＴ１，ＯＵＴ２のスルーレートが小さくなる（出力信号ＯＵＴ１，ＯＵＴ２の波形がなまる）とともに、出力信号ＯＵＴ１，ＯＵＴ２のクロスポイントＣＰが遅延する。
【００３７】
以上のように、可変遅延時間Δｔを調整することによって、出力信号ＯＵＴ１，ＯＵＴ２のクロスポイントＣＰをシフトさせながら出力信号ＯＵＴ１，ＯＵＴ２のスルーレートを調整できる。これにより、スルーレートをほぼリニアに調整でき、差動出力回路の出力信号の波形品質を改善できる。また、最適なスルーレートを選択できるので、差動出力回路の設計期間を短縮できる。
【００３８】
（制御部の変形例１）
なお、図５のように、アンプ１１１，１１２の各々は、図１に示した容量Ｃ１１および抵抗Ｒ１１に代えて容量Ｃ１３および可変抵抗Ｒ１３を含んでいても良い。また、アンプ１１３，１１４の各々は、図１に示した可変容量Ｃ１２および抵抗Ｒ１２に代えて容量Ｃ１４および可変抵抗Ｒ１４を含んでいても良い。可変抵抗Ｒ１３，Ｒ１４の抵抗値は、レジスタ３０からの制御信号ＣＴＲＬによって変更可能である。このように構成した場合も、制御信号ＣＴＲＬによってアンプ１１１〜１１４の時定数を調整でき、その結果、可変遅延時間Δｔを調整できる。なお、図５に示したアンプ１１１〜１１４において、容量Ｃ１３，Ｃ１４の容量値が制御信号ＣＴＲＬによって変更可能であっても良い。すなわち、アンプ１１１〜１１４の各々において、抵抗の抵抗値および容量の容量値のうち少なくとも一方が可変であっても良い。
【００３９】
（制御部の変形例２）
また、図６のように、アンプ１１１，１１２の各々は、図１に示した可変容量Ｃ１１に代えて容量Ｃ１３および可変電流源ＩＳ１３を含んでいても良い。また、アンプ１１３，１１４の各々は、図１に示した可変容量Ｃ１２に代えて容量Ｃ１４および可変電流源ＩＳ１４を含んでいても良い。可変電流源ＩＳ１３，ＩＳ１４の電流値は、レジスタ３０からの制御信号ＣＴＲＬによって変更可能である。このように構成した場合も、制御信号ＣＴＲＬによってアンプ１１１〜１１４の時定数を調整でき、その結果、可変遅延時間Δｔを調整できる。なお、図６に示したアンプ１１１〜１１４の各々において、抵抗Ｒ１１，Ｒ１２の抵抗値が制御信号ＣＴＲＬによって変更可能であっても良いし、容量Ｃ１３，Ｃ１４の容量値が制御信号ＣＴＲＬによって変更可能であっても良い。すなわち、アンプ１１１〜１１４の各々において、抵抗の抵抗値，容量の容量値，および電流源の電流値のうち少なくとも１つが可変であっても良い。
【産業上の利用可能性】
【００４０】
以上説明したように、上述の差動出力回路は、出力信号のスルーレートをほぼリニアに調整することによって出力信号の波形品質を改善できるので、高速データ伝送を行う装置などに有用である。
【符号の説明】
【００４１】
１０ 差動出力回路
１０１ 出力部
ＩＳ１，ＩＳ２ 電流源
ＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４ スイッチング素子
１０２ 制御部
１１１，１１２，１１３，１１４ アンプ
Ｔｒ１１，Ｔｒ１２ ｎＭＯＳトランジスタ
Ｃ１１，Ｃ１２ 可変容量
Ｒ１１，Ｒ１２ 抵抗
Ｃ１３，Ｃ１４ 容量
Ｒ１３，Ｒ１４ 可変抵抗
ＩＳ１３，ＩＳ１４ 可変電流源
【技術分野】
【０００１】
この発明は、半導体に集積される差動出力回路に関し、特に、波形の高速伝達を実現するために波形出力の立ち上がりおよび立ち下りの遷移時間であるスルーレートの調整機能を有する差動出力回路に関する。
【背景技術】
【０００２】
近年、集積回路の微細化／高速化に伴い、信号の高速伝達手段として、ＬＶＤＳ（Low Voltage Differential Signals）インターフェイスのような差動出力回路が採用されるようになってきている。
【０００３】
図７は、一般的な差動出力回路の構成例を示す。差動出力回路８０は、入力信号ＩＮに応じた一対の出力信号ＯＵＴ８１，ＯＵＴ８２を受信部９０に出力するものであり、インバータ８００と、電流源ＩＳ８１，ＩＳ８２と、スイッチング素子ＳＷ８１〜ＳＷ８４とを備える。信号線Ｌ８１，Ｌ８２には、負荷抵抗Ｒ９０および寄生容量Ｃ９０が付加されている。
【０００４】
ここで、図８を参照して、図７に示した差動出力回路８０の動作について説明する。
【０００５】
時刻ｔ９１になると、非反転信号ＩＮＰ（入力信号ＩＮ）の信号レベルは、ローレベルからハイレベルへ遷移し、反転信号ＩＮＮの信号レベルは、ハイレベルからローレベルへ遷移する。これにより、スイッチング素子ＳＷ８１，ＳＷ８４は、オン状態からオフ状態へ遷移し、スイッチング素子ＳＷ８２，ＳＷ８３は、オフ状態からオン状態へ遷移する。その結果、電流源ＩＳ８１から供給された直流電流は、スイッチング素子ＳＷ８２，信号線Ｌ８２，負荷抵抗Ｒ９０，信号線Ｌ８１，スイッチング素子ＳＷ８３，および電流源ＩＳ８２を経由して接地ノードに流れ込む。
【０００６】
時刻ｔ９２になると、非反転信号ＩＮＰの信号レベルは、ハイレベルからローレベルへ遷移し、反転信号ＩＮＮの信号レベルは、ローレベルからハイレベルへ遷移する。これにより、スイッチング素子ＳＷ８１，ＳＷ８４は、オフ状態からオン状態へ遷移し、スイッチング素子ＳＷ８２，ＳＷ８３は、オン状態からオフ状態へ遷移する。その結果、電流源ＩＳ８１から供給された直流電流は、スイッチング素子ＳＷ８１，信号線Ｌ８１，負荷抵抗Ｒ９０，信号線Ｌ８２，スイッチング素子ＳＷ８４，電流源ＩＳ８２を経由して接地ノードに流れ込む。
【０００７】
実際に信号の高速伝達を行うためには、誤動作を起こさないように出力信号ＯＵＴ８１，ＯＵＴ８２の波形品質を改善する必要がある。波形品質を悪くする要因としては、リンギングや伝送反射が考えられる。リンギングや伝送反射は、差動出力回路側および受信部側のＩＯセル，リードフレーム，ボンディングワイヤにおける寄生成分（インダクタンス成分（Ｌ），容量成分（Ｃ），抵抗成分（Ｒ））の影響や、半導体チップとその半導体チップが実装されているボード上の基板配線との間の寄生成分の影響により発生する。また、リンギングや伝送反射は、伝送速度やスルーレートと密接な関係があり、波形品質の良い高速伝送を実現するためには、最適なスルーレートを選択する必要がある。
【０００８】
そこで、特許文献１には、差動信号を構成する一対の出力信号を伝送するための２本の信号線の間に可変容量を設け、レジスタ制御によって可変容量の容量値を調整することにより、スルーレートを調整する技術が記載されている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００５−１９１９１５公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかしながら、特許文献１に示された技術（スルーレート調整）では、出力信号の波形品質を十分に改善することが困難であった。ここで、図９を参照して、出力信号の波形について説明する。なお、波形線ａ９１は、可変容量（出力信号を伝送するための２本の信号線の間に設けられた可変容量）の容量値が比較的小さい場合の出力信号の波形を示し、波形線ａ９２は、可変容量の容量値が比較的大きい場合の出力信号の波形を示している。可変容量の容量値を大きくすることにより、図９のように、クロスポイントＣＰ９から飽和電圧までの区間では、出力信号のスルーレートが小さくなる（出力信号の波形がなまる）が、立ち上がりポイントＲＰ９からクロスポイントＣＰ９までの区間では、出力信号のスルーレートは変化しない。これは、スイッチング素子のオン抵抗値，外部負荷抵抗の抵抗値，可変容量の容量値，信号線の寄生容量の容量値によって規定されるＣＲ時定数によって、出力信号のスルーレートが決定されるからである。このように、特許文献１の技術では、出力信号のスルーレートをリニアに調整することが困難である。
【００１１】
そこで、この発明は、スルーレートをほぼリニアに調整することによって出力信号の波形品質を改善可能な差動出力回路を提供することを目的とする。
【課題を解決するための手段】
【００１２】
この発明の１つの局面に従うと、差動出力回路は、第１および第２の出力信号を出力する回路であって、第１および第２の電流源と、上記第１の出力信号を出力するための第１の出力ノードと上記第１の電流源との間に接続された第１のスイッチング素子と、上記第２の出力信号を出力するための第２の出力ノードと上記第１の電流源との間に接続された第２のスイッチング素子と、上記第１の出力ノードと上記第２の電流源との間に接続された第３のスイッチング素子と、上記第２の出力ノードと上記第２の電流源との間に接続された第４のスイッチング素子と、上記第１および第４のスイッチング素子がオン状態であるとともに上記第２および第３のスイッチング素子がオフ状態である第１の出力状態と、上記第１および第４のスイッチング素子がオフ状態であるとともに上記第２および第３のスイッチング素子がオン状態である第２の出力状態とを切り替えるものであって、上記第１の出力状態から上記第２の出力状態へ切り替える場合には、上記第２および第３のスイッチング素子をオフ状態からオン状態に切り替えてから可変遅延時間が経過した後に上記第１および第４のスイッチング素子をオン状態からオフ状態に切り替え、上記第２の出力状態から上記第１の出力状態へ切り替える場合には、上記第１および第４のスイッチング素子をオフ状態からオン状態へ切り替えてから上記可変遅延時間が経過した後に上記第２および第３のスイッチング素子をオン状態からオフ状態へ切り替える制御部とを備える。
【００１３】
上記差動出力回路では、可変遅延時間を調整することによって出力信号のクロスポイントをシフトさせながら出力信号のスルーレートを調整できるので、出力信号のスルーレートをほぼリニアに調整できる。これにより、出力信号の波形品質を改善できる。
【００１４】
なお、上記制御部には、信号レベルが互いに相補的に変化する第１および第２の入力信号が与えられ、上記制御部は、上記第１の入力信号の第１の電圧レベルから第２の電圧レベルへの遷移を上記可変遅延時間に応じた時定数で遅延させて第１の制御信号を生成する第１のアンプと、上記第２の入力信号の第１の電圧レベルから第２の電圧レベルへの遷移を上記可変遅延時間に応じた時定数で遅延させて第２の制御信号を生成する第２のアンプと、上記第１の入力信号の第２の電圧レベルから第１の電圧レベルへの遷移を上記可変遅延時間に応じた時定数で遅延させて第３の制御信号を生成する第３のアンプと、上記第２の入力信号の第２の電圧レベルから第１の電圧レベルへの遷移を上記可変遅延時間に応じた時定数で遅延させて第４の制御信号を生成する第４のアンプとを含み、上記第１〜第４のアンプの各々の時定数は、可変であり、上記第１のスイッチング素子は、上記第１の制御信号の信号レベルが第１の電圧レベルである場合にはオン状態になり、上記第１の制御信号の信号レベルが第２の電圧レベルである場合にはオフ状態になり、上記第２のスイッチング素子は、上記第２の制御信号の信号レベルが第１の電圧レベルである場合にはオン状態になり、上記第２の制御信号の信号レベルが第２の電圧レベルである場合にはオフ状態になり、上記第３のスイッチング素子は、上記第３の制御信号の信号レベルが第１の電圧レベルである場合にはオフ状態になり、上記第３の制御信号の信号レベルが第２の電圧レベルである場合にはオン状態になり、上記第４のスイッチング素子は、上記第４の制御信号の信号レベルが第１の電圧レベルである場合にはオフ状態になり、上記第４の制御信号の信号レベルが第２の電圧レベルである場合にはオン状態になっても良い。このように構成することにより、第１〜第４のアンプの時定数を調整することによって可変遅延時間を調整できる。
【００１５】
また、上記第１〜第４のアンプの各々は、当該アンプの時定数を規定する抵抗および容量を含み、上記第１〜第４のアンプの各々において、上記抵抗の抵抗値および上記容量の容量値のうち少なくとも一方は可変であっても良い。このように構成することにより、第１〜第４のアンプの各々に含まれる抵抗の抵抗値および容量の容量値のうち少なくとも一方を調整することにより、第１〜第４のアンプの各々の時定数を調整できる。
【００１６】
または、上記第１〜第４のアンプの各々は、当該アンプの時定数を規定する抵抗，容量，および電流源を含み、上記第１〜第４のアンプの各々において、上記抵抗の抵抗値，上記容量の容量値，および電流源の電流値のうち少なくとも１つは可変であっても良い。このように構成することにより、第１〜第４のアンプの各々に含まれる抵抗の抵抗値，容量の容量値，および電流源の電流値のうち少なくとも１つを調整することによって第１〜第４のアンプの各々の時定数を調整できる。
【発明の効果】
【００１７】
以上のように、出力信号のスルーレートをほぼリニアに調整でき、出力信号の波形品質を改善できる。
【図面の簡単な説明】
【００１８】
【図１】差動出力回路の構成例を示す図。
【図２】図１に示した制御部の構成例を示す図。
【図３】図１に示した差動出力回路の動作について説明するための図。
【図４】図１に示した差動出力回路の出力信号の波形について説明するための図。
【図５】図１に示した制御部の変形例１について説明するための図。
【図６】図１に示した制御部の変形例２について説明するための図。
【図７】従来の差動出力回路の構成例を示す図。
【図８】図７に示した差動出力回路の動作について説明するための図。
【図９】図７に示した差動出力回路の出力信号の波形について説明するための図。
【発明を実施するための形態】
【００１９】
以下、実施の形態を図面を参照して詳しく説明する。なお、図中同一または相当部分には同一の符号を付しその説明は繰り返さない。
【００２０】
（差動出力回路）
図１は、差動出力回路の構成例を示す。差動出力回路１０は、入力信号ＩＮに応じた一対の出力信号ＯＵＴ１，ＯＵＴ２を受信部２０に出力するものであり、インバータ１００と、出力部１０１と、制御部１０２とを備える。信号線Ｌ１，Ｌ２には、負荷抵抗Ｒ２０および寄生容量Ｃ２０が付加されている。インバータ１００は、入力信号ＩＮを反転させて反転信号ＩＮＮを生成する。
【００２１】
〔出力部〕
出力部１０１は、電流源ＩＳ１，ＩＳ２と、スイッチング素子ＳＷ１〜ＳＷ４とを含む。スイッチング素子ＳＷ１は、出力ノードＮ１（出力信号ＯＵＴ１を出力するためのノード）と電流源ＩＳ１との間に接続され、スイッチング素子ＳＷ２は、出力ノードＮ２（出力信号ＯＵＴ２を出力するためのノード）と電流源ＩＳ１との間に接続される。スイッチング素子ＳＷ３は、出力ノードＮ１と電流源ＩＳ２との間に接続され、スイッチング素子ＳＷ４は、出力ノードＮ２と電流源ＩＳ２との間に接続される。
【００２２】
〔制御部〕
制御部１０２は、スイッチング素子ＳＷ１，ＳＷ４がオン状態であるとともにスイッチング素子ＳＷ２，ＳＷ３がオフ状態である状態（第１の出力状態）と、スイッチング素子ＳＷ１，ＳＷ４がオフ状態であるとともにスイッチング素子ＳＷ２，ＳＷ３がオン状態である状態（第２の出力状態）とを切り替える。また、制御部１０２は、第１の出力状態から第２の出力状態へ切り替える場合には、スイッチング素子ＳＷ２，ＳＷ３をオフ状態からオン状態に切り替えてから可変遅延時間Δｔが経過した後に、スイッチング素子ＳＷ１，ＳＷ４をオン状態からオフ状態に切り替える。さらに、制御部１０２は、第２の出力状態から第１の出力状態に切り替える場合には、スイッチング素子ＳＷ１，ＳＷ４をオフ状態からオン状態に切り替えてから可変遅延時間Δｔが経過した後に、スイッチング素子ＳＷ２，ＳＷ３をオン状態からオフ状態に切り替える。可変遅延時間Δｔは、レジスタ制御（レジスタ３０からの制御信号ＣＴＲＬ）によって変更可能である。例えば、制御部１０２は、スイッチング素子ＳＷ１〜ＳＷ４のオン／オフを制御するための制御信号Ｓ１〜Ｓ４をそれぞれ生成するアンプ１１１〜１１４を含む。
【００２３】
〔アンプ〕
アンプ１１１，１１２は、それぞれ、反転信号ＩＮＮおよび非反転信号ＩＮＰ（すなわち、入力信号ＩＮ）のローレベルからハイレベルの遷移を所定の時定数（可変遅延時間Δｔに対応する時定数）で遅延させて制御信号Ｓ１，Ｓ２を生成し、アンプ１１３，１１４は、それぞれ、反転信号ＩＮＮおよび非反転信号ＩＮＰのハイレベルからローレベルへの遷移を所定の時定数（可変遅延時間Δｔに対応する時定数）で遅延させて制御信号Ｓ３，Ｓ４を生成する。アンプ１１１〜１１４の時定数は、レジスタ制御（レジスタ３０からの制御信号ＣＴＲＬ）によって変更可能である。
【００２４】
図２のように、アンプ１１１，１１２の各々は、ｎＭＯＳトランジスタＴｒ１１と、抵抗Ｒ１１と、可変容量Ｃ１１とを含んでいても良い。ｎＭＯＳトランジスタＴｒ１１のソースは、接地ノードに接続され、ｎＭＯＳトランジスタＴｒ１１のゲートには、反転信号ＩＮＮ（または、非反転信号ＩＮＰ）が与えられる。抵抗Ｒ１１は、ｎＭＯＳトランジスタＴｒ１１のドレインと電源ノード（電源電圧Ｖｃｃが印加されるノード）との間に接続され、可変容量Ｃ１１は、ｎＭＯＳトランジスタＴｒ１１のドレインと接地ノードとの間に接続される。また、可変容量Ｃ１１の容量値は、レジスタ３０からの制御信号ＣＴＲＬによって変更可能である。また、アンプ１１３，１１４の各々は、ｎＭＯＳトランジスタＴｒ１２と、抵抗Ｒ１２と、可変容量Ｃ１２とを含んでいても良い。ｎＭＯＳトランジスタＴｒ１２のドレインは、電源ノードに接続され、ｎＭＯＳトランジスタＴｒ１２のゲートには、反転信号ＩＮＮ（または、非反転信号ＩＮＰ）が与えられる。抵抗Ｒ１２は、ｎＭＯＳトランジスタＴｒ１２のソースと接地ノードとの間に接続され、可変容量Ｃ１２は、ｎＭＯＳトランジスタＴｒ１２のソースと接地ノードとの間に接続される。また、可変容量Ｃ１２の容量値は、レジスタ３０からの制御信号ＣＴＲＬによって変更可能である。
【００２５】
例えば、制御信号ＣＴＲＬによってアンプ１１１の可変容量Ｃ１１の容量値を増加させることにより、アンプ１１１の時定数（制御信号Ｓ１がハイレベルからローレベルへ遷移するときの時定数）を増加させ、その結果、スイッチング素子ＳＷ２，ＳＷ３がオフ状態からオン状態へ遷移してからスイッチング素子ＳＷ１がオン状態からオフ状態へ遷移するまでの時間（すなわち、可変遅延時間Δｔ）を増加させることができる。アンプ１１２〜１１４についても同様である。このように、制御信号ＣＴＲＬによって可変遅延時間Δｔを調整できる。
【００２６】
〔動作〕
次に、図３を参照して、図１に示した差動出力回路１０の動作について説明する。
【００２７】
時刻ｔ１になると、非反転信号ＩＮＰの信号レベルは、ローレベルからハイレベルへ遷移し、反転信号ＩＮＮの信号レベルは、ハイレベルからローレベルへ遷移する。これにより、制御信号Ｓ１の信号レベルは、ハイレベルからローレベルへ遷移し、制御信号Ｓ４の信号レベルは、ローレベルからハイレベルへ遷移する。その結果、スイッチング素子ＳＷ１，ＳＷ４は、オフ状態からオン状態へ遷移する。一方、制御信号Ｓ２の信号レベルは、アンプ１１２の可変容量Ｃ１１の容量値および抵抗Ｒ１１の抵抗値によって規定される時定数でローレベルからハイレベルへ遷移し、制御信号Ｓ３の信号レベルは、アンプ１１３の可変容量Ｃ１２の容量値および抵抗Ｒ１２の抵抗値によって規定される時定数でハイレベルからローレベルへ遷移する。そのため、時刻ｔ１から可変遅延時間Δｔが経過するまで（すなわち、時刻ｔ２になるまで）、制御信号Ｓ２の信号レベルは、ハイレベルに到達せず、制御信号Ｓ３の信号レベルは、ローレベルに到達しない。したがって、スイッチング素子ＳＷ２，ＳＷ３は、オン状態のまま維持される。
【００２８】
このように、時刻ｔ１〜ｔ２の期間では、スイッチング素子ＳＷ１〜ＳＷ４の全てがオン状態になっているので、電流源ＩＳ１から供給された直流電流は、スイッチング素子ＳＷ１〜ＳＷ４および負荷抵抗Ｒ２０を経由して接地ノードに流れ込む。したがって、負荷抵抗Ｒ２０には、電流源ＩＳ１から流れる直流電流とスイッチング素子ＳＷ１〜ＳＷ４に流れる電流との差分に応じた電流が流れ、出力信号ＯＵＴ１，ＯＵＴ２は、過渡的に変動する。
【００２９】
時刻ｔ２になると、制御信号Ｓ２の信号レベルは、ハイレベルに到達し、制御信号Ｓ３の信号レベルは、ローレベルに到達する。これにより、スイッチング素子ＳＷ２，ＳＷ３は、オン状態からオフ状態へ遷移する。
【００３０】
このように、時刻ｔ２〜ｔ３の期間では、スイッチング素子ＳＷ１，ＳＷ４がオン状態になっており、スイッチング素子ＳＷ２，ＳＷ３がオフ状態になっているので、電流源ＩＳ１から供給された直流電流は、スイッチング素子ＳＷ１，信号線Ｌ１，負荷抵抗Ｒ２０，信号線Ｌ２，スイッチング素子ＳＷ４，および電流源ＩＳ２を経由して接地ノードに流れ込む。したがって、負荷抵抗Ｒ２０には、図中の方向Ａに電流が流れ、出力信号ＯＵＴ１，ＯＵＴ２は、一定値となる。
【００３１】
時刻ｔ３になると、非反転信号ＩＮＰの信号レベルは、ハイレベルからローレベルへ遷移し、反転信号ＩＮＮの信号レベルは、ローレベルからハイレベルへ遷移する。これにより、制御信号Ｓ２の信号レベルは、ハイレベルからローレベルへ遷移し、制御信号Ｓ３の信号レベルは、ローレベルからハイレベルへ遷移する。その結果、スイッチング素子ＳＷ２，ＳＷ３は、オフ状態からオン状態へ遷移する。一方、制御信号Ｓ１の信号レベルは、アンプ１１１の可変容量Ｃ１１の容量値および抵抗Ｒ１１の抵抗値によって規定される時定数でローレベルからハイレベルへ遷移し、制御信号Ｓ４の信号レベルは、アンプ１１４の可変容量Ｃ１２の容量値および抵抗Ｒ１２の抵抗値によって規定される時定数でハイレベルからローレベルへ遷移する。そのため、時刻ｔ３から可変遅延時間Δｔが経過するまで（すなわち、時刻ｔ４になるまで）、制御信号Ｓ１の信号レベルは、ハイレベルに到達せず、制御信号Ｓ４の信号レベルは、ローレベルに到達しない。したがって、スイッチング素子ＳＷ１，ＳＷ４は、オン状態のまま維持される。
【００３２】
このように、時刻ｔ３〜ｔ４の期間では、スイッチング素子ＳＷ１〜ＳＷ４の全てがオン状態になっているので、電流源ＩＳ１から供給された直流電流は、スイッチング素子ＳＷ１〜ＳＷ４および負荷抵抗Ｒ２０を経由して接地ノードに流れ込む。したがって、負荷抵抗Ｒ２０には、電流源ＩＳ１から流れる直流電流とスイッチング素子ＳＷ１〜ＳＷ４に流れる電流との差分に応じた電流が流れ、出力信号ＯＵＴ１，ＯＵＴ２は、過渡的に変動する。
【００３３】
時刻ｔ４になると、制御信号Ｓ１の信号レベルは、ハイレベルに到達し、制御信号Ｓ４の信号レベルは、ローレベルに到達する。これにより、スイッチング素子ＳＷ１，ＳＷ４は、オン状態からオフ状態へ遷移する。
【００３４】
このように、時刻ｔ４〜ｔ５の期間では、スイッチング素子ＳＷ１，ＳＷ４オフ状態になっており、スイッチング素子ＳＷ２，ＳＷ３がオン状態になっているので、電流源ＩＳ１から供給された直流電流は、スイッチング素子ＳＷ２，信号線Ｌ２，負荷抵抗Ｒ２０，信号線Ｌ１，スイッチング素子ＳＷ３，および電流源ＩＳ２を経由して接地ノードに流れ込む。したがって、負荷抵抗Ｒ２０には、図中の方向Ｂに電流が流れ、出力信号ＯＵＴ１，ＯＵＴ２は、一定値となる。
【００３５】
時刻ｔ５以降では、上述の時刻ｔ１〜ｔ４の動作が繰り返される。すなわち、第１の出力状態（スイッチング素子ＳＷ１，ＳＷ４がオン状態であるとともにスイッチング素子ＳＷ２，ＳＷ３がオフ状態である状態）から第２の出力状態（スイッチング素子ＳＷ１，ＳＷ４がオフ状態であるとともにスイッチング素子ＳＷ２，ＳＷ３がオン状態である状態）へ切り替わる場合、または、第２の出力状態から第１の出力状態へ切り替わる場合に、スイッチング素子ＳＷ１〜ＳＷ４の全てがオン状態になる。
【００３６】
〔スルーレート調整〕
次に、図４を参照して、スルーレート調整について説明する。なお、波形線ａ１は、可変遅延時間Δｔが比較的短い場合（アンプ１１１〜１１４の時定数が比較的小さい場合）の出力信号ＯＵＴ１，ＯＵＴ２の波形を示し、波形線ａ２は、可変遅延時間Δｔが比較的長い場合（アンプ１１１〜１１４の時定数が比較的大きい場合）の出力信号ＯＵＴ１，ＯＵＴ２の波形を示している。可変遅延時間Δｔを長くすると、図４のように、出力信号ＯＵＴ１，ＯＵＴ２のスルーレートが小さくなる（出力信号ＯＵＴ１，ＯＵＴ２の波形がなまる）とともに、出力信号ＯＵＴ１，ＯＵＴ２のクロスポイントＣＰが遅延する。
【００３７】
以上のように、可変遅延時間Δｔを調整することによって、出力信号ＯＵＴ１，ＯＵＴ２のクロスポイントＣＰをシフトさせながら出力信号ＯＵＴ１，ＯＵＴ２のスルーレートを調整できる。これにより、スルーレートをほぼリニアに調整でき、差動出力回路の出力信号の波形品質を改善できる。また、最適なスルーレートを選択できるので、差動出力回路の設計期間を短縮できる。
【００３８】
（制御部の変形例１）
なお、図５のように、アンプ１１１，１１２の各々は、図１に示した容量Ｃ１１および抵抗Ｒ１１に代えて容量Ｃ１３および可変抵抗Ｒ１３を含んでいても良い。また、アンプ１１３，１１４の各々は、図１に示した可変容量Ｃ１２および抵抗Ｒ１２に代えて容量Ｃ１４および可変抵抗Ｒ１４を含んでいても良い。可変抵抗Ｒ１３，Ｒ１４の抵抗値は、レジスタ３０からの制御信号ＣＴＲＬによって変更可能である。このように構成した場合も、制御信号ＣＴＲＬによってアンプ１１１〜１１４の時定数を調整でき、その結果、可変遅延時間Δｔを調整できる。なお、図５に示したアンプ１１１〜１１４において、容量Ｃ１３，Ｃ１４の容量値が制御信号ＣＴＲＬによって変更可能であっても良い。すなわち、アンプ１１１〜１１４の各々において、抵抗の抵抗値および容量の容量値のうち少なくとも一方が可変であっても良い。
【００３９】
（制御部の変形例２）
また、図６のように、アンプ１１１，１１２の各々は、図１に示した可変容量Ｃ１１に代えて容量Ｃ１３および可変電流源ＩＳ１３を含んでいても良い。また、アンプ１１３，１１４の各々は、図１に示した可変容量Ｃ１２に代えて容量Ｃ１４および可変電流源ＩＳ１４を含んでいても良い。可変電流源ＩＳ１３，ＩＳ１４の電流値は、レジスタ３０からの制御信号ＣＴＲＬによって変更可能である。このように構成した場合も、制御信号ＣＴＲＬによってアンプ１１１〜１１４の時定数を調整でき、その結果、可変遅延時間Δｔを調整できる。なお、図６に示したアンプ１１１〜１１４の各々において、抵抗Ｒ１１，Ｒ１２の抵抗値が制御信号ＣＴＲＬによって変更可能であっても良いし、容量Ｃ１３，Ｃ１４の容量値が制御信号ＣＴＲＬによって変更可能であっても良い。すなわち、アンプ１１１〜１１４の各々において、抵抗の抵抗値，容量の容量値，および電流源の電流値のうち少なくとも１つが可変であっても良い。
【産業上の利用可能性】
【００４０】
以上説明したように、上述の差動出力回路は、出力信号のスルーレートをほぼリニアに調整することによって出力信号の波形品質を改善できるので、高速データ伝送を行う装置などに有用である。
【符号の説明】
【００４１】
１０ 差動出力回路
１０１ 出力部
ＩＳ１，ＩＳ２ 電流源
ＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４ スイッチング素子
１０２ 制御部
１１１，１１２，１１３，１１４ アンプ
Ｔｒ１１，Ｔｒ１２ ｎＭＯＳトランジスタ
Ｃ１１，Ｃ１２ 可変容量
Ｒ１１，Ｒ１２ 抵抗
Ｃ１３，Ｃ１４ 容量
Ｒ１３，Ｒ１４ 可変抵抗
ＩＳ１３，ＩＳ１４ 可変電流源
【特許請求の範囲】
【請求項１】
第１および第２の出力信号を出力する回路であって、
第１および第２の電流源と、
前記第１の出力信号を出力するための第１の出力ノードと前記第１の電流源との間に接続された第１のスイッチング素子と、
前記第２の出力信号を出力するための第２の出力ノードと前記第１の電流源との間に接続された第２のスイッチング素子と、
前記第１の出力ノードと前記第２の電流源との間に接続された第３のスイッチング素子と、
前記第２の出力ノードと前記第２の電流源との間に接続された第４のスイッチング素子と、
前記第１および第４のスイッチング素子がオン状態であるとともに前記第２および第３のスイッチング素子がオフ状態である第１の出力状態と、前記第１および第４のスイッチング素子がオフ状態であるとともに前記第２および第３のスイッチング素子がオン状態である第２の出力状態とを切り替えるものであって、前記第１の出力状態から前記第２の出力状態へ切り替える場合には、前記第２および第３のスイッチング素子をオフ状態からオン状態に切り替えてから可変遅延時間が経過した後に前記第１および第４のスイッチング素子をオン状態からオフ状態に切り替え、前記第２の出力状態から前記第１の出力状態へ切り替える場合には、前記第１および第４のスイッチング素子をオフ状態からオン状態へ切り替えてから前記可変遅延時間が経過した後に前記第２および第３のスイッチング素子をオン状態からオフ状態へ切り替える制御部とを備える
ことを特徴とする差動出力回路。
【請求項２】
請求項１において、
前記制御部には、信号レベルが互いに相補的に変化する第１および第２の入力信号が与えられ、
前記制御部は、
前記第１の入力信号の第１の電圧レベルから第２の電圧レベルへの遷移を前記可変遅延時間に応じた時定数で遅延させて第１の制御信号を生成する第１のアンプと、
前記第２の入力信号の第１の電圧レベルから第２の電圧レベルへの遷移を前記可変遅延時間に応じた時定数で遅延させて第２の制御信号を生成する第２のアンプと、
前記第１の入力信号の第２の電圧レベルから第１の電圧レベルへの遷移を前記可変遅延時間に応じた時定数で遅延させて第３の制御信号を生成する第３のアンプと、
前記第２の入力信号の第２の電圧レベルから第１の電圧レベルへの遷移を前記可変遅延時間に応じた時定数で遅延させて第４の制御信号を生成する第４のアンプとを含み、
前記第１〜第４のアンプの各々の時定数は、可変であり、
前記第１のスイッチング素子は、前記第１の制御信号の信号レベルが第１の電圧レベルである場合にはオン状態になり、前記第１の制御信号の信号レベルが第２の電圧レベルである場合にはオフ状態になり、
前記第２のスイッチング素子は、前記第２の制御信号の信号レベルが第１の電圧レベルである場合にはオン状態になり、前記第２の制御信号の信号レベルが第２の電圧レベルである場合にはオフ状態になり、
前記第３のスイッチング素子は、前記第３の制御信号の信号レベルが第１の電圧レベルである場合にはオフ状態になり、前記第３の制御信号の信号レベルが第２の電圧レベルである場合にはオン状態になり、
前記第４のスイッチング素子は、前記第４の制御信号の信号レベルが第１の電圧レベルである場合にはオフ状態になり、前記第４の制御信号の信号レベルが第２の電圧レベルである場合にはオン状態になる
ことを特徴とする差動出力回路。
【請求項３】
請求項２において、
前記第１〜第４のアンプの各々は、当該アンプの時定数を規定する抵抗および容量を含み、
前記第１〜第４のアンプの各々において、前記抵抗の抵抗値および前記容量の容量値のうち少なくとも一方は可変である
ことを特徴とする差動出力回路。
【請求項４】
請求項２において、
前記第１〜第４のアンプの各々は、当該アンプの時定数を規定する抵抗，容量，および電流源を含み、
前記第１〜第４のアンプの各々において、前記抵抗の抵抗値，前記容量の容量値，および電流源の電流値のうち少なくとも１つは可変である
ことを特徴とする差動出力回路。
【請求項１】
第１および第２の出力信号を出力する回路であって、
第１および第２の電流源と、
前記第１の出力信号を出力するための第１の出力ノードと前記第１の電流源との間に接続された第１のスイッチング素子と、
前記第２の出力信号を出力するための第２の出力ノードと前記第１の電流源との間に接続された第２のスイッチング素子と、
前記第１の出力ノードと前記第２の電流源との間に接続された第３のスイッチング素子と、
前記第２の出力ノードと前記第２の電流源との間に接続された第４のスイッチング素子と、
前記第１および第４のスイッチング素子がオン状態であるとともに前記第２および第３のスイッチング素子がオフ状態である第１の出力状態と、前記第１および第４のスイッチング素子がオフ状態であるとともに前記第２および第３のスイッチング素子がオン状態である第２の出力状態とを切り替えるものであって、前記第１の出力状態から前記第２の出力状態へ切り替える場合には、前記第２および第３のスイッチング素子をオフ状態からオン状態に切り替えてから可変遅延時間が経過した後に前記第１および第４のスイッチング素子をオン状態からオフ状態に切り替え、前記第２の出力状態から前記第１の出力状態へ切り替える場合には、前記第１および第４のスイッチング素子をオフ状態からオン状態へ切り替えてから前記可変遅延時間が経過した後に前記第２および第３のスイッチング素子をオン状態からオフ状態へ切り替える制御部とを備える
ことを特徴とする差動出力回路。
【請求項２】
請求項１において、
前記制御部には、信号レベルが互いに相補的に変化する第１および第２の入力信号が与えられ、
前記制御部は、
前記第１の入力信号の第１の電圧レベルから第２の電圧レベルへの遷移を前記可変遅延時間に応じた時定数で遅延させて第１の制御信号を生成する第１のアンプと、
前記第２の入力信号の第１の電圧レベルから第２の電圧レベルへの遷移を前記可変遅延時間に応じた時定数で遅延させて第２の制御信号を生成する第２のアンプと、
前記第１の入力信号の第２の電圧レベルから第１の電圧レベルへの遷移を前記可変遅延時間に応じた時定数で遅延させて第３の制御信号を生成する第３のアンプと、
前記第２の入力信号の第２の電圧レベルから第１の電圧レベルへの遷移を前記可変遅延時間に応じた時定数で遅延させて第４の制御信号を生成する第４のアンプとを含み、
前記第１〜第４のアンプの各々の時定数は、可変であり、
前記第１のスイッチング素子は、前記第１の制御信号の信号レベルが第１の電圧レベルである場合にはオン状態になり、前記第１の制御信号の信号レベルが第２の電圧レベルである場合にはオフ状態になり、
前記第２のスイッチング素子は、前記第２の制御信号の信号レベルが第１の電圧レベルである場合にはオン状態になり、前記第２の制御信号の信号レベルが第２の電圧レベルである場合にはオフ状態になり、
前記第３のスイッチング素子は、前記第３の制御信号の信号レベルが第１の電圧レベルである場合にはオフ状態になり、前記第３の制御信号の信号レベルが第２の電圧レベルである場合にはオン状態になり、
前記第４のスイッチング素子は、前記第４の制御信号の信号レベルが第１の電圧レベルである場合にはオフ状態になり、前記第４の制御信号の信号レベルが第２の電圧レベルである場合にはオン状態になる
ことを特徴とする差動出力回路。
【請求項３】
請求項２において、
前記第１〜第４のアンプの各々は、当該アンプの時定数を規定する抵抗および容量を含み、
前記第１〜第４のアンプの各々において、前記抵抗の抵抗値および前記容量の容量値のうち少なくとも一方は可変である
ことを特徴とする差動出力回路。
【請求項４】
請求項２において、
前記第１〜第４のアンプの各々は、当該アンプの時定数を規定する抵抗，容量，および電流源を含み、
前記第１〜第４のアンプの各々において、前記抵抗の抵抗値，前記容量の容量値，および電流源の電流値のうち少なくとも１つは可変である
ことを特徴とする差動出力回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２０１１−２２８７６２（Ｐ２０１１−２２８７６２Ａ）
【公開日】平成２３年１１月１０日（２０１１．１１．１０）
【国際特許分類】
【出願番号】特願２０１０−９３７１３（Ｐ２０１０−９３７１３）
【出願日】平成２２年４月１５日（２０１０．４．１５）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
【公開日】平成２３年１１月１０日（２０１１．１１．１０）
【国際特許分類】
【出願日】平成２２年４月１５日（２０１０．４．１５）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
[ Back to top ]