【課題】送信端の出力におけるバイアス低下を防ぐ。
【解決手段】入力信号を正相入力端子１、逆相入力端子２で共通に入力し、互いに同相の出力信号を伝送路に出力する第１および第２の送信部と、第１および第２の送信部の出力端間を接続する容量素子１４、１５と、伝送路とインピーダンスマッチングすると共に、第２の送信部の直流負荷として接続される抵抗素子１２、１３と、を備え、第１の送信部は、伝送路を介した受信側の入力段の入力抵抗２１、２２を直流負荷として接続する。ここで、第１の送信部は、差動対となるＮＭＯＳトランジスタ８、９、およびこの差動対に電流を供給する定電流源６から構成され、第２の送信部は、差動対となるＮＭＯＳトランジスタ１０、１１、およびこの差動対に電流を供給する定電流源７から構成される。 （もっと読む）

【課題】デューティ比を維持したレベルシフト回路を提供する。
【解決手段】低電圧系電源電圧Ｖｄｄ１と接地電位ＧＮＤを振幅とする入力信号を受け、高電圧系電源電圧Ｖｄｄ２と接地電位の間の振幅に変換した出力信号電圧Ｖｏｕｔを出力するレベルシフト電圧生成回路２０１と、レベルシフト電圧生成回路のレプリカ構成とされ、低電圧系の閾値電圧と高電圧系の閾値電圧を監視し、入力電圧を低電圧系の論理閾値に、出力電圧を高電圧系の論理閾値として、入力電圧が低電圧系の論理閾値を横切るとき、出力電圧が高電圧系の論理閾値を横切るように同期した出力電圧を生成させるレプリカ回路２０２と、レベルシフト電圧生成回路の出力電圧とレプリカ回路の出力電圧の変動を調整するためのバイアスを生成し、前記レベルシフト電圧生成回路と前記レプリカ回路に供給するバイアス生成回路２０３と、を有する。 （もっと読む）

【課題】リーク電流を低減し一定電圧を長時間にわたって保持することのできる電圧制御回路を提供する。
【解決手段】
複数の容量と、前記各容量に対応して設けられ前記各容量を所定のノードに選択的に接続する第１のスイッチと、リセット信号に応じて前記ノードをリセットし、該リセット信号が供給されないときにバックバイアスがかけられるリセットトランジスタとを含む。これにより、リーク電流を最小にし、一定電圧を長時間保持することができる。 （もっと読む）

【課題】電源線のレイアウト面積を広げることなく、コア回路とバイアス供給回路との間
の電圧降下を抑え、かつ、コア回路間の高速信号ノードを短縮できるようにする。
【解決手段】Ｓｉ基板１１にトランジスタＱ及び抵抗素子Ｒを有して高電位側の電源線と
低電位側の配線Ｄ１とバイアス供給用の配線Ｄ２とに接続されてトランジスタ動作をする
コア回路１と、Ｓｉ基板１１に設けられてコア回路１にバイアスを供給するバイアス供給
回路とを備え、コア回路１の中の定電流源用のトランジスタＱに、その一端が接続された
抵抗素子Ｒの他端がバイアス供給用の配線Ｄ２に接続され、この配線Ｄ２が接続された抵
抗素子Ｒの他端がコンタクトホール３５を介してバイアス供給用の配線Ｄ２よりも上層の
低電位側の配線Ｄ１に接続されるものである。 （もっと読む）

【課題】常時電源オン回路領域の電源が先に遮断されても電源オフ回路領域に悪影響を及ぼすことを防止する半導体集積回路を提供する。
【解決手段】第１電源から電力供給される回路領域である電源オンドメインと、第２電源から電力供給される回路領域である電源オフドメインとを同一チップ上に備え、電源オンドメインは、第１電源がオンかつ第２電源がオフであるときに電源オフドメインと電源オンドメインとの間で入出力される信号を遮断する第１信号遮断部と、第２信号遮断部の遮断を有効または無効にする旨を示す第１制御信号を出力する遮断制御部とを備え、電源オフドメインは、遮断制御部からの遮断を有効にする旨を示す第１制御信号に基づき、電源オンドメインと電源オフドメインとの間で入力される信号を遮断する第２信号遮断部を備え、前記遮断制御部は、第１電源からの電源供給の停止を検出したとき、遮断を有効にする旨を示す第１制御信号を出力する。 （もっと読む）

【課題】パワースイッチをオンとする際に発生する電源ノイズが許容値を超えないようにし、かつ、内部回路に与える電源電圧の立ち上がり時間を短縮することができるようにした半導体集積回路装置を提供する。
【解決手段】信号処理回路１５に対する電源投入時に、パワースイッチをなすＮＭＯＳトランジスタ２１−１〜２１−４、２２−１〜２２−４のうち、まず、ＮＭＯＳトランジスタ２１−１〜２１−４をオンとする。その後、信号処理回路１５が出力端子２０−１に出力する出力信号ＯＵＴの電圧変化を検出し、電源ノイズがピーク値に達したことが検出されると、ＮＭＯＳトランジスタ２２−１〜２２−４をオンとする。 （もっと読む）

【課題】 充電回路の動作を安定化させる。
【解決手段】 充電回路（１００）は、第１出力信号を出力するＴｒ制御回路（２４）と、第１出力信号が入力されて動作するトランジスタ（Ｔｒ）及びコンデンサ（Ｃ１）と、その状態を検出し、その結果としての第２出力信号を出力するコンパレータ（２１）と、第２出力信号に基づいて、Ｔｒ制御回路をして前記第１出力信号を出力させるかどうかを決定する第３出力信号をＴｒ制御回路に供給するフリップフロップ（２４）と、を備え、フリップフロップの入出力特性の遷移帯は、Ｔｒ制御回路の入出力特性の遷移帯と重ならない。 （もっと読む）

【課題】所定の振幅範囲でレベルが変化するＰＷＭ信号から振幅範囲の異なるＰＷＭ信号に変換するレベルシフト回路の簡単化を図る。
【解決手段】スイッチングアンプはオーディオ信号ＥｓをＰＷＭ信号に変換して出力するパルス幅変調回路１１の後段にシフトレベル回路１２が設けられる。パルス幅変調回路１１はＰＷＭ信号ＰsとＰＷＭ信号Ｐsに対して逆相関係のＰＷＭ信号Ｐs’を出力する出力端子ｏｕｔ１，ｏｕｔ２を有する。シフトレベル回路１２を抵抗Ｒ１、Ｐ型トランジスタＱ１、Ｎ型トランジスタＱ２および抵抗Ｒ２がこの順で直列接続された回路で構成し、この回路の両端を電源電圧＋Ｖ_B，−Ｖ_Bが入力される一対の電源端子に接続し、トランジスタＱ１，Ｑ２のベースにパルス幅変調回路１１のｏｕｔ１を接続し、トランジスタＱ１，Ｑ２の接続点ｍにパルス幅変調回路１１のｏｕｔ２を接続する構成とした。 （もっと読む）

【課題】従来の半導体集積回路は、クロスオーバー電圧の変動幅が増大するという問題があった。
【解決手段】本発明にかかる半導体集積回路は、差動入力の一方に基づいて第１及び第２の信号を生成するプリドライバ４ｃと、差動入力の他方に基づいて第３及び第４の信号を生成するプリドライバ回路４ｄと、ＶＤＤとＶＳＳとの間に設けられ、第１の信号に基づいて制御されるＭＮ４と、第２の信号に基づいて制御されるＭＰ４と、からなる出力回路５ａと、ＶＤＤとＶＳＳとの間に設けられ、第３の信号に基づいて制御されるＭＮ８と、第４の信号に基づいて制御されるＭＰ８と、からなる出力回路５ｂと、ＶＤＤに応じた第１の制御信号を生成する制御信号生成回路６と、を備える。さらに、プリドライバ４ｃは、第１の制御信号に基づいて第１の信号を制御し、第２のプリドライバ４ｄは、第１の制御信号に基づいて第３の信号を制御する。 （もっと読む）

【課題】低消費電力化を図ることができ、信頼性に優れたレベルシフト回路を提供する。
【解決手段】レベルシフト回路は、第１入力端子ＩＮ及び第２入力端子ＩＮＢに入力される信号ＶＩＮ、ＶＩＮＢの電圧のレベルを高電位電源電圧又は低電位電源電圧にシフトして出力端子ＯＵＴから出力する。レベルシフト回路は、第１乃至第６トランジスタＴｒ１−６と、容量部とを備えている。第１乃至第６トランジスタＴｒ１−６は、全てＮチャネル型又はＰチャネル型である。 （もっと読む）

複合電子回路アセンブリは、パッケージ内で重ね合わされた２つのＭＯＳ又はＣＭＯＳ回路ダイ（１００、２００）を備える。回路アセンブリの異なるモジュールは、前記モジュールのデジタル、アナログ又はハイブリッドの特性に基づいて２つのダイに分散配置される。そのような分散配置により、回路アセンブリのデジタルモジュールを一方のダイに集め且つアナログ又はハイブリッドモジュールを他方のダイに集めることができる。従って、回路アセンブリの生産コスト、開発時間及び消費電気エネルギーが縮小されてもよい。 （もっと読む）

【課題】ブースト回路におけるビットエラーを防止する。
【解決手段】ビットストリーム信号ＢＳＩＮを受け、その振幅をブーストして出力するブースト回路１００が提供される。第１クロックブースタ１０ａは、クロック信号ＣＫを受け、その振幅をブーストする。第２クロックブースタ１０ｂは、反転されたクロック信号ＣＫ＃を受け、その振幅をブーストする。スイッチ２２は、クロックブースタ１０ａ、１０ｂの出力信号ＣＫ’、ＣＫ＃’を受け、ハイレベルである一方を選択する。第１キャパシタＣ１は、スイッチ２２の出力端子にカップリングされる。レベルシフタ２８は、ビットストリーム信号ＢＳＩＮのハイレベルを、第１キャパシタＣ１に生ずる電圧レベルにレベルシフトする。 （もっと読む）

【課題】インピーダンス整合のためのコストを増大させずに高周波クロック信号の伝送効率を高める。
【解決手段】一実施形態に係るクロック供給装置は、クロック信号を生成するクロックジェネレータ２１に接続される第１伝送線路Ｔ１と、このクロックジェネレータ２１の出力インピーダンスとは異なる入力インピーダンスを持つクロック供給先１２Ａに接続される第２伝送線路Ｔ２と、第１および第２伝送線路Ｔ１，Ｔ２を容量結合するキャパシタＣＰ１と、第１伝送線路Ｔ１上でクロック信号の反射を抑制するプルアップ抵抗ＲＰ１と、分圧で得られる電位をクロック信号の基準電位として第２伝送線路Ｔ２に印加する一対の分圧抵抗ＲＰ３，ＲＰ２とを備える。一対の分圧抵抗ＲＰ３，ＲＰ２は第２伝送線路Ｔ２上のインピーダンスをクロック供給先１２Ａの入力インピーダンスに整合させる抵抗比に設定される。 （もっと読む）

【課題】 単極性のトランジスタを用いたデジタル回路であっても、出力信号の振幅が小
さくなってしまうことを防ぎ、正常に動作する手段を有する半導体装置を提供する。
【解決手段】 ダイオード接続されたトランジスタ１０１がオフすることによって、トラ
ンジスタ１０２のゲートが、フローティング状態となる。そのとき、トランジスタ１０２
は、オン状態にあり、そのゲート・ソース間には電位差が生じている。
トランジスタ１０２がオン状態にあるため、トランジスタ１０２のソースの電位は上昇す
るが、トランジスタ１０２のゲート・ソース間の容量によって、ゲート・ソース間の電位
が保持されており、かつトランジスタ１０２のゲートはフローティングとなっているため
、容量結合効果によってトランジスタ１０２のゲートの電位も上昇する。その結果、出力
信号の振幅が小さくなることを防ぐことが出来る。 （もっと読む）

【課題】相補電界効果トランジスタのオフ電流の周囲温度の変動に伴う変動を抑制する。
【解決手段】ＣＭＯＳを構成するＮチャンネルＭＯＳトランジスタの基板電圧ＶＰＷを生成する基板電圧生成回路３１と、上記ＮチャンネルＭＯＳトランジスタのレプリカであり、かつダイオード接続されたレプリカトランジスタ３２と、レプリカトランジスタ３２のアノード−カソード間に所定の電圧値ＶＦの電圧を印加する電圧印加部３３とを備え、レプリカトランジスタ３２の基板電圧は基板電圧生成回路３１が生成する基板電圧ＶＰＷであり、基板電圧生成回路３１は、レプリカトランジスタ３２に流れる電流の電流値が所与の目標値となるよう、生成する基板電圧ＶＰＷを制御する。 （もっと読む）

【課題】簡易な回路構成で、放射ノイズを抑制して、パルス波形を出力することができるようにする。
【解決手段】Ｐ型ＭＯＳＦＥＴ１８とＮ型ＭＯＳＦＥＴ２０を直列に接続したインバータ回路２２を多段に接続し、隣接する段のＰ型ＭＯＳＦＥＴ１８のゲート間を接続すると共に、隣接する段のＮ型ＭＯＳＦＥＴのゲート間を接続して多段出力トランジスタを構成する。隣接する段のＰ型ＭＯＳＦＥＴ１８のゲート間を接続する配線上にサリサイドブロック領域を形成し、抵抗成分３２を形成する。隣接するＮ型ＭＯＳＦＥＴ２０のゲート間を接続する配線上にサリサイドブロック領域を形成し、抵抗成分３３を生成する。プリドライバ２４、２６によって、Ｐ型ＭＯＳＦＥＴ１８及びＮ型ＭＯＳＦＥＴ２０をオンオフさせる駆動信号を、入力段のＰ型ＭＯＳＦＥＴ１８及びＮ型ＭＯＳＦＥＴ２０の各々のゲート端子に入力する。 （もっと読む）

【課題】レベルシフト回路の消費電力削減を図る。
【解決手段】本発明に係るレベルシフト回路は、入力信号のレベルを、第１の電圧と前記第１の電圧より高い第２の電圧との間のレベルに変換するレベルシフト回路であって、入力信号（Ｖｉｎ）に基づいて、その周波数及び振幅のうち少なくとも一方が変化する発振信号を生成するセレクト回路１３と、セレクト回路１３から出力された発振信号（Ｖｎ１）の直流成分を除去して交流成分を出力するフィルタ回路１６と、第１の電圧とフィルタ回路１６の出力側電圧との間で動作し、発振信号（Ｖｉｎ）の交流成分における周波数及び振幅のうち少なくとも一方の変化に応じて、信号電圧が変化する制御信号（Ｖｎ２）を生成するディテクト回路１４と、制御信号に基づいて第１の電圧と第２の電圧の間のレベルを有する出力信号を生成する出力回路１５と、を有する。 （もっと読む）

【課題】 部品点数が少なく、簡単な回路で構成でき、複数の楽音信号を１本の信号経路で送信又は受信できる楽音信号送信装置及び楽音信号受信装置を提供する。
【解決手段】 １ビットＡ／Ｄ変換部１Ｌ及び１Ｒにより、電子楽器などから入力された複数のアナログ楽音信号は各々１ビットデジタル信号に変換され、重み付け部２Ｌ及び２Ｒによりこれらの各１ビットデジタル信号は重み付け加算されて、出力部３により出力されることになると共に、受信部４により受信された重み付け加算信号は、分離部５により各１ビットデジタル信号に分離変換され、さらにＤ／Ａ変換部６により、アナログ信号に復調されることになる。 （もっと読む）

【課題】差動信号の反射を低減するインピーダンス補償回路を有する受信回路を提供する。
【解決手段】終端処理された第1，第2の信号線が接続される受信回路において，第1，第2の信号が入力される信号入力回路と，第1，第2の入力端子への差動信号供給を検出する差動信号検出部とを有し，差動信号検出部は，第1の信号よりも第2の信号の電位が高い場合であって，第1と第2の信号が第1の電位差を有する場合に，第1の入力端子に第1の電流を流入し，第1と第2の信号が第1の電位差よりも小さい第2の電位差を有する場合に，第1の入力端子に第1の電流よりも小さい第2の電流を流入し，さらに，第1の信号よりも第2の信号の電位が高い場合であって，第1の電位差の場合に，第1の入力端子に第3の電流を流入し，第2の電位差の場合に，第1の入力端子に第3の電流よりも大きい第4の電流を流入するインピーダンス補償回路を有する。 （もっと読む）

【課題】簡単な構成でセルフミキシング信号の発生を低減する高周波スイッチ及びこれを用いた受信回路を提供する。
【解決手段】ゲート端子が入力端子側に接続され、ドレイン端子が出力端子側に接続され、ソースが接地された電界効果トランジスタと、前記電界効果トランジスタのゲート端子側に接続されるゲートバイアス電圧調整手段とドレイン端子側に接続されるドレインバイアス電圧調整手段の少なくともいずれか一方を備え、前記ゲート端子と入力端子との間及び前記ドレイン端子と出力端子との間の少なくともいずれか一方に整合回路を備え、導通状態における反射特性と前記遮断状態における反射特性とが略等しくなるように、スイッチを構成している。 （もっと読む）