【課題】 電源遮断機能を有するLSIにおいて、電源遮断をオンオフするときにリーク電流による電流が急激に変化すると電源線にノイズを生ずる。
【解決手段】 情報処理装置であって、回路ブロックと、前記回路ブロックに電源を供給するためのローカル電源線と、電源線と、前記電源線と前記ローカル電源線の間にそのソース―ドレイン経路が設けられる第１のトランジスタとを有し、前記第１のトランジスタは、第１の状態においてはオフ状態に制御され、第２の状態においてはオン状態に制御され、前記第１の状態から前記第２の状態に移行する際に、前記第１のトランジスタは、前記第１のトランジスタのソース―ドレイン経路を流れる電流の変化率が、所定の値を超えないように制御されることを特徴とする。 （もっと読む）

【課題】動作が安定するとともに、後段に接続されるＣＭＯＳのＬＳＩの安定な動作を実現するデジタル信号入力装置を提供する。
【解決手段】外部から入力された信号を増幅する増幅部と、前記増幅部で増幅された信号を波形整形する波形整形部と、オフセット電圧を保持するコンデンサと、前記波形整形部の出力をハイレベル状態に固定するように、前記コンデンサの充電と放電を制御して前記オフセット電圧を決定する制御部とを備える。 （もっと読む）

【課題】リーク電流を少なくできる可変容量回路及びこれを備える発振回路を提供する。
【解決手段】オフ時のＮＭＯＳトランジスタ１２において、ソース電圧がＰＭＯＳトランジスタ１１によって電源電圧ＶＤＤになるので、基板バイアス効果によってＮＭＯＳトランジスタ１２の閾値電圧が高くなる。よって、オフ時のＮＭＯＳトランジスタ１２のリーク電流が流れにくくなり、可変容量回路３０のリーク電流が少なくなる。ＮＭＯＳトランジスタ２２も同様である。 （もっと読む）

【課題】入力容量および雑音を小さくした半導体集積回路装置を提供する。
【解決手段】半導体集積回路装置は、入力信号が入力される入力端子と出力信号が出力される出力端子とを有する増幅器と、バイアス電流を生成する第１のトランジスタを有し、前記バイアス電流により動作し、前記出力信号を入力してフィードバック信号を前記入力端子に供給するフィードバック回路と、を備え、前記第１のトランジスタのゲートに、前記出力信号とは逆相の信号が入力されることを特徴とする。 （もっと読む）

【課題】消費電力を低減することができる半導体装置及びそれを用いた電子機器を提供す
ることを課題とする。
【解決手段】本発明の半導体装置は、高電位電源から第１の電位が供給され、低電位電源
から第２の電位が供給され、入力ノードに第１の信号が入力されると、出力ノードから第
２の信号を出力する。本発明の半導体装置は、第２の信号の電位差を、第１の電位と第２
の電位の電位差よりも小さくすることにより、配線の充電と放電に伴う消費電力を低減す
ることができる。 （もっと読む）

【課題】ＯＦＤＭ方式モデムにおいて、受信信号の最大値以上の電圧を発生する高電圧生成回路を設けることなく受信スイッチの動作の信頼性を確保できるようにする。
【解決手段】制御部２が変調および復調を行い回線接続部４を介して通信の回線１０に接続されるＯＦＤＭ方式モデムにおいて、受信通信路１１に設けられ子機の受信インピーダンスを親機に対して子機を複数台接続したときの通信性能の低下を抑える高インピーダンスとする高インピーダンス受信部２０、および受信通信路の開閉を行うフォトモスリレー２１，２１１，２１２を備え、前記高インピーダンス受信部が前記フォトモスリレーの出力回路のMOS FETにながれる電流を許容電流以下とし、前記制御部が前記フォトモスリレーを開閉制御する。 （もっと読む）

【課題】入力データと再生クロックの同期を保ったまま、再生クロックの適切なジッタ量と適切なバースト応答時間とを両立させる。
【解決手段】ＣＤＲ回路は、入力データが遷移したときにパルスを出力するゲーティング回路２と、ゲーティング回路２の出力パルスのタイミングに合うように出力クロックの位相を調整するＧ−ＶＣＯ３と、Ｇ−ＶＣＯ３から出力されるクロックのタイミングに合うように出力クロックの位相を調整するＶＣＯ４と、入力データのデータ識別をＶＣＯ４から出力される再生クロックに基づいて行うフリップフロップ１と、Ｇ−ＶＣＯ３の出力端子とＶＣＯ４の入力端子との間に設けられたバッファ増幅器６ａとを備える。バッファ増幅器６ａの駆動力は、ＣＤＲ回路のバースト応答時間が仕様の範囲内で最大となるように予め設定される。 （もっと読む）

【課題】複雑な作製工程を必要とせず、消費電力を抑えることができる記憶装置、当該記憶装置を用いた信号処理回路の提供を目的の一つとする。
【解決手段】インバータまたはクロックドインバータなどの、入力された信号の位相を反転させて出力する位相反転素子を用いた記憶素子内に、データを保持するための容量素子と、当該容量素子における電荷の蓄積及び放出を制御するスイッチング素子とを設ける。上記スイッチング素子には、酸化物半導体をチャネル形成領域に含むトランジスタを用いる。そして、上記記憶素子を、信号処理回路が有する、レジスタやキャッシュメモリなどの記憶装置に用いる。 （もっと読む）

【課題】より簡単な構成で、正弦波と同様に緩やかに変化する波形でスイッチング素子を制御できる信号出力回路を提供する。
【解決手段】ＮチャネルＭＯＳＦＥＴ８Ｔは、ゲートに与えられるＰＷＭ信号のレベル変化に応じてカレントミラー回路７の動作を制御し、カレントミラー回路７が動作すると電流源６が発生した電流がミラー電流として流れ、ＮチャネルＭＯＳＦＥＴ１のゲートを介してゲート−ソース間の容量成分に充電されている電荷を放電させる電流が流れる。カレントミラー回路７の動作が停止すると、カレントミラー回路５より電流源６を介して流れる電流が、ＮチャネルＭＯＳＦＥＴ１のゲートに充電電流として供給される。 （もっと読む）

【課題】 出力波形の割れや抜けを無くし、回路の誤動作が防止される低電圧動作のレベルシフト回路を提供する。
【解決手段】 レベルシフト回路は、電源端子ＶＤＤにソースを接続した第１のＰＭＯＳトランジスタＰ１と、接地端子ＧＮＤにソースを接続したＮＭＯＳトランジスタＮ１と、ＰＭＯＳＰ１のドレインとＮＭＯＳＮ１のドレインとの接続点に接続された出力端子ＯＵＴと、ＮＭＯＳＮ１のゲートに接続された入力端子ＩＮと、電源端子ＶＤＤにソースを接続し、ＰＭＯＳＰ１のゲートにドレイン及びゲートを接続し、このドレインを第２の抵抗Ｒ２を介して接地端子ＧＮＤに接続した第２のＰＭＯＳトランジスタＰ２とを有し、ＰＭＯＳＰ１及びＰ２は、カレントミラー回路を構成している。レベルシフト回路の出力波形の割れや抜けが無くなって誤動作を防止することが可能になる。 （もっと読む）

【課題】液晶表示パネルを駆動するソースドライバのソースアンプの振幅差偏差を向上する。
【解決手段】液晶表示パネルを駆動するソースドライバ１００が、画素データＤ_ＩＮに対応する階調電圧を出力するＤ／Ａコンバータ２３と、階調電圧に対応する駆動電圧を出力するソースアンプ２５とを備えている。ソースアンプ２５は、第１及び第２ＮＭＯＳトランジスタＭＮ１１，ＭＮ１２を含むＮＭＯＳ差動対と、第１及び第２ＰＭＯＳトランジスタＭＰ１１，ＭＰ１２を含むＰＭＯＳ差動対と、ＮＭＯＳ差動対とＰＭＯＳ差動対に流れる電流に応じて駆動電圧を出力する出力回路部（２，３）と、第１及び第２入力レベル変換回路４、５とを備えている。第１及び第２入力レベル変換回路４、５は、ソースアンプ２５に入力される階調電圧と、ソースアンプ２５の入力にフィードバックされる駆動電圧とに対し、駆動電圧の極性及び／又は階調電圧に応じて入力レベル変換を行う。 （もっと読む）

【課題】通信速度の高速化に加えて、消費電力の低減や、あるいは伝送波形品質の向上が図れる出力ドライバ回路を提供する。
【解決手段】例えば、正極および負極出力ノード（ＴＸＰ，ＴＸＮ）を電圧で駆動する電圧信号生成回路ブロックＶＳＧ＿ＢＫと、データ入力信号ＤＩＮ＿Ｐ，ＤＩＮ＿Ｎの遷移を受けてパルス信号を生成するパルス信号生成回路ＰＧＥＮ１，ＰＧＥＮ２と、当該パルス信号のパルス幅の期間でＴＸＰ，ＴＸＮを電流で駆動する電流信号生成回路ブロックＩＳＧ＿ＢＫｐ１，ＩＳＧ＿ＢＫｎ１を備える。電流信号生成回路ブロックは、ＴＸＰ，ＴＸＮの寄生容量（Ｃｐ１，Ｃｐ２）を高速に充電すると共に、パルス幅に応じたプリエンファシスを行う。ＶＳＧ＿ＢＫは、ＴＸＰ，ＴＸＮにおける定常状態の電圧レベルを定めると共に、ＴＸＰ，ＴＸＮをインピーダンスＺ０で終端する。 （もっと読む）

【課題】ゲート線駆動回路の領域を効率よく利用できると共に、ゲート線選択信号の立ち上がり速度の低下（立ち上がり遅延）を防止できる電気光学装置、並びに、それに適した単一導電型のトランジスタで構成されたシフトレジスタ回路を提供する。
【解決手段】ゲート線駆動回路３０は、複数のゲート線ＧＬの奇数行を駆動する奇数ドライバ３０ａと、偶数行を駆動する偶数ドライバ３０ｂとから成る。奇数および偶数ドライバ３０ａ，３０ｂの単位シフトレジスタＳＲの各々は、２行前の選択信号Ｇ_k-2を受け、その２水平期間遅れて自己の選択信号Ｇ_kを活性化させる。偶数ドライバ３０ｂのスタートパルスＳＰ１は、奇数ドライバ３０ａのスタートパルスＳＰ２よりも１水平期間だけ位相が遅れている。 （もっと読む）

ＢｉＣＭＯＳプロセストランジスタを用いる混合又はハイブリッドモードドライバが、ドライバのプルアップ部の電圧に調和するプルダウン電流を生成するため電流ステアリング回路（電圧駆動差動対の代わりに）を有する。ドライバは、速度を速め、生成する出力同相電圧ゆらぎが一層小さい。回路２００が、出力端子（ＯＵＴＰ、ＯＵＴＮ）を介して電流を供給して負荷１０４を駆動するドライバ２０２（これは、電圧モードと電流モードの組み合わせを用いる）を有する。ドライバ２０２は、ＮＰＮトランジスタ（Ｑ１、Ｑ２、Ｑ７、Ｑ８）、電流源（１０６、２０４、２０６）、及び電流ステアリング回路３０４を有する。電流ステアリング回路３０４は、フィードフォワード・レジスタ・キャパシタ（ＲＣ）ネットワーク（Ｒ５、Ｒ６、Ｃ２、Ｃ３）、入力ＮＰＮトランジスタ（Ｑ９、Ｑ１０）、出力ＮＰＮトランジスタ（Ｑ５、Ｑ６）、電流源（２０８、２１０）、レジスタ（Ｒｌ〜Ｒ４及びＲ７〜Ｒ８）、及びバイパスキャパシタＣ１を有する。ＮＰＮトランジスタはＰＮＰトランジスタで置き換えてもよい。
（もっと読む）

【課題】複数の半導体デバイスを使用する電池駆動のドライバと同程度に効率的な圧電アクチュエータ用のシングルチップドライバを提供する。
【解決手段】圧電アクチュエータ用のドライバは、単一の半導体デバイスとしてパッケージされる、好ましくは単一の半導体ダイの上に形成されるパルス幅変調器３３および出力増幅器３４を含む。ドライバは、好ましくはプログラム可能な利得を有する出力増幅器３４に電力を供給する第１の昇圧コンバータを含む。第１の昇圧コンバータのスイッチングトランジスタのゲートを駆動するための第２の増幅器は、第２の昇圧コンバータによって電力が供給される。圧電アクチュエータ２２は、電池駆動の電子デバイスのキーボードまたはディスプレイに対して触覚フィードバックを提供する。 （もっと読む）

【課題】
内部電源回路からの内部電源電圧が安定状態となり、レベルシフタの入力が適正となった後に、レベルシフタを活性化させるパワーダウンモードの復帰シーケンスを備えた電子回路を提供する。
【解決手段】
電源電圧からシステム電圧を発生するシステム電圧発生回路１０と、システム電圧を供給されて動作する内部回路３０と、入出力回路２４と、内部回路からの信号を入力し、電源電圧の電圧レベルに変換し入出力回路へ出力するレベルシフタ２３と、レベルシフタを制御する制御回路４０とを備え、システム電圧発生回路１０が停止状態から動作状態へ移行するとき、制御回路は内部回路が動作状態であることを判定する第１の判定手段４１と、システム電圧が所定値に達したか、または所定値に収束したかを判定する第２の判定手段４２とを備え、双方の判定手段の結果に基づいてレベルシフタを活性化する構成とした。 （もっと読む）

【課題】消費電力低下および速度向上が可能なレベルシフト回路を提供する。
【解決手段】レベルシフト回路２は、第１入力端子１１、第２入力端子１２、第１出力端子２１、第２出力端子２２、第１ＰＭＯＳトランジスタ３１、第２ＰＭＯＳトランジスタ３２、第１ＮＭＯＳトランジスタ４１、第２ＮＭＯＳトランジスタ４２、第１ブートストラップ回路５１および第２ブートストラップ回路５２を備える。第１ブートストラップ回路５１は、第１充電用スイッチ５１１，第１転送用スイッチ５１２，第１容量部５１３および第１インバータ回路５１４を含む。第２ブートストラップ回路５２は、第２充電用スイッチ５２１，第２転送用スイッチ５２２，第２容量部５２３および第２インバータ回路５２４を含む。 （もっと読む）

【課題】オフ歪みを低減した半導体スイッチを提供する。
【解決手段】負の第１の電位を生成する電圧生成回路と、外部から入力される端子切替信号に応じて前記第１の電位を変化させる電圧制御回路と、電源電圧または電源電圧よりも高い正の第２の電位と前記第１の電位とが供給され、前記端子切替信号を入力し前記端子切替信号に基づいて前記第１の電位及び前記第２の電位の少なくとも一方を出力する駆動回路と、ＳＯＩ基板に設けられ、前記駆動回路の出力により端子間の接続を切り替えるスイッチ部と、を備えたことを特徴とする半導体スイッチが提供される。 （もっと読む）

【課題】どの条件下でも一定のパルス幅で駆動する電源回路を提供する
【解決手段】電源回路１０は、外部回路２０と接続可能である。電源回路１０は、一定の内部電圧を外部回路２０に印加するフィードバック回路１２と、パルスのパルス幅に応じた電荷を外部回路２０に供給する電荷供給回路１４と、外部回路２０のオペレーションに対応するオペレーション状態に依存しない一定のパルスを電荷供給回路１４に供給する電源制御回路１６と、備える。 （もっと読む）

【課題】
内部回路の一部の回路が起動または停止したときに内部電源電圧の変動が緩和されるようにした集積回路を提供する。
【解決手段】
電源が供給される集積回路において，電源が供給され内部電源を内部に供給する電源配線と，内部電源を供給される第１及び第２の内部回路と，第２の内部回路を非動作状態から動作状態に制御するイネーブル信号を第２の内部回路に供給するイネーブル信号供給回路とを有し，イネーブル信号供給回路は，イネーブル信号が非動作状態から動作状態に変化したときに動作状態の期間を間欠的に発生する調整イネーブル信号を生成し第２の内部回路に供給する。 （もっと読む）