【課題】被電源遮断回路の十分な安定化容量を確保しつつ、総回路面積の低減を図る。
【解決手段】高電位電源線VDDと低電位電源線VSSとの間に設けられ、各々が電源遮断スイッチPSW1, PSW2と直列に接続された複数段の被電源遮断回路CC1, CC2を含む集積回路装置であって、奇数段の前記被電源遮断回路CC1と直列に接続された前記電源遮断スイッチPSW1は、第１導電型の第１ＭＯＳトランジスタであり、偶数段の前記被電源遮断回路CC2と直列に接続された前記電源遮断スイッチPSW2は、前記第１導電型とは異なる第２導電型の第２ＭＯＳトランジスタであり、前記偶数段の前記第２ＭＯＳトランジスタPSW2のゲートが、当該偶数段の前段の奇数段における前記第１ＭＯＳトランジスタと前記被電源遮断回路の第１電源端子との接続ノードＮ１に接続される。 （もっと読む）

【課題】回路動作速度を犠牲にすることなく、待機時の消費電力を小さくすることが可能な半導体集積回路装置を提供する。
【解決手段】同一Si基板上に少なくともソース・ゲート間又はドレイン・ゲート間に流れるトンネル電流の大きさが異なる複数種類のMOSトランジスタを設け、当該複数種類のMOSトランジスタの内、トンネル電流が大きい少なくとも１つのMOSトランジスタで構成された主回路と、トンネル電流が小さい少なくとも１つのMOSトランジスタで構成され、主回路と２つの電源の少なくとも一方の間に挿入した制御回路を有し、制御回路に供給する制御信号で主回路を構成するソース・ゲート間又はドレイン・ゲート間に電流が流れることの許容／不許容を制御し、待機時間中に主回路のINとOUTの論理レベルが異なる際のIN−OUT間リーク電流を防止するスイッチを主回路のIN又はOUTに設ける。 （もっと読む）

【課題】 単極性のトランジスタを用いたデジタル回路であっても、出力信号の振幅が小さくなってしまうことを防ぎ、正常に動作する手段を有する半導体装置を提供する。
【解決手段】 ダイオード接続されたトランジスタ１０１がオフすることによって、トランジスタ１０２のゲートが、フローティング状態となる。そのとき、トランジスタ１０２は、オン状態にあり、そのゲート・ソース間には電位差が生じている。
トランジスタ１０２がオン状態にあるため、トランジスタ１０２のソースの電位は上昇するが、トランジスタ１０２のゲート・ソース間の容量によって、ゲート・ソース間の電位が保持されており、かつトランジスタ１０２のゲートはフローティングとなっているため、容量結合効果によってトランジスタ１０２のゲートの電位も上昇する。その結果、出力信号の振幅が小さくなることを防ぐことが出来る。 （もっと読む）

【課題】レベル変換時の信号の立ち上がりを速くすることのできるレベル変換バススイッチを提供する。
【解決手段】実施形態のレベル変換バススイッチは、低電圧レベル信号が伝送される低電圧レベル信号線と高電圧レベル信号が伝送される高電圧レベル信号線との間に、低電圧レベルの制御信号により導通が制御されるＭＯＳトランジスタ型のスイッチ１が接続され、高電圧レベル信号線と高電圧電源線ＶｃｃＢとの間に、プルアップ抵抗２が接続される。このレベル変換バススイッチでは、加速回路３が、高電圧レベル信号の立ち上がりをプルアップ抵抗２による立ち上がりよりも速くし、加速期間制御回路４が、加速回路３の作動期間を制御する。 （もっと読む）

【課題】コンデンサの供給する電源電圧の低下により、誤動作を起こす虞がある。
【解決手段】通常動作より低い消費電力状態である低消費電力モードを有する半導体集積回路であって、前記低消費電力モード状態時に、電源電圧レベルを検出する検出手段と、前記検出した電源電圧レベルを記憶する記憶手段と、前記通常動作時よりも小さい電流を流すことで、前記電源電圧を低下させる擬似負荷手段と、前記擬似負荷手段により電流を流す前に前記記憶手段で記憶した第１の電圧レベルに応じて前記検出手段の検出レベルを第２の電圧レベルに切り換える切換え手段と、前記擬似負荷手段により電流を流すことにより低下した前記電源電圧が、前記第２の電圧レベルとなるかを判定し、前記低消費電力モードを解除するか否かの制御を行う制御手段と、を有する半導体集積回路。 （もっと読む）

【課題】駆動回路への要求を緩和した使いやすい高速動作の窒化物半導体装置を提供する。
【解決手段】実施形態によれば、窒化物半導体を含む、ｎチャンネル型の第１〜第４トランジスタと、抵抗と、を備えた窒化物半導体装置が提供される。第１トランジスタは、第１ゲートと、第１ソースと、第１ドレインと、を有する。第２トランジスタは、第２ゲートと、第１ゲートと接続された第２ソースと、第２ドレインと、を有する。第３トランジスタは、第３ゲートと、第１ソースと接続された第３ソースと、第１ゲート及び第２ソースと接続された第３ドレインと、を有する。第４トランジスタは、第３ゲートと接続された第４ゲートと、第１ソース及び第３ソースと接続された第４ソースと、第２ゲートと接続された第４ドレインと、を有する。抵抗の一端は第２ドレインと接続され、他端は第２ゲート及び第４ドレインと接続される。 （もっと読む）

【課題】消費電力を抑えることの可能なインバータ回路、およびこのインバータ回路を備えた表示装置を提供する。
【解決手段】７Ｔｒ３Ｃで構成されるインバータ回路１において、入力端子ＩＮ１から印加される電圧に応じてオンオフするトランジスタＴ３と、制御素子１０とを介して、入力電圧Ｖｉｎ２がトランジスタＴ２のゲートに入力される。入力電圧Ｖｉｎ１，Ｖｉｎ２がともにハイレベルの電圧Ｖｄｄとなっている期間においては、入力電圧Ｖｉｎ３がハイレベルの電圧Ｖｄｄとなっているときだけ、トランジスタＴ１，Ｔ２の双方のゲートにオン電圧が印加される。 （もっと読む）

【課題】入力信号が有する２値の電位に関わらず、正常に動作させることが可能なデジタ
ル回路の提案を課題とする。
【解決手段】半導体装置の一態様は、入力端子、容量素子、スイッチ、トランジスタ、配
線、及び出力端子を有し、前記入力端子は、前記容量素子の第１の電極に電気的に接続さ
れ、前記配線は、前記スイッチを介して前記容量素子の第２の電極に電気的に接続され、
前記トランジスタのゲートは、前記容量素子の第２の電極に電気的に接続され、前記トラ
ンジスタのソース又はドレインの一方は、前記配線に電気的に接続され、前記トランジス
タのソース又はドレインの他方は、前記配線に電気的に接続されていることを特徴とする
。 （もっと読む）

【課題】消費電力を抑えることの可能なインバータ回路、およびこのインバータ回路を備えた表示装置を提供する。
【解決手段】５Ｔｒ１Ｃで構成されるインバータ回路１において、トランジスタＴ２のゲートと高電圧線Ｌ３との間に接続されたトランジスタＴ４，Ｔ５と、トランジスタＴ２のゲートと低電圧線Ｌ１との間に接続されたトランジスタＴ３とのオンオフ動作により、全期間に渡ってトランジスタＴ１，Ｔ２が同時にオンしないようになっている。 （もっと読む）

【課題】出力回路のＳＳＮ（Ｓｉｍｕｌｔａｎｅｏｕｓ Ｓｗｉｔｃｈｉｎｇ Ｎｏｉｓｅ）の振動ノイズの低減を可能とする半導体装置の提供。
【解決手段】第１及び第２の電源線と、前記第１の電源線ＶＤＤＱと前記第２の電源線ＶＳＳＱとの間に配置された出力回路１２と、前記第１の電源線と前記第２の電源線との間に配置されたノイズキャンセル回路１３とを備え、前記ノイズキャンセル回路１３は、前記出力回路の前記出力ノードの論理レベルへの切り替え時に発生する所定の周期で指数関数的に減衰振動する電源ノイズに対して、前記電源に、前記振動から半周期分遅れ、前記振動と逆向きに減衰振動する電源ノイズを発生し、互いに打ち消し合わせる。 （もっと読む）

【課題】入力信号の交流成分の歪み等の影響をなるべく受けることなく、本来のデューティー比（目標デューティー比）で出力信号を出力することのできるバッファ回路を提供する。
【解決手段】バッファ回路１０は、デューティー比検出部１６と直流成分生成部１７とから構成される負帰還回路部によって、入力信号増幅部１５の入出力間で出力信号ＳＯのデューティー比に応じた直流成分の信号を帰還させている。つまり、バッファ回路１０は、出力信号ＳＯのデューティー比に応じて、入力信号ＳＩ´の直流成分をさらに小さくしたり、大きくしたりする。これにより、バッファ回路１０は、出力信号ＳＯのデューティー比を目的デューティー比に変更した上で、その出力信号ＳＯを出力することができる。 （もっと読む）

【課題】発振回路部の信号反転素子及びインターフェース回路部のインターフェース回路部のインターフェース集積回路素子で消費される電流を抑えて消費電力が少ない電子回路を提供する。
【解決手段】発振回路部とインターフェース回路部と被駆動回路部と備えた電子回路であって、発振回路部用電源電圧印加端子と発振回路部の間に発振回路部用電流制限抵抗が設けられ、インターフェース回路部用電源電圧印加端子とインターフェース回路部との間にインターフェース回路部用電流制限抵抗が設けられ、発振回路部用電流制限抵抗の両端部からグランドに接続されている第一のコンデンサが設けられ、インターフェース回路部用電流制限抵抗の両端部からグランドに接続されている第二のコンデンサが設けられ、インターフェース回路部から出力され被駆動回路部に入力される信号電圧が被駆動回路部が動作するために必要な電圧より大きいことを特徴とする。 （もっと読む）

【課題】 選択する容量の数に関わらずにそのオン抵抗を一定に保つことができる可変インピーダンス装置及びそれを用いた無線システムを提供する。
【解決手段】 一対の入出力端子１０１、１０２と、一対の入出力端子間に並列に接続された複数の回路ブロックＢＬ１〜ＢＬ４と、を備え、回路ブロックは、一対の入出力端子の一方に一端が接続された容量性回路要素Ｃ１〜Ｃ４と、容量性回路要素の他端と一対の入出力端子の他方との間に互い並列に接続された回路ブロックの数以上の数のスイッチ素子ＳＷ１−１〜ＳＷ４−４を備えるスイッチ回路ＳＷ１〜ＳＷ４と、を備える。 （もっと読む）

【課題】信号波形の変異を抑制すること。
【解決手段】第１のトランジスタＴ１は、信号Ｓ３に応答してオンオフし、オンしたトランジスタＴ１は外部端子Ｐ２に接続された伝送路２７をプルダウンする。伝送路２７のレベルは、トランジスタＴ１のゲートと外部端子Ｐ２とをＡＣカップリングするキャパシタＣ１により、キャパシタＣ１の容量値に応じた傾きで立ち下がる。プルダウン回路４４は、外部端子Ｐ２の電位に応じて、トランジスタＴ１のゲート電圧をプルダウンする。 （もっと読む）

【課題】タイミングマージンの減少を抑制すること。
【解決手段】システム装置２１に形成された制御回路３６は、可変容量３５の容量値を制御し、トレーニング回路４５にタイミングトレーニングを実行させる。トレーニング回路４５は、メモリ１２がデータＤＱに基づく正常なデータを書き込むことができる設定値の最大値と最小値を出力する。制御回路３６は、その最大値及び最小値に基づいてデータＤＱのウインドウ幅を算出し、より大きなウインドウ幅に対応する容量値を可変容量３５に設定する。 （もっと読む）

【課題】信号の伝送速度が速い差動通信においても、コモンモード電圧の発生を適切に抑制できる送信ドライバ回路を提供する。
【解決手段】レベルホールド回路３は、通信信号出力部２が差動信号の電圧レベルを変化させる際に伝送線路５に発生するコモンモード電圧の変化を検出し、その検出レベルをレベルホールドする。そして、信号処理回路４は、前記検出レベルを上限基準値及び下限基準値と比較し、検出レベルが上限基準値を上回るか又は下限基準値を下回ると、次回の信号送信時に発生するコモンモード電圧を低減するように、通信信号出力部２による電圧の出力状態を調整する。 （もっと読む）

【課題】信号波形の変異を抑制すること。
【解決手段】第１のトランジスタＴ１は、信号Ｓ５に応答してオンオフし、オンしたトランジスタＴ１は外部端子Ｐ２に接続された伝送路２７をプルダウンする。第１のトランジスタＴ１のゲート端子には、伝送路２７の波形を整形するためのキャパシタＣ１の第１端が接続され、キャパシタＣ１の第２端はクランプ回路４６に接続されている。クランプ回路４６は、プルダウン用のトランジスタＴ１と同様に、キャパシタＣ１の第２端が接続されたノードＮＤの電位を制御する。 （もっと読む）

【課題】小さな回路規模により広帯域のクロック信号に対応できるクロックバッファ回路を提供すること。
【解決手段】本発明の一態様であるクロックバッファ回路１００は、ドライバ部１１及びＬＣタンク部２１を有する。ドライバ部１１は、クロック入力ＩＮ及びＩＮＢからの入力クロック信号の少なくとも正転出力を、それぞれクロック出力ＯＵＴ及びＯＵＴＢへ出力する。ＬＣタンク部は、ドライバ部１１とクロック出力ＯＵＴ及びＯＵＴＢとの間に配置される。ドライバ部１１は、入力クロック信号の周波数に対応した制御信号に応じて、ドライバ部１１の入力と出力とを短絡させるスイッチＳＷ１及びＳＷ２を有する。 （もっと読む）

【課題】従来の送信回路に対して、補正回路の不要、要素回路占有面積の低減の２点において有利であり、出力レベルのＨｉｇｈ側とＬｏｗ側でエンファシス量のアンバランスを解消することができる送信回路を提供する。
【解決手段】送信回路において、ドライバ回路１７は、送信データ信号の電圧値により制御される差動信号入力用のＭＯＳトランジスタＭ１ｐ，Ｍ１ｎにカスコード接続され、バイアス電圧の電圧値により制御され、駆動電流を流すバイアス電圧印加用のＭＯＳトランジスタＭ３ｐ，Ｍ３ｎを有し、ドライバ回路１６，１８は、送信データ信号を遅延した信号の電圧値により制御される差動信号入力用のＭＯＳトランジスタＭ１ｐ，Ｍ１ｎにカスコード接続されて負荷部に接続され、バイアス電圧の電圧値により制御され、駆動電流を流すバイアス電圧印加用のＭＯＳトランジスタＭ３ｐ，Ｍ３ｎを有する。 （もっと読む）

【課題】ラッチ回路の初期値が確定可能であり、出力信号の立ち上がり／立ち下がり特性の対称性に優れたレベルコンバータを提供すること。
【解決手段】シフト回路１２のラッチ回路３１を構成する第１及び第２インバータ回路３２，３３の出力端子となるノードＮ１，Ｎ２とトランジスタＴｐ１，Ｔｐ２との間に初期値設定用のＭＯＳトランジスタＴｐ３，Ｔｐ４を挿入接続した。そして、ＭＯＳトランジスタＴｐ３のゲートをグランドに接続し、ＭＯＳトランジスタＴｐ４のゲートを初期値設定回路３４に接続した。初期値設定回路３４は、第２の高電位電源ＶＤＥが所定レベル以下の場合には該ＭＯＳトランジスタＴｐ４のゲート電位を第２の高電位電源ＶＤＥとグランドとの間の中間電位に制御し、第２の高電位電源ＶＤＥが所定レベルより高い場合には該ＭＯＳトランジスタＴｐ４をオンするようそのゲート電位をグランドレベルに制御する。 （もっと読む）