【課題】出力遅延を短縮できる出力バッファ回路を提供する。
【解決手段】信号ＰｅｎがＬレベルからＨレベルに切り替わり信号ＮｅｎがＨレベルからＬレベルに切り替わった直後において、定電流源Ｉｓ１が追従しきれずまた切り替わっていない場合には、ノードＰは未だＨレベルのままであるので、ノードＯＵＴはＬレベルのままである。この状態で、切り替え前にＨレベルのノードＮに接続されていたノードＡは、切り替えによりＨレベルのノードＰへ接続される。これと同時に、インバータｉｎｖ３の出力部がＨレベルからＬレベルに切り替わっているので、キャパシタＣ２を介して、ノードＡもＨレベルからＬレベルに切り替えられる。このとき、ノードＰの電位はノードＡと等しくなるまで引き下げられ、Ｌレベルへ遷移する。 （もっと読む）

【課題】直流遮断コンデンサを用いるリーダ装置の送受信の切り替え待機時間を短縮する。
【解決手段】リーダ装置２は、ＲＦＩＤ３に対し、高周波搬送波信号を送信する送信回路４と、送信回路５により送信された高周波搬送波信号から、ＲＦＩＤ３の応答データを抽出する受信回路５とを備え、受信回路５は、高周波搬送波信号を検波する検波回路１４と、検波回路１４による検波後の高周波搬送波信号の信号処理を行い、ＲＦＩＤ３の応答データを取得する信号処理回路１８と、検波回路１４と信号処理回路１８とを接続する配線に間挿された直流遮断コンデンサ１５と、直流遮断コンデンサ１５と直列に接続され、オフのときに直流遮断コンデンサ１５の少なくとも一方の端子をオープンとするスイッチ素子１６とを有することを特徴とする。 （もっと読む）

【課題】フリーホイールダイオードを用いることなく、より低い電圧のアンダーシュートでも低減できる送信ドライバ回路を提供する。
【解決手段】ＰチャネルＭＯＳＦＥＴ２２のドレインをグランドに接続して、ＮチャネルＭＯＳＦＥＴ２１，ＰチャネルＭＯＳＦＥＴ２２のソースをそれぞれ信号線３Ｈ，３Ｌに接続する。第１データ電圧設定部４１は、信号出力部がハイレベル信号を出力すると、ゲート２１Ｇ，２２Ｇ間の電位差を（２・Ｒ１・Ｉref）にする電圧信号を設定し、第２データ電圧設定部４２は、信号出力部がロウレベル信号を出力すると、ゲート２１Ｇ，２２Ｇ間の電位差をゼロにする電圧信号を設定する。これらの作用により、伝送線路３を構成する信号線３Ｈ，３Ｌ間の電圧を変化させて差動信号を伝送する。 （もっと読む）

【課題】内部波形や出力波形の振幅を保ちつつ、入力された信号の振幅よりも大きな振幅の信号を出力できるレベルシフト回路を得る。
【解決手段】第１および第２の入力信号（セット信号ＶＳおよびリセット信号ＶＲ）が供給される第１の入力回路（ＭＯＳトランジスタ１１，１２）と、第１および第２の入力信号が供給される第２の入力回路（ＭＯＳトランジスタ１３，１４）と、第１の入力信号に同期した第３の入力信号（反転セット信号ＶＳｂ）が一方に供給され、他方が第２の入力回路の出力端子に接続された第１の容量素子２２と、第２の入力回路の出力端子と電源ＰＶＳＳとの間に挿入配置された第２の容量素子２３と、第１および第２の入力回路の出力電圧に基づいて、前記第１から第３の入力信号の振幅よりも大きな振幅の出力信号ＶＯｕｔを生成する出力回路（ＭＯＳトランジスタ１６，１７）とを備える。 （もっと読む）

【課題】出力電圧の立ち上がるタイミングのばらつきを低減することの可能な駆動回路、およびこの駆動回路を備えた表示装置を提供する。
【解決手段】バッファ回路１は、互いに直列に接続されたインバータ回路１０およびインバータ回路２０を備えている。インバータ回路２０は、３つのトランジスタＴｒ₂₁，Ｔｒ₂₂，Ｔｒ₂₃を有している。そのうちの２つのトランジスタＴｒ₂₁，Ｔｒ₂₂は、デュアルゲート型のトランジスタである。これらトランジスタＴｒ₂₁，Ｔｒ₂₂のバックゲートの電圧を調整することにより、トランジスタＴｒ₂₁，Ｔｒ₂₂の閾値電圧を調整することができる。 （もっと読む）

【課題】出力の反射を抑制しつつスルーレートを高い自由度を持って調整可能なバッファ回路を提供する。
【解決手段】
複数の出力トランジスタＰＯＡ１〜ＰＯＥ１は、電源端子（電源電圧ＶＣＣＱ）と出力端子ＤｏｕｔＰ１との間に電流経路を並列接続され導通することにより出力端子ＤｏｕｔＰ１の電圧を変化させる。ゲート制御用トランジスタＴＡ１〜ＴＥ１は、接地端子Ｄｇｎｄと出力トランジスタＰＯＡ１〜ＰＯＥ１のゲートとの間、又は２つの出力トランジスタのゲートの間に電流経路を形成するように接続され、出力トランジスタにゲート電圧を与える。ゲート制御用トランジスタＴＡ１〜ＴＥ１のゲートは、ゲート制御用トランジスタＴＡ１〜ＴＥ１のソースの電圧が変化したときにゲート−ソース間の電位差が閾値電圧以上となって導通するよう、所定の電圧を与えられている。 （もっと読む）

【課題】内部動作に起因する半導体基板の電位的変動を抑制することが容易な半導体集積回路を提供する。
【解決手段】半導体集積回路（１）の内部において、外部電源端子（Ｐｖｃｃ）と半導体基板（Ｐｓｕｂ）との間および外部グランド端子（Ｐｖｓｓ）と半導体基板との間の何れか一方又は双方に可変インピーダンス回路（ＶＺ）を配置し、可変インピーダンス回路に対するインピーダンスの設定に従って、半導体集積回路に形成されたトランジスタの動作に応じて半導体基板に生起される電源電圧側の変動成分とグランド電圧側の変動成分とをバランスさせるようにその変動成分の大きさや波形を決定する。半導体集積回路の電源及びグランド側の変動に起因して半導体基板に与えられる変動成分が抑えられることにより、半導体基板を通して外部でコモンモード電流経路が形成されることを抑制することが可能になる。 （もっと読む）

【課題】従来技術において、制御回路に発生する電源ノイズを出力バッファに影響させないようにするには、出力バッファと制御回路の電源ラインを別々に設ける方法があった。しかし、この方法には、電源・グランドピン数の増加、給電ラインインダクタンスの増加といった問題があった。
【解決手段】本発明では、上記課題である（１）電源・グランドピン数増加と（２）給電ラインインダクタンスの増加を生じることなく、制御回路で問題となるノイズが出力バッファに回り込まないような技術を提供する。具体的な手法は、（Ａ）制御回路用のオンチップバイパスキャパシタンスを設け、AC的に制御回路と出力バッファの給電経路を切り分ける方法、と（Ｂ）給電経路の電気パラメータノイズの振動モードが過減衰になるような設計（抵抗の挿入）をする方法がある。 （もっと読む）

【課題】断熱的回路動作と非断熱的回路動作を切り替え可能である回路装置、電子機器及び電源供給方法等を提供すること。
【解決手段】回路装置は、論理回路２００と、電源回路１００と、を含む。第１のモードでは、電源回路１００は、非直流の電源電圧ＶＰＫ、ＶＭＫを論理回路２００に供給し、論理回路２００は、その非直流の電源電圧ＶＰＫ、ＶＭＫが供給されることで断熱的回路動作を行う。第２のモードでは、電源回路１００は、直流の電源電圧ＶＤＤ、ＶＳＳを論理回路２００に供給し、論理回路２００は、その直流の電源電圧ＶＤＤ、ＶＳＳが供給されることで非断熱的回路動作を行う。 （もっと読む）

【課題】新たな構造の半導体装置を提供することを目的の一とする。
【解決手段】酸化物半導体層を含むトランジスタと、酸化物半導体以外の半導体材料を用いて構成された論理回路と、を有し、前記トランジスタのソース電極またはドレイン電極の一方と、前記論理回路の少なくとも一の入力とは電気的に接続され、前記トランジスタを介して、前記論理回路に少なくとも一の入力信号が供給される半導体装置である。ここで、トランジスタのオフ電流は１×１０^−１３Ａ以下であるのが望ましい。 （もっと読む）

アクティブデバイスに対するバイアス電圧を発生する装置が開示され、第１の電圧源と、第１の電圧源に応答してチャージを発生するように適応されたキャパシティブエレメントと、アクティブデバイスに対するバイアス電圧を発生するためにチャージを供給するように適応された第１のスイッチングエレメントとを備える。本装置は、アクティブデバイスの１以上の特性に基づいてキャパシティブエレメントをコントロールするように適応されコントローラを備えるかもしれない。コントローラは、リファレンス電圧に基づいて、すなわちアクティブデバイスの１以上の特性に基づいて前記キャパシティブエレメントのキャパシタンスをコントロールかもしれない。
（もっと読む）

【課題】回路面積の削減しつつ、消費電流やピーク電流の増大を抑制することが可能な半導体記憶装置を提供する。
【解決手段】昇圧回路は、第１ないし第４の整流素子と、第１ないし第４のＭＯＳトランジスタと、第１ないし第４のキャパシタと、スイッチ回路と、を備える。スイッチ回路は、第１のＭＯＳトランジスタの他端と第３の整流素子の一端との間の第１の接続点、および、第２のＭＯＳトランジスタの他端と第４の整流素子の一端との間の第２の接続点に接続された低レベル端子と、第３のＭＯＳトランジスタの他端、および、第４のＭＯＳトランジスタの他端に接続された高レベル端子と、を有し、低レベル端子の電圧または高レベル端子の電圧を切り換えて、出力端子に出力するスイッチ回路と、を含む。 （もっと読む）

【課題】待機電流を抑制することによって、低消費電力のスイッチトキャパシタ型積分器を実現する。
【解決手段】φ１において入力信号の電荷をサンプリングするサンプルキャパシタＣ１と、φ２においてサンプルキャパシタＣ１の電荷を仮想ノード４を介して累積する蓄積キャパシタＣ２と、蓄積キャパシタＣ２にサンプルキャパシタＣ１の電荷を供給する主トランジスタＭＰ１，ＭＮ１と、主トランジスタＭＰ１，ＭＮ１のゲート端子と仮想接地ノード４の間に挿入された校正キャパシタＣ３，Ｃ４と、φ１において校正キャパシタＣ３，Ｃ４に対して、仮想ノード４が基準電位Ｖｃｍにあるときの主トランジスタＭＰ１，ＭＮ１のゲート・ソース間電圧が略閾値電圧となる電位差が生じるように電荷を供給する校正装置１２と、を有する。 （もっと読む）

【課題】デジタル回路とアナログ回路とを混載して成る半導体集積回路において、前記デジタル回路によってメモリなどの外部負荷を駆動するにあたって、グランドバウンスによるアナログ回路への影響を抑えつつ、前記外部負荷がデジタル回路からの矩形波パルスを受信するにあたって、ＯＮ／ＯＦＦ（「１」／「０」）判定のマージンを最大にする。
【解決手段】外部負荷３を駆動するメインドライバ回路７を、複数段のインバータＩＮＶ１〜ＩＮＶ３を備える多段階電圧制御型のプリドライバ回路６を介して駆動するようにし、そのインバータＩＮＶ１〜ＩＮＶ３の使用段数を切換え回路１２で切換えられるようにする。そして、雑音検出回路１３によって検出されるグランドバウンスのレベルが、小さいときにはインバータＩＮＶ３のみを使用して前記矩形波パルスの鈍りを小さくし、大きいときにはインバータＩＮＶ１〜ＩＮＶ３を使用して、グランドバウンスを抑える。 （もっと読む）

【課題】一対の信号線に差動の信号を出力する差動出力駆動回路を備える半導体集積回路において、立ち上がり時間と立ち下がり時間とをそれぞれ独立に調整できるようにする。
【解決手段】一対の信号線４ａ，４ｂのそれぞれとＧＮＤとの間に出力容量Ｃａ，Ｃｂを備えるとともに、それぞれの信号線４ａ，４ｂに直列に第１の抵抗Ｒ１ａ，Ｒ１ｂを介在し、かつ前記信号線４ａ，４ｂを第２の抵抗Ｒ２ａ，Ｒ２ｂによって電源電位にプルアップする。そして、該半導体集積回路１を基板に実装した後に測定された立ち上がり時間と立ち下がり時間とに応じて、抵抗値調整回路Ａａ，Ａｂが、前記抵抗Ｒ１ａ，Ｒ２ａ；Ｒ１ｂ，Ｒ２ｂの抵抗値をそれぞれ調整する。したがって、立ち上がり時間と立ち下がり時間とをそれぞれ独立に調整できるようになり、それらの対称性を維持しなければならないような規格に対しても対応可能となる。 （もっと読む）

【課題】本発明は、レベルシフタ誤動作防止回路に係り、レベルシフタの誤動作を、信号伝達の過大な遅延と消費電流の増大とを招くことなく防止することにある。
【解決手段】伝達すべき信号に応じて駆動されるＮ型トランジスタ３０と、Ｎ型トランジスタ３０の出力に応じて駆動されるＰ型トランジスタ３２と、Ｐ型トランジスタ３２を駆動するために設けられるプルアップ抵抗３４と、を有する、基準電圧が互いに異なる２つの回路系の間で信号伝達を行うレベルシフタ１６の誤動作を防止する回路において、２つの回路系の基準電圧が相対変位した際、Ｎ型トランジスタ３０に存在する寄生容量３６へプルアップ抵抗３４を介して充電電流が供給される前に、その寄生容量３６へ充電電流を供給する急速充電手段を設ける。 （もっと読む）

【課題】従来、データ受信するとき、データを判別する為、大小判定を行うコンパレータを備えており、このコンパレータには、動作時、入力信号の変化に追従するため、定常的に電流が流れている。このコンパレータに流れる定常的な電流が、大きな電力を消費しているという問題があった。
【解決手段】本発明は、一方のレベルを検知する第１検出回路と、他方のレベルを検知する第２検出回路とを有する受信部と、前記一方のレベルを出力するか、前記他方のレベルを出力するか、信号線から電気的に切り離したハイインピーダンス状態とするか、３つのうち何れかを１つの値を出力する三値出力器と有する送信部と、前記受信部と前記送信部を制御する制御回路と、を備え、前記制御回路は、受信の状態では、前記第１検出回路及び前記第２検出回路からの検知結果に応じて、入力される信号のレベルを判断し、送信の状態では、前記三値出力器からの出力値を制御することを特徴とする （もっと読む）

【課題】１つの回路ブロックに対して設けた複数の電源スイッチを順次オンさせていく構成において、スイッチオンのタイミングを適切に制御可能な半導体装置を提供する。
【解決手段】半導体装置は、内部回路と、内部回路へ電流を供給する複数の並列な経路にそれぞれ設けられ、導通状態又は非導通状態に制御される複数の電源スイッチと、内部回路への電源を遮断する指示又は電源を供給する指示を行なう命令部と、内部回路に電源スイッチを介して供給される電流が定常状態であるか否かを検知して検知結果を出力する変動検知部と、命令部の電源供給指示に応答して、複数の電源スイッチを順次導通状態にして内部回路への電流供給量を増やしていく際に、複数の電源スイッチを導通させるタイミングを検知結果に応じて制御する論理回路とを含む。 （もっと読む）

【課題】
本発明は、外部電源の立ち上げ時にあっても安定した基準電位が得られる半導体集積回路装置を提供する。
【解決手段】
入力される第１の信号ｖｂｇｒと第２の信号との電位差に応じて第３の信号を出力する第１の出力部を備える差動対と、第３の信号がゲートに入力されるトランジスタＰ３、トランジスタＰ３のドレインと接地電位との間に接続される抵抗Ｒ１，Ｒ２，ＶＲ、トランジスタＰ３のドレインから第４の信号ｖｒｅｆを出力する第２の出力部及び抵抗Ｒ１，Ｒ２，ＶＲによって第４の信号ｖｒｅｆを分圧した第２の信号を出力する第３の出力部を備えるバイアス回路と、第１の出力部と第２の出力部との間に設けられ、差動対とバイアス回路に接続されるキャパシタＣ１と、少なくともキャパシタＣ１と差動対との間又はキャパシタＣ１とバイアス回路との接続を開閉する開閉部とを含む電位調整回路を備えることを特徴とする半導体集積回路装置。 （もっと読む）

【課題】発振回路と信号入出力回路とを切り替えて使用可能な半導体装置、及びその制御方法を提供することである。
【解決手段】本発明にかかる半導体装置は、発振素子１が接続可能な第１及び第２の外部接続端子２、３と、反転増幅器４と、反転増幅器の出力側と入力側との間に接続されたフィードバック抵抗５と、反転増幅器４の入力側に接続されたカップリング容量１１に印加されるバイアスを安定化するバイアス安定化回路６と、第１の信号入出力部７と、第２の信号入出力部８と、を備える。半導体装置を発振回路として使用する場合は、反転増幅器４およびバイアス安定化回路６を動作状態とし、第１及び第２の信号入出力部７、８を停止状態とする。信号入出力回路として使用する場合は、反転増幅器４およびバイアス安定化回路６を停止状態とし、第１及び第２の信号入出力部７、８を動作状態とする。 （もっと読む）