【課題】 ブートストラップ機能を有する電子回路に関し、出力電圧の降下を防止して、論理否定型電子回路の誤作動を阻止し、また、長い作動時間を確保する。
【解決手段】 負荷トランジスタ、駆動トランジスタ部、充電用トランジスタ並びにブートストラップ容量を具備し、入力電圧の位相を出力部から反転せしめて出力する論理否定型電子回路について、前記充電用トランジスタのソース−ドレイン間の電圧が電源の電圧Ｖｄｄと同値の電圧であるときに、これらソース−ドレイン間を流れる電流が１×１０^−９Ａ以下となる範囲の電圧をこの充電用トランジスタのゲートに印加する定電圧印加手段を接続する。 （もっと読む）

【課題】 ブートストラップ機能を有する電子回路に関し、出力電圧の降下を防止して、論理否定型電子回路の誤作動を阻止し、また、長い作動時間を確保する。
【解決手段】 負荷トランジスタ、駆動トランジスタ部、充電用トランジスタ並びにブートストラップ容量を具備し、入力電圧の位相を出力部から反転せしめて出力する論理否定型電子回路について、入力される電圧の位相を反転させて出力するインバータ回路をさらに設け、このインバータ回路の入力節点を前記出力部に、出力節点を前記充電用トランジスタのゲートにそれぞれ接続する。 （もっと読む）

【課題】電源電圧を高くしてもトランジスタのゲート耐圧を上げる必要がなく、低電源電圧から高電源電圧まで広範囲に使用できるレベルシフト回路を提供する。
【解決手段】レベルシフトトランジスタ１０５は、入力トランジスタ１０１と負荷トランジスタ１０３との間に、レベルシフトトランジスタ１０６は、入力トランジスタ１０２と負荷トランジスタ１０４との間にそれぞれ接続される。レベルシフトトランジスタ１０５，１０６の各ゲートＧは共通接続され、その共通接続点にはレベルシフト電圧生成回路１２０で生成されたレベルシフト電圧Ｖｓｃが電圧源Ｖ１の大きさに応動して印加される。負荷トランジスタ１０３，１０４のソース−ゲート間に印加される電圧Ｖ_ＳＧは、レベルシフト電圧Ｖｓｃによって、電圧源Ｖ1が増減してもほぼ一定になるように設定される。これにより、負荷トランジスタ１０３，１０４を低耐圧のトランジスタで構成することができる。 （もっと読む）

【課題】複数の基準電位を要する半導体装置、及び半導体装置の駆動において、より消費電力を軽減する。
【解決手段】電源線に直列に接続された複数の抵抗素子により、電源線に供給された電位を抵抗分割し、電源線と電気的に接続するスイッチトランジスタを介して所望の分割された電位を出力する電位分割回路を有する半導体装置であり、スイッチトランジスタのドレイン端子は出力側の回路に設けられたトランジスタのゲート端子（又は容量素子の一方の端子）と電気的に接続しノードを構成する。 （もっと読む）

【課題】
低い電源電圧でも動作可能な論理回路を提供する。
【解決手段】
論理回路は，電源電圧側に接続された第１導電型の第１のMOSFETと，基準電圧側に接続されゲートに入力信号が供給される第１導電型の第２のMOSFETと，第１，第２のMOSFETの電流端子の接続ノードに接続された出力端子と，第１のMOSFETのゲートとソース間に設けられたカップリングキャパシタと，第１のMOSFETのゲートと電源電圧との間に設けられた抵抗とを有する。 （もっと読む）

【課題】出力変動が少なく動作の安定化に有利な半導体集積回路装置を提供する。
【解決手段】実施形態によれば、半導体集積回路装置は、電流経路が第１，第２電源電圧の間に直列接続される第１，第２トランジスタ（Ｍ１、Ｎ１）を有するインバータを備える出力回路３１と、一端が前記第１電源電圧に接続され、他端が前記第１トランジスタの制御端子に接続される第１ダイオード回路Ｄ１と、入力クロックが第１レベルの際に、前記第１トランジスタの制御端子の電荷を前記第２電源電圧に放出する電流経路を形成する調整回路３３とを具備する。 （もっと読む）

【課題】 簡単な回路構成にて、３．３Ｖのハイレベルと０Ｖローレベルとを有する第１制御信号を、５Ｖのハイレベルと０Ｖのローレベルとを有する第２制御信号に変換して出力する。
【解決手段】 レベルシフト回路１は、抵抗Ｒ１と、ダイオードＤ１と、コンデンサＣ１、Ｃ２と、トランジスタＱ１〜Ｑ４とを備える。レベルシフト回路１は、マイコンからの第１制御信号がローレベルのときにコンデンサＣ１、Ｃ２を、＋３．３Ｖ電源電圧によって別個に充電させ、かつ、ローレベルの第２制御信号を出力する。レベルシフト回路１は、第１制御信号がハイレベルのときにコンデンサＣ１、Ｃ２の充電電圧を加算した値のハイレベルの第２制御信号を出力する。 （もっと読む）

【課題】しきい値が従来例では動作しないような値でも動作させることが可能な半導体装置である。
【解決手段】第１乃至第３のＮ型トランジスタと、第１乃至第３のＰ型トランジスタと、アナログスイッチと、容量手段とを有し、容量手段の一方は、アナログスイッチ、第３のＮ型トランジスタのソース又はドレインの他方、及び第３のＰ型トランジスタのソース又はドレインの他方と電気的に接続され、容量手段の容量は、第１のＰ型トランジスタ及び第１のＮ型トランジスタで発生する容量より大きく、アナログスイッチには、第１のラッチ信号、第２のラッチ信号、及びデータ信号が入力され、第１のラッチ信号は、第２のＰ型トランジスタのゲート、及び第３のＮ型トランジスタのゲートに入力され、第２のラッチ信号は、第２のＮ型トランジスタのゲート、及び第３のＰ型トランジスタのゲートに入力される半導体装置である。 （もっと読む）

【課題】従来技術によるスイッチ回路装置では、ドライバ回路がアンテナ端子とポートとの間に振幅の大きい高周波信号を入力した際に、ドライバ回路内部でリーク電流が発生し、スイッチ回路装置の消費電力が増大する、という問題がある。
【解決手段】ドライバ回路の出力部に、リーク電流抑制回路部を設ける。本発明のスイッチ回路装置によれば、リーク電流抑制回路部が高周波信号の侵入を抑制するので、ドライバ回路は出力状態を保持することが出来て、リーク電流の問題が解決される。 （もっと読む）

【課題】センサーデバイスからの検出信号の精度の高いＡ／Ｄ変換を実現できる集積回路装置及び電子機器等の提供。
【解決手段】集積回路装置は、電源電圧ＶＤＤＡを生成する電源回路６０と、電源回路６０から電源電圧ＶＤＤＡが供給され、供給された電源電圧ＶＤＤＡに基づいて動作し、電源電圧ＶＤＤＡにより規定されるＡ／Ｄ変換範囲で、センサーデバイス３０からの検出信号に対応する信号についてのＡ／Ｄ変換を行うＡ／Ｄ変換器ＡＤＣと、電源回路６０から電源電圧ＶＤＤＡが供給され、供給された電源電圧ＶＤＤＡをセンサーデバイス３０に供給する電源端子ＰＶＤＡを含む。 （もっと読む）

【課題】 間欠動作する論理回路の動作停止時（待機時）のリーク電流を低減するとともに、さらに論理回路の動作時の駆動電流を十分に供給可能とする。
【解決手段】 論理回路と電源の間に接続のパワースイッチを論理回路の間欠動作に合わせて制御する構成において、２つのパワースイッチは論理回路と正の電源電位との間にｎＭＯＳトランジスタを接続し、論理回路と接地電位との間にｐＭＯＳトランジスタを接続した構成とし、論理回路の動作停止時にｐＭＯＳトランジスタのゲート端子を正の電源電位に接続して非導通とし、論理回路の動作時にｐＭＯＳトランジスタのゲート電位を接地電位に接続して導通させるスイッチを備え、論理回路の動作停止時にｎＭＯＳトランジスタのゲート端子を接地電位に設定して非導通とし、論理回路の動作時にｎＭＯＳトランジスタのゲート端子を正の電源電位以上の電位に設定して導通させる電圧変換器を備える。 （もっと読む）

【課題】回路面積を大きくすることなく入力信号に対する応答速度が速いレベルシフタ回路および表示ドライバ回路を提供することである。
【解決手段】本発明にかかるレベルシフタ回路１は、第１の電圧変換回路１１、第２の電圧変換回路１２を備える。第１の電圧変換回路１１は、電源電位ＧＮＤと電源電位ＶＤＤＬとの間の振幅を有する入力信号ＩＮが入力されると共に、電源電位ＶＤＤＬよりも高い電源電位ＶＤＤＨが供給される。また、電源電位ＶＤＤＨの電源線４１から供給される電流を制限する電流制限回路３４を備え、入力信号ＩＮよりも大きな振幅を有する電圧信号を入力信号ＩＮに応じて出力する。第２の電圧変換回路１２は、電源電位ＶＤＤＨが供給されると共に、第１の電圧変換回路１１から出力された電圧信号に応じて電源電位ＧＮＤと電源電位ＶＤＤＨとの間の振幅を有する出力信号を出力する。 （もっと読む）

【課題】一導電型のＴＦＴのみを用いて回路を構成することにより工程削減が可能であり、かつ出力信号の電圧振幅が正常に得られる表示装置の駆動回路を提供する。
【解決手段】出力ノードに接続されているＴＦＴ２０３のゲート−ソース間に容量２０５を設け、ＴＦＴ２０１、２０２からなる回路は、ノードαを浮遊状態とする機能を有する。ノードαが浮遊状態のとき、容量２０５によるＴＦＴ２０３のゲート−ソース間の容量結合を利用してノードαの電位をＶＤＤよりも高い電位とし、これによって、ＴＦＴのしきい値に起因する振幅減衰が生ずることなく、正常にＶＤＤ−ＧＮＤ間の振幅を持った出力信号を得ることが出来る。 （もっと読む）

【課題】スイッチ素子の製造バラツキを排除し、より均一で確実な溶断が行える半導体装置のトリミング方法、及びトリミング制御回路を提供すること。
【解決手段】電位が異なる第１電源（電源端子ｃ）と第２電源（接地端子ｄ）との間にて直列接続された第１スイッチ素子Ｓ１〜Ｓ３およびフューズＦ１〜Ｆ３を内蔵した半導体装置１０１における第１スイッチ素子Ｓ１〜Ｓ３をオン制御することでフューズＦ１〜Ｆ３に電圧を印加してフューズＦ１〜Ｆ３を溶断する半導体装置１０１のトリミング方法であって、第１スイッチ素子Ｓ１〜Ｓ３をターンオン制御することにより、第１電源（電源端子ｃ）からフューズＦ１〜Ｆ３を溶断させない第１電圧値を所定時間印加するステップと、第１電圧値の印加が完了した後、第１電源（電源端子ｃ）からフューズＦ１〜Ｆ３を溶断させる第２電圧値を印加するように切り替えるステップと、を含む。 （もっと読む）

【課題】追加の大きなハードウェア要件なしに、ブースト電圧レベルを提供できるようにする。
【解決手段】第１の電圧レベルから第２の電圧レベルに、次に追加のブーストされた第２の電圧レベルに出力信号をシフトするための電圧レベルシフタが開示される。電圧レベルシフタは、入力信号を受信するための入力、出力信号を出力するための出力、前記第１の電圧レベルを供給する第１の電圧源に接続するための第１のパワーサプライ入力、前記第２の電圧レベルを供給する第２の電圧源に接続するための第２のパワーサプライ入力、前記ブーストされた第２の電圧レベルを供給する第３の電圧源に接続するための第３のパワーサプライ入力を含み、前記電圧レベルシフタは、前記出力から前記第１のパワーサプライ入力を隔離するため、及び前記出力に前記第２のパワーサプライ入力を接続するために前記入力信号の所定の変化に応える。 （もっと読む）

【課題】高電圧出力トランジスタまたは回路のゲートを駆動するのに必要な電圧に達することができる。
【解決手段】電圧レベル変換回路は、デジタル論理回路と、第１および第２接続部を有するキャパシタであって、第１および第２接続部のうちの一方がデジタル論理信号へ電気的に結合された、少なくとも１つの高電圧キャパシタと、インバータ対であって、インバータ対のうちの少なくとも１つのインバータの出力が、少なくとも１つの高電圧キャパシタの他方の接続部へ電気的に結合された、たすき掛け結合型インバータ対とを備える。高電圧駆動回路は、２つの低電圧入力信号と、２つの信号であって、第１信号が高位側駆動信号であり、第２信号が低位側駆動信号である、２つの高電圧出力信号と、２つのレベル変換部であって、第１レベル変換部が高位側駆動信号に対応し、第２レベル変換部が低位側駆動信号に対応する。 （もっと読む）

【課題】スルーレートが高いバッファ回路を提供する。
【解決手段】単極性の複数のトランジスタと、容量素子と、を有し、該バッファ回路の利得が、前記複数のトランジスタのすべての利得により決定される構成としたバッファ回路を提供する。駆動能力が高く、且つ高周波における利得が高いバッファ回路を得ることができる。このようなバッファ回路はスルーレートも高いものとなる。該バッファ回路を構成する単極性の複数のトランジスタはＰチャネル型トランジスタであってもよいし、Ｎチャネル型トランジスタであってもよい。 （もっと読む）

【課題】ＤＣオフセットを低減し、正確な出力アナログ電圧値を得る信号駆動回路を提供する。
【解決手段】信号駆動回路は、デジタルデータに基づいて第一アナログ電圧を発生するデジタル／アナログコンバータ（ＤＡＣ）と、第一アナログ電圧に基づいてアナログバッファによって第二アナログ電圧をロードに選択的に出力、またはアナログバッファを通過することなしに第一アナログ電圧をロードに選択的に出力する出力回路とを含む。 （もっと読む）

【課題】半導体素子の劣化を抑制可能な半導体装置を提供する。
【解決手段】半導体装置４０は、正極４１及び負極４２と、正極４１と負極４２の間に配置される出力電極４３と、正極４１と出力電極４３を接続する正側スイッチング素子５１と、正極４１と出力電極４３を接続し、正側スイッチング素子５１とは電流を逆方向に流す正側ダイオード５２と、負極４２と出力電極４３を接続する負側スイッチング素子６１と、負極４２と出力電極４３を接続し、負側スイッチング素子６１とは電流を逆方向に流す負側ダイオード６２と、を備える。正極４１及び負極４２の電極厚さは、出力電極４３の電極厚さよりも薄く設定される。 （もっと読む）

【課題】回路構成が簡易、小型でウェル・バイアス電圧の立ち上がり時間が短く、安定した負昇圧クロックを供給することが可能なクロック負昇圧回路を提供する。
【解決手段】クロック負昇圧回路部３０１、クロック負昇圧回路部３０２、クロック負昇圧回路部３０１、クロック負昇圧回路部３０２のウェル層上に設けられたＮＭＯＳトランジスタ１０７に電圧を供給するキャパシタ４０３、ＮＭＯＳトランジスタ１０４を備え、クロック負昇圧回路部３０１が備えるＮＭＯＳトランジスタ１０４とキャパシタ４０３とを接続する電圧ライン３０３、クロック負昇圧回路部３０２が備える２つのＮＭＯＳトランジスタ１０４の出力を接続する電圧ライン３０３によってクロック負昇圧回路を提供する。 （もっと読む）