【課題】ＣＲ発振回路を構成するコンデンサの充放電切換りタイミングと、論理回路を構成するＣＭＯＳインバータに貫通電流が流れるタイミングとをずらすことで、周波数が安定した発振信号を発生する集積回路を提供する。
【解決手段】複数のＣＭＯＳ素子によって構成された論理回路と、論理回路に、容量素子と抵抗素子の時定数に依存する周波数の発振信号を出力するＣＲ発振回路と、論理回路に入力される発振信号を遅延する遅延回路と、を備え、ＣＲ発振回路と電源とを接続する電源配線が、論理回路と電源とを接続する電源配線と接続されている。 （もっと読む）

【課題】ＭＯＳ容量を用いて構成される発振回路において、低電圧動作の場合であっても、電圧変動に対する容量値の変動幅を小さくすることができる発振回路を提供する。
【解決手段】発振回路の負荷容量は、少なくとも１つのＰＭＯＳと、少なくとも１つのＮＭＯＳとを含むＭＯＳ容量を用いて構成されている。ＰＭＯＳおよびＮＭＯＳのゲートは発振回路の発振ノードに接続されている。ＰＭＯＳのソース、ドレインおよび基板は電源に接続され、ＮＭＯＳのソース、ドレインおよび基板はグランドに接続されている。 （もっと読む）

【課題】周波数の安定性およびジッタの要件を満たしつつ、ＣＭＯＳ技術における既存の最適化プロセスの手順に依拠した集積化の解決手法を利用した、温度に対して非依存型のＬＣ型発振器を提供する。
【解決手段】実質的に温度に非依存のＬＣ型発振器は、温度ヌル位相に実質的に等しい位相でタンク発振を生成するＬＣ発振器タンク１０を用いて達成される。該温度ヌル位相は、ＬＣ型発振器の出力発振の周波数の温度変化に伴う変動が最小化されるときの、ＬＣ発振器タンク１０の位相である。該ＬＣ型発振器はさらに、該ＬＣ発振器タンク１０に接続されて、該温度ヌル位相に実質的に等しい位相で該ＬＣ発振器タンク１０を発振させる周波数安定化回路を含む。 （もっと読む）

【課題】差動構成のゲートとドレインとのクロスカップリングのための配線の寄生抵抗を低減する。
【解決手段】第１のアクティブ領域から突出した第１の突出部を夫々有する複数の第１のゲートと、第１のアクティブ領域に隣接した第２のアクティブ領域から、第１の突出部の突出方向とは反対の方向に突出した第２の突出部を夫々有する複数の第２のゲートと、複数の第１のゲートの第１の突出部上及び第２のアクティブ領域の全てのドレイン上に形成されて複数の第１のゲートと第２のアクティブ領域の全てのドレインとを接続する第２の共通配線と、複数の第２のゲートの第２の突出部上及び第１のアクティブ領域の全てのドレイン上に形成されて複数の第２のゲートと第１のアクティブ領域の全てのドレインとを接続する第３の共通配線とを具備したことを特徴とする。 （もっと読む）

【課題】特にＬＣ発振回路において、インダクタをトランス構造とし、１次側の発振による交流信号を２次側より効率的に取り出し、整流した後に、発振回路の電源に帰還させ、省電力化及び電源を供給しない発振継続を可能とする発振回路を提供する。
【解決手段】所定の飽和時の共振条件を満たし、逆流防止回路を通して直流電源に接続され、第一のインダクタＬ１とトランス構造を構成する第二のインダクタＬ２と、第一のインダクタＬ１と直列に接続された第一のコンデンサＣ１と、第二のインダクタＬ２と直列に接続された第二のコンデンサＣ２と、を備え、第二のインダクタＬ２から出力された交流電流を整流し発振回路の電源に帰還させ省電力化及び発振継続を可能とする発振増幅器を提供する。これにより、ＬＣ発振回路において、電源を切断した後の発振回路の発振継続、あるいは発振回路の低消費電力化、あるいは外部への電力供給が可能となる。 （もっと読む）

【課題】温度信号の製造バラツキが小さく、高精度の温度信号を生成可能な電子回路を提供すること。
【解決手段】本発明は、ピンチオフ状態にせしめられる第１ＦＥＴ（ＦＥＴ１）と、第１ＦＥＴのソース端子Ｓ１に接続されてなる温度信号Ｖｔｅｍｐを出力する温度信号出力端子と、を具備する電子回路である。本発明によれば、ピンチオフ状態のＦＥＴのソース端子から出力される温度信号を用いることにより。製造ばらつきの小さい温度信号を得ることができる。
である。 （もっと読む）

【課題】回路や制御を複雑にすることなく、電圧制御発振回路の発振周波数レンジを広く保持しつつ出力クロックのジッターを低減可能なＰＬＬ回路を提供すること。
【解決手段】前段のＬＰＦ３から入力される制御電圧信号ＶＣＴＲＬの電位に応じた周波数を有する出力クロックを、制御端子に入力される制御電圧に応じて遅延時間が変化する遅延回路のＭ個を環状に接続したリングオシレータを用いて発生するＶＣＯ回路４ａを備えるＰＬＬ回路において、ＶＣＯ回路４ａは、制御電圧信号ＶＣＴＲＬから低周波帯域の制御電圧信号ＶＣＴＲＬを抽出する低域通過フィルタを備え、前記リングオシレータは、前記Ｍ個の遅延回路のうち、ｍ個（ｍ＜Ｍ）の各遅延回路の制御端子に制御電圧信号ＶＣＴＲＬが入力され、（Ｍ−ｍ）個の各遅延回路の制御端子に制御電圧信号ＶＣＴＲＬ２が入力される。 （もっと読む）

【課題】フリッカノイズの影響を考慮し消費電力も考慮して、位相ノイズを低減した発振器を設計する。
【解決手段】発振周波数をｆｏ、規格化周波数をｆｎ、オフセット周波数をΔｆ、位相ノイズ特性の傾きをＮとするとき、オフセット周波数Δｆでの目標となる位相ノイズＬ{Δｆ}と消費電力Ｐｄとから、(a)式により、目標となる第１の性能指数ＦＯＭconを求めておき、シミュレーション、計算、又は実際の測定で求めた位相ノイズＬ{Δｆ}と消費電力Ｐｄとから、(b)式により第２の性能指数ＦＯＭgenを求め、ＦＯＭcom≦ＦＯＭgenとなるように発振器を設計する。
（もっと読む）

【課題】内蔵するＩＣチップの内容を外部から設定し、書き換えることで回路定数や回路方式あるいは分周数を実装機器の仕様に合せて切り換え可能とした融通性の高い発振器を提供する。
【解決手段】内蔵するＩＣチップ３に発振回路と共に複数の回路定数や回路方式の回路、あるいは複数の分周数の分周回路を備えると共に、該ＩＣチップに不揮発メモリの領域、あるいは分周回路領域を設け、発振器の回路定数や回路方式を当該不揮発メモリに外部から書き込んだデータで切り換える構成とした。 （もっと読む）

【課題】ＶＣＯ利得の変動を抑圧した簡易な構成のＶＣＯの提供。
【解決手段】二つの周波数可変手段を具備することでマルチバンド動作を行なう電圧制御発振器（ＶＣＯ）において、可変容量素子１１ｉａと１２ｉａ及び１１ｉｂと１２ｉｂ（ｉ＝１、２、３）をそれぞれ互いに極性が逆になる向きに並列接続可能とし、可変容量素子対を形成する。一般に、可変容量素子１１ｉａと１２ｉａ、１１ｉｂと１２ｉｂ（ｉ＝１、２、３）の容量値は異なる値に設定される。これらの可変容量素子対は、ループコントロール端子３に印加されるコントロール電圧ＶＣＮＴにより制御されると同時に、帯域設定信号ＶＳＷ１、ＶＳＷ２、ＶＳＷ３によってオンオフされるスイッチ素子であるトランジスタ１０１ａ、１０２ａ、１０３ａ、１０１ｂ、１０２ｂ、１０３ｂの切替により、ＶＣＯ本体に電気的に分離・接続される。 （もっと読む）

【課題】 この発明は、負性抵抗を示す帯域が広くして、使用できる発振周波数を多くすることを目的とするものである。
【解決手段】 この発明の発振回路装置は、相互接続された一対のトランジスタ１、２と抵抗・容量の回路網で構成された発振部１００と、発振部１００に接続されるループ状の伝送線路で構成された共振部２００と、を備え、前記抵抗・容量の回路網の抵抗値及び容量値を前記発振部が第１の周波数帯で負性抵抗となり、その第１の周波数帯より高い周波数帯においてフラットな負性抵抗を示すように設定したことを特徴とする。 （もっと読む）

【課題】発振周波数を線形に近くかつきめ細やかに制御可能なデジタル制御発振器を提供する。
【解決手段】正相発振信号を出力する正端子２１３と、逆相発振信号を出力する負端子２１４と、センタータップ２１０とを有し、正端子とセンタータップとの間の任意の位置に第１の接点２１１を備え、負端子とセンタータップとの間の第１の接点に対応する位置に第２の接点２１２を備える差動インダクタ２００と、正端子と負端子との間に接続され、第１のデジタル制御コードによってキャパシタンスを２値に変化させる第１の可変キャパシタを複数含む第１の可変キャパシタバンク２２０と、第１の接点と第２の接点との間に接続され、第２のデジタル制御コードによってキャパシタンスを２値に変化させる第２の可変キャパシタを複数含む第２の可変キャパシタバンク２４０と、正端子と負端子との間に接続される負性抵抗２３０とを具備する （もっと読む）

デジタル制御発振器（ＤＣＯ）を較正するための技法を開示する。本開示の一態様では、ＤＣＯを動作させるための制御コードの初期セットを判断する。初期セットから生成された出力周波数レンジを識別する。周波数レンジにおけるギャップまたはオーバーラップインスタンスを識別する。オーバーラップの場合、修正されたセットを確立するためにオーバーラップインスタンスに対応する制御コードを初期セットから除去する。ギャップの場合、ギャップを充填する周波数値を生成するために、制御コードを初期セットに追加する。同じことを実行するための装置も開示する。
（もっと読む）

【課題】 出力レベルを低下させることなく、電源雑音の影響を受けないようにして位相雑音の劣化を防止できる低雑音電圧制御発振回路を提供する。
【解決手段】 バッファ段１の増幅用トランジスタＴr2と発振段２の発振用トランジスタＴr1とをカスケード接続し、Ｔr2のコレクタには、コイルＬ1を介して電源電圧Ｖccが印加されると共に、出力端子Ｆoutが導き出され、Ｔr2のベースには、抵抗Ｒ1と抵抗Ｒ2で電源電圧を分圧した電圧が印加されると共に、コンデンサＣ1の一端が接続され、他端が接地され、Ｔr1のコレクタには、Ｔr2のエミッタが接続され、Ｔr1のベースには、共振回路２ａからの出力信号が入力されると共に、抵抗Ｒ3と抵抗Ｒ4でＴr2のエミッタの電圧を分圧した電圧が印加され、Ｔr1のエミッタには、抵抗Ｒ5とコイルＬ2を介して接地される。 （もっと読む）

【課題】消費電力の増大と発振周波数調整に要する時間の増大とを低減しつつ、従来よりも発振周波数の調整精度を向上させることが容易な発振回路、及びこれを用いた無線受信回路、スイッチ装置を提供する。
【解決手段】パルス信号ＰＷＭ１を出力すると共にパルス幅の設定を受け付けるパルス生成部ＰＷＭＧ１と、パルス信号ＰＷＭ１を平滑して得られた直流電圧Ｖｄｃ１を出力するローパスフィルタＬＰＦ１と、Ｖｄｃ１を接続点Ｐ１に印加する配線２５と、パルス信号ＰＷＭ２を出力すると共にパルス幅の設定を受け付けるパルス生成部ＰＷＭＧ２と、ＰＷＭ２を平滑して得られた電圧ＶＬＰ２を出力するローパスフィルタＬＰＦ２と、ＶＬＰ２を所定の比率に変換して直流電圧Ｖｄｃ２として接続点Ｐ２に印加する電圧変換部ＣＮＶ２と、接続点Ｐ１，Ｐ２間の電圧に応じた周波数の発振信号を生成する並列共振回路２３を備えた。 （もっと読む）

【課題】低消費電力および低コストへの要求に応える通信装置を提供する。
【解決手段】任意の周波数の搬送波を生成する搬送波発振器であって、周期信号を生成するエネルギー貯蔵タンク２１−１とエネルギー貯蔵タンク２１−１に合体され前記周期信号の振幅を増幅するように構成された増幅器２１−２とを有し、第１のインピーダンスを示す発振器２１と、前記第１のインピーダンスより小さい第２のインピーダンスを示すアンテナ２３と、前記発振器２１と前記アンテナ２３の間に接続され、第３のインピーダンスを提供するように構成されて、前記発振器から前記アンテナに向けて見た場合の前記第２及び第３のインピーダンスの合成インピーダンスが、任意の周波数で前記搬送波を生成するよう前記発振器２１を促進するのに充分な大きさとなるようにしたネットワーク２２とを備える。 （もっと読む）

【課題】十分な発振余裕を維持しながら、位相雑音を低減した発振出力を得る。
【解決手段】発振周波数を決定する共振回路（１２，Ｌ１，Ｃｖ）と、前記共振回路に接続されて前記発振周波数の発振出力を出力する発振部を構成する第１のＭＯＳトランジスタＭ１，Ｍ２と、前記第１のＭＯＳトランジスタに並列に接続される第２のＭＯＳトランジスタＭ３，Ｍ４と、前記発振周波数に応じて前記第２のＭＯＳトランジスタをオン，オフさせて前記第１及び第２のＭＯＳトランジスタによる等価的なゲート幅を増減可能とする制御部ＳＷ１とを具備したことを特徴とする。 （もっと読む）

【課題】Ｃ結型の可変容量回路と直結型の可変容量回路とを上手く混在させて構成し、発振周波数の線形性及び可変範囲のバランスがとれた電圧制御発振器を提供する。
【解決手段】本発明の電圧制御発振器は、並列接続されたインダクタ回路１１０、Ｃ結型可変容量回路１２０及び１４０、直結型可変容量回路１３０、及び負性抵抗回路１６０と、基準電位Ｖｒｅｆ１及びＶｒｅｆ２を生成する基準電位発生部１８０とを備える。各可変容量回路１２０、１３０、及び１４０の可変容量素子１２１、１２２、１３１、１３２、１４１、及び１４２のバックゲート端子には、発振周波数をフィードバック制御するための制御電位Ｖｔが印加される。Ｃ結型可変容量回路１２０及び１４０の可変容量素子１２１、１２２、１４１及び１４２のゲート端子には、基準電位Ｖｒｅｆ１及びＶｒｅｆ２がそれぞれ印加される。 （もっと読む）

技法は、電圧制御発振器（ＶＣＯ）で使用されるキャパシタバンクに関連するキャパシタンスをトリミングするために開示される。実施例では、キャパシタンスはそれぞれ複数の構成要素のキャパシタンスへサブ分割される。実施例では、キャパシタンスはそれぞれ複数の構成要素のキャパシタンスへサブ分割される。構成要素のキャパシタンスは、キャパシタバンクのステップのサイズをトリミングするために選択的にイネーブルされ、またはディスイネーブルされ得る。さらなる技法は、キャパシタバンクについてステップのサイズの誤差を最小化するためにトリミング可能なキャパシタンスをキャリブレートするために開示される。
（もっと読む）

【課題】誘電体チップ等の付加や、スタブ長の長いオープンスタブを用いることなく、インピーダンス変換の特性調整を可逆的に且つ微調整可能なようにしたインピーダンス変換回路及びそれを備えた高周波回路を構成する。
【解決手段】スタブＳＴ２の長さを固定したままスタブＳＴ１の長さを短くすると、インピーダンスＺｂはアドミッタンスチャート上を矢印Ａ１で代表する方向に移動する。また、スタブＳＴ１の長さを固定したままスタブＳＴ２の長さを短くすると、インピーダンスＺｂはアドミッタンスチャート上の等コンダクタンス円上を矢印Ａ２で代表して示すように移動する。したがって図中スミスチャートの中心とショート点とを直径とする円内では、インピーダンス軌跡は、スタブＳＴ１，ＳＴ２のトリミングによってインピーダンスは互いに可逆的に調整できることになる。 （もっと読む）