デジタル制御発振器のためのダイナミック較正技法
デジタル制御発振器（ＤＣＯ）を較正するための技法を開示する。本開示の一態様では、ＤＣＯを動作させるための制御コードの初期セットを判断する。初期セットから生成された出力周波数レンジを識別する。周波数レンジにおけるギャップまたはオーバーラップインスタンスを識別する。オーバーラップの場合、修正されたセットを確立するためにオーバーラップインスタンスに対応する制御コードを初期セットから除去する。ギャップの場合、ギャップを充填する周波数値を生成するために、制御コードを初期セットに追加する。同じことを実行するための装置も開示する。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、一般に電子回路の分野に関し、より詳細には、限定はしないが、デジタル制御発振器に関する。
【背景技術】
【０００２】
数値的に制御される発振器とも呼ばれることがあるデジタル制御発振器（ＤＣＯ）は、固定基準クロックからの一連の周波数を合成するための電子回路である。特定の時間にＤＣＯによって発生される出力周波数はデジタル入力または制御コードの値の関数である。ＤＣＯは、様々な電子回路ベースの適用例のための波形を発生するための周波数シンセサイザとして使用できる。ＤＣＯは、たとえば、ワイヤレス通信、高解像度イメージング、高速ネットワーキング、ディスプレイ技術、デジタル信号処理、および他の回路集約的分野のホストの領域においてますます採用されている。
【０００３】
携帯電話およびポータブルコンピュータを含む従来のワイヤレス通信デバイスに関連する適用例の場合、クロックおよびデータの復元、搬送波合成、信号符号化／復号および変調／復調、プログラマブル波形生成などの機能を実装するために、ＤＣＯが生成する波形を使用することができる。ワイヤレス通信に関連する多くの最近の適用例では、デジタル位相ロックループ（ＤＰＬＬ）内に実装されたＤＣＯが広く使用されるようになった。そのデジタル的な性質により、ＤＣＯは、出力周波数と、高分解能と、広い周波数スペクトルにわたる動作との間の高速切替えを提供することができる。ＤＣＯはまた、アナログ回路構成要素の数を減らし、発振器制御電圧などのような雑音感受性パラメータを低減するかまたはなくすことによって、従来の回路技法よりも優れた雑音除去を提供することができる。
【０００４】
より粒度の細かい出力周波数間の高速切替えのためのより小さいＤＣＯに対する需要が拡大し続けると、ＤＣＯを構成する様々な回路要素の寄生回路値およびインピーダンス不整合に関連する問題も拡大する。実際の実装形態では、線形入力コードは、ＤＣＯからの非線形出力周波数、特に、出力周波数対入力制御コードのプロットにおけるギャップまたはオーバーラップインスタンスを生じる傾向がある。
【０００５】
ＤＣＯにおける非線形性のこれらのインスタンスを効果的に識別し、補正する必要が当技術分野において存続する。
【発明の概要】
【０００６】
デジタル制御発振器（ＤＣＯ）を較正するための技法を開示する。ＤＣＯを動作させるための制御コードの初期セットを判断することができる。初期セットから生成された出力周波数レンジを識別することができる。該周波数レンジにおけるギャップまたはオーバーラップインスタンスを識別することができる。オーバーラップの場合、修正されたセットを確立するために、オーバーラップインスタンスに対応する制御コードを初期セットから除去することができる。ギャップの場合、該ギャップを充填する周波数値を生成するために、制御コードを初期セットに追加することができる。
【０００７】
本開示の一態様では、デジタル制御発振器（ＤＣＯ）を較正する方法は、ＤＣＯを動作させるための制御コードの初期セットを決定することと、初期セットから生成された出力周波数レンジを識別することと、周波数レンジにおける少なくとも１つのオーバーラップインスタンスを識別することと、修正されたセットを確立するために少なくとも１つのオーバーラップインスタンスに対応する制御コードを初期セットから除去することとを含む。
【０００８】
本開示の別の態様では、デジタル制御発振器（ＤＣＯ）を較正する方法は、ＤＣＯを動作させるための制御コードの初期セットを判断することと、初期セットから生成された出力周波数レンジを識別することと、該周波数レンジにおける少なくとも１つのギャップを識別することと、該少なくとも１つのギャップを実質的に充填する出力周波数値に対応する制御コードを初期セットに追加することとを含む。
【０００９】
本開示のさらに別の態様では、ワイヤレス通信デバイスは、デジタル制御発振器（ＤＣＯ）と、ＤＣＯを動作させるための制御コードの初期セットを決定することと、初期セットから生成された出力周波数レンジを識別することと、該周波数レンジにおける少なくとも１つのオーバーラップインスタンスを識別することと、修正されたセットを確立するために少なくとも１つのオーバーラップインスタンスに対応する制御コードを初期セットから除去することとを行うように構成された処理システムとを含む。
【００１０】
本開示のさらに別の態様では、ワイヤレス通信デバイスは、デジタル制御発振器（ＤＣＯ）と、ＤＣＯを動作させるための制御コードの初期セットを決定することと、初期セットから生成された出力周波数レンジを識別することと、該周波数レンジにおける少なくとも１つのギャップを識別することと、該少なくとも１つのギャップを実質的に充填する出力周波数値に対応する制御コードを初期セットに追加することとを行うように構成された処理システムとを含む。
【００１１】
本開示のさらなる態様では、装置は、デジタル制御発振器（ＤＣＯ）と、ＤＣＯを動作させるための制御コードの初期セットを決定するための手段と、対応する出力周波数レンジを識別するための手段と、該周波数レンジにおける少なくとも１つのオーバーラップインスタンスを識別するための手段と、修正されたセットを確立するために該少なくとも１つのオーバーラップインスタンスに対応する制御コードを初期セットから除去するための手段とを含む。
【００１２】
本開示のまたさらなる態様では、装置は、デジタル制御発振器（ＤＣＯ）と、ＤＣＯを動作させるための制御コードの初期セットを決定するための手段と、初期セットから生成された出力周波数レンジを識別するための手段と、該周波数レンジにおける少なくとも１つのギャップを識別するための手段と、該少なくとも１つのギャップを実質的に充填する出力周波数値に対応する制御コードを初期セットに追加するための手段とを含む。
【００１３】
本開示の別の態様では、デジタル制御発振器（ＤＣＯ）を較正する方法を実行するための機械によって実行可能な命令を含む機械可読媒体を含むコンピュータプログラム製品は、ＤＣＯを動作させるための制御コードの初期セットを決定することと、初期セットから生成された出力周波数レンジを識別することと、該周波数レンジにおける少なくとも１つのオーバーラップインスタンスを識別することと、修正されたセットを確立するために該少なくとも１つのオーバーラップインスタンスに対応する制御コードを初期セットから除去することを含む。
【００１４】
本開示のさらなる態様では、デジタル制御発振器（ＤＣＯ）を較正する方法を実行するための機械によって実行可能な命令を含む機械可読媒体を含むコンピュータプログラム製品は、ＤＣＯを動作させるための制御コードの初期セットを決定することと、初期セットから生成された出力周波数レンジを識別することと、該周波数レンジにおける少なくとも１つのギャップを識別することと、該少なくとも１つのギャップを実質的に充填する出力周波数値に対応する制御コードを初期セットに追加することとを含む。
【００１５】
本発明の様々な態様を例として図示および説明する以下の詳細な説明から、本発明の他の態様が当業者には容易に明らかになることを理解されたい。了解されるように、すべて本開示の範囲を逸脱しなければ、本発明では、他の様々な構成および実装形態が可能であり、そのいくつかの詳細は、様々な他の点で変更形態が可能である。したがって、図面および詳細な説明は、本質的に例示的なものと見なされるべきであり、限定的なものと見なされるべきではない。
【図面の簡単な説明】
【００１６】
【図１Ａ】ワイヤレス受信機を組み込んだワイヤレス通信デバイスのブロック図。
【図１Ｂ】ワイヤレス送信機を組み込んだワイヤレス通信デバイスのブロック図。
【図２Ａ】デジタル制御発振器（ＤＣＯ）のブロック図。
【図２Ｂ】例示的なＤＣＯの回路図。
【図２Ｃ】例示的なチューニングユニットの回路図。
【図２Ｄ】例示的なチューニング要素の回路図。
【図３】理想的な場合のＤＣＯ出力周波数対ＤＣＯ制御コードを示すプロット。
【図４】ギャップを表すＤＣＯ出力周波数対ＤＣＯ制御コードを示すプロット。
【図５】オーバーラップインスタンスを表すＤＣＯ出力周波数対ＤＣＯ制御コードを示すプロット。
【図６】ギャップとオーバーラップインスタンスとを表すＤＣＯ出力周波数対ＤＣＯ制御コードを示すプロット。
【図７】オーバーラップ補正を表すＤＣＯ出力周波数対ＤＣＯ制御コードを示すプロット。
【図８】ギャップ補正を表すＤＣＯ出力周波数対ＤＣＯ制御コードを示すプロット。
【図９Ａ】閉ループＰＬＬを使用してＤＣＯ不連続性を測定するための回路の図。
【図９Ｂ】図９Ａの回路に関する波形を示す一連のプロット。
【図１０Ａ】開ループＤＣＯ周波数を使用してＤＣＯ不連続性を測定するための回路の図。
【図１０Ｂ】図１０Ａの回路に関する波形を示す図。
【図１１】ＤＣＯをチューニングするための構成要素のブロック図。
【図１２】ＤＣＯをチューニングするための方法の流れ図。
【発明を実施するための形態】
【００１７】
添付の図面とともに以下に示す詳細な説明は、本発明の様々な構成を説明するものであり、本発明を実施できる唯一の構成を表すものではない。この詳細な説明は、本発明の完全な理解を与える目的で具体的な詳細を含む。ただし、本発明はこれらの具体的な詳細なしに実施できることが当業者には明らかであろう。いくつかの例では、本発明の概念を不明瞭にしないように、よく知られている構造および構成要素をブロック図の形式で示す。
【００１８】
ＤＣＯは、ワイヤレス信号を送信および受信するワイヤレス通信デバイス内にますます実装されるようになってきた。ＤＣＯを使用して搬送波形を発生する場合、ベースバンド信号で搬送波形を変調し、次いで、変調された搬送波形をワイヤレス信号として他のデバイスに送信する。今度は、受信デバイスはＤＣＯを使用して、搬送波を合成し、復調のためにベースバンド信号を除去する。
【００１９】
図１Ａおよび図１Ｂは、それぞれ、ワイヤレス信号受信およびワイヤレス信号送信に関連するワイヤレス通信デバイス１００Ａおよび１００Ｂのブロック図である。ワイヤレス通信デバイス１００Ａおよび１００Ｂの各々は、それぞれの周波数シンセサイザ１６０Ａおよび１６０Ｂを含んでいる。それぞれの周波数シンセサイザ１６０Ａおよび１６０Ｂは、それぞれのＤＣＯ（図示せず）へのデジタル制御コード入力の関数である特定の周波数の出力波形を発生するためのＤＣＯ１４５Ａおよび１４５Ｂを含む。一態様では、ＤＣＯは、特定の設計に応じて、複数のチューニング要素およびインダクタ容量「タンク」構成を含むことができる。本開示によるＤＣＯの例示的なアーキテクチャについて以下で説明する。
【００２０】
図１Ａのワイヤレス通信デバイス１００Ａはいわゆる「ゼロＩＦ」アーキテクチャを実装することができるが、本開示はこの点について限定されない。ゼロＩＦアーキテクチャでは、ＷＣＤ１００Ａは、入来信号を直接ベースバンド信号に変換し、特に、最初に受信信号を中間周波数（ＩＦ）信号に変換しない。
【００２１】
ワイヤレス通信デバイス１００Ａは、入来するワイヤレス信号を受信するアンテナ１２０Ａを含む。例として、入来するワイヤレス信号は、符号分割多元接続（ＣＤＭＡ）基地局から送信されたＣＤＭＡ変調信号を備えることができる。しかしながら、ＧＳＭ（登録商標）信号または他のタイプのワイヤレス信号もサポートすることができる。図示の例では、アンテナ１２０Ａによって受信されたワイヤレス信号を低雑音増幅器（ＬＮＡ）および１つまたは複数のフィルタに通すことなどによって、その信号をＲＦ受信機１４０Ａによって処理することができる。次いで、ワイヤレス信号は、（「ダウンミキサ」または「デミキサ」と呼ばれることがある）ミキサ１５０Ａによってベースバンドにミックスダウンされる。ミキサ１５０Ａは、発振周波数を発生するためにＤＣＯを実装することができる周波数シンセサイザ１６０Ａによって生成された基準波形を受信することができる。ＤＣＯのアナログ信号に基づく均等物である電圧制御発振器に比較して、ＤＣＯは周波数合成プロセスを改善し、場合によってはシステムにおける雑音を低減し、周波数シンセサイザ１６０Ａおよびデバイス１００Ａの様々な構成要素の簡略化を可能にすることができる。
【００２２】
ミキサ１５０Ａがベースバンド信号を生成し、それをアナログデジタル（Ａ／Ｄ）変換器１７０Ａがフィルタ処理しサンプリングして、信号の対応するデジタルサンプルを生成することができる。デジタル電圧利得増幅器（ＶＧＡ）または別の適切な増幅器のタイプなど、１つまたは複数の増幅器１８０Ａを使用して、自動利得制御ユニット（図示せず）から受信した利得値に従ってデジタル値を増幅することまたは減衰させることによって、デジタルベースバンド信号を適宜にスケーリングすることができる。
【００２３】
増幅器１８０Ａによるスケーリング後、スケーリングされたデジタルベースバンド信号は、復調器を備えることができるモデムユニット１９０Ａに与えられる。ＣＤＭＡベースの適用例の場合、モデム１９０Ａは、異なるソース、たとえば、異なる基地局信号から受信した信号、または複数の伝搬経路を介して同じソースから受信した信号、すなわち、マルチパス信号を分離し追跡する、いわゆる「ＲＡＫＥ」受信機を含むことができる。
【００２４】
たとえば、モデムユニット１９０Ａは、拡散、ウォルシュデカバリングおよび蓄積、パイロット時間追跡および周波数追跡を実行するいくつかの「フィンガ」を含むことができる。モデムユニット１９０Ａの各フィンガは、対応する経路のためのパイロットおよびデータシンボルを出力する。次いで、パイロットおよびデータシンボルに対してシンボル復調および／または他の信号処理を実行することができる。
【００２５】
必要に応じて、ワイヤレス通信デバイス１００Ａはまた、フィルタおよび様々なデジタルまたはアナログ信号処理構成要素など、追加の構成要素（図示せず）を含むことができる。ワイヤレス通信デバイスは、代替または追加として、時分割多元接続（ＴＤＭＡ）、または周波数分割多元接続（ＦＤＭＡ）、またはＣＤＭＡ、あるいはこれらのプロトコルの何らかの組合せを使用して信号を処理することを採用することができる。
【００２６】
もちろん、他の規格または技法の場合、ＲＡＫＥフィンガが使用されないことがあるが、本明細書で説明するＤＣＯはそのような規格または技法に等しく有用である。
【００２７】
図１Ｂは、ワイヤレス送信機を組み込んだワイヤレス通信デバイスのブロック図である。図１Ａおよび図１Ｂ中のデバイスは、同じワイヤレス通信デバイスの一部（たとえば、ワイヤレス送受信器の一部）とすることができ、代替的に、別々のデバイスまたは同じデバイス上の個別モジュールとすることができる。図１Ｂ中のワイヤレス通信デバイス１００Ｂは、送信機能が実行されることを除いて図１Ａのワイヤレス通信デバイスと同様に機能することができる。
【００２８】
モデムユニット１９０Ｂからワイヤレス信号を出力でき、モデムユニット１９０Ｂは、アンテナ１２０Ｂを介した送信用の信号を変調するための変調器を備えることができる。たとえば、ＣＤＭＡシステムでは、モデムユニット１９０ＢにおいてＰＮ符号を用いて信号を変調すること、および／またはウォルシュ符号を用いて信号を拡散すること、または両方を行って、デジタルベースバンド信号を生成することができる。その結果、モデムユニット１９０Ｂから出力されたデジタル信号を、デジタルアナログ変換器（ＤＡＣ）１７０によってアナログ波形に変換して、アナログベースバンド信号を生成することができる。
【００２９】
周波数シンセサイザ１６０Ｂは、搬送波形を（「アップミキサ」と呼ばれることがある）ミキサ１５０Ｂに与える。周波数シンセサイザ１６０ＢはＤＣＯ１４５Ｂを含む。ミキサ１５０Ｂは、アナログベースバンド信号を結合して搬送波信号にし、変調された搬送波信号をスケーリングのために増幅器１８０Ｂに転送する。増幅器１８０Ｂは、回路のタイプおよび適用例に応じて１つまたは複数の電圧利得増幅器（ＶＧＡ）、ドライバ増幅器（ＤＡ）、および電力増幅器（ＰＡ）を含むことができる。異なる増幅器は、同じ集積回路チップ、あるいは複数の異なるチップまたはモジュールに常駐することができる。変調された信号が適切に増幅または減衰されると、ＲＦ送信機１４０Ｂは、アンテナ１２０Ｂを介してワイヤレス通信デバイス１００Ｂから変調されたＲＦ信号を送信することができる。
【００３０】
図１Ａおよび図１Ｂのワイヤレス通信デバイス１００Ａおよび１００Ｂは、本明細書で説明するＤＣＯ較正技法を利用することができる例示的なデバイスにすぎないことを諒解されよう。他のタイプのワイヤレス通信デバイス、あるいはより一般的には、ＤＣＯを使用する任意のワイヤレスまたはワイヤードデバイスを含む、多くの他のタイプのデバイスも本開示の教示から等しく利益を得ることができる。
【００３１】
上記のように、いくつかのワイヤレス規格は、ＴＤＭＡおよびＦＤＭＡ変調の組合せを使用するＧＳＭ（登録商標）システムなど、２つ以上の通信技法を利用する。ＧＳＭ（登録商標）は、Ｇｌｏｂａｌ Ｓｙｓｔｅｍ ｆｏｒ Ｍｏｂｉｌｅ Ｃｏｍｍｕｎｉｃａｔｉｏｎｓを表す。いくつかのＩＥＥＥ８０２．１１規格、Ｂｌｕｅｔｏｏｔｈ（登録商標）規格、ならびに新生の超広帯域（ＵＷＢ）技法および規格を含み、いくつかのワイヤレスネットワーキング規格ならびに、他のワイヤレス通信規格および技法も開発された。これらの規格および技法を採用している回路は、ワイヤレス信号の生成および復調において、一般に発振器、特にＤＣＯを使用することができる。
【００３２】
例示的なワイヤレス通信デバイスは、セルラーまたは衛星無線電話、無線電話基地局、１つまたは複数のワイヤレスネットワーキング規格をサポートするコンピュータ、ワイヤレスネットワーキングのためのワイヤレスアクセスポイント、ポータブルコンピュータ内に組み込まれたＰＣＭＣＩＡカード、直接双方向通信デバイス、ワイヤレス通信機能を備えた携帯情報端末（ＰＤＡ）などを含む。
【００３３】
本開示で説明するＤＣＯ較正技法から等しく利益を得ることができる、ワイヤレスネットワークにおいて使用されるコンピューティングデバイスの例は、ラップトップまたはデスクトップコンピュータ、セルラー無線電話および衛星無線電話など携帯電話、データ端末、データ収集デバイス、ＰＤＡおよび他のポータブルおよび非ポータブルコンピューティングデバイスを含むことができる。
【００３４】
図２Ａは例示的なデジタル制御発振器（ＤＣＯ）２００のブロック図である。この例では、ＤＣＯ２００は、ＬＣ回路に応じた周波数を有する発振出力を生成することを行なうインダクタ−キャパシタ回路である。たとえば、出力周波数は、ＤＣＯ２００の構成要素のキャパシタンスを変更することによって変更できる。ＤＣＯ２００は２つの入力を含む。第１の入力２０２において、ＤＣＯ２００はｎビット幅デジタルワードまたはチューニングコードを受信する。基準クロック信号がクロック入力２０６にストリーミングされる。出力２０４において、周波数の信号ＦＯＵＴが生成される。ＦＯＵＴは、入力２０２においてチューニングコードの値を変更することによって調整される。この例では、ＦＯＵＴは入力チューニングコードに直線的に反比例する。したがって、ｎ＝４であり、入力チューニングコードが０１００である場合、周波数Ｆ１が生成される。次いでチューニングコードが０１０１に変更された場合、理想的な場合では、その結果、Ｆ１よりもわずかに低い周波数Ｆ２が生成される。
【００３５】
出力信号は、ＤＣＯの特定の回路構成に応じて、（図示の）方形波、正弦波、または他の形とすることができる。
【００３６】
実際には、ＤＣＯは、デジタル入力のセットに応答して周波数を漸進的に調整するためのいくつかのチューニングユニットおよびチューニング要素を備える。
【００３７】
図２Ｂは、本開示の一態様によるＤＣＯ２０３の回路図である。ＤＣＯは、適用例に応じて様々な方法で構成できることを諒解されよう。ＤＣＯ２０３への入力はチューニングコードであり、この例では１２ビット２進数である。ＤＣＯ出力は、以下で説明するように、チューニングコードによって部分的に決定された周波数の（たとえば、ノード２７１および２７７における）電圧波形である。
【００３８】
図２Ｂの例は複数の復号器を使用する。ただし、構成に応じて、別の数の復号器、またはいくつかの例では１つの復号器が使用できることを当業者なら諒解されよう。代替的に、復号機能は、ソフトウェアにおいて、１つまたは複数のデジタル信号プロセッサによって、または他のハードウェアにおいて実行できる。この例では、１２ビットチューニングコードの４つの最上位ビットは復号器２１１に入力され、これは、復号された信号をＲＯＷ０〜ＲＯＷ１５ならびにＲＯＷ（ＡＵＸ）に与えるために使用される。ＤＣＯ２０３は、１６行（ＲＯＷ０〜ＲＯＷ１５）と１６列（ＣＯＬ０〜ＣＯＬ１５）との行列を含む。ＣＯＬ０〜ＣＯＬ１５の各々は、１６個のＸチューニングユニットの１つに関連する（明示的に図示されていないが、スラッシュ２８１は、ＸおよびＸＡチューニングユニットが中間列にわたって反復されることを示す）。１６個のＸチューニングユニットの各々はまた、１６行ＲＯＷ０〜ＲＯＷ１５の１つで見つかる。したがって、この構成では、１６×１６＝２５６Ｘチューニングユニットの各々は、特定の行および列によってアドレス指定できる。１６個のＸチューニングユニットに加えて、ＲＯＷ０〜ＲＯＷ１５からの各行はＡ０チューニングユニットとＢ０チューニングユニットとを含む。復号器２１１からのＲＯＷ０〜ＲＯＷ１５出力の各出力は、それぞれ１つの対応するＡユニット、１６個のＸユニット、および１つのＢユニットに供給する。さらに、１６個のＸＡ補助チューニングユニットは、マルチビット信号を備えることができる復号器２１１からの信号ＲＯＷ（ＡＵＸ）によって制御される。
【００３９】
この例では、全１２ビットチューニングコードはまた、チューニングユニットＡ０およびＢ０を制御するための１６ビットの復号データを生成する復号器２０９に入力される。１２ビットチューニングコードの４つの中間ビットは、ＣＯＬ０〜ＣＯＬ１５を制御するための復号ビットを生成する復号器２０７に入力される。
【００４０】
図２Ｂの構成では、ＤＣＯ２０３は、相互コンダクタンス２７９（−Ｇｍ）を発生するインダクタ−キャパシタ回路を含む。要素２０１はインダクタ−キャパシタ回路のインダクタコイルを表す。ＤＣＯ２０３の出力は、正の電圧ＶＰ（ノード２７１）と負の電圧ＶＮ（ノード２７７）との間をトグルする。このトグリングの周波数は、粗デジタルチューニングユニット２０５および微デジタルチューニング要素の複数のセット、たとえば、Ａ０〜Ａ１５、Ｘ、ＸＡ、およびＢ０〜Ｂ１５によってデジタル制御される。共に、セットＡ０〜Ａ１５、Ｘ、ＸＡ、およびＢ０〜Ｂ１５は、以下で説明するようにＤＣＯの個々のセグメントのための出力波形を駆動するようにさらに編成できる微チューニング要素の行列を構成する。
【００４１】
一態様では、粗デジタルチューニングユニット２０５は、たとえば、ステップあたり５ＭＨｚ程度の（またはＬＳＢ、合計８ビット２進制御で、粗チューニングレンジが約２５６×５ＭＨｚ＝１．２８ＧＨｚである）より大きい出力周波数調整を行うために使用でき、微チューニング要素は、たとえば、ステップあたり４ＫＨｚ以下程度の（またはＬＳＢ、１２ビット２進制御で、全微チューニングレンジは約４０９６×４ＫＨｚ＝１６．３８４ＭＨｚである）微チューニングを行うために使用できる。
【００４２】
上記の例では、復号器は、入力制御コードの１つまたは複数のビット（または各ビット）と１つまたは複数の微チューニング要素との間のマッピングを行うために使用できる。復号器のマッピングは、以下で説明するように、ギャップおよびオーバーラップ測定の得られた値によって行われる。本明細書を読めば、これらのマッピングが本開示の趣旨および範囲から逸脱することなく様々な知られている技法によって達成できることを当業者は諒解されよう。
【００４３】
他の実施形態では、ギャップの場合、また（下記の）オーバーラップの場合、補助構成要素を与えるために、（ＸＡなど）微チューニングユニットの補助「ミラー」アレイが、図１１２中の微チューニングユニットのアレイに隣接して常駐することができる。他の場合には、これらの要素は、ＤＣＯの回路レイアウトの外側、半導体ダイの外側、またはＤＣＯ回路が常駐するモジュールの外側に常駐することができる。
【００４４】
図２Ｃに、それぞれ、チューニングユニットＡ０、Ｘ、ならびにＢ０およびＸＡに対応する、個々のユニット２１２、２１４、２１６、および２１８を示す。各チューニングユニットは出力ＶＰと出力ＶＮとに結合される。入力ＩＮＰは、ＤＣＯ出力周波数の粒度レベル調整のためのチューニングユニット中の１つまたは複数のスイッチ（たとえば、ＣＭＯＳトランジスタのゲート）を制御する、入力制御コードの１つまたは複数のビットに対応する。入力ＩＮＰは、チューニングユニット２１２、２１４、２１６、および２１８のチューニング要素（図２Ｄ参照）中のどのキャパシタがオンおよびオフであるかを制御し、それによって、キャパシタンスの増分量を回路に追加するか、またはそこから除去して、所望の出力周波数を達成することができる。図示の回路では、スイッチをアクティブにすることによってチューニングユニットに追加のキャパシタンスを追加し、それによって出力波形の周波数を漸進的に低減する。一例では、論理１（「高」電圧レベル）はＮＭＯＳトランジスタをオンにし、それによってスイッチをアクティブにし、この目的を達成する。このために、一態様では、論理１がより多くなると、したがってチューニングコードがより高くなると、周波数がより低くなる。
【００４５】
図２Ｃの例では、チューニングユニット２１２、２１４、２１６、および２１８の各々は構造的に同じであるが、そうである必要はない。各々は、例として、それぞれ調整を行うために使用される２つの主キャパシタ（図２Ｄ参照）を備えることができる、１６個の個々のチューニング要素を含んでいる。図示の簡略図では、別々のビットを使用して１６個の個々のチューニング要素の１つを制御することができるように、１６ビットがチューニングユニットＡ０に入力される。チューニングユニットＸの場合、単一のビットを使用して、チューニングユニットＸ中のすべてのスイッチが同時にオンまたはオフのいずれかになるように全１６個の要素を制御することができる。他の実施形態では、２つ以上のビットを使用して、チューニング要素Ｘ中のチューニング要素を制御することができる。チューニングユニットＢ０は、この例では、チューニングユニットＡ０と同様の様式で機能する。異なるタイプおよび異なる数のチューニングユニットおよびチューニング要素が等しく好適であることを諒解されよう。
【００４６】
チューニングユニットＸＡは、本開示で説明する出力周波数対入力チューニングコードのプロットにおける非線形性（ギャップまたはオーバーラップ）の場合をカバーするために使用できる補助チューニングユニットである。一態様では、補助チューニングユニットＸＡは１６個の補助チューニング要素を含み、各チューニング要素は１６個の小さいキャパシタを含む。したがって、この例では、１６個のユニットＸＡは、制御すべき１６２＝２５６個のユニットキャパシタを有し、図２Ｃに示すように復号器からの８ビット２進制御を必要とする。この場合、１６ＸＡユニット制御へのチューニングコードの例示的な復号器マッピングは、以下の通りである。
【００４７】
Ａｕｘ ＭＳＢ（ビット７）は８つのＸＡユニットを制御する
ビット６は４つのＸＡユニットを制御する
ビット５は２つのＸＡユニットを制御する
ビット４は１つのＸＡユニットを制御する
ビット３は残りのＸＡユニット中のキャパシタの半分（８）を制御する
ビット２は残りのＸＡユニット中の４つのキャパシタを制御する
ビット１は残りのＸＡユニット中の２つのキャパシタを制御する
ビット０は残りのＸＡユニット中の１つのキャパシタを制御する
図２Ｄは、図２Ｃ中のチューニングユニットの１つ（たとえば、Ｘ）の内で見つかるものなど、ＤＣＯのための例示的なデジタルチューニング要素２１３の回路図である。そのようなチューニング要素の多くは、図２Ｂおよび図２Ｃを参照しながら論じるように、ＤＣＯ中のチューニング要素のアレイ中に含めることができる。場合によっては、４０９６個以上のデジタルチューニング要素２１３を、そのようなアレイ中に含めることができる。デジタルチューニング要素２１３が微チューニング要素を備える場合、各追加された微チューニング要素２１３は、１つの構成では、ＶＰとＶＮとの間のトグリングの周波数に対する約４ＫＨｚの制御を行うことができる。これらのデジタルチューニング要素は、４ＫＨｚ未満の増分でのＤＣＯの周波数の制御のために十分な分解能を与える限り、極めて有用である。もちろん、所与のＤＣＯの分解能レベルは、適用例の性質に応じて変動する設計問題上の詳細事項として残される。
【００４８】
一態様での各デジタルチューニング要素２１３は、プレートキャパシタ２１５Ａおよび２１５Ｂ、ならびにプレートキャパシタ２１５Ａとプレートキャパシタ２１５Ｂとの間の３つのトランジスタ２１７Ａ、２１７Ｂ、および２１７Ｃを備えることができる。３つのトランジスタ２１７Ａ、２１７Ｂ、および２１７Ｃはｎチャネル金属酸化物半導体（ＮＭＯＳ）トランジスタを備えることができる。より詳細には、デジタルチューニング要素２１３は、第１のプレートキャパシタ２１５Ａと、第２のプレートキャパシタ２１５Ｂと、第１のプレートキャパシタ２１５Ａを第２のプレートキャパシタ２１５Ｂに結合する第１のトランジスタ２１７Ａと、第２のプレートキャパシタ２１５Ｂを接地に結合する第２のトランジスタ２１７Ｂと、第１のプレートキャパシタ２１５Ａを接地に結合する第３のトランジスタ２１７Ｃとを備える。
【００４９】
３つのトランジスタ２１７Ａ、２１７Ｂ、および２１７Ｃは、この例では、共通ゲート電圧Ｖｇによって制御される。第１のトランジスタ２１７Ａのドレインはプレートキャパシタ２１５Ａの第１の側に結合され、第１のトランジスタ２１７Ａのソースはプレートキャパシタ２１５Ｂの第２の側に結合される。第２のトランジスタ２１７Ｂのドレインはプレートキャパシタ２１５Ｂの第２の側に結合され、第２のトランジスタ２１７Ｂのソースは接地電圧に結合される。第３のトランジスタ２１７Ｃのドレインは第１のプレートキャパシタ２１５Ａに結合され、第３のトランジスタ２１７Ｃのソースは接地電圧に結合される。
【００５０】
制御ビット（すなわち、トランジスタへのゲート電圧Ｖｇ）が高（デジタルビット＝１）であるとき、すべての３つのトランジスタ２１７Ａ、２１７Ｂ、および２１７Ｃはオン状態になる。このとき、２つのキャパシタ２１５Ａおよび２１５Ｂは接地に効果的に分路され、キャパシタの電圧を放電する。制御電圧（Ｖｇ）が低（デジタルビット＝０）であるとき、すべての３つのトランジスタ２１７Ａ、２１７Ｂ、および２１７Ｃはオフになる。このとき、２つのキャパシタ２１５Ａおよび２１５Ｂはトランジスタ２１７Ａ、２１７Ｂ、および２１７Ｃの両側で浮動し、回路への装荷を効果的に行わない。２つの状態間の差は、ＶＰとＶＮとの間のトグリングの出力周波数を極めて微細な増分で調整するためにデジタルチューニングアレイにおけるキャパシタンスを効果的に変化させる。この例での２つのトランジスタ２１７Ｂおよび２１７Ｃは、キャパシタ２１５Ｂとキャパシタ２１５Ａとの間の２つのノードをほぼ接地レベルに維持するために、制御電圧が低から高に切り替わるとき、その２つのノードの高速復元を行う。
【００５１】
図３は、理想的な場合のＤＣＯ出力周波数対ＤＣＯ制御コードを示すプロットである。プロットは、水平軸にＤＣＯ制御コードを、垂直軸にＭＨｚ単位のＤＣＯ出力周波数を示す。左から右への水平軸は一連の上方に進行するデジタル制御コードを表す。この例では、制御コードは、４つの最上位ビット（ＭＳＢ）と８つの最下位ビット（ＬＳＢ）とを備える１２ビットデジタルワードである。００００、０００１、００１０、００１１、および０１００を含む、複数の線またはセグメントが示されている。簡単のために、各セグメントを上位４つのＭＳＢのみによって参照する。１つのセグメントは、この例では、単一の４ビットＭＳＢ値内の入力制御コードの全範囲に対応する。たとえば、セグメント００００は、（００００，００００，００００）〜（００００，１１１１，１１１１）の１２ビット制御コードの範囲を含んでいる。次のセグメント０００１は範囲（０００１，００００，００００）〜（０００１，１１１１，１１１１）を含んでおり、以下同様である。
【００５２】
一実施形態では、各セグメントは、入力コードに基づいて出力周波数を調整するためのチューニング要素の別々のグループに対応する。たとえば、図３によって特徴づけられる例示的なＤＣＯでは、４つのＭＳＢが２４＝１６個のセグメントに対応する。１６個のセグメントの各々は、（８ＬＳＢの場合）２５６個の温度計符号化要素のアレイを含むことができる。１つのアレイを１つのセグメントに使用し、別のアレイを別のセグメントに使用し、以下同様とすることができる。入力制御コードがｎビット長を有する場合、２ｎチューニング要素が使用される。この例では、１２ビットＤＣＯが使用される場合、構造は少なくとも２１２＝４０９６個のチューニング要素を含むことができる。図３に示す例は、図２の回路と同様に、負のＫＶの場合を表す。すなわち、デジタル入力が増加するにつれて回路の全キャパシタンスが増加するので、出力周波数は、増加するチューニングコードに応じて低下する。他の態様では、逆の場合もそのようになる。
【００５３】
概して、この実施形態では、４つのＭＳＢにおける変化は出力周波数におけるより高いレベルの調整に対応し、８つのＭＳＢにおける変化は出力周波数におけるより低いレベルの調整に対応する。セグメントは、様々な手段によってＤＣＯ中で実装できる。さらに以下で論じる一態様では、ＤＣＯは、（たとえば、上記の図２に関して論じた１つまたは複数の回路構成要素など）残りのＤＣＯ回路構成要素とともに、デジタル入力に基づいて出力周波数波形の調整を集合的に行う、チューニング要素のアレイを用いて構成される。
【００５４】
ポイント１０６は、セグメント（００００，１１１１，１１１１）〜（０００１，００００，００００）のコード切替えポイントに対応する。この理想的な場合、コードがこの第１の切替えポイントからこの次の切替えポイントまで連続的に増加するので、周波数プロットは線形のままであり、セグメント間にチューニングステップの不連続性がない。同様に、周波数は、ポイント１０８において、連続する切替えポイント（００１１，１１１１，１１１１）と（０１００，００００，００００）との間を円滑に遷移する。実際の実装形態におけるＤＣＯがこの線形関係に近似することができる場合、実質的に増加した回路パフォーマンスを実現することができる。
【００５５】
図３は、入力制御コードに応じた線形チューニング周波数を表す直線を示すが、実際には、ＤＣＯは連続的ではない。アナログＶＣＯとは異なり、ＤＣＯのデジタル性質は、周波数出力が離散的ステップでのみ生じ得ることを意味する。しかしながら、大部分の適用例では、ステップを、連続する制御コード間で数ＫＨｚ以下程度の周波数差など、非常に小さくすることができる。
【００５６】
図３によって特徴づけられるＤＣＯの理想的な場合では、周波数チューニングは制御コードにわたって単調である。出力波形ＦＯＵＴは、デジタル入力コードに応じて線形的に減少する。残念ながら、（１）ＤＣＯ回路レイアウトにおける不整合、（２）異なるコードセグメントに対応する制御線インピーダンスおよび寄生値の差、ならびに（３）プロセス変動などの問題のいずれかまたは組合せにより、周波数対制御コードの線形関係を破壊するチューニング不連続性が生じる。
【００５７】
図３の例では、レイアウト不整合、インピーダンスおよび寄生変動は、異なるセグメントに対応するグループ間でより顕著に生じる場合がある。図４は、ギャップを示すＤＣＯ出力周波数対ＤＣＯ制御コードを示すプロットである。図３の場合のように、左から右への水平軸は、一連の上方に進行するデジタル制御コードを表す。垂直軸は、ＭＨｚ単位のＤＣＯの出力周波数を示す。４つのギャップＧ１、Ｇ２、Ｇ３、およびＧ４が４つのセグメント０００１と００１０と００１１と０１００との間に生じる。例示するために、ポイント４１９はセグメント０００１上の最右ポイント、すなわち制御コード（０００１，１１１１，１１１１）を表し、ポイント４２３はセグメント００１０上の最左ポイント、すなわち制御コード（００１０，００００，００００）を表す。理想的な場合では、ポイント４１９の周波数ｆ０は、次の連続する制御コードに対応するポイント４２３において、セグメント内の他の場所にある連続する制御コード間で周波数が変化するのと同じ量（たとえば、４ＫＨｚ）だけ、ｆ１に低下する。しかしながら、上述のように実際の設計制限により、周波数ギャップＧ２が存在し、それにより、ＤＣＯ出力周波数は、連続する制御コードに対して、より大きい量（たとえば、４ＫＨｚではなく２０ＫＨｚ）だけ変化する。ギャップの存在は、一般に、ＤＣＯが通常動作状態下で出力し得ない周波数ポイントの消失が存在することを意味する。そのようなギャップにより、回路パフォーマンスが低下し、しばしば予測不可能になる。
【００５８】
図５は、オーバーラップの発生を示すＤＣＯ出力周波数対ＤＣＯ制御コードを示すプロットである。セグメント００００および０００１はオーバーラップインスタンスＯ１を含んでおり、セグメント０００１および００１０はオーバーラップインスタンスＯ２を含んでおり、セグメント００１０および００１１はオーバーラップインスタンスＯ３を含んでおり、セグメント００１１および０１００はオーバーラップインスタンスＯ４を含んでいる。オーバーラップの場合、２つ以上の制御コードが同じ周波数に対応することがある。たとえば、ポイント５０６は（００１０，１１１１，１１１０）の制御コードに対応し、ポイント５０８は（００１１，００００，００１１）に対応する。オーバーラップの場合の両方の制御コードは、破線ｆ０によって示されるように、同じ周波数に対応することがある。これらの重複周波数は、周波数シンセサイザにおける信頼できないパフォーマンスを生じ、ＰＬＬに位相誤差を導入する傾向がある。
【００５９】
図６は、ギャップＧ１と、オーバーラップインスタンスＯ１、Ｏ２、およびＯ３の両方の形態の不連続性を示すＤＣＯ出力周波数対ＤＣＯ制御コードを示すプロットである。たとえば、シリコンＣＭＯＳプロセス中に集積回路として実装される図１Ａのワイヤレス通信デバイス１００Ａなどの実際の回路では、不連続性は、ギャップまたはオーバーラップのいずれか、あるいはその両方の形態で存在することがある。一方または他方（または両方）の存在は、連続する制御コードを有するセグメントを駆動するチューニング要素のアレイ間のレイアウトおよび回路不整合の性質によって部分的に判断される。
【００６０】
図７は、オーバーラップ補正を示すＤＣＯ出力周波数対ＤＣＯ制御コードを示すプロットである。明快のために、この図では、１２ビットの制御コードの各々を３つのセグメント７０２、７０４、および７０６について示している。図７のプロットによって特徴づけられるＤＣＯでは、２つのオーバーラップインスタンスが示され、それぞれ、値（Δｘ１，Δオーバーラップ１）および（Δｘ２，Δオーバーラップ２）によって特徴づけられる。
【００６１】
一態様では、オーバーラップの場合のＤＣＯは、その入力を動的に再定義することによって較正できる。ＤＣＯの切替えポイントをセグメント間で変更することができ、新しいマッピングテーブルを新しい切替えポイントに基づいて作成することができる。たとえば、図７において、セグメント７０２〜７０４の間およびセグメント７０４〜７０６の間の既存の切替えポイントは、以下の通りである。
【数１】
【００６２】
３つのセグメントの新しいコード切替えポイントは、以下の通りである。
【数２】
【００６３】
上式で、Δｘは、Δオーバーラップに対する制御コードの値の対応する変化の量を表し、Δオーバーラップは、セグメント間の周波数オーバーラップの量（たとえば、ＭＨｚ単位）である。
【００６４】
以下で図９〜図１４に関連して論じる一実施形態では、ＰＬＬが埋め込まれた集積回路の初期化または始動時に不連続性を識別するための処理システムがＤＣＯに結合される。オーバーラップインスタンスを識別した後、処理システムは、新しいコード切替えポイントを作成し、その新しい切替えポイントをマッピングテーブルに動的に記憶する。
【００６５】
図８は、ギャップ補正を示すＤＣＯ出力周波数対ＤＣＯ制御コードを示すプロットである。３つのセグメント８０２、８０４、および８０６が示されている。制御コードは１２ビットである。ここで再び、制御コードの特定の長さは単に説明のためのものであり、適用例に応じて別の長さを企図することができる。
【００６６】
一態様による較正手順は、前述のように、ＤＣＯ入力を再定義することによって開始する。しかしながら、ギャップの場合、ＤＣＯは、通常動作中に一定の出力周波数を生成することができないので、補助チューニング要素（図１２〜図１３）を使用して、ＤＣＯ出力波形に必要な周波数調整を行うことによって、ＤＣＯ中の既存のチューニング要素を補完することができる。以下で説明する一実施形態では、補助チューニング要素は、ＤＣＯ回路モジュールに隣接した整合トランジスタ素子のアレイまたはその一部として与えられる。
【００６７】
３つのセグメントの新しいコード切替えポイントは、以下の通りである。
【００６８】
元のチューニングコード行切替えポイントの場合：（００００，１１１１，１１１１）−（０００１，００００，００００）、周波数ステップギャップΔギャップ１は、この周波数ギャップを補償するためにＡＵＸ（Δギャップ１）要素をオフにすることによって補助チューニング要素によって補償される必要があり、全体としてこの切替えの場合、チューニングステップは線形になる（８０３ａ〜８０３ｂ）。元のチューニングコード行切替えポイントの場合：（０００１，１１１１，１１１１）−（００１０，００００，００００）、周波数ステップギャップΔギャップ２は、この周波数ギャップを補償するためにＡＵＸ（Δギャップ２）要素をオフにすることによって補助チューニング要素によって補償される必要があり、全体としてこの切替えの場合、チューニングステップは線形になる（８０５ａ〜８０５ｂ）。
【００６９】
チューニングの非線形性に関する１６個の行からの１５個の切替えポイントを有するこの例では、ギャップの場合を補償するために合計１５個の補助チューニング要素がある。１５個の補助チューニング要素は、その必要はないが、別個のものであるとすることができ、また、たとえば、異なる切替えポイントに対して異なる制御を用いる大きい補助チューニング要素から得ることができる。これについて以下で説明する。
【００７０】
この図では、採用すべき補助要素の数は、ギャップの幅、ＤＣＯの周波数分解能、および他のファクタなど、いくつかのファクタに依存することができる。一般に、ＤＣＯの周波数分解能が小さいほど、出力周波数消失を補償するためにより多くの補助チューニング要素が必要になることを意味する。
【００７１】
図７および図８に記載した上記のコード切替え技法は、新しいマッピングを含んでいる符号器として実装でき、（１）式（１．３）および式（１．４）は、すべてのＤＣＯセグメントについてのオーバーラップのｙ回の発生について一般化でき、（２）式（１．７）および式（１．８）は、すべてのＤＣＯセグメントについてのギャップのｚ回の発生について一般化できる。ギャップの場合の新しい出力周波数波形は、補助入力コードアレイの選択されたチューニング要素を使用して実現できる。
【００７２】
以下の式は、一態様では、図２Ｂを参照しながら示したものなど、１つまたは複数の復号器を使用してＤＣＯ行チューニング非線形性を補正する、ギャップおよびオーバーラップの一般化された場合を提示する。この例では、合計１６個の行を考え、行００００，０００１，００１０，．．．．．．０１１１，１０００，１００１，１０１０，．．．１１１１が数値的に割り当てられる。さらに、この例では、各隣接行間の不連続性が識別され、測定された（図９および図１０参照）と仮定する。
【００７３】
一態様では、オーバーラップの場合、チューニングステップのＯＶＲの４つの最下位ビット（ｌｓｂ）、すなわちＯＶＲ（００００，０００１）に対応する隣接行間のオーバーラップ周波数を、行００００と行０００１との切替え間のオーバーラップコードとして示す。ＧＡＰの場合、チューニングステップのＧＡＰｌｓｂ、すなわちＧＡＰ（００００，０００１）に対応する隣接行間のギャップ周波数を、行００００と行０００１との切替え間のギャップコードとして示す。切替えポイントごとに、ＧＡＰまたはＯＶＲのいずれかのただ１つの場合が存在する。
【００７４】
この例示的な復号器機能の場合、中間コード１０００から開始する。制御コードが行１０００にあるとき、補正を実行することなしにデフォルト値を使用することができる。以下の式は、復号器がどのように動作するかを記述する。
【００７５】
入力＜１１：０＞［１２ビット］
Ｏｕｔｐｕｔ＿ａｕｘ＜７：０＞［８ビット］、補助チューニング要素のための制御である。簡単のために、これのｌｓｂが主ＤＣＯチューニングコードｌｓｂのｌｓｂに一致すると仮定する。
【００７６】
ケース（行）：
１０００：ｏｕｔｐｕｔ＿ａｕｘ＝１０００，００００（行１０００において、補助チューニング要素ブロックコードは中心１０００，００００にあり、半分のチューニング要素はオンであり、半分のチューニング要素はオフである。この構成は、すべての状態の最適なカバレージを与える）
１００１：ｏｕｔｐｕｔ＿ａｕｘ＝１０００，００００＋ＯＶＲ（１０００，１００１）−ＧＡＰ（１０００，１００１）
１０１０：ｏｕｔｐｕｔ＿ａｕｘ＝１０００，００００＋ＯＶＲ（１０００，１００１）−ＧＡＰ（１０００，１００１）＋ＯＶＲ（１００１，１０１０）−ＧＡＰ（１００１，１０１０）
１０１１：ｏｕｔｐｕｔ＿ａｕｘ＝１０００，００００＋ＯＶＲ（１０００，１００１）−ＧＡＰ（１０００，１００１）＋ＯＶＲ（１００１，１０１０）−ＧＡＰ（１００１，１０１０）＋ＯＶＲ（１０１０，１０１１）−ＧＡＰ（１０１０，１０１１）．．．
．．．．．．（同じ原理をもつ行１１００、１１０１、１１１０、１１１１についても同様の式である）
０１１１：ｏｕｔｐｕｔ＿ａｕｘ＝１０００，００００−ＯＶＲ（０１１１，１０００）＋ＧＡＰ（０１１１，１０００）
０１１０：ｏｕｔｐｕｔ＿ａｕｘ＝１０００，００００−ＯＶＲ（０１１１，１０００）＋ＧＡＰ（０１１１，１０００）−ＯＶＲ（０１１０，０１１１）＋ＧＡＰ（０１１０，０１１１）
０１０１：ｏｕｔｐｕｔ＿ａｕｘ＝１０００，００００−ＯＶＲ（０１１１，１０００）＋ＧＡＰ（０１１１，１０００）−ＯＶＲ（０１１０，０１１１）＋ＧＡＰ（０１１０，０１１１）−ＯＶＲ（０１０１，０１１０）＋ＧＡＰ（０１０１，０１１０）
．．．．．．（同じ原理をもつ行０１００，００１１，００１０，０００１，００００についても同様の式である）
図９Ａは、閉ループＰＬＬを使用してＤＣＯ不連続性を測定するための較正回路の図である。本明細書で示した技法は、ＤＰＬＬを使用した集積回路を必要とする適用例に十分に好適であるが、本技法は、ＰＬＬが必要とされ、少なくとも１つのＤＣＯがＰＬＬの発振器機能を与えるどんな適用例にも使用できる。本技法は、「工場」手順として（またはチップサプライヤなどによって）、あるいは代替的に、デバイス始動時またはチップ初期化時の自動プロセスとして採用できる。較正回路は、「オンボード」処理回路とともに作動して、較正機能（図１３参照）を実装することができる。代替的に、オフチップモジュールまたは外部コンピュータを使用して、デバイスを較正することができる。
【００７７】
図９Ａ中のチューニング機構は、ＰＬＬを動作させること、およびループフィルタの電圧または電流測定を行うことに依拠する。しかしながら、閉ループＰＬＬシステム中の他のポイントが、本明細書に記載の測定を行うのに等しく好適であることを当業者は諒解されよう。図９Ａの較正回路を使用して、閉ループ動作中にループフィルタにおいて対応するＤＣＯ ＲＭＳ制御値を測定することによって、ＤＣＯセグメントにわたる周波数応答を定量化することができる。一般に、ＤＣＯ制御コードは、オーバーラップまたはギャップが存在するときにＰＬＬ閉ループ動作中に明らかなＲＭＳ誤差を有する傾向がある。そのような誤差の大きさの測定は必要な補正量の定量化を与える。
【００７８】
低域フィルタ（ＬＰＦ）９０２の入力に結合された制御線９１２は、較正すべきＤＣＯに関連するＰＬＬからのループフィルタ（図示せず）の出力にも結合される。したがって、線９１２は閉ループＤＣＯ制御コードを表す。（ＬＰＦ９０２を介した）制御コードのフィルタ処理されたバージョン９１３がコンパレータ９０４においてそれ自体と比較されて、出力波形９１５を生じる。ＲＭＳ検出器９０６は、波形９１５のＤＣＯ制御ＲＭＳ値を値９１９として測定する。値がフィルタ処理され（９１７）、次いでコンパレータ９１０においてプログラムしきい値９１４と比較されて、ギャップまたはオーバーラップの存在を出力９１６として判断する。
【００７９】
図９Ｂは、図９Ａの回路に関する波形を示す一連のプロットである。破線波形９１８は、ＤＣＯ不連続性が存在する場合のＤＣＯ制御コード９１２を示し、波形９２０は、実質的に不連続性がない制御コード９１２を示す。波形９１８は、著しくより大きい発振量を有し、不連続性をなくすためにそれ自体を位相補正しようと試みたときの閉ループの不安定性を反映する。ＬＰＦ９０２は波形９１２から高周波雑音を除去するために使用され、得られた比較は波形９１５を生成する。波形９１５は、比較に照らして０電圧を中心とする、９１２の波形と同様の波形を生成する。
【００８０】
ＲＭＳ検出器９０６は、不連続性の対応するＲＭＳ値を測定する。閉ループシステムの電圧出力は一般にフィードバックループに固有の雑音により発振するという点で、ＲＭＳ測定はより有用な場合がある。チューニング範囲内に不連続性があり、ＤＣＯがこの範囲の近くにロックされた場合、ＤＣＯはこの不連続性を方々に動かし、ループは、不連続性に応じて補償を試みるために飛び回る際に、より雑音が多くなる。したがって、ＲＭＳ検出器を使用して、不連続性の大きさを定量化することができる。ＲＭＳ検出器は、様々な手段を使用して実装できる。一般に、ＲＭＳ検出器９０６は、不揮発性メモリに記憶できる、ＰＬＬループフィルタの出力における電圧の絶対値またはＡＣ ＲＭＳ値のいずれかを測定することが可能な任意の回路を備えることができる。一態様では、ＲＭＳ検出器９０６は、電流コンパレータ９０４の出力値を記録し、その出力値を２乗し、それを前の２乗値に加算し、次いで規定数のサンプルの平方根をとるデジタル信号プロセッサとして実装される。波形９１７は、ＲＭＳ検出器９０６の出力を絶対値として示す。ギャップが存在する場合、波形９１７は、一般に、より高いまたはより低い帯域幅にジャンプする。
【００８１】
次に、不連続性が実際に存在するかどうかを判断するために、コンパレータ９１０において不連続性の測定値９１９をプログラムされたしきい値９１４と比較する。一般に、プログラムされたしきい値９１４は、ある程度の許容差を規定するために定義され、それを超えると、適用例にとって重要であると考えられる基準に照らしてパフォーマンスに過度に影響を及ぼさないと考えられる、極めて小さい不連続性は容認できると見なされる。プログラムされたしきい値９１４は、適用例のニーズおよびデバイスの所望の精度に基づいて変動することができる。
【００８２】
トライアルコードごとに、ＤＰＬＬ制御コードは、ＤＣＯセグメントにわたって掃引して、ギャップとオーバーラップの両方の対応するチューニングＲＭＳ値を測定するようにプログラムできる。ＤＣＯは、最小限に抑えられたトライアルコード範囲を得るように特徴づけることができる。ＲＭＳ値測定はＤＰＬＬにおける組込み関数である。すなわち、測定はＤＰＬＬの内部構成の関数である。異なる周波数帯域は異なる補正コードを有することができる。一般に、図９Ａ中の回路から得られたＲＭＳ値を使用して、ギャップおよび／またはオーバーラップ測定値の大きさの推定値を得ることができる。１つの構成では、推定された値と再測定された出力値とを使用してＤＣＯを掃引することができる。この試行錯誤手法を使用して、ギャップおよびオーバーラップの正確な補正値を得ることができる。
【００８３】
別の態様では、ＤＣＯの開ループ周波数を測定して、オーバーラップおよびギャップの発生を判断し、較正のためにこれらの値を定量化することができる。ＰＬＬは不要であり、すなわち、この手法を使用して任意の回路適用例におけるＤＣＯを較正することができる。それぞれ、整数サイクルカウントおよび分数サイクルカウントを与えるためのアキュムレータおよび時間デジタル変換器を使用して、ＤＣＯ周波数を測定することができる。図１０Ａは、開ループＤＣＯ周波数を使用してＤＣＯ不連続性を測定するための較正回路の図である。ＤＣＯ制御コードの範囲は、１００２においてＲＦアキュムレータ１００３と時間デジタル変換器（ＴＤＣ）１００９とに入力され、その両方はタイプ１０１０（図１０Ｂ）の基準周波数１００４によって駆動される。周波数カウンタ構成は、サイクルカウントに基づく周波数の決定を可能にする。ＲＦアキュムレータ１００３は整数カウントを測定し、ＴＤＣ１００４は分数カウントを測定する。いくつかの構成では、アキュムレータオーバーフローの場合に加算器を使用することができる。図示の例では、ＲＦアキュムレータ１００３は２０ビットアキュムレータである。
【００８４】
ＲＦアキュムレータ１００３およびＴＤＣ１００９の出力はアキュムレータおよびデグリッチブロック１００７に与えられる。また、アキュムレータおよびデグリッチブロック１００７には、基準周波数１００４およびイネーブル／ディセーブル入力１００６（図１０Ｂ）が供給される。イネーブル／ディセーブル入力１００６は、サイクルカウントの開始をトリガする立上りエッジＳＴＲと、サイクルカウントを終了する立下りエッジＳＴＰとを含む。出力波形１００８が生成される。
【００８５】
一態様では、ＲＦアキュムレータ１００３の出力はモジュロアキュムレータ出力であり、負帰還要素１００５の出力はアキュムレータステップ出力である。アキュムレータおよびデグリッチブロック１００７は、整数波形と分数波形との間のタイミングオフセットを解決することができる。この方法では、ブロック１００７は、サイクルカウントを時間的に整列させる検出回路を含むことができる。出力１００８は、規定の測定期間の間のＤＣＯサイクルの測定値である。異なるチューニングコードの異なるサイクルカウントを識別したことに基づいて不連続性を判断し、定量化することができる。ＤＣＯの出力周波数は、サイクルカウントの逆をとることによって得られる。非線形性を補正するために、入力コードの範囲を入力し、ＤＣＯにわたって対応する測定を行うことができる。
【００８６】
図１１は、ＤＣＯをチューニングするための構成要素のブロック図である。構成要素セット１１２４は、位相アキュムレータ１１０４と、位相レジスタ１１０４と、ＤＡＣ１１０６と、チューニング要素１１０８と、補助チューニング要素１１１０と、ループフィルタ１１１１とを含む。構成要素セット１１２６は、基準クロック１１１４と、処理システム１１１６と、メモリ１１１８と、較正回路１１２０とを含む。基準クロック１１１４は、ＤＣＯのために使用される水晶発振器を備えることができる。一態様では、構成要素セット１１２４および１１２６は、図１のワイヤレス通信デバイス１００Ａまたは１００Ｂなどの集積回路に実装される。たとえば、構成要素セット１１２４および１１２６は、基地局との間でワイヤレス信号を送信および受信するための移動局内で使用するためのＣＤＭＡトランシーバチップ上に常駐することができる。トランシーバチップは、様々なデジタル信号処理機能を含むデジタルブロック、ならびにアプリケーションプロセッサを含むことができる。これらのブロックのうちの１つまたは複数は処理システム１１１６として働く。メモリ１１１８は１つまたは複数のオンチップバッファまたはレジスタとして含めることができる。較正回路１１２０は、ギャップおよびオーバーラップのための値を判断するための図９Ａおよび図１０Ａに示した回路構成要素のうちの１つまたは複数を含むことができる。
【００８７】
他の態様では、構成要素セット１１２６の機能は別のチップまたはモジュール上で実現できる。たとえば、処理システム１１１６はチップセット中の別のチップとして含めることができる。代替的に、処理は、ベンチ局におけるローカルコンピュータによってソフトウェアで実行できる。メモリ１１１８は、ＲＡＭ、ＲＯＭ、ＰＲＯＭ、ハードドライブ、リムーバブル記憶装置または別の適切な媒体など、ＤＣＯが常駐するチップとは別個のメモリとすることができる。較正回路１１２０は、デジタル信号処理回路、またはソフトウェアアルゴリズムに統合できる。代替的に、別のモジュールに与えることができる。一態様では、オンチップアプリケーションプロセッサ、メモリバッファ、コンパレータセット、アキュムレータ、時間デジタル変換器およびアキュムレータデグリッチャはすべて、ＤＣＯとともにＤＰＬＬを含んでいる、１つのＣＤＭＡトランシーバチップ上に与えられる。しかしながら、ＤＣＯを使用する任意のタイプの回路デバイスを使用することができ、ＤＰＬＬは必要とされないことを諒解されよう。
【００８８】
セット１１２４中の構成要素は、必ずしも物理的に近位である、またはセット１１２６が機能的に別個であることを示すのではなく、単にＤＰＬＬの機能的部分としてこれらの構成要素間の対話を示すためにグループ化される。線１１１９は、２つのリンクされた構成要素間の特定の関係ではなくセット１１２６中の構成要素間の一般的機能的関係を示す役割をはたす。線１１２２は、一態様では、２つの構成要素セット（またはそのいくつかの変形体）が異なるセットまたはモジュールに分離できることを示す。また、線１１２１、１１２５、１１２７、および１１２３は、セット１１２６の構成要素とセット１１２４の構成要素との間の対話を示す。
【００８９】
補助チューニング要素１１１０はセット１１２４中に示されている。ギャップの場合、１つまたは複数のそのようなチューニング要素は、上述のように選択される。
【００９０】
図１２は、本開示の一態様によるＤＣＯを較正するための方法の流れ図である。１２０２において、ＤＣＯとともに使用するＤＣＯコードの初期セットを判断する。この初期セットの判断は、単に製造業者またはチップサプライヤによって指示された指定されたコードのセットの識別（１２０２Ａ）とすることができる。代替的に、判断は、試験施設において、またはサプライヤによって行われる手順においてなど、コードの新しいセットを判断すること（１２０２Ｂ）に関連することがある。判断は、知られているコードを使用することとカスタム判断を行うこととの組合せなど、他の方法（１２０２Ｃ）で行われることがある。一態様では、初期セットはオンチップメモリ１１１８に記憶される。
【００９１】
その結果、出力周波数レンジを識別する（１２０４）。一態様では、このステップは、オンチップメモリ１１１８に書き込まれ、記憶されたコードによって処理システム１１１６によって自動化され、図９および図１０を参照して論じた技法のうちの１つまたは複数を使用する較正回路１１２０とともに、処理システム１３１６によって実行される。たとえば、周波数カウンタは図９中のアキュムレータ１００７の出力において、サイクルの数をカウントするために使用され、これは入力コードごとに出力周波数を決定するために使用される。
【００９２】
周波数レンジにおけるギャップおよびオーバーラップの存在を判断する（１２０６）。いくつかの態様では、ステップ１２０４およびステップ１２０６は連続しておらず、むしろ初期セット中の複数の入力コードごとに順に繰り返す。他の態様では、ステップ１２０４が最初に行われる場合がある。本開示の趣旨および範囲から逸脱することなく様々な構成が可能である。オーバーラップが存在する場合、オーバーラップ周波数に対応する制御コードを除去し（１２０８）、制御コードの修正されたセットを記録する（１２１１）。ギャップが存在する場合、ギャップを充填する周波数を生成するために制御コードを追加し（１２１０）、修正されたセットを記録する。制御コードの１つ、サブセット、またはセグメントを一度に分析する構成において、制御は１２０６に戻る。
【００９３】
もはや不連続性が識別されなくなった後、不揮発性メモリを備えることができるＤＣＯマッピングテーブルに新しいセットを記憶する。その時点で、較正は完了し、プロセスが終了する（１２１２）。
【００９４】
１つまたは複数の例示的な実施形態では、説明した機能はハードウェア、ソフトウェア、ファームウェア、またはその任意の組合せで実装できる。ソフトウェアで実装する場合、機能は、１つまたは複数の命令またはコードとしてコンピュータ可読媒体上に記憶するか、あるいはコンピュータ可読媒体を介して送信することができる。コンピュータ可読媒体は、ある場所から別の場所へのコンピュータプログラムの転送を可能にする任意の媒体を含む、コンピュータ記憶媒体と通信媒体の両方を含む。記憶媒体は、コンピュータによってアクセスできる任意の利用可能な媒体でよい。限定ではなく例として、そのようなコンピュータ可読媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、ＣＤ−ＲＯＭもしくは他の光ディスク記憶装置、磁気ディスク記憶装置もしくは他の磁気記憶デバイス、または命令もしくはデータ構造の形態の所望のプログラムコードを担持または記憶するために使用でき、コンピュータによってアクセスできる任意の他の媒体を備えることができる。また、いかなる接続もコンピュータ可読媒体と適切に呼ばれる。たとえば、ソフトウェアが、同軸ケーブル、光ファイバケーブル、ツイストペア、デジタル加入者回線（ＤＳＬ）、または赤外線、無線、およびマイクロ波などのワイヤレス技術を使用して、ウェブサイト、サーバ、または他のリモートソースから送信される場合、同軸ケーブル、光ファイバケーブル、ツイストペア、ＤＳＬ、または赤外線、無線、およびマイクロ波などのワイヤレス技術は、媒体の定義に含まれる。本明細書で使用するディスク（disk）およびディスク（disc）は、コンパクトディスク（disc）（ＣＤ）、レーザディスク（disc）、光ディスク（disc）、デジタル多用途ディスク（disc）（ＤＶＤ）、フロッピー（登録商標）ディスク（disk）およびブルーレイディスク（disc）を含み、ディスク（disk）は、通常、データを磁気的に再生し、ディスク（disc）は、データをレーザで光学的に再生する。上記の組合せもコンピュータ可読媒体の範囲内に含めるべきである。
【００９５】
図１３の処理システム１３１６を含む、本明細書で開示した態様に関して説明した様々な例示的な論理ブロック、モジュールおよび回路は、集積回路（「ＩＣ」）、アクセス端末、またはアクセスポイント内に実装できるか、またはそれらによって実行できる。ＩＣは、汎用プロセッサ、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）もしくは他のプログラマブル論理デバイス、個別ゲートもしくはトランジスタ論理、個別ハードウェア構成要素、電子的構成要素、光学的構成要素、機械的構成要素、または本明細書に記載の機能を実行するように設計されたそれらの任意の組合せを備えることができ、ＩＣの内部に、ＩＣの外側に、またはその両方に常駐するコードまたは命令を実行することができる。汎用プロセッサはマイクロプロセッサとすることができるが、代替として、プロセッサは、任意の従来のプロセッサ、コントローラ、マイクロコントローラ、または状態機械とすることができる。プロセッサは、コンピューティングデバイスの組合せ、たとえば、ＤＳＰとマイクロプロセッサとの組合せ、複数のマイクロプロセッサ、ＤＳＰコアと連携する１つまたは複数のマイクロプロセッサ、あるいは任意の他のそのような構成として実装することもできる。
【００９６】
本明細書の教示は、様々な装置（たとえば、デバイス）に組み込む（たとえば、装置内に実装する、または装置によって実行する）ことができる。たとえば、本明細書で教示した１つまたは複数の態様は、電話（たとえば、セルラー電話）、携帯情報端末（「ＰＤＡ」）、娯楽デバイス（たとえば、音楽またはビデオデバイス）、ヘッドセット（たとえば、ヘッドフォン、イヤピースなど）、マイクロフォン、医療デバイス（たとえば、生体センサ、心拍数モニタ、歩数計、ＥＫＧデバイスなど）、ユーザＩ／Ｏデバイス（たとえば、時計、遠隔制御装置、照明スイッチ、キーボード、マウスなど）、タイヤ空気圧モニタ、コンピュータ、販売時点管理デバイス、娯楽デバイス、補聴器、セットトップボックス、または他の好適なデバイスに組み込むことができる。
【００９７】
本明細書の教示はワイヤレスデバイスに限定されず、ＤＣＯが実装されたまたは実装できる、任意の電子デバイス、モジュール、または回路に拡大することができる。「スタンドアロン」構成要素またはモジュールあるいは別のモジュールまたは電子デバイスの統合部分であるかどうかにかかわらず、そのようなデバイスは、それ自体の中にＩＣまたはプロセッサを含むか、あるいは別の電気回路構成要素を含むことができる。
【００９８】
以上の説明は、当業者が本明細書で説明した様々な態様を実行できるようにするために提供したものである。これらの態様に対する様々な変更は当業者には容易に明らかであり、本明細書で定義した一般的原理は他の態様に適用することができる。したがって、特許請求の範囲は、本明細書に示された態様に限定されるものではなく、言語的主張に矛盾しない最大限の範囲を与えられるべきであり、単数形の要素への言及は、明確にそう明記されていない限り、「ただ１つの」を意味するものではなく、「１つまたは複数の」を意味するものである。別段に明記されていない限り、「いくつかの」という語は「１つまたは複数の」を表す。当業者に知られている、または後に知られることになる、本開示全体にわたって説明した様々な態様の要素のすべての構造的および機能的均等物は、参照により本明細書に明白に組み込まれ、特許請求の範囲に包含されるものである。さらに、本明細書に開示したいかなることも、そのような開示が特許請求の範囲に明示的に具陳されているかどうかにかかわらず、公に供するものではない。いかなるクレーム要素も、その要素が「手段」という語句を使用して明白に具陳されていない限り、または方法クレームの場合には、その要素が「ステップ」という語句を使用して具陳されていない限り、米国特許法第１１２条第６項の規定に基づいて解釈されるべきではない。
【技術分野】
【０００１】
本開示は、一般に電子回路の分野に関し、より詳細には、限定はしないが、デジタル制御発振器に関する。
【背景技術】
【０００２】
数値的に制御される発振器とも呼ばれることがあるデジタル制御発振器（ＤＣＯ）は、固定基準クロックからの一連の周波数を合成するための電子回路である。特定の時間にＤＣＯによって発生される出力周波数はデジタル入力または制御コードの値の関数である。ＤＣＯは、様々な電子回路ベースの適用例のための波形を発生するための周波数シンセサイザとして使用できる。ＤＣＯは、たとえば、ワイヤレス通信、高解像度イメージング、高速ネットワーキング、ディスプレイ技術、デジタル信号処理、および他の回路集約的分野のホストの領域においてますます採用されている。
【０００３】
携帯電話およびポータブルコンピュータを含む従来のワイヤレス通信デバイスに関連する適用例の場合、クロックおよびデータの復元、搬送波合成、信号符号化／復号および変調／復調、プログラマブル波形生成などの機能を実装するために、ＤＣＯが生成する波形を使用することができる。ワイヤレス通信に関連する多くの最近の適用例では、デジタル位相ロックループ（ＤＰＬＬ）内に実装されたＤＣＯが広く使用されるようになった。そのデジタル的な性質により、ＤＣＯは、出力周波数と、高分解能と、広い周波数スペクトルにわたる動作との間の高速切替えを提供することができる。ＤＣＯはまた、アナログ回路構成要素の数を減らし、発振器制御電圧などのような雑音感受性パラメータを低減するかまたはなくすことによって、従来の回路技法よりも優れた雑音除去を提供することができる。
【０００４】
より粒度の細かい出力周波数間の高速切替えのためのより小さいＤＣＯに対する需要が拡大し続けると、ＤＣＯを構成する様々な回路要素の寄生回路値およびインピーダンス不整合に関連する問題も拡大する。実際の実装形態では、線形入力コードは、ＤＣＯからの非線形出力周波数、特に、出力周波数対入力制御コードのプロットにおけるギャップまたはオーバーラップインスタンスを生じる傾向がある。
【０００５】
ＤＣＯにおける非線形性のこれらのインスタンスを効果的に識別し、補正する必要が当技術分野において存続する。
【発明の概要】
【０００６】
デジタル制御発振器（ＤＣＯ）を較正するための技法を開示する。ＤＣＯを動作させるための制御コードの初期セットを判断することができる。初期セットから生成された出力周波数レンジを識別することができる。該周波数レンジにおけるギャップまたはオーバーラップインスタンスを識別することができる。オーバーラップの場合、修正されたセットを確立するために、オーバーラップインスタンスに対応する制御コードを初期セットから除去することができる。ギャップの場合、該ギャップを充填する周波数値を生成するために、制御コードを初期セットに追加することができる。
【０００７】
本開示の一態様では、デジタル制御発振器（ＤＣＯ）を較正する方法は、ＤＣＯを動作させるための制御コードの初期セットを決定することと、初期セットから生成された出力周波数レンジを識別することと、周波数レンジにおける少なくとも１つのオーバーラップインスタンスを識別することと、修正されたセットを確立するために少なくとも１つのオーバーラップインスタンスに対応する制御コードを初期セットから除去することとを含む。
【０００８】
本開示の別の態様では、デジタル制御発振器（ＤＣＯ）を較正する方法は、ＤＣＯを動作させるための制御コードの初期セットを判断することと、初期セットから生成された出力周波数レンジを識別することと、該周波数レンジにおける少なくとも１つのギャップを識別することと、該少なくとも１つのギャップを実質的に充填する出力周波数値に対応する制御コードを初期セットに追加することとを含む。
【０００９】
本開示のさらに別の態様では、ワイヤレス通信デバイスは、デジタル制御発振器（ＤＣＯ）と、ＤＣＯを動作させるための制御コードの初期セットを決定することと、初期セットから生成された出力周波数レンジを識別することと、該周波数レンジにおける少なくとも１つのオーバーラップインスタンスを識別することと、修正されたセットを確立するために少なくとも１つのオーバーラップインスタンスに対応する制御コードを初期セットから除去することとを行うように構成された処理システムとを含む。
【００１０】
本開示のさらに別の態様では、ワイヤレス通信デバイスは、デジタル制御発振器（ＤＣＯ）と、ＤＣＯを動作させるための制御コードの初期セットを決定することと、初期セットから生成された出力周波数レンジを識別することと、該周波数レンジにおける少なくとも１つのギャップを識別することと、該少なくとも１つのギャップを実質的に充填する出力周波数値に対応する制御コードを初期セットに追加することとを行うように構成された処理システムとを含む。
【００１１】
本開示のさらなる態様では、装置は、デジタル制御発振器（ＤＣＯ）と、ＤＣＯを動作させるための制御コードの初期セットを決定するための手段と、対応する出力周波数レンジを識別するための手段と、該周波数レンジにおける少なくとも１つのオーバーラップインスタンスを識別するための手段と、修正されたセットを確立するために該少なくとも１つのオーバーラップインスタンスに対応する制御コードを初期セットから除去するための手段とを含む。
【００１２】
本開示のまたさらなる態様では、装置は、デジタル制御発振器（ＤＣＯ）と、ＤＣＯを動作させるための制御コードの初期セットを決定するための手段と、初期セットから生成された出力周波数レンジを識別するための手段と、該周波数レンジにおける少なくとも１つのギャップを識別するための手段と、該少なくとも１つのギャップを実質的に充填する出力周波数値に対応する制御コードを初期セットに追加するための手段とを含む。
【００１３】
本開示の別の態様では、デジタル制御発振器（ＤＣＯ）を較正する方法を実行するための機械によって実行可能な命令を含む機械可読媒体を含むコンピュータプログラム製品は、ＤＣＯを動作させるための制御コードの初期セットを決定することと、初期セットから生成された出力周波数レンジを識別することと、該周波数レンジにおける少なくとも１つのオーバーラップインスタンスを識別することと、修正されたセットを確立するために該少なくとも１つのオーバーラップインスタンスに対応する制御コードを初期セットから除去することを含む。
【００１４】
本開示のさらなる態様では、デジタル制御発振器（ＤＣＯ）を較正する方法を実行するための機械によって実行可能な命令を含む機械可読媒体を含むコンピュータプログラム製品は、ＤＣＯを動作させるための制御コードの初期セットを決定することと、初期セットから生成された出力周波数レンジを識別することと、該周波数レンジにおける少なくとも１つのギャップを識別することと、該少なくとも１つのギャップを実質的に充填する出力周波数値に対応する制御コードを初期セットに追加することとを含む。
【００１５】
本発明の様々な態様を例として図示および説明する以下の詳細な説明から、本発明の他の態様が当業者には容易に明らかになることを理解されたい。了解されるように、すべて本開示の範囲を逸脱しなければ、本発明では、他の様々な構成および実装形態が可能であり、そのいくつかの詳細は、様々な他の点で変更形態が可能である。したがって、図面および詳細な説明は、本質的に例示的なものと見なされるべきであり、限定的なものと見なされるべきではない。
【図面の簡単な説明】
【００１６】
【図１Ａ】ワイヤレス受信機を組み込んだワイヤレス通信デバイスのブロック図。
【図１Ｂ】ワイヤレス送信機を組み込んだワイヤレス通信デバイスのブロック図。
【図２Ａ】デジタル制御発振器（ＤＣＯ）のブロック図。
【図２Ｂ】例示的なＤＣＯの回路図。
【図２Ｃ】例示的なチューニングユニットの回路図。
【図２Ｄ】例示的なチューニング要素の回路図。
【図３】理想的な場合のＤＣＯ出力周波数対ＤＣＯ制御コードを示すプロット。
【図４】ギャップを表すＤＣＯ出力周波数対ＤＣＯ制御コードを示すプロット。
【図５】オーバーラップインスタンスを表すＤＣＯ出力周波数対ＤＣＯ制御コードを示すプロット。
【図６】ギャップとオーバーラップインスタンスとを表すＤＣＯ出力周波数対ＤＣＯ制御コードを示すプロット。
【図７】オーバーラップ補正を表すＤＣＯ出力周波数対ＤＣＯ制御コードを示すプロット。
【図８】ギャップ補正を表すＤＣＯ出力周波数対ＤＣＯ制御コードを示すプロット。
【図９Ａ】閉ループＰＬＬを使用してＤＣＯ不連続性を測定するための回路の図。
【図９Ｂ】図９Ａの回路に関する波形を示す一連のプロット。
【図１０Ａ】開ループＤＣＯ周波数を使用してＤＣＯ不連続性を測定するための回路の図。
【図１０Ｂ】図１０Ａの回路に関する波形を示す図。
【図１１】ＤＣＯをチューニングするための構成要素のブロック図。
【図１２】ＤＣＯをチューニングするための方法の流れ図。
【発明を実施するための形態】
【００１７】
添付の図面とともに以下に示す詳細な説明は、本発明の様々な構成を説明するものであり、本発明を実施できる唯一の構成を表すものではない。この詳細な説明は、本発明の完全な理解を与える目的で具体的な詳細を含む。ただし、本発明はこれらの具体的な詳細なしに実施できることが当業者には明らかであろう。いくつかの例では、本発明の概念を不明瞭にしないように、よく知られている構造および構成要素をブロック図の形式で示す。
【００１８】
ＤＣＯは、ワイヤレス信号を送信および受信するワイヤレス通信デバイス内にますます実装されるようになってきた。ＤＣＯを使用して搬送波形を発生する場合、ベースバンド信号で搬送波形を変調し、次いで、変調された搬送波形をワイヤレス信号として他のデバイスに送信する。今度は、受信デバイスはＤＣＯを使用して、搬送波を合成し、復調のためにベースバンド信号を除去する。
【００１９】
図１Ａおよび図１Ｂは、それぞれ、ワイヤレス信号受信およびワイヤレス信号送信に関連するワイヤレス通信デバイス１００Ａおよび１００Ｂのブロック図である。ワイヤレス通信デバイス１００Ａおよび１００Ｂの各々は、それぞれの周波数シンセサイザ１６０Ａおよび１６０Ｂを含んでいる。それぞれの周波数シンセサイザ１６０Ａおよび１６０Ｂは、それぞれのＤＣＯ（図示せず）へのデジタル制御コード入力の関数である特定の周波数の出力波形を発生するためのＤＣＯ１４５Ａおよび１４５Ｂを含む。一態様では、ＤＣＯは、特定の設計に応じて、複数のチューニング要素およびインダクタ容量「タンク」構成を含むことができる。本開示によるＤＣＯの例示的なアーキテクチャについて以下で説明する。
【００２０】
図１Ａのワイヤレス通信デバイス１００Ａはいわゆる「ゼロＩＦ」アーキテクチャを実装することができるが、本開示はこの点について限定されない。ゼロＩＦアーキテクチャでは、ＷＣＤ１００Ａは、入来信号を直接ベースバンド信号に変換し、特に、最初に受信信号を中間周波数（ＩＦ）信号に変換しない。
【００２１】
ワイヤレス通信デバイス１００Ａは、入来するワイヤレス信号を受信するアンテナ１２０Ａを含む。例として、入来するワイヤレス信号は、符号分割多元接続（ＣＤＭＡ）基地局から送信されたＣＤＭＡ変調信号を備えることができる。しかしながら、ＧＳＭ（登録商標）信号または他のタイプのワイヤレス信号もサポートすることができる。図示の例では、アンテナ１２０Ａによって受信されたワイヤレス信号を低雑音増幅器（ＬＮＡ）および１つまたは複数のフィルタに通すことなどによって、その信号をＲＦ受信機１４０Ａによって処理することができる。次いで、ワイヤレス信号は、（「ダウンミキサ」または「デミキサ」と呼ばれることがある）ミキサ１５０Ａによってベースバンドにミックスダウンされる。ミキサ１５０Ａは、発振周波数を発生するためにＤＣＯを実装することができる周波数シンセサイザ１６０Ａによって生成された基準波形を受信することができる。ＤＣＯのアナログ信号に基づく均等物である電圧制御発振器に比較して、ＤＣＯは周波数合成プロセスを改善し、場合によってはシステムにおける雑音を低減し、周波数シンセサイザ１６０Ａおよびデバイス１００Ａの様々な構成要素の簡略化を可能にすることができる。
【００２２】
ミキサ１５０Ａがベースバンド信号を生成し、それをアナログデジタル（Ａ／Ｄ）変換器１７０Ａがフィルタ処理しサンプリングして、信号の対応するデジタルサンプルを生成することができる。デジタル電圧利得増幅器（ＶＧＡ）または別の適切な増幅器のタイプなど、１つまたは複数の増幅器１８０Ａを使用して、自動利得制御ユニット（図示せず）から受信した利得値に従ってデジタル値を増幅することまたは減衰させることによって、デジタルベースバンド信号を適宜にスケーリングすることができる。
【００２３】
増幅器１８０Ａによるスケーリング後、スケーリングされたデジタルベースバンド信号は、復調器を備えることができるモデムユニット１９０Ａに与えられる。ＣＤＭＡベースの適用例の場合、モデム１９０Ａは、異なるソース、たとえば、異なる基地局信号から受信した信号、または複数の伝搬経路を介して同じソースから受信した信号、すなわち、マルチパス信号を分離し追跡する、いわゆる「ＲＡＫＥ」受信機を含むことができる。
【００２４】
たとえば、モデムユニット１９０Ａは、拡散、ウォルシュデカバリングおよび蓄積、パイロット時間追跡および周波数追跡を実行するいくつかの「フィンガ」を含むことができる。モデムユニット１９０Ａの各フィンガは、対応する経路のためのパイロットおよびデータシンボルを出力する。次いで、パイロットおよびデータシンボルに対してシンボル復調および／または他の信号処理を実行することができる。
【００２５】
必要に応じて、ワイヤレス通信デバイス１００Ａはまた、フィルタおよび様々なデジタルまたはアナログ信号処理構成要素など、追加の構成要素（図示せず）を含むことができる。ワイヤレス通信デバイスは、代替または追加として、時分割多元接続（ＴＤＭＡ）、または周波数分割多元接続（ＦＤＭＡ）、またはＣＤＭＡ、あるいはこれらのプロトコルの何らかの組合せを使用して信号を処理することを採用することができる。
【００２６】
もちろん、他の規格または技法の場合、ＲＡＫＥフィンガが使用されないことがあるが、本明細書で説明するＤＣＯはそのような規格または技法に等しく有用である。
【００２７】
図１Ｂは、ワイヤレス送信機を組み込んだワイヤレス通信デバイスのブロック図である。図１Ａおよび図１Ｂ中のデバイスは、同じワイヤレス通信デバイスの一部（たとえば、ワイヤレス送受信器の一部）とすることができ、代替的に、別々のデバイスまたは同じデバイス上の個別モジュールとすることができる。図１Ｂ中のワイヤレス通信デバイス１００Ｂは、送信機能が実行されることを除いて図１Ａのワイヤレス通信デバイスと同様に機能することができる。
【００２８】
モデムユニット１９０Ｂからワイヤレス信号を出力でき、モデムユニット１９０Ｂは、アンテナ１２０Ｂを介した送信用の信号を変調するための変調器を備えることができる。たとえば、ＣＤＭＡシステムでは、モデムユニット１９０ＢにおいてＰＮ符号を用いて信号を変調すること、および／またはウォルシュ符号を用いて信号を拡散すること、または両方を行って、デジタルベースバンド信号を生成することができる。その結果、モデムユニット１９０Ｂから出力されたデジタル信号を、デジタルアナログ変換器（ＤＡＣ）１７０によってアナログ波形に変換して、アナログベースバンド信号を生成することができる。
【００２９】
周波数シンセサイザ１６０Ｂは、搬送波形を（「アップミキサ」と呼ばれることがある）ミキサ１５０Ｂに与える。周波数シンセサイザ１６０ＢはＤＣＯ１４５Ｂを含む。ミキサ１５０Ｂは、アナログベースバンド信号を結合して搬送波信号にし、変調された搬送波信号をスケーリングのために増幅器１８０Ｂに転送する。増幅器１８０Ｂは、回路のタイプおよび適用例に応じて１つまたは複数の電圧利得増幅器（ＶＧＡ）、ドライバ増幅器（ＤＡ）、および電力増幅器（ＰＡ）を含むことができる。異なる増幅器は、同じ集積回路チップ、あるいは複数の異なるチップまたはモジュールに常駐することができる。変調された信号が適切に増幅または減衰されると、ＲＦ送信機１４０Ｂは、アンテナ１２０Ｂを介してワイヤレス通信デバイス１００Ｂから変調されたＲＦ信号を送信することができる。
【００３０】
図１Ａおよび図１Ｂのワイヤレス通信デバイス１００Ａおよび１００Ｂは、本明細書で説明するＤＣＯ較正技法を利用することができる例示的なデバイスにすぎないことを諒解されよう。他のタイプのワイヤレス通信デバイス、あるいはより一般的には、ＤＣＯを使用する任意のワイヤレスまたはワイヤードデバイスを含む、多くの他のタイプのデバイスも本開示の教示から等しく利益を得ることができる。
【００３１】
上記のように、いくつかのワイヤレス規格は、ＴＤＭＡおよびＦＤＭＡ変調の組合せを使用するＧＳＭ（登録商標）システムなど、２つ以上の通信技法を利用する。ＧＳＭ（登録商標）は、Ｇｌｏｂａｌ Ｓｙｓｔｅｍ ｆｏｒ Ｍｏｂｉｌｅ Ｃｏｍｍｕｎｉｃａｔｉｏｎｓを表す。いくつかのＩＥＥＥ８０２．１１規格、Ｂｌｕｅｔｏｏｔｈ（登録商標）規格、ならびに新生の超広帯域（ＵＷＢ）技法および規格を含み、いくつかのワイヤレスネットワーキング規格ならびに、他のワイヤレス通信規格および技法も開発された。これらの規格および技法を採用している回路は、ワイヤレス信号の生成および復調において、一般に発振器、特にＤＣＯを使用することができる。
【００３２】
例示的なワイヤレス通信デバイスは、セルラーまたは衛星無線電話、無線電話基地局、１つまたは複数のワイヤレスネットワーキング規格をサポートするコンピュータ、ワイヤレスネットワーキングのためのワイヤレスアクセスポイント、ポータブルコンピュータ内に組み込まれたＰＣＭＣＩＡカード、直接双方向通信デバイス、ワイヤレス通信機能を備えた携帯情報端末（ＰＤＡ）などを含む。
【００３３】
本開示で説明するＤＣＯ較正技法から等しく利益を得ることができる、ワイヤレスネットワークにおいて使用されるコンピューティングデバイスの例は、ラップトップまたはデスクトップコンピュータ、セルラー無線電話および衛星無線電話など携帯電話、データ端末、データ収集デバイス、ＰＤＡおよび他のポータブルおよび非ポータブルコンピューティングデバイスを含むことができる。
【００３４】
図２Ａは例示的なデジタル制御発振器（ＤＣＯ）２００のブロック図である。この例では、ＤＣＯ２００は、ＬＣ回路に応じた周波数を有する発振出力を生成することを行なうインダクタ−キャパシタ回路である。たとえば、出力周波数は、ＤＣＯ２００の構成要素のキャパシタンスを変更することによって変更できる。ＤＣＯ２００は２つの入力を含む。第１の入力２０２において、ＤＣＯ２００はｎビット幅デジタルワードまたはチューニングコードを受信する。基準クロック信号がクロック入力２０６にストリーミングされる。出力２０４において、周波数の信号ＦＯＵＴが生成される。ＦＯＵＴは、入力２０２においてチューニングコードの値を変更することによって調整される。この例では、ＦＯＵＴは入力チューニングコードに直線的に反比例する。したがって、ｎ＝４であり、入力チューニングコードが０１００である場合、周波数Ｆ１が生成される。次いでチューニングコードが０１０１に変更された場合、理想的な場合では、その結果、Ｆ１よりもわずかに低い周波数Ｆ２が生成される。
【００３５】
出力信号は、ＤＣＯの特定の回路構成に応じて、（図示の）方形波、正弦波、または他の形とすることができる。
【００３６】
実際には、ＤＣＯは、デジタル入力のセットに応答して周波数を漸進的に調整するためのいくつかのチューニングユニットおよびチューニング要素を備える。
【００３７】
図２Ｂは、本開示の一態様によるＤＣＯ２０３の回路図である。ＤＣＯは、適用例に応じて様々な方法で構成できることを諒解されよう。ＤＣＯ２０３への入力はチューニングコードであり、この例では１２ビット２進数である。ＤＣＯ出力は、以下で説明するように、チューニングコードによって部分的に決定された周波数の（たとえば、ノード２７１および２７７における）電圧波形である。
【００３８】
図２Ｂの例は複数の復号器を使用する。ただし、構成に応じて、別の数の復号器、またはいくつかの例では１つの復号器が使用できることを当業者なら諒解されよう。代替的に、復号機能は、ソフトウェアにおいて、１つまたは複数のデジタル信号プロセッサによって、または他のハードウェアにおいて実行できる。この例では、１２ビットチューニングコードの４つの最上位ビットは復号器２１１に入力され、これは、復号された信号をＲＯＷ０〜ＲＯＷ１５ならびにＲＯＷ（ＡＵＸ）に与えるために使用される。ＤＣＯ２０３は、１６行（ＲＯＷ０〜ＲＯＷ１５）と１６列（ＣＯＬ０〜ＣＯＬ１５）との行列を含む。ＣＯＬ０〜ＣＯＬ１５の各々は、１６個のＸチューニングユニットの１つに関連する（明示的に図示されていないが、スラッシュ２８１は、ＸおよびＸＡチューニングユニットが中間列にわたって反復されることを示す）。１６個のＸチューニングユニットの各々はまた、１６行ＲＯＷ０〜ＲＯＷ１５の１つで見つかる。したがって、この構成では、１６×１６＝２５６Ｘチューニングユニットの各々は、特定の行および列によってアドレス指定できる。１６個のＸチューニングユニットに加えて、ＲＯＷ０〜ＲＯＷ１５からの各行はＡ０チューニングユニットとＢ０チューニングユニットとを含む。復号器２１１からのＲＯＷ０〜ＲＯＷ１５出力の各出力は、それぞれ１つの対応するＡユニット、１６個のＸユニット、および１つのＢユニットに供給する。さらに、１６個のＸＡ補助チューニングユニットは、マルチビット信号を備えることができる復号器２１１からの信号ＲＯＷ（ＡＵＸ）によって制御される。
【００３９】
この例では、全１２ビットチューニングコードはまた、チューニングユニットＡ０およびＢ０を制御するための１６ビットの復号データを生成する復号器２０９に入力される。１２ビットチューニングコードの４つの中間ビットは、ＣＯＬ０〜ＣＯＬ１５を制御するための復号ビットを生成する復号器２０７に入力される。
【００４０】
図２Ｂの構成では、ＤＣＯ２０３は、相互コンダクタンス２７９（−Ｇｍ）を発生するインダクタ−キャパシタ回路を含む。要素２０１はインダクタ−キャパシタ回路のインダクタコイルを表す。ＤＣＯ２０３の出力は、正の電圧ＶＰ（ノード２７１）と負の電圧ＶＮ（ノード２７７）との間をトグルする。このトグリングの周波数は、粗デジタルチューニングユニット２０５および微デジタルチューニング要素の複数のセット、たとえば、Ａ０〜Ａ１５、Ｘ、ＸＡ、およびＢ０〜Ｂ１５によってデジタル制御される。共に、セットＡ０〜Ａ１５、Ｘ、ＸＡ、およびＢ０〜Ｂ１５は、以下で説明するようにＤＣＯの個々のセグメントのための出力波形を駆動するようにさらに編成できる微チューニング要素の行列を構成する。
【００４１】
一態様では、粗デジタルチューニングユニット２０５は、たとえば、ステップあたり５ＭＨｚ程度の（またはＬＳＢ、合計８ビット２進制御で、粗チューニングレンジが約２５６×５ＭＨｚ＝１．２８ＧＨｚである）より大きい出力周波数調整を行うために使用でき、微チューニング要素は、たとえば、ステップあたり４ＫＨｚ以下程度の（またはＬＳＢ、１２ビット２進制御で、全微チューニングレンジは約４０９６×４ＫＨｚ＝１６．３８４ＭＨｚである）微チューニングを行うために使用できる。
【００４２】
上記の例では、復号器は、入力制御コードの１つまたは複数のビット（または各ビット）と１つまたは複数の微チューニング要素との間のマッピングを行うために使用できる。復号器のマッピングは、以下で説明するように、ギャップおよびオーバーラップ測定の得られた値によって行われる。本明細書を読めば、これらのマッピングが本開示の趣旨および範囲から逸脱することなく様々な知られている技法によって達成できることを当業者は諒解されよう。
【００４３】
他の実施形態では、ギャップの場合、また（下記の）オーバーラップの場合、補助構成要素を与えるために、（ＸＡなど）微チューニングユニットの補助「ミラー」アレイが、図１１２中の微チューニングユニットのアレイに隣接して常駐することができる。他の場合には、これらの要素は、ＤＣＯの回路レイアウトの外側、半導体ダイの外側、またはＤＣＯ回路が常駐するモジュールの外側に常駐することができる。
【００４４】
図２Ｃに、それぞれ、チューニングユニットＡ０、Ｘ、ならびにＢ０およびＸＡに対応する、個々のユニット２１２、２１４、２１６、および２１８を示す。各チューニングユニットは出力ＶＰと出力ＶＮとに結合される。入力ＩＮＰは、ＤＣＯ出力周波数の粒度レベル調整のためのチューニングユニット中の１つまたは複数のスイッチ（たとえば、ＣＭＯＳトランジスタのゲート）を制御する、入力制御コードの１つまたは複数のビットに対応する。入力ＩＮＰは、チューニングユニット２１２、２１４、２１６、および２１８のチューニング要素（図２Ｄ参照）中のどのキャパシタがオンおよびオフであるかを制御し、それによって、キャパシタンスの増分量を回路に追加するか、またはそこから除去して、所望の出力周波数を達成することができる。図示の回路では、スイッチをアクティブにすることによってチューニングユニットに追加のキャパシタンスを追加し、それによって出力波形の周波数を漸進的に低減する。一例では、論理１（「高」電圧レベル）はＮＭＯＳトランジスタをオンにし、それによってスイッチをアクティブにし、この目的を達成する。このために、一態様では、論理１がより多くなると、したがってチューニングコードがより高くなると、周波数がより低くなる。
【００４５】
図２Ｃの例では、チューニングユニット２１２、２１４、２１６、および２１８の各々は構造的に同じであるが、そうである必要はない。各々は、例として、それぞれ調整を行うために使用される２つの主キャパシタ（図２Ｄ参照）を備えることができる、１６個の個々のチューニング要素を含んでいる。図示の簡略図では、別々のビットを使用して１６個の個々のチューニング要素の１つを制御することができるように、１６ビットがチューニングユニットＡ０に入力される。チューニングユニットＸの場合、単一のビットを使用して、チューニングユニットＸ中のすべてのスイッチが同時にオンまたはオフのいずれかになるように全１６個の要素を制御することができる。他の実施形態では、２つ以上のビットを使用して、チューニング要素Ｘ中のチューニング要素を制御することができる。チューニングユニットＢ０は、この例では、チューニングユニットＡ０と同様の様式で機能する。異なるタイプおよび異なる数のチューニングユニットおよびチューニング要素が等しく好適であることを諒解されよう。
【００４６】
チューニングユニットＸＡは、本開示で説明する出力周波数対入力チューニングコードのプロットにおける非線形性（ギャップまたはオーバーラップ）の場合をカバーするために使用できる補助チューニングユニットである。一態様では、補助チューニングユニットＸＡは１６個の補助チューニング要素を含み、各チューニング要素は１６個の小さいキャパシタを含む。したがって、この例では、１６個のユニットＸＡは、制御すべき１６２＝２５６個のユニットキャパシタを有し、図２Ｃに示すように復号器からの８ビット２進制御を必要とする。この場合、１６ＸＡユニット制御へのチューニングコードの例示的な復号器マッピングは、以下の通りである。
【００４７】
Ａｕｘ ＭＳＢ（ビット７）は８つのＸＡユニットを制御する
ビット６は４つのＸＡユニットを制御する
ビット５は２つのＸＡユニットを制御する
ビット４は１つのＸＡユニットを制御する
ビット３は残りのＸＡユニット中のキャパシタの半分（８）を制御する
ビット２は残りのＸＡユニット中の４つのキャパシタを制御する
ビット１は残りのＸＡユニット中の２つのキャパシタを制御する
ビット０は残りのＸＡユニット中の１つのキャパシタを制御する
図２Ｄは、図２Ｃ中のチューニングユニットの１つ（たとえば、Ｘ）の内で見つかるものなど、ＤＣＯのための例示的なデジタルチューニング要素２１３の回路図である。そのようなチューニング要素の多くは、図２Ｂおよび図２Ｃを参照しながら論じるように、ＤＣＯ中のチューニング要素のアレイ中に含めることができる。場合によっては、４０９６個以上のデジタルチューニング要素２１３を、そのようなアレイ中に含めることができる。デジタルチューニング要素２１３が微チューニング要素を備える場合、各追加された微チューニング要素２１３は、１つの構成では、ＶＰとＶＮとの間のトグリングの周波数に対する約４ＫＨｚの制御を行うことができる。これらのデジタルチューニング要素は、４ＫＨｚ未満の増分でのＤＣＯの周波数の制御のために十分な分解能を与える限り、極めて有用である。もちろん、所与のＤＣＯの分解能レベルは、適用例の性質に応じて変動する設計問題上の詳細事項として残される。
【００４８】
一態様での各デジタルチューニング要素２１３は、プレートキャパシタ２１５Ａおよび２１５Ｂ、ならびにプレートキャパシタ２１５Ａとプレートキャパシタ２１５Ｂとの間の３つのトランジスタ２１７Ａ、２１７Ｂ、および２１７Ｃを備えることができる。３つのトランジスタ２１７Ａ、２１７Ｂ、および２１７Ｃはｎチャネル金属酸化物半導体（ＮＭＯＳ）トランジスタを備えることができる。より詳細には、デジタルチューニング要素２１３は、第１のプレートキャパシタ２１５Ａと、第２のプレートキャパシタ２１５Ｂと、第１のプレートキャパシタ２１５Ａを第２のプレートキャパシタ２１５Ｂに結合する第１のトランジスタ２１７Ａと、第２のプレートキャパシタ２１５Ｂを接地に結合する第２のトランジスタ２１７Ｂと、第１のプレートキャパシタ２１５Ａを接地に結合する第３のトランジスタ２１７Ｃとを備える。
【００４９】
３つのトランジスタ２１７Ａ、２１７Ｂ、および２１７Ｃは、この例では、共通ゲート電圧Ｖｇによって制御される。第１のトランジスタ２１７Ａのドレインはプレートキャパシタ２１５Ａの第１の側に結合され、第１のトランジスタ２１７Ａのソースはプレートキャパシタ２１５Ｂの第２の側に結合される。第２のトランジスタ２１７Ｂのドレインはプレートキャパシタ２１５Ｂの第２の側に結合され、第２のトランジスタ２１７Ｂのソースは接地電圧に結合される。第３のトランジスタ２１７Ｃのドレインは第１のプレートキャパシタ２１５Ａに結合され、第３のトランジスタ２１７Ｃのソースは接地電圧に結合される。
【００５０】
制御ビット（すなわち、トランジスタへのゲート電圧Ｖｇ）が高（デジタルビット＝１）であるとき、すべての３つのトランジスタ２１７Ａ、２１７Ｂ、および２１７Ｃはオン状態になる。このとき、２つのキャパシタ２１５Ａおよび２１５Ｂは接地に効果的に分路され、キャパシタの電圧を放電する。制御電圧（Ｖｇ）が低（デジタルビット＝０）であるとき、すべての３つのトランジスタ２１７Ａ、２１７Ｂ、および２１７Ｃはオフになる。このとき、２つのキャパシタ２１５Ａおよび２１５Ｂはトランジスタ２１７Ａ、２１７Ｂ、および２１７Ｃの両側で浮動し、回路への装荷を効果的に行わない。２つの状態間の差は、ＶＰとＶＮとの間のトグリングの出力周波数を極めて微細な増分で調整するためにデジタルチューニングアレイにおけるキャパシタンスを効果的に変化させる。この例での２つのトランジスタ２１７Ｂおよび２１７Ｃは、キャパシタ２１５Ｂとキャパシタ２１５Ａとの間の２つのノードをほぼ接地レベルに維持するために、制御電圧が低から高に切り替わるとき、その２つのノードの高速復元を行う。
【００５１】
図３は、理想的な場合のＤＣＯ出力周波数対ＤＣＯ制御コードを示すプロットである。プロットは、水平軸にＤＣＯ制御コードを、垂直軸にＭＨｚ単位のＤＣＯ出力周波数を示す。左から右への水平軸は一連の上方に進行するデジタル制御コードを表す。この例では、制御コードは、４つの最上位ビット（ＭＳＢ）と８つの最下位ビット（ＬＳＢ）とを備える１２ビットデジタルワードである。００００、０００１、００１０、００１１、および０１００を含む、複数の線またはセグメントが示されている。簡単のために、各セグメントを上位４つのＭＳＢのみによって参照する。１つのセグメントは、この例では、単一の４ビットＭＳＢ値内の入力制御コードの全範囲に対応する。たとえば、セグメント００００は、（００００，００００，００００）〜（００００，１１１１，１１１１）の１２ビット制御コードの範囲を含んでいる。次のセグメント０００１は範囲（０００１，００００，００００）〜（０００１，１１１１，１１１１）を含んでおり、以下同様である。
【００５２】
一実施形態では、各セグメントは、入力コードに基づいて出力周波数を調整するためのチューニング要素の別々のグループに対応する。たとえば、図３によって特徴づけられる例示的なＤＣＯでは、４つのＭＳＢが２４＝１６個のセグメントに対応する。１６個のセグメントの各々は、（８ＬＳＢの場合）２５６個の温度計符号化要素のアレイを含むことができる。１つのアレイを１つのセグメントに使用し、別のアレイを別のセグメントに使用し、以下同様とすることができる。入力制御コードがｎビット長を有する場合、２ｎチューニング要素が使用される。この例では、１２ビットＤＣＯが使用される場合、構造は少なくとも２１２＝４０９６個のチューニング要素を含むことができる。図３に示す例は、図２の回路と同様に、負のＫＶの場合を表す。すなわち、デジタル入力が増加するにつれて回路の全キャパシタンスが増加するので、出力周波数は、増加するチューニングコードに応じて低下する。他の態様では、逆の場合もそのようになる。
【００５３】
概して、この実施形態では、４つのＭＳＢにおける変化は出力周波数におけるより高いレベルの調整に対応し、８つのＭＳＢにおける変化は出力周波数におけるより低いレベルの調整に対応する。セグメントは、様々な手段によってＤＣＯ中で実装できる。さらに以下で論じる一態様では、ＤＣＯは、（たとえば、上記の図２に関して論じた１つまたは複数の回路構成要素など）残りのＤＣＯ回路構成要素とともに、デジタル入力に基づいて出力周波数波形の調整を集合的に行う、チューニング要素のアレイを用いて構成される。
【００５４】
ポイント１０６は、セグメント（００００，１１１１，１１１１）〜（０００１，００００，００００）のコード切替えポイントに対応する。この理想的な場合、コードがこの第１の切替えポイントからこの次の切替えポイントまで連続的に増加するので、周波数プロットは線形のままであり、セグメント間にチューニングステップの不連続性がない。同様に、周波数は、ポイント１０８において、連続する切替えポイント（００１１，１１１１，１１１１）と（０１００，００００，００００）との間を円滑に遷移する。実際の実装形態におけるＤＣＯがこの線形関係に近似することができる場合、実質的に増加した回路パフォーマンスを実現することができる。
【００５５】
図３は、入力制御コードに応じた線形チューニング周波数を表す直線を示すが、実際には、ＤＣＯは連続的ではない。アナログＶＣＯとは異なり、ＤＣＯのデジタル性質は、周波数出力が離散的ステップでのみ生じ得ることを意味する。しかしながら、大部分の適用例では、ステップを、連続する制御コード間で数ＫＨｚ以下程度の周波数差など、非常に小さくすることができる。
【００５６】
図３によって特徴づけられるＤＣＯの理想的な場合では、周波数チューニングは制御コードにわたって単調である。出力波形ＦＯＵＴは、デジタル入力コードに応じて線形的に減少する。残念ながら、（１）ＤＣＯ回路レイアウトにおける不整合、（２）異なるコードセグメントに対応する制御線インピーダンスおよび寄生値の差、ならびに（３）プロセス変動などの問題のいずれかまたは組合せにより、周波数対制御コードの線形関係を破壊するチューニング不連続性が生じる。
【００５７】
図３の例では、レイアウト不整合、インピーダンスおよび寄生変動は、異なるセグメントに対応するグループ間でより顕著に生じる場合がある。図４は、ギャップを示すＤＣＯ出力周波数対ＤＣＯ制御コードを示すプロットである。図３の場合のように、左から右への水平軸は、一連の上方に進行するデジタル制御コードを表す。垂直軸は、ＭＨｚ単位のＤＣＯの出力周波数を示す。４つのギャップＧ１、Ｇ２、Ｇ３、およびＧ４が４つのセグメント０００１と００１０と００１１と０１００との間に生じる。例示するために、ポイント４１９はセグメント０００１上の最右ポイント、すなわち制御コード（０００１，１１１１，１１１１）を表し、ポイント４２３はセグメント００１０上の最左ポイント、すなわち制御コード（００１０，００００，００００）を表す。理想的な場合では、ポイント４１９の周波数ｆ０は、次の連続する制御コードに対応するポイント４２３において、セグメント内の他の場所にある連続する制御コード間で周波数が変化するのと同じ量（たとえば、４ＫＨｚ）だけ、ｆ１に低下する。しかしながら、上述のように実際の設計制限により、周波数ギャップＧ２が存在し、それにより、ＤＣＯ出力周波数は、連続する制御コードに対して、より大きい量（たとえば、４ＫＨｚではなく２０ＫＨｚ）だけ変化する。ギャップの存在は、一般に、ＤＣＯが通常動作状態下で出力し得ない周波数ポイントの消失が存在することを意味する。そのようなギャップにより、回路パフォーマンスが低下し、しばしば予測不可能になる。
【００５８】
図５は、オーバーラップの発生を示すＤＣＯ出力周波数対ＤＣＯ制御コードを示すプロットである。セグメント００００および０００１はオーバーラップインスタンスＯ１を含んでおり、セグメント０００１および００１０はオーバーラップインスタンスＯ２を含んでおり、セグメント００１０および００１１はオーバーラップインスタンスＯ３を含んでおり、セグメント００１１および０１００はオーバーラップインスタンスＯ４を含んでいる。オーバーラップの場合、２つ以上の制御コードが同じ周波数に対応することがある。たとえば、ポイント５０６は（００１０，１１１１，１１１０）の制御コードに対応し、ポイント５０８は（００１１，００００，００１１）に対応する。オーバーラップの場合の両方の制御コードは、破線ｆ０によって示されるように、同じ周波数に対応することがある。これらの重複周波数は、周波数シンセサイザにおける信頼できないパフォーマンスを生じ、ＰＬＬに位相誤差を導入する傾向がある。
【００５９】
図６は、ギャップＧ１と、オーバーラップインスタンスＯ１、Ｏ２、およびＯ３の両方の形態の不連続性を示すＤＣＯ出力周波数対ＤＣＯ制御コードを示すプロットである。たとえば、シリコンＣＭＯＳプロセス中に集積回路として実装される図１Ａのワイヤレス通信デバイス１００Ａなどの実際の回路では、不連続性は、ギャップまたはオーバーラップのいずれか、あるいはその両方の形態で存在することがある。一方または他方（または両方）の存在は、連続する制御コードを有するセグメントを駆動するチューニング要素のアレイ間のレイアウトおよび回路不整合の性質によって部分的に判断される。
【００６０】
図７は、オーバーラップ補正を示すＤＣＯ出力周波数対ＤＣＯ制御コードを示すプロットである。明快のために、この図では、１２ビットの制御コードの各々を３つのセグメント７０２、７０４、および７０６について示している。図７のプロットによって特徴づけられるＤＣＯでは、２つのオーバーラップインスタンスが示され、それぞれ、値（Δｘ１，Δオーバーラップ１）および（Δｘ２，Δオーバーラップ２）によって特徴づけられる。
【００６１】
一態様では、オーバーラップの場合のＤＣＯは、その入力を動的に再定義することによって較正できる。ＤＣＯの切替えポイントをセグメント間で変更することができ、新しいマッピングテーブルを新しい切替えポイントに基づいて作成することができる。たとえば、図７において、セグメント７０２〜７０４の間およびセグメント７０４〜７０６の間の既存の切替えポイントは、以下の通りである。
【数１】
【００６２】
３つのセグメントの新しいコード切替えポイントは、以下の通りである。
【数２】
【００６３】
上式で、Δｘは、Δオーバーラップに対する制御コードの値の対応する変化の量を表し、Δオーバーラップは、セグメント間の周波数オーバーラップの量（たとえば、ＭＨｚ単位）である。
【００６４】
以下で図９〜図１４に関連して論じる一実施形態では、ＰＬＬが埋め込まれた集積回路の初期化または始動時に不連続性を識別するための処理システムがＤＣＯに結合される。オーバーラップインスタンスを識別した後、処理システムは、新しいコード切替えポイントを作成し、その新しい切替えポイントをマッピングテーブルに動的に記憶する。
【００６５】
図８は、ギャップ補正を示すＤＣＯ出力周波数対ＤＣＯ制御コードを示すプロットである。３つのセグメント８０２、８０４、および８０６が示されている。制御コードは１２ビットである。ここで再び、制御コードの特定の長さは単に説明のためのものであり、適用例に応じて別の長さを企図することができる。
【００６６】
一態様による較正手順は、前述のように、ＤＣＯ入力を再定義することによって開始する。しかしながら、ギャップの場合、ＤＣＯは、通常動作中に一定の出力周波数を生成することができないので、補助チューニング要素（図１２〜図１３）を使用して、ＤＣＯ出力波形に必要な周波数調整を行うことによって、ＤＣＯ中の既存のチューニング要素を補完することができる。以下で説明する一実施形態では、補助チューニング要素は、ＤＣＯ回路モジュールに隣接した整合トランジスタ素子のアレイまたはその一部として与えられる。
【００６７】
３つのセグメントの新しいコード切替えポイントは、以下の通りである。
【００６８】
元のチューニングコード行切替えポイントの場合：（００００，１１１１，１１１１）−（０００１，００００，００００）、周波数ステップギャップΔギャップ１は、この周波数ギャップを補償するためにＡＵＸ（Δギャップ１）要素をオフにすることによって補助チューニング要素によって補償される必要があり、全体としてこの切替えの場合、チューニングステップは線形になる（８０３ａ〜８０３ｂ）。元のチューニングコード行切替えポイントの場合：（０００１，１１１１，１１１１）−（００１０，００００，００００）、周波数ステップギャップΔギャップ２は、この周波数ギャップを補償するためにＡＵＸ（Δギャップ２）要素をオフにすることによって補助チューニング要素によって補償される必要があり、全体としてこの切替えの場合、チューニングステップは線形になる（８０５ａ〜８０５ｂ）。
【００６９】
チューニングの非線形性に関する１６個の行からの１５個の切替えポイントを有するこの例では、ギャップの場合を補償するために合計１５個の補助チューニング要素がある。１５個の補助チューニング要素は、その必要はないが、別個のものであるとすることができ、また、たとえば、異なる切替えポイントに対して異なる制御を用いる大きい補助チューニング要素から得ることができる。これについて以下で説明する。
【００７０】
この図では、採用すべき補助要素の数は、ギャップの幅、ＤＣＯの周波数分解能、および他のファクタなど、いくつかのファクタに依存することができる。一般に、ＤＣＯの周波数分解能が小さいほど、出力周波数消失を補償するためにより多くの補助チューニング要素が必要になることを意味する。
【００７１】
図７および図８に記載した上記のコード切替え技法は、新しいマッピングを含んでいる符号器として実装でき、（１）式（１．３）および式（１．４）は、すべてのＤＣＯセグメントについてのオーバーラップのｙ回の発生について一般化でき、（２）式（１．７）および式（１．８）は、すべてのＤＣＯセグメントについてのギャップのｚ回の発生について一般化できる。ギャップの場合の新しい出力周波数波形は、補助入力コードアレイの選択されたチューニング要素を使用して実現できる。
【００７２】
以下の式は、一態様では、図２Ｂを参照しながら示したものなど、１つまたは複数の復号器を使用してＤＣＯ行チューニング非線形性を補正する、ギャップおよびオーバーラップの一般化された場合を提示する。この例では、合計１６個の行を考え、行００００，０００１，００１０，．．．．．．０１１１，１０００，１００１，１０１０，．．．１１１１が数値的に割り当てられる。さらに、この例では、各隣接行間の不連続性が識別され、測定された（図９および図１０参照）と仮定する。
【００７３】
一態様では、オーバーラップの場合、チューニングステップのＯＶＲの４つの最下位ビット（ｌｓｂ）、すなわちＯＶＲ（００００，０００１）に対応する隣接行間のオーバーラップ周波数を、行００００と行０００１との切替え間のオーバーラップコードとして示す。ＧＡＰの場合、チューニングステップのＧＡＰｌｓｂ、すなわちＧＡＰ（００００，０００１）に対応する隣接行間のギャップ周波数を、行００００と行０００１との切替え間のギャップコードとして示す。切替えポイントごとに、ＧＡＰまたはＯＶＲのいずれかのただ１つの場合が存在する。
【００７４】
この例示的な復号器機能の場合、中間コード１０００から開始する。制御コードが行１０００にあるとき、補正を実行することなしにデフォルト値を使用することができる。以下の式は、復号器がどのように動作するかを記述する。
【００７５】
入力＜１１：０＞［１２ビット］
Ｏｕｔｐｕｔ＿ａｕｘ＜７：０＞［８ビット］、補助チューニング要素のための制御である。簡単のために、これのｌｓｂが主ＤＣＯチューニングコードｌｓｂのｌｓｂに一致すると仮定する。
【００７６】
ケース（行）：
１０００：ｏｕｔｐｕｔ＿ａｕｘ＝１０００，００００（行１０００において、補助チューニング要素ブロックコードは中心１０００，００００にあり、半分のチューニング要素はオンであり、半分のチューニング要素はオフである。この構成は、すべての状態の最適なカバレージを与える）
１００１：ｏｕｔｐｕｔ＿ａｕｘ＝１０００，００００＋ＯＶＲ（１０００，１００１）−ＧＡＰ（１０００，１００１）
１０１０：ｏｕｔｐｕｔ＿ａｕｘ＝１０００，００００＋ＯＶＲ（１０００，１００１）−ＧＡＰ（１０００，１００１）＋ＯＶＲ（１００１，１０１０）−ＧＡＰ（１００１，１０１０）
１０１１：ｏｕｔｐｕｔ＿ａｕｘ＝１０００，００００＋ＯＶＲ（１０００，１００１）−ＧＡＰ（１０００，１００１）＋ＯＶＲ（１００１，１０１０）−ＧＡＰ（１００１，１０１０）＋ＯＶＲ（１０１０，１０１１）−ＧＡＰ（１０１０，１０１１）．．．
．．．．．．（同じ原理をもつ行１１００、１１０１、１１１０、１１１１についても同様の式である）
０１１１：ｏｕｔｐｕｔ＿ａｕｘ＝１０００，００００−ＯＶＲ（０１１１，１０００）＋ＧＡＰ（０１１１，１０００）
０１１０：ｏｕｔｐｕｔ＿ａｕｘ＝１０００，００００−ＯＶＲ（０１１１，１０００）＋ＧＡＰ（０１１１，１０００）−ＯＶＲ（０１１０，０１１１）＋ＧＡＰ（０１１０，０１１１）
０１０１：ｏｕｔｐｕｔ＿ａｕｘ＝１０００，００００−ＯＶＲ（０１１１，１０００）＋ＧＡＰ（０１１１，１０００）−ＯＶＲ（０１１０，０１１１）＋ＧＡＰ（０１１０，０１１１）−ＯＶＲ（０１０１，０１１０）＋ＧＡＰ（０１０１，０１１０）
．．．．．．（同じ原理をもつ行０１００，００１１，００１０，０００１，００００についても同様の式である）
図９Ａは、閉ループＰＬＬを使用してＤＣＯ不連続性を測定するための較正回路の図である。本明細書で示した技法は、ＤＰＬＬを使用した集積回路を必要とする適用例に十分に好適であるが、本技法は、ＰＬＬが必要とされ、少なくとも１つのＤＣＯがＰＬＬの発振器機能を与えるどんな適用例にも使用できる。本技法は、「工場」手順として（またはチップサプライヤなどによって）、あるいは代替的に、デバイス始動時またはチップ初期化時の自動プロセスとして採用できる。較正回路は、「オンボード」処理回路とともに作動して、較正機能（図１３参照）を実装することができる。代替的に、オフチップモジュールまたは外部コンピュータを使用して、デバイスを較正することができる。
【００７７】
図９Ａ中のチューニング機構は、ＰＬＬを動作させること、およびループフィルタの電圧または電流測定を行うことに依拠する。しかしながら、閉ループＰＬＬシステム中の他のポイントが、本明細書に記載の測定を行うのに等しく好適であることを当業者は諒解されよう。図９Ａの較正回路を使用して、閉ループ動作中にループフィルタにおいて対応するＤＣＯ ＲＭＳ制御値を測定することによって、ＤＣＯセグメントにわたる周波数応答を定量化することができる。一般に、ＤＣＯ制御コードは、オーバーラップまたはギャップが存在するときにＰＬＬ閉ループ動作中に明らかなＲＭＳ誤差を有する傾向がある。そのような誤差の大きさの測定は必要な補正量の定量化を与える。
【００７８】
低域フィルタ（ＬＰＦ）９０２の入力に結合された制御線９１２は、較正すべきＤＣＯに関連するＰＬＬからのループフィルタ（図示せず）の出力にも結合される。したがって、線９１２は閉ループＤＣＯ制御コードを表す。（ＬＰＦ９０２を介した）制御コードのフィルタ処理されたバージョン９１３がコンパレータ９０４においてそれ自体と比較されて、出力波形９１５を生じる。ＲＭＳ検出器９０６は、波形９１５のＤＣＯ制御ＲＭＳ値を値９１９として測定する。値がフィルタ処理され（９１７）、次いでコンパレータ９１０においてプログラムしきい値９１４と比較されて、ギャップまたはオーバーラップの存在を出力９１６として判断する。
【００７９】
図９Ｂは、図９Ａの回路に関する波形を示す一連のプロットである。破線波形９１８は、ＤＣＯ不連続性が存在する場合のＤＣＯ制御コード９１２を示し、波形９２０は、実質的に不連続性がない制御コード９１２を示す。波形９１８は、著しくより大きい発振量を有し、不連続性をなくすためにそれ自体を位相補正しようと試みたときの閉ループの不安定性を反映する。ＬＰＦ９０２は波形９１２から高周波雑音を除去するために使用され、得られた比較は波形９１５を生成する。波形９１５は、比較に照らして０電圧を中心とする、９１２の波形と同様の波形を生成する。
【００８０】
ＲＭＳ検出器９０６は、不連続性の対応するＲＭＳ値を測定する。閉ループシステムの電圧出力は一般にフィードバックループに固有の雑音により発振するという点で、ＲＭＳ測定はより有用な場合がある。チューニング範囲内に不連続性があり、ＤＣＯがこの範囲の近くにロックされた場合、ＤＣＯはこの不連続性を方々に動かし、ループは、不連続性に応じて補償を試みるために飛び回る際に、より雑音が多くなる。したがって、ＲＭＳ検出器を使用して、不連続性の大きさを定量化することができる。ＲＭＳ検出器は、様々な手段を使用して実装できる。一般に、ＲＭＳ検出器９０６は、不揮発性メモリに記憶できる、ＰＬＬループフィルタの出力における電圧の絶対値またはＡＣ ＲＭＳ値のいずれかを測定することが可能な任意の回路を備えることができる。一態様では、ＲＭＳ検出器９０６は、電流コンパレータ９０４の出力値を記録し、その出力値を２乗し、それを前の２乗値に加算し、次いで規定数のサンプルの平方根をとるデジタル信号プロセッサとして実装される。波形９１７は、ＲＭＳ検出器９０６の出力を絶対値として示す。ギャップが存在する場合、波形９１７は、一般に、より高いまたはより低い帯域幅にジャンプする。
【００８１】
次に、不連続性が実際に存在するかどうかを判断するために、コンパレータ９１０において不連続性の測定値９１９をプログラムされたしきい値９１４と比較する。一般に、プログラムされたしきい値９１４は、ある程度の許容差を規定するために定義され、それを超えると、適用例にとって重要であると考えられる基準に照らしてパフォーマンスに過度に影響を及ぼさないと考えられる、極めて小さい不連続性は容認できると見なされる。プログラムされたしきい値９１４は、適用例のニーズおよびデバイスの所望の精度に基づいて変動することができる。
【００８２】
トライアルコードごとに、ＤＰＬＬ制御コードは、ＤＣＯセグメントにわたって掃引して、ギャップとオーバーラップの両方の対応するチューニングＲＭＳ値を測定するようにプログラムできる。ＤＣＯは、最小限に抑えられたトライアルコード範囲を得るように特徴づけることができる。ＲＭＳ値測定はＤＰＬＬにおける組込み関数である。すなわち、測定はＤＰＬＬの内部構成の関数である。異なる周波数帯域は異なる補正コードを有することができる。一般に、図９Ａ中の回路から得られたＲＭＳ値を使用して、ギャップおよび／またはオーバーラップ測定値の大きさの推定値を得ることができる。１つの構成では、推定された値と再測定された出力値とを使用してＤＣＯを掃引することができる。この試行錯誤手法を使用して、ギャップおよびオーバーラップの正確な補正値を得ることができる。
【００８３】
別の態様では、ＤＣＯの開ループ周波数を測定して、オーバーラップおよびギャップの発生を判断し、較正のためにこれらの値を定量化することができる。ＰＬＬは不要であり、すなわち、この手法を使用して任意の回路適用例におけるＤＣＯを較正することができる。それぞれ、整数サイクルカウントおよび分数サイクルカウントを与えるためのアキュムレータおよび時間デジタル変換器を使用して、ＤＣＯ周波数を測定することができる。図１０Ａは、開ループＤＣＯ周波数を使用してＤＣＯ不連続性を測定するための較正回路の図である。ＤＣＯ制御コードの範囲は、１００２においてＲＦアキュムレータ１００３と時間デジタル変換器（ＴＤＣ）１００９とに入力され、その両方はタイプ１０１０（図１０Ｂ）の基準周波数１００４によって駆動される。周波数カウンタ構成は、サイクルカウントに基づく周波数の決定を可能にする。ＲＦアキュムレータ１００３は整数カウントを測定し、ＴＤＣ１００４は分数カウントを測定する。いくつかの構成では、アキュムレータオーバーフローの場合に加算器を使用することができる。図示の例では、ＲＦアキュムレータ１００３は２０ビットアキュムレータである。
【００８４】
ＲＦアキュムレータ１００３およびＴＤＣ１００９の出力はアキュムレータおよびデグリッチブロック１００７に与えられる。また、アキュムレータおよびデグリッチブロック１００７には、基準周波数１００４およびイネーブル／ディセーブル入力１００６（図１０Ｂ）が供給される。イネーブル／ディセーブル入力１００６は、サイクルカウントの開始をトリガする立上りエッジＳＴＲと、サイクルカウントを終了する立下りエッジＳＴＰとを含む。出力波形１００８が生成される。
【００８５】
一態様では、ＲＦアキュムレータ１００３の出力はモジュロアキュムレータ出力であり、負帰還要素１００５の出力はアキュムレータステップ出力である。アキュムレータおよびデグリッチブロック１００７は、整数波形と分数波形との間のタイミングオフセットを解決することができる。この方法では、ブロック１００７は、サイクルカウントを時間的に整列させる検出回路を含むことができる。出力１００８は、規定の測定期間の間のＤＣＯサイクルの測定値である。異なるチューニングコードの異なるサイクルカウントを識別したことに基づいて不連続性を判断し、定量化することができる。ＤＣＯの出力周波数は、サイクルカウントの逆をとることによって得られる。非線形性を補正するために、入力コードの範囲を入力し、ＤＣＯにわたって対応する測定を行うことができる。
【００８６】
図１１は、ＤＣＯをチューニングするための構成要素のブロック図である。構成要素セット１１２４は、位相アキュムレータ１１０４と、位相レジスタ１１０４と、ＤＡＣ１１０６と、チューニング要素１１０８と、補助チューニング要素１１１０と、ループフィルタ１１１１とを含む。構成要素セット１１２６は、基準クロック１１１４と、処理システム１１１６と、メモリ１１１８と、較正回路１１２０とを含む。基準クロック１１１４は、ＤＣＯのために使用される水晶発振器を備えることができる。一態様では、構成要素セット１１２４および１１２６は、図１のワイヤレス通信デバイス１００Ａまたは１００Ｂなどの集積回路に実装される。たとえば、構成要素セット１１２４および１１２６は、基地局との間でワイヤレス信号を送信および受信するための移動局内で使用するためのＣＤＭＡトランシーバチップ上に常駐することができる。トランシーバチップは、様々なデジタル信号処理機能を含むデジタルブロック、ならびにアプリケーションプロセッサを含むことができる。これらのブロックのうちの１つまたは複数は処理システム１１１６として働く。メモリ１１１８は１つまたは複数のオンチップバッファまたはレジスタとして含めることができる。較正回路１１２０は、ギャップおよびオーバーラップのための値を判断するための図９Ａおよび図１０Ａに示した回路構成要素のうちの１つまたは複数を含むことができる。
【００８７】
他の態様では、構成要素セット１１２６の機能は別のチップまたはモジュール上で実現できる。たとえば、処理システム１１１６はチップセット中の別のチップとして含めることができる。代替的に、処理は、ベンチ局におけるローカルコンピュータによってソフトウェアで実行できる。メモリ１１１８は、ＲＡＭ、ＲＯＭ、ＰＲＯＭ、ハードドライブ、リムーバブル記憶装置または別の適切な媒体など、ＤＣＯが常駐するチップとは別個のメモリとすることができる。較正回路１１２０は、デジタル信号処理回路、またはソフトウェアアルゴリズムに統合できる。代替的に、別のモジュールに与えることができる。一態様では、オンチップアプリケーションプロセッサ、メモリバッファ、コンパレータセット、アキュムレータ、時間デジタル変換器およびアキュムレータデグリッチャはすべて、ＤＣＯとともにＤＰＬＬを含んでいる、１つのＣＤＭＡトランシーバチップ上に与えられる。しかしながら、ＤＣＯを使用する任意のタイプの回路デバイスを使用することができ、ＤＰＬＬは必要とされないことを諒解されよう。
【００８８】
セット１１２４中の構成要素は、必ずしも物理的に近位である、またはセット１１２６が機能的に別個であることを示すのではなく、単にＤＰＬＬの機能的部分としてこれらの構成要素間の対話を示すためにグループ化される。線１１１９は、２つのリンクされた構成要素間の特定の関係ではなくセット１１２６中の構成要素間の一般的機能的関係を示す役割をはたす。線１１２２は、一態様では、２つの構成要素セット（またはそのいくつかの変形体）が異なるセットまたはモジュールに分離できることを示す。また、線１１２１、１１２５、１１２７、および１１２３は、セット１１２６の構成要素とセット１１２４の構成要素との間の対話を示す。
【００８９】
補助チューニング要素１１１０はセット１１２４中に示されている。ギャップの場合、１つまたは複数のそのようなチューニング要素は、上述のように選択される。
【００９０】
図１２は、本開示の一態様によるＤＣＯを較正するための方法の流れ図である。１２０２において、ＤＣＯとともに使用するＤＣＯコードの初期セットを判断する。この初期セットの判断は、単に製造業者またはチップサプライヤによって指示された指定されたコードのセットの識別（１２０２Ａ）とすることができる。代替的に、判断は、試験施設において、またはサプライヤによって行われる手順においてなど、コードの新しいセットを判断すること（１２０２Ｂ）に関連することがある。判断は、知られているコードを使用することとカスタム判断を行うこととの組合せなど、他の方法（１２０２Ｃ）で行われることがある。一態様では、初期セットはオンチップメモリ１１１８に記憶される。
【００９１】
その結果、出力周波数レンジを識別する（１２０４）。一態様では、このステップは、オンチップメモリ１１１８に書き込まれ、記憶されたコードによって処理システム１１１６によって自動化され、図９および図１０を参照して論じた技法のうちの１つまたは複数を使用する較正回路１１２０とともに、処理システム１３１６によって実行される。たとえば、周波数カウンタは図９中のアキュムレータ１００７の出力において、サイクルの数をカウントするために使用され、これは入力コードごとに出力周波数を決定するために使用される。
【００９２】
周波数レンジにおけるギャップおよびオーバーラップの存在を判断する（１２０６）。いくつかの態様では、ステップ１２０４およびステップ１２０６は連続しておらず、むしろ初期セット中の複数の入力コードごとに順に繰り返す。他の態様では、ステップ１２０４が最初に行われる場合がある。本開示の趣旨および範囲から逸脱することなく様々な構成が可能である。オーバーラップが存在する場合、オーバーラップ周波数に対応する制御コードを除去し（１２０８）、制御コードの修正されたセットを記録する（１２１１）。ギャップが存在する場合、ギャップを充填する周波数を生成するために制御コードを追加し（１２１０）、修正されたセットを記録する。制御コードの１つ、サブセット、またはセグメントを一度に分析する構成において、制御は１２０６に戻る。
【００９３】
もはや不連続性が識別されなくなった後、不揮発性メモリを備えることができるＤＣＯマッピングテーブルに新しいセットを記憶する。その時点で、較正は完了し、プロセスが終了する（１２１２）。
【００９４】
１つまたは複数の例示的な実施形態では、説明した機能はハードウェア、ソフトウェア、ファームウェア、またはその任意の組合せで実装できる。ソフトウェアで実装する場合、機能は、１つまたは複数の命令またはコードとしてコンピュータ可読媒体上に記憶するか、あるいはコンピュータ可読媒体を介して送信することができる。コンピュータ可読媒体は、ある場所から別の場所へのコンピュータプログラムの転送を可能にする任意の媒体を含む、コンピュータ記憶媒体と通信媒体の両方を含む。記憶媒体は、コンピュータによってアクセスできる任意の利用可能な媒体でよい。限定ではなく例として、そのようなコンピュータ可読媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、ＣＤ−ＲＯＭもしくは他の光ディスク記憶装置、磁気ディスク記憶装置もしくは他の磁気記憶デバイス、または命令もしくはデータ構造の形態の所望のプログラムコードを担持または記憶するために使用でき、コンピュータによってアクセスできる任意の他の媒体を備えることができる。また、いかなる接続もコンピュータ可読媒体と適切に呼ばれる。たとえば、ソフトウェアが、同軸ケーブル、光ファイバケーブル、ツイストペア、デジタル加入者回線（ＤＳＬ）、または赤外線、無線、およびマイクロ波などのワイヤレス技術を使用して、ウェブサイト、サーバ、または他のリモートソースから送信される場合、同軸ケーブル、光ファイバケーブル、ツイストペア、ＤＳＬ、または赤外線、無線、およびマイクロ波などのワイヤレス技術は、媒体の定義に含まれる。本明細書で使用するディスク（disk）およびディスク（disc）は、コンパクトディスク（disc）（ＣＤ）、レーザディスク（disc）、光ディスク（disc）、デジタル多用途ディスク（disc）（ＤＶＤ）、フロッピー（登録商標）ディスク（disk）およびブルーレイディスク（disc）を含み、ディスク（disk）は、通常、データを磁気的に再生し、ディスク（disc）は、データをレーザで光学的に再生する。上記の組合せもコンピュータ可読媒体の範囲内に含めるべきである。
【００９５】
図１３の処理システム１３１６を含む、本明細書で開示した態様に関して説明した様々な例示的な論理ブロック、モジュールおよび回路は、集積回路（「ＩＣ」）、アクセス端末、またはアクセスポイント内に実装できるか、またはそれらによって実行できる。ＩＣは、汎用プロセッサ、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）もしくは他のプログラマブル論理デバイス、個別ゲートもしくはトランジスタ論理、個別ハードウェア構成要素、電子的構成要素、光学的構成要素、機械的構成要素、または本明細書に記載の機能を実行するように設計されたそれらの任意の組合せを備えることができ、ＩＣの内部に、ＩＣの外側に、またはその両方に常駐するコードまたは命令を実行することができる。汎用プロセッサはマイクロプロセッサとすることができるが、代替として、プロセッサは、任意の従来のプロセッサ、コントローラ、マイクロコントローラ、または状態機械とすることができる。プロセッサは、コンピューティングデバイスの組合せ、たとえば、ＤＳＰとマイクロプロセッサとの組合せ、複数のマイクロプロセッサ、ＤＳＰコアと連携する１つまたは複数のマイクロプロセッサ、あるいは任意の他のそのような構成として実装することもできる。
【００９６】
本明細書の教示は、様々な装置（たとえば、デバイス）に組み込む（たとえば、装置内に実装する、または装置によって実行する）ことができる。たとえば、本明細書で教示した１つまたは複数の態様は、電話（たとえば、セルラー電話）、携帯情報端末（「ＰＤＡ」）、娯楽デバイス（たとえば、音楽またはビデオデバイス）、ヘッドセット（たとえば、ヘッドフォン、イヤピースなど）、マイクロフォン、医療デバイス（たとえば、生体センサ、心拍数モニタ、歩数計、ＥＫＧデバイスなど）、ユーザＩ／Ｏデバイス（たとえば、時計、遠隔制御装置、照明スイッチ、キーボード、マウスなど）、タイヤ空気圧モニタ、コンピュータ、販売時点管理デバイス、娯楽デバイス、補聴器、セットトップボックス、または他の好適なデバイスに組み込むことができる。
【００９７】
本明細書の教示はワイヤレスデバイスに限定されず、ＤＣＯが実装されたまたは実装できる、任意の電子デバイス、モジュール、または回路に拡大することができる。「スタンドアロン」構成要素またはモジュールあるいは別のモジュールまたは電子デバイスの統合部分であるかどうかにかかわらず、そのようなデバイスは、それ自体の中にＩＣまたはプロセッサを含むか、あるいは別の電気回路構成要素を含むことができる。
【００９８】
以上の説明は、当業者が本明細書で説明した様々な態様を実行できるようにするために提供したものである。これらの態様に対する様々な変更は当業者には容易に明らかであり、本明細書で定義した一般的原理は他の態様に適用することができる。したがって、特許請求の範囲は、本明細書に示された態様に限定されるものではなく、言語的主張に矛盾しない最大限の範囲を与えられるべきであり、単数形の要素への言及は、明確にそう明記されていない限り、「ただ１つの」を意味するものではなく、「１つまたは複数の」を意味するものである。別段に明記されていない限り、「いくつかの」という語は「１つまたは複数の」を表す。当業者に知られている、または後に知られることになる、本開示全体にわたって説明した様々な態様の要素のすべての構造的および機能的均等物は、参照により本明細書に明白に組み込まれ、特許請求の範囲に包含されるものである。さらに、本明細書に開示したいかなることも、そのような開示が特許請求の範囲に明示的に具陳されているかどうかにかかわらず、公に供するものではない。いかなるクレーム要素も、その要素が「手段」という語句を使用して明白に具陳されていない限り、または方法クレームの場合には、その要素が「ステップ」という語句を使用して具陳されていない限り、米国特許法第１１２条第６項の規定に基づいて解釈されるべきではない。
【特許請求の範囲】
【請求項１】
ＤＣＯを較正する方法であって、
前記ＤＣＯを動作させるためのチューニングコードの初期セットを決定することと、
前記初期セットから生成された出力周波数レンジを識別することと、
前記周波数レンジにおける少なくとも１つのオーバーラップインスタンスを識別することと、
修正されたセットを確立するために前記少なくとも１つのオーバーラップインスタンスに対応するチューニングコードを前記初期セットから除去することと
を備える方法。
【請求項２】
前記周波数レンジにおける少なくとも１つのギャップを識別することと、
前記少なくとも１つのギャップを実質的に充填する出力周波数値に対応するチューニングコードを前記初期セットに追加することと
をさらに備える、請求項２に記載の方法。
【請求項３】
前記初期セットと前記修正されたセットとがマッピングテーブルに符号化される、請求項１に記載の方法。
【請求項４】
前記ＤＣＯがＰＬＬの一部である、請求項１に記載の方法。
【請求項５】
少なくとも１つのオーバーラップインスタンスを前記識別することが、前記ＰＬＬの交流ＲＭＳ制御値を測定することを備える、請求項４に記載の方法。
【請求項６】
少なくとも１つのオーバーラップインスタンスを前記識別することが、前記初期セットの複数の連続するチューニングコードの前記対応する出力周波数を測定することを備える、請求項１に記載の方法。
【請求項７】
少なくとも１つのオーバーラップインスタンスを前記識別することが、チップ初期化時に実行される、請求項６に記載の方法。
【請求項８】
ＤＣＯと、
前記ＤＣＯを動作させるためのチューニングコードの初期セットを決定することと、前記初期セットから生成された出力周波数レンジを識別することと、前記周波数レンジにおける少なくとも１つのオーバーラップインスタンスを識別することと、修正されたセットを確立するために前記少なくとも１つのオーバーラップインスタンスに対応するチューニングコードを前記初期セットから除去することとを行うように構成された処理システムと
を備えるワイヤレス通信デバイス。
【請求項９】
前記処理システムが、前記周波数レンジにおける少なくとも１つのギャップを識別することと、前記少なくとも１つのギャップを実質的に充填する出力周波数値に対応するチューニングコードを前記初期セットに追加することとを行うようにさらに構成された、請求項８に記載のワイヤレス通信デバイス。
【請求項１０】
前記初期セットと前記修正されたセットとがマッピングテーブルに記憶される、請求項８に記載のワイヤレス通信デバイス。
【請求項１１】
前記ＤＣＯがＰＬＬの一部である、請求項８に記載のワイヤレス通信デバイス。
【請求項１２】
少なくとも１つのオーバーラップインスタンスを前記識別することが、前記ＰＬＬの交流ＲＭＳ制御値を測定することを備える、請求項１１に記載のワイヤレス通信デバイス。
【請求項１３】
少なくとも１つのオーバーラップインスタンスを前記識別することが、前記初期セットの複数の連続するチューニングコードの前記対応する出力周波数を測定することを備える、請求項８に記載のワイヤレス通信デバイス。
【請求項１４】
少なくとも１つのオーバーラップインスタンスを前記識別することが、チップ初期化時に実行される、請求項１３に記載のワイヤレス通信デバイス。
【請求項１５】
ＤＣＯと、
前記ＤＣＯを動作させるためのチューニングコードの初期セットを決定するための手段と、
対応する出力周波数レンジを識別するための手段と、
前記周波数レンジにおける少なくとも１つのオーバーラップインスタンスを識別するための手段と、
修正されたセットを確立するために前記少なくとも１つのオーバーラップインスタンスに対応するチューニングコードを前記初期セットから除去するための手段と
を備える装置。
【請求項１６】
前記周波数レンジにおける少なくとも１つのギャップを識別するための手段と、
前記少なくとも１つのギャップを実質的に充填する出力周波数値に対応するチューニングコードを前記初期セットに追加するための手段と
をさらに備える、請求項１５に記載の装置。
【請求項１７】
前記初期セットと前記修正されたセットとがマッピングテーブルに記憶される、請求項１５に記載の装置。
【請求項１８】
前記ＤＣＯがＰＬＬの一部である、請求項１５に記載の装置。
【請求項１９】
少なくとも１つのオーバーラップインスタンスを識別するための前記手段が、前記ＰＬＬの交流ＲＭＳ制御値を測定するための手段を備える、請求項１８に記載の装置。
【請求項２０】
少なくとも１つのオーバーラップインスタンスを識別するための前記手段が、前記初期セットの複数の連続するチューニングコードの前記対応する出力周波数を測定するための手段を備える、請求項１５に記載の装置。
【請求項２１】
少なくとも１つのオーバーラップインスタンスを前記識別することが、チップ初期化時に実行される、請求項２０に記載の装置。
【請求項２２】
ＤＣＯをチューニングする方法を実行するための機械によって実行可能な命令を備える機械可読媒体を備えるコンピュータプログラム製品であって、
前記ＤＣＯを動作させるためのチューニングコードの初期セットを決定することと、前記初期セットから生成された出力周波数レンジを識別することと、前記周波数レンジにおける少なくとも１つのオーバーラップインスタンスを識別することと、修正されたセットを確立するために前記少なくとも１つのオーバーラップインスタンスに対応するチューニングコードを前記初期セットから除去することと
を備えるコンピュータプログラム製品。
【請求項２３】
ＤＣＯを較正する方法であって、
前記ＤＣＯを動作させるためのチューニングコードの初期セットを決定することと、
前記初期セットから生成された出力周波数レンジを識別することと、
前記周波数レンジにおける少なくとも１つのギャップを識別することと、
前記少なくとも１つのギャップを実質的に充填する出力周波数値に対応するチューニングコードを前記初期セットに追加することと
を備える方法。
【請求項２４】
１つまたは複数のチューニング要素が、前記初期セットから生成された前記出力周波数を発生するために使用される、請求項２３に記載の方法。
【請求項２５】
１つまたは複数の補助チューニング要素が、前記追加されたチューニングコードから生成された前記周波数値を発生するために使用される、請求項２４に記載の方法。
【請求項２６】
前記周波数レンジにおける少なくとも１つのオーバーラップインスタンスを識別することと、
前記少なくとも１つのオーバーラップインスタンスに対応するチューニングコードを前記初期セットから除去することと
をさらに備える、請求項２３に記載の方法。
【請求項２７】
チューニングコードの前記初期セットと前記追加されたチューニングコードとに基づいてチューニングコードの修正されたセットを確立することをさらに備え、前記初期セットと前記修正されたセットとがマッピングテーブルに符号化される、請求項２３に記載の方法。
【請求項２８】
前記ＤＣＯがＰＬＬの一部である、請求項２３に記載の方法。
【請求項２９】
少なくとも１つのギャップを前記識別することが、交流ＲＭＳ制御値を測定することを備える、請求項２８に記載の方法。
【請求項３０】
ＤＣＯと、
前記ＤＣＯを動作させるためのチューニングコードの初期セットを決定することと、前記初期セットから生成された出力周波数レンジを識別することと、前記周波数レンジにおける少なくとも１つのギャップを識別することと、前記少なくとも１つのギャップを実質的に充填する出力周波数値に対応するチューニングコードを前記初期セットに追加することとを行うように構成された処理システムと
を備えるワイヤレス通信デバイス。
【請求項３１】
前記初期セットから生成された前記出力周波数を発生するように構成された１つまたは複数のチューニング要素をさらに備える、請求項３０に記載のワイヤレス通信デバイス。
【請求項３２】
前記追加されたチューニングコードから生成された前記周波数値を発生するように構成された１つまたは複数の補助チューニング要素をさらに備える、請求項３１に記載のワイヤレス通信デバイス。
【請求項３３】
前記処理システムが、前記周波数レンジにおける少なくとも１つのオーバーラップインスタンスを識別することと、前記少なくとも１つのオーバーラップインスタンスに対応するチューニングコードを前記初期セットから除去することとを行うようにさらに構成された、請求項３０に記載のワイヤレス通信デバイス。
【請求項３４】
前記処理システムが、チューニングコードの前記初期セットと前記追加されたチューニングコードとに基づいてチューニングコードの修正されたセットを確立するようにさらに構成され、前記初期セットと前記修正されたセットとがマッピングテーブルに符号化される、請求項３３に記載のワイヤレス通信デバイス。
【請求項３５】
前記ＤＣＯがＰＬＬの一部である、請求項３０に記載のワイヤレス通信デバイス。
【請求項３６】
少なくとも１つのギャップを前記識別することが、交流ＲＭＳ制御値を測定することを備える、請求項３０に記載のワイヤレス通信デバイス。
【請求項３７】
ＤＣＯと、
前記ＤＣＯを動作させるためのチューニングコードの初期セットを決定するための手段と、
前記初期セットから生成された出力周波数レンジを識別するための手段と、
前記周波数レンジにおける少なくとも１つのギャップを識別するための手段と、
前記少なくとも１つのギャップを実質的に充填する出力周波数値に対応するチューニングコードを前記初期セットに追加するための手段と
を備える装置。
【請求項３８】
前記初期セットから生成された前記出力周波数を発生するために使用される１つまたは複数のチューニング要素をさらに備える、請求項３７に記載の装置。
【請求項３９】
前記追加されたチューニングコードから生成された前記周波数値を発生するために使用される１つまたは複数の補助チューニング要素をさらに備える、請求項３８に記載の装置。
【請求項４０】
前記周波数レンジにおける少なくとも１つのオーバーラップインスタンスを識別するための手段と、
前記少なくとも１つのオーバーラップインスタンスに対応するチューニングコードを前記初期セットから除去するための手段と
をさらに備える、請求項３７に記載の装置。
【請求項４１】
チューニングコードの前記初期セットと前記追加されたチューニングコードとに基づいてチューニングコードの修正されたセットを確立するための手段をさらに備え、前記初期セットと前記修正されたセットとがマッピングテーブルに符号化される、請求項３７に記載の装置。
【請求項４２】
前記ＤＣＯがＰＬＬの一部である、請求項３７に記載の装置。
【請求項４３】
少なくとも１つのギャップを識別するための前記手段が、交流ＲＭＳ制御値を測定するための手段を備える、請求項４２に記載の装置。
【請求項４４】
ＤＣＯをチューニングする方法を実行するための機械によって実行可能な命令を備える機械可読媒体を備えるコンピュータプログラム製品であって、前記ＤＣＯを動作させるためのチューニングコードの初期セットを決定することと、前記初期セットから生成された出力周波数レンジを識別することと、前記周波数レンジにおける少なくとも１つのギャップを識別することと、前記少なくとも１つのギャップを実質的に充填する出力周波数値に対応するチューニングコードを前記初期セットに追加することとを備える、コンピュータプログラム製品。
【請求項１】
ＤＣＯを較正する方法であって、
前記ＤＣＯを動作させるためのチューニングコードの初期セットを決定することと、
前記初期セットから生成された出力周波数レンジを識別することと、
前記周波数レンジにおける少なくとも１つのオーバーラップインスタンスを識別することと、
修正されたセットを確立するために前記少なくとも１つのオーバーラップインスタンスに対応するチューニングコードを前記初期セットから除去することと
を備える方法。
【請求項２】
前記周波数レンジにおける少なくとも１つのギャップを識別することと、
前記少なくとも１つのギャップを実質的に充填する出力周波数値に対応するチューニングコードを前記初期セットに追加することと
をさらに備える、請求項２に記載の方法。
【請求項３】
前記初期セットと前記修正されたセットとがマッピングテーブルに符号化される、請求項１に記載の方法。
【請求項４】
前記ＤＣＯがＰＬＬの一部である、請求項１に記載の方法。
【請求項５】
少なくとも１つのオーバーラップインスタンスを前記識別することが、前記ＰＬＬの交流ＲＭＳ制御値を測定することを備える、請求項４に記載の方法。
【請求項６】
少なくとも１つのオーバーラップインスタンスを前記識別することが、前記初期セットの複数の連続するチューニングコードの前記対応する出力周波数を測定することを備える、請求項１に記載の方法。
【請求項７】
少なくとも１つのオーバーラップインスタンスを前記識別することが、チップ初期化時に実行される、請求項６に記載の方法。
【請求項８】
ＤＣＯと、
前記ＤＣＯを動作させるためのチューニングコードの初期セットを決定することと、前記初期セットから生成された出力周波数レンジを識別することと、前記周波数レンジにおける少なくとも１つのオーバーラップインスタンスを識別することと、修正されたセットを確立するために前記少なくとも１つのオーバーラップインスタンスに対応するチューニングコードを前記初期セットから除去することとを行うように構成された処理システムと
を備えるワイヤレス通信デバイス。
【請求項９】
前記処理システムが、前記周波数レンジにおける少なくとも１つのギャップを識別することと、前記少なくとも１つのギャップを実質的に充填する出力周波数値に対応するチューニングコードを前記初期セットに追加することとを行うようにさらに構成された、請求項８に記載のワイヤレス通信デバイス。
【請求項１０】
前記初期セットと前記修正されたセットとがマッピングテーブルに記憶される、請求項８に記載のワイヤレス通信デバイス。
【請求項１１】
前記ＤＣＯがＰＬＬの一部である、請求項８に記載のワイヤレス通信デバイス。
【請求項１２】
少なくとも１つのオーバーラップインスタンスを前記識別することが、前記ＰＬＬの交流ＲＭＳ制御値を測定することを備える、請求項１１に記載のワイヤレス通信デバイス。
【請求項１３】
少なくとも１つのオーバーラップインスタンスを前記識別することが、前記初期セットの複数の連続するチューニングコードの前記対応する出力周波数を測定することを備える、請求項８に記載のワイヤレス通信デバイス。
【請求項１４】
少なくとも１つのオーバーラップインスタンスを前記識別することが、チップ初期化時に実行される、請求項１３に記載のワイヤレス通信デバイス。
【請求項１５】
ＤＣＯと、
前記ＤＣＯを動作させるためのチューニングコードの初期セットを決定するための手段と、
対応する出力周波数レンジを識別するための手段と、
前記周波数レンジにおける少なくとも１つのオーバーラップインスタンスを識別するための手段と、
修正されたセットを確立するために前記少なくとも１つのオーバーラップインスタンスに対応するチューニングコードを前記初期セットから除去するための手段と
を備える装置。
【請求項１６】
前記周波数レンジにおける少なくとも１つのギャップを識別するための手段と、
前記少なくとも１つのギャップを実質的に充填する出力周波数値に対応するチューニングコードを前記初期セットに追加するための手段と
をさらに備える、請求項１５に記載の装置。
【請求項１７】
前記初期セットと前記修正されたセットとがマッピングテーブルに記憶される、請求項１５に記載の装置。
【請求項１８】
前記ＤＣＯがＰＬＬの一部である、請求項１５に記載の装置。
【請求項１９】
少なくとも１つのオーバーラップインスタンスを識別するための前記手段が、前記ＰＬＬの交流ＲＭＳ制御値を測定するための手段を備える、請求項１８に記載の装置。
【請求項２０】
少なくとも１つのオーバーラップインスタンスを識別するための前記手段が、前記初期セットの複数の連続するチューニングコードの前記対応する出力周波数を測定するための手段を備える、請求項１５に記載の装置。
【請求項２１】
少なくとも１つのオーバーラップインスタンスを前記識別することが、チップ初期化時に実行される、請求項２０に記載の装置。
【請求項２２】
ＤＣＯをチューニングする方法を実行するための機械によって実行可能な命令を備える機械可読媒体を備えるコンピュータプログラム製品であって、
前記ＤＣＯを動作させるためのチューニングコードの初期セットを決定することと、前記初期セットから生成された出力周波数レンジを識別することと、前記周波数レンジにおける少なくとも１つのオーバーラップインスタンスを識別することと、修正されたセットを確立するために前記少なくとも１つのオーバーラップインスタンスに対応するチューニングコードを前記初期セットから除去することと
を備えるコンピュータプログラム製品。
【請求項２３】
ＤＣＯを較正する方法であって、
前記ＤＣＯを動作させるためのチューニングコードの初期セットを決定することと、
前記初期セットから生成された出力周波数レンジを識別することと、
前記周波数レンジにおける少なくとも１つのギャップを識別することと、
前記少なくとも１つのギャップを実質的に充填する出力周波数値に対応するチューニングコードを前記初期セットに追加することと
を備える方法。
【請求項２４】
１つまたは複数のチューニング要素が、前記初期セットから生成された前記出力周波数を発生するために使用される、請求項２３に記載の方法。
【請求項２５】
１つまたは複数の補助チューニング要素が、前記追加されたチューニングコードから生成された前記周波数値を発生するために使用される、請求項２４に記載の方法。
【請求項２６】
前記周波数レンジにおける少なくとも１つのオーバーラップインスタンスを識別することと、
前記少なくとも１つのオーバーラップインスタンスに対応するチューニングコードを前記初期セットから除去することと
をさらに備える、請求項２３に記載の方法。
【請求項２７】
チューニングコードの前記初期セットと前記追加されたチューニングコードとに基づいてチューニングコードの修正されたセットを確立することをさらに備え、前記初期セットと前記修正されたセットとがマッピングテーブルに符号化される、請求項２３に記載の方法。
【請求項２８】
前記ＤＣＯがＰＬＬの一部である、請求項２３に記載の方法。
【請求項２９】
少なくとも１つのギャップを前記識別することが、交流ＲＭＳ制御値を測定することを備える、請求項２８に記載の方法。
【請求項３０】
ＤＣＯと、
前記ＤＣＯを動作させるためのチューニングコードの初期セットを決定することと、前記初期セットから生成された出力周波数レンジを識別することと、前記周波数レンジにおける少なくとも１つのギャップを識別することと、前記少なくとも１つのギャップを実質的に充填する出力周波数値に対応するチューニングコードを前記初期セットに追加することとを行うように構成された処理システムと
を備えるワイヤレス通信デバイス。
【請求項３１】
前記初期セットから生成された前記出力周波数を発生するように構成された１つまたは複数のチューニング要素をさらに備える、請求項３０に記載のワイヤレス通信デバイス。
【請求項３２】
前記追加されたチューニングコードから生成された前記周波数値を発生するように構成された１つまたは複数の補助チューニング要素をさらに備える、請求項３１に記載のワイヤレス通信デバイス。
【請求項３３】
前記処理システムが、前記周波数レンジにおける少なくとも１つのオーバーラップインスタンスを識別することと、前記少なくとも１つのオーバーラップインスタンスに対応するチューニングコードを前記初期セットから除去することとを行うようにさらに構成された、請求項３０に記載のワイヤレス通信デバイス。
【請求項３４】
前記処理システムが、チューニングコードの前記初期セットと前記追加されたチューニングコードとに基づいてチューニングコードの修正されたセットを確立するようにさらに構成され、前記初期セットと前記修正されたセットとがマッピングテーブルに符号化される、請求項３３に記載のワイヤレス通信デバイス。
【請求項３５】
前記ＤＣＯがＰＬＬの一部である、請求項３０に記載のワイヤレス通信デバイス。
【請求項３６】
少なくとも１つのギャップを前記識別することが、交流ＲＭＳ制御値を測定することを備える、請求項３０に記載のワイヤレス通信デバイス。
【請求項３７】
ＤＣＯと、
前記ＤＣＯを動作させるためのチューニングコードの初期セットを決定するための手段と、
前記初期セットから生成された出力周波数レンジを識別するための手段と、
前記周波数レンジにおける少なくとも１つのギャップを識別するための手段と、
前記少なくとも１つのギャップを実質的に充填する出力周波数値に対応するチューニングコードを前記初期セットに追加するための手段と
を備える装置。
【請求項３８】
前記初期セットから生成された前記出力周波数を発生するために使用される１つまたは複数のチューニング要素をさらに備える、請求項３７に記載の装置。
【請求項３９】
前記追加されたチューニングコードから生成された前記周波数値を発生するために使用される１つまたは複数の補助チューニング要素をさらに備える、請求項３８に記載の装置。
【請求項４０】
前記周波数レンジにおける少なくとも１つのオーバーラップインスタンスを識別するための手段と、
前記少なくとも１つのオーバーラップインスタンスに対応するチューニングコードを前記初期セットから除去するための手段と
をさらに備える、請求項３７に記載の装置。
【請求項４１】
チューニングコードの前記初期セットと前記追加されたチューニングコードとに基づいてチューニングコードの修正されたセットを確立するための手段をさらに備え、前記初期セットと前記修正されたセットとがマッピングテーブルに符号化される、請求項３７に記載の装置。
【請求項４２】
前記ＤＣＯがＰＬＬの一部である、請求項３７に記載の装置。
【請求項４３】
少なくとも１つのギャップを識別するための前記手段が、交流ＲＭＳ制御値を測定するための手段を備える、請求項４２に記載の装置。
【請求項４４】
ＤＣＯをチューニングする方法を実行するための機械によって実行可能な命令を備える機械可読媒体を備えるコンピュータプログラム製品であって、前記ＤＣＯを動作させるためのチューニングコードの初期セットを決定することと、前記初期セットから生成された出力周波数レンジを識別することと、前記周波数レンジにおける少なくとも１つのギャップを識別することと、前記少なくとも１つのギャップを実質的に充填する出力周波数値に対応するチューニングコードを前記初期セットに追加することとを備える、コンピュータプログラム製品。
【図１Ａ】
【図１Ｂ】
【図２Ａ】
【図２Ｂ】
【図２Ｃ】
【図２Ｄ】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９Ａ】
【図９Ｂ】
【図１０Ａ】
【図１０Ｂ】
【図１１】
【図１２】
【図１Ｂ】
【図２Ａ】
【図２Ｂ】
【図２Ｃ】
【図２Ｄ】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９Ａ】
【図９Ｂ】
【図１０Ａ】
【図１０Ｂ】
【図１１】
【図１２】
【公表番号】特表２０１１−５２４６８７（Ｐ２０１１−５２４６８７Ａ）
【公表日】平成２３年９月１日（２０１１．９．１）
【国際特許分類】
【出願番号】特願２０１１−５１３６１６（Ｐ２０１１−５１３６１６）
【出願日】平成２１年６月８日（２００９．６．８）
【国際出願番号】ＰＣＴ／ＵＳ２００９／０４６６４２
【国際公開番号】ＷＯ２００９／１５２１０５
【国際公開日】平成２１年１２月１７日（２００９．１２．１７）
【出願人】（５９５０２０６４３）クゥアルコム・インコーポレイテッド (7,166)
【氏名又は名称原語表記】ＱＵＡＬＣＯＭＭ ＩＮＣＯＲＰＯＲＡＴＥＤ
【Ｆターム（参考）】
【公表日】平成２３年９月１日（２０１１．９．１）
【国際特許分類】
【出願日】平成２１年６月８日（２００９．６．８）
【国際出願番号】ＰＣＴ／ＵＳ２００９／０４６６４２
【国際公開番号】ＷＯ２００９／１５２１０５
【国際公開日】平成２１年１２月１７日（２００９．１２．１７）
【出願人】（５９５０２０６４３）クゥアルコム・インコーポレイテッド (7,166)
【氏名又は名称原語表記】ＱＵＡＬＣＯＭＭ ＩＮＣＯＲＰＯＲＡＴＥＤ
【Ｆターム（参考）】
[ Back to top ]