電圧制御発振器、並びにそれを用いたＰＬＬ回路及び無線通信機器
【課題】Ｃ結型の可変容量回路と直結型の可変容量回路とを上手く混在させて構成し、発振周波数の線形性及び可変範囲のバランスがとれた電圧制御発振器を提供する。
【解決手段】本発明の電圧制御発振器は、並列接続されたインダクタ回路１１０、Ｃ結型可変容量回路１２０及び１４０、直結型可変容量回路１３０、及び負性抵抗回路１６０と、基準電位Ｖｒｅｆ１及びＶｒｅｆ２を生成する基準電位発生部１８０とを備える。各可変容量回路１２０、１３０、及び１４０の可変容量素子１２１、１２２、１３１、１３２、１４１、及び１４２のバックゲート端子には、発振周波数をフィードバック制御するための制御電位Ｖｔが印加される。Ｃ結型可変容量回路１２０及び１４０の可変容量素子１２１、１２２、１４１及び１４２のゲート端子には、基準電位Ｖｒｅｆ１及びＶｒｅｆ２がそれぞれ印加される。
【解決手段】本発明の電圧制御発振器は、並列接続されたインダクタ回路１１０、Ｃ結型可変容量回路１２０及び１４０、直結型可変容量回路１３０、及び負性抵抗回路１６０と、基準電位Ｖｒｅｆ１及びＶｒｅｆ２を生成する基準電位発生部１８０とを備える。各可変容量回路１２０、１３０、及び１４０の可変容量素子１２１、１２２、１３１、１３２、１４１、及び１４２のバックゲート端子には、発振周波数をフィードバック制御するための制御電位Ｖｔが印加される。Ｃ結型可変容量回路１２０及び１４０の可変容量素子１２１、１２２、１４１及び１４２のゲート端子には、基準電位Ｖｒｅｆ１及びＶｒｅｆ２がそれぞれ印加される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、無線通信機器の局部発振信号の生成等に用いられる電圧制御発振器、並びにそれを用いたＰＬＬ回路及び無線通信機器に関する。
【背景技術】
【０００２】
電圧制御発振器（ＶＣＯ）は、無線通信機器の局部発振信号を発生させるデバイスとして広く使用されている。図７は、従来の電圧制御発振器の構成例を示す図である。この従来の電圧制御発振器は、インダクタ６０４ａ及び６０４ｂと、可変容量素子６０５ａ及び６０５ｂと、発振トランジスタ６０３ａ及び６０３ｂと、電流源６０１とを備える。なお、図７ではバイアス回路等を省略している。
【０００３】
インダクタ６０４ａ及び６０４ｂと可変容量素子６０５ａ及び６０５ｂとで、並列共振回路を構成している。可変容量素子６０５ａ及び６０５ｂの容量値は、その両端子の電位差によって変化する。すなわち、外部回路から周波数制御端子６０２に加えられた制御電位Ｖｔに応じて、可変容量素子６０５ａ及び６０５ｂの容量値が変化し、その結果並列共振回路の共振周波数が変化する。この可変容量素子６０５ａ及び６０５ｂは、直結型の可変容量回路と呼ばれる。従来の電圧制御発振器の発振周波数は、並列共振回路の共振周波数近傍で発振するので、制御電位Ｖｔを調整することで発振周波数を所望の周波数に制御することができる。発振トランジスタ６０３ａ及び６０３ｂは、負性抵抗を発生して並列共振回路の寄生抵抗成分による損失をキャンセルし、発振条件を満足させるために、設けられる。
【０００４】
ここで、電圧制御発振器の制御電位と発振周波数との関係は、可変容量素子の特性でほぼ決定される。このため、使用する可変容量素子としては、広い範囲の制御電位Ｖｔにわたって緩やかに容量変化することが望ましい。これは、発振周波数が、広い範囲の制御電位Ｖｔにわたって線形に変化することが望ましいことと、同義である。
【０００５】
なぜならば、従来の電圧制御発振器を用いてＰＬＬ（フェーズ・ロックド・ループ）回路を構成した場合、ＰＬＬ回路の過渡応答特性や雑音帯域特性は、周波数感度（制御電位Ｖｔに対する発振周波数の変化の割合）に依存する。よって、発振周波数によって周波数感度が異なる（発振周波数が非線形に変化する）と、ＰＬＬ回路自身の特性が発振周波数によって変動してしまうからである。また、制御電位Ｖｔに対する周波数感度が高い領域では、周波数制御端子６０２に加わるわずかな雑音によっても発振周波数が変動するため、位相雑音特性が劣化するという問題もある。
【０００６】
しかし、上述した従来の電圧制御発振器を半導体基板上に実現する際、可変容量素子６０５ａ及び６０５ｂを形成するために特殊なプロセスを導入するとコストアップにつながるため、実際には線形性の高い可変容量素子を利用することが難しい。図８Ａは、可変容量素子の一例である、ＣＭＯＳプロセスで広く用いられるゲート端子とドレイン端子及びソース端子が接続された端子との間のゲート容量を利用したＩｎｖｅｒｓｉｏｎ型のＭＯＳトランジスタを表す記号である。図８Ｂは、ＭＯＳトランジスタのゲート端子に基準電位Ｖｒｅｆを加え、ドレイン端子及びソース端子に制御電位Ｖｔを印加した場合のゲート容量の変化を示している。
【０００７】
この図８Ｂに示されるように、一般的に用いられるＭＯＳトランジスタのゲート容量を利用した可変容量素子では、閾値電位（図８Ｂ中の電位Ｖｔｈ）近傍で容量値が急峻に変化するため、発振周波数も閾値近傍の領域で急峻に変化する。その結果、従来の電圧制御発振器を用いたＰＬＬ回路の過渡応答特性や雑音帯域特性は、発振周波数によって大きく変動するといった問題が生じる。
そこで、この問題を解決するため、以下に述べる回路がすでに提案されている。
【０００８】
図９は、可変容量素子の線形性を改善する一手法を用いた従来の電圧制御発振器を示す図である（例えば、特許文献１を参照）。
図９に示す従来の電圧制御発振器は、インダクタ６０４ａ及び６０４ｂと、可変容量素子６０５ａ、６０５ｂ、６０６ａ、６０６ｂ、６０７ａ、及び６０７ｂと、直流成分を遮断するためのＤＣカット用容量性素子６０８ａ、６０８ｂ、６０９ａ、６０９ｂ、６１０ａ、及び６１０ｂと、高周波阻止用抵抗６１１ａ、６１１ｂ、６１２ａ、６１２ｂ、６１３ａ、及び６１３ｂと、発振トランジスタ６０３ａ及び６０３ｂと、電流源６０１とを備える。なお、図９において図７と同じ構成部分には同じ符号を付してその説明は省略する。
【０００９】
可変容量素子６０５ａ及び６０５ｂとＤＣカット用容量性素子６０８ａ及び６０８ｂとは、可変容量回路Ａを構成している。可変容量素子６０６ａ及び６０６ｂとＤＣカット用容量性素子６０９ａ及び６０９ｂとは、可変容量回路Ｂを構成している。可変容量素子６０７ａ及び６０７ｂとＤＣカット用容量性素子６１０ａ及び６１０ｂとは、可変容量回路Ｃを構成している。可変容量素子６０５ａ、６０５ｂ、６０６ａ、６０６ｂ、６０７ａ、及び６０７ｂは、ＣＭＯＳプロセスで用いられるゲート端子とドレイン端子及びソース端子が接続された端子との間のゲート容量を利用したＩｎｖｅｒｓｉｏｎ型のＭＯＳトランジスタである。可変容量回路Ａ〜Ｃは、可変容量素子とＤＣカット用容量性素子との接続点に入力される基準電位Ｖｒｅｆ１〜Ｖｒｅｆ３と、周波数制御端子６０２に加えられる制御電位Ｖｔとによって、可変容量素子の容量値が変化し、その結果並列共振回路の共振周波数が変化する。この可変容量回路Ａ〜Ｃは、Ｃ結型の可変容量回路と呼ばれる。
【００１０】
ここで、基準電位Ｖｒｅｆ１〜Ｖｒｅｆ３が、電位Ｖｄの差を持つ電位であるとすると、制御電位Ｖｔに対する可変容量回路Ａ〜Ｃの特性は、Ｖｄずつシフトした特性になる。特許文献１には、Ｖｄ＝１６０ｍＶとした例が示されている（図１０Ａ）。並列共振回路の容量は、これら３つの可変容量回路Ａ〜Ｃの容量の合計になるため、それらの合計容量は図１０Ｂの一点鎖線で示す特性になり、制御電位Ｖｔに対する容量の変化を緩やかにすることができる。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】米国特許第６９９５６２６号明細書
【発明の概要】
【発明が解決しようとする課題】
【００１２】
電圧制御発振器の発振周波数ｆｏは、並列共振回路のインダクタのインダクタンスをＬと、可変容量回路Ａ〜Ｃの合計容量値をＣｖと、負性抵抗回路等で発生する寄生容量の容量値をＣとすると、次式［１］で表される。
【数１】
この式［１］を可変容量回路Ａ〜Ｃの合計容量値Ｃｖについて解くと、次式［２］となる。
【数２】
インダクタンスＬ及び寄生容量の容量値Ｃは一定であるので、制御電位Ｖｔに対して発振周波数ｆｏを線形に変化させるためには、可変容量回路Ａ〜Ｃの合計容量値Ｃｖを線形に変化させるのではなく、容量値Ｃｖを１／（ｆｏ2）に比例させることが望ましい。
【００１３】
また、Ｃ結型の可変容量回路における容量値の変化範囲は、直結型の可変容量回路における容量値の変化範囲よりも狭くなる、すなわち容量変化比が小さくなることが知られている。
例えば、直結型の可変容量回路において、制御電位ＶｔをＨｉｇｈからＬｏｗまで変化させた時の容量値の変化範囲をＣＨ〜ＣＬとし（図８Ｂを参照）、Ｃ結型の可変容量回路の可変容量素子の容量値をＣｘで表わし、ＤＣカット用容量性素子の容量値をＣＨに設定した場合を考える。この場合、Ｃ結型の可変容量回路の合成容量値Ｃtotalは、次式［３］で表わされる。
【数３】
この式［３］において、制御電位ＶｔがＨｉｇｈ（Ｃｘ＝ＣＨ）のとき、合成容量値ＣtotalはＣＨ／２となる。一方、制御電位ＶｔがＬｏｗ（Ｃｘ＝ＣＬ）のとき、合成容量値ＣtotalはＣＬ（∵ＣＨ>>ＣＬ）となる。すなわち、Ｃ結型の可変容量回路は、直結型の可変容量回路と比べて、容量値の可変範囲の上限が「ＣＨ／２」分だけ少なくなる。
【００１４】
このように、上述した従来の改善方法では、制御電位Ｖｔに対する容量の変化を緩やかにし、広い制御電位Ｖｔの範囲で容量変化、すなわち発振周波数の線形性を向上させることは可能である。しかし、Ｃ結型の可変容量回路を数多く並列に接続しているため、容量変化比が小さくなり、電圧制御発振器の発振周波数の可変範囲が狭くなるという課題が残る。
【００１５】
それ故に、本発明の目的は、Ｃ結型の可変容量回路と直結型の可変容量回路とを上手く混在させて構成し、発振周波数の線形性及び可変範囲のバランスがとれた電圧制御発振器、並びにそれを用いたＰＬＬ回路及び無線通信機器を提供することである。
【課題を解決するための手段】
【００１６】
本発明は、電圧制御発振器、並びにその電圧制御発振器を用いたＰＬＬ回路及び無線通信機器に向けられている。そして、上記目的を達成するために、本発明の電圧制御発振器は、インダクタを有するインダクタ回路と、直列接続された２つの可変容量素子と、その両端にそれぞれ接続された直流分を遮断するための阻止容量とで構成される、複数のＣ結型可変容量回路と、直列接続された２つの可変容量素子で構成される、少なくとも１つの直結型可変容量回路と、負性抵抗回路と、複数のＣ結型可変容量回路にそれぞれ供給する複数の基準電位を発生する基準電位発生部とを備える。このインダクタ回路、複数のＣ結型可変容量回路、少なくとも１つの直結型可変容量回路、及び負性抵抗回路が、並列に接続される。複数のＣ結型可変容量回路の可変容量素子の一方の端子には、複数の基準電位がそれぞれ入力され、複数のＣ結型可変容量回路及び少なくとも１つの直結型可変容量回路の可変容量素子の他方の端子には、発振周波数をフィードバック制御するための制御電位が入力される。そして、容量値変化の中心電位である閾値電位が最大となる可変容量回路と最小となる可変容量回路とを、少なくともＣ結型可変容量回路で構成する。
【００１７】
この構成において、周波数特性の線形性を満足する範囲内で、少なくとも１つの直結型可変容量回路の閾値電位と複数のＣ結型可変容量回路の閾値電位との間隔を設定するか、少なくとも１つの直結型可変容量回路の容量値及び複数のＣ結型可変容量回路の容量値を設定することが、好ましい。
【００１８】
また、複数のＣ結型可変容量回路及び少なくとも１つの直結型可変容量回路の可変容量素子の少なくとも１つが、Ｉｎｖｅｒｓｉｏｎ型ＭＯＳ又はＡｃｃｕｍｕｌａｔｉｏｎ型ＭＯＳで構成されていることが好ましい。
【発明の効果】
【００１９】
上記本発明によれば、発振周波数の線形性及び可変範囲のバランスがとれた電圧制御発振器、並びにそれを用いたＰＬＬ回路及び無線通信機器を実現できる。
【図面の簡単な説明】
【００２０】
【図１】本発明の一実施形態に係る電圧制御発振器の構成を示す図
【図２Ａ】本発明の電圧制御発振器の可変容量素子に用いられる素子
【図２Ｂ】従来の電圧制御発振器の可変容量素子に用いられる素子
【図２Ｃ】本発明と従来とにおける可変容量素子の容量特性を比較する図
【図３】基準電位発生部１８０の詳細な構成例を示す図
【図４】本発明の一実施形態に係る可変容量回路の容量特性を示す図
【図５】本発明の電圧制御発振器を用いたＰＬＬ回路３００の構成を示す図
【図６】図５のＰＬＬ回路を用いた無線通信機器の構成を示す図
【図７】従来の電圧制御発振器の構成を示す図
【図８Ａ】従来の電圧制御発振器の可変容量素子に用いられる素子
【図８Ｂ】従来の電圧制御発振器における可変容量素子の容量特性を示す図
【図９】従来の他の電圧制御発振器の構成を示す図
【図１０Ａ】従来の他の電圧制御発振器における可変容量素子の容量特性を示す図
【図１０Ｂ】従来の他の電圧制御発振器における可変容量素子の容量特性を示す図
【発明を実施するための形態】
【００２１】
図１は、本発明の一実施形態に係る電圧制御発振器１００の構成例を示す図である。ただし、バイアス回路等は省略してある。図１において、本実施形態の電圧制御発振器１００は、インダクタ回路１１０と、Ｃ結型の可変容量回路１２０及び１４０と、直結型の可変容量回路１３０と、負性抵抗回路１６０と、電流源１７０と、基準電位発生部１８０とを備える。インダクタ回路１１０、Ｃ結型の可変容量回路１２０及び１４０、直結型の可変容量回路１３０、及び負性抵抗回路１６０は、互いに並列接続されて発振回路を構成する。
【００２２】
インダクタ回路１１０は、直列に接続されたインダクタ１１１及び１１２で構成され、インダクタ１１１とインダクタ１１２との接続点には、電源電位Ｖｄｄが供給される。負性抵抗回路１６０は、２つの発振トランジスタ１６１及び１６２が互いにクロスカップリングされた構成である。この発振トランジスタ１６１及び１６２は、ＭＯＳトランジスタ又はバイポーラトランジスタが適している。
【００２３】
Ｃ結型の可変容量回路１２０は、バックゲート端子が共通接続された可変容量素子１２１及び１２２と、各ゲート端子にそれぞれ直列接続されたＤＣカット用容量性素子１２３及び１２４とで構成される。可変容量素子１２１及び可変容量素子１２２のバックゲート端子には、発振周波数をフィードバック制御するための制御電位Ｖｔが印加される。同様に、Ｃ結型の可変容量回路１４０は、バックゲート端子が共通接続された可変容量素子１４１及び１４２と、各ゲート端子にそれぞれ直列接続されたＤＣカット用容量性素子１４３及び１４４とで構成される。可変容量素子１４１及び可変容量素子１４２のバックゲート端子には、発振周波数をフィードバック制御するための制御電位Ｖｔが印加される。直結型の可変容量回路１３０は、バックゲート端子が共通接続された可変容量素子１３１及び１３２で構成される。可変容量素子１２１、１２２、１３１、１３２、１４１、及び１４２には、ＣＭＯＳプロセスで用いられるゲート容量を利用したＭＯＳトランジスタが用いられる（後述する）。
【００２４】
また、Ｃ結型の可変容量回路１２０における可変容量素子１２１及び１２２の各ゲート端子には、それぞれ抵抗１２５及び１２６を介して、基準電位発生部１８０から基準電位Ｖｒｅｆ１が供給される。Ｃ結型の可変容量回路１４０における可変容量素子１４１及び１４２の各ゲート端子は、それぞれ抵抗１４５及び１４６を介して、基準電位発生部１８０から基準電位Ｖｒｅｆ２が供給される。
【００２５】
図２Ａは、本発明の可変容量素子１２１、１２２、１３１、１３２、１４１、及び１４２に用いられる、ＣＭＯＳプロセスで用いられるゲート端子とバックゲート端子との間のゲート容量を利用したＡｃｃｕｍｕｌａｔｉｏｎ型ＭＯＳトランジスタ（以下、Ａ−ＭＯＳトランジスタと略す）である。このＡ−ＭＯＳトランジスタは、図２Ｂで表されるＩｎｖｅｒｓｉｏｎ型ＭＯＳトランジスタに比べて、制御電位Ｖｔに対する容量値の変化が緩やかである（図２Ｃ）。
以下、本発明の一実施形態に係る電圧制御発振器の動作について説明する。
【００２６】
図３は、基準電位発生部１８０の詳細な構成例を示す図である。図３の基準電位発生部１８０は、電源電位Ｖｄｄから所定の電位（この例では接地電位）までの間に挿入された直列接続された抵抗Ｒａ〜Ｒｃと、各抵抗の接続点を接地する容量性素子Ｃａ及びＣｂとで構成される。また、抵抗Ｒａと抵抗Ｒｂとの接続点に現れる電位は基準電位Ｖｒｅｆ１として、抵抗Ｒｂと抵抗Ｒｃとの接続点に現れる電位は基準電位Ｖｒｅｆ２として、それぞれ出力される。
【００２７】
容量性素子Ｃａ及びＣｂは、基準電位発生部１８０から出力される雑音を低減するためのバイパス用容量性素子であり、基準電位Ｖｒｅｆ１及びＶｒｅｆ２の供給経路に接続されてもＰＬＬ回路の過渡応答や雑音帯域特性に影響を与えない。よって、雑音を低減するために必要な十分に大きな容量性素子Ｃａ及びＣｂを自由に挿入することができる。なお、この容量性素子Ｃａ及びＣｂが無くても、本発明が奏する効果が変わることはない。
【００２８】
図３の基準電位発生部１８０において、基準電位Ｖｒｅｆ１及びＶｒｅｆ２はそれぞれ次式［４］及び［５］で表される。
【数４】
【数５】
電位Ｖｄｄが直流（ＤＣ）の場合、基準電位Ｖｒｅｆ１及びＶｒｅｆ２も直流（ＤＣ）となる。また、抵抗Ｒａ〜Ｒｃの値を適切に選ぶことによって、基準電位発生部１８０から所望の電位差を有する基準電位を発生させることができる。
【００２９】
今、基準電位Ｖｒｅｆ１＞基準電位Ｖｒｅｆ２、かつ、可変容量素子１２１及び１２２の容量値＝可変容量素子１３１及び１３２の容量値＝可変容量素子１４１及び１４２の容量値、及びＤＣカット用容量性素子１２３及び１２４の容量値＝ＤＣカット用容量性素子１４３及び１４４とした場合を考える。この場合において、各可変容量素子の容量が制御電位Ｖｔ＝Ｖｔｈの近傍で変化すると仮定すると、各可変容量回路１２０〜１４０の容量値は、制御電位Ｖｔに対して図４のように変化する。従って、従来例（図１０Ｂ）と比較して、可変容量回路１２０〜１４０の合計容量の可変範囲（図４の一点鎖線）を広くすることができる。
【００３０】
以上のように、本発明の電圧制御発振器１００によれば、周波数特性の線形性を満足する範囲内で、直結型の可変容量回路１３０の閾値電位とＣ結型の可変容量回路１２０及び１４０の閾値電位との差を設定する、又は直結型の可変容量回路１３０の容量値及びＣ結型の可変容量回路１２０及び１４０の容量値を設定する。これにより、発振周波数の可変範囲が狭くなり過ぎることなく、発振周波数の線形性及び可変範囲のバランスがとれた特性を得ることができる。
【００３１】
なお、本実施形態では、並列に接続される可変容量回路が３つの場合を説明したが、並列に接続される可変容量回路が４つ以上であってもよい。この場合には、容量値変化範囲の中心である閾値電位Ｖｔｈが最大となる可変容量回路と最小となる可変容量回路とを、少なくともＣ結型の可変容量回路とすればよい。
【００３２】
また、本実施形態では、Ａ−ＭＯＳトランジスタのバックゲート端子に制御電位Ｖｔが供給される構成を説明したが、Ａ−ＭＯＳトランジスタのゲート端子に制御電位Ｖｔが供給される構成であっても構わない。また、発振トランジスタ１６１及び１６２には、ＭＯＳトランジスタ以外にバイポーラトランジスタが用いられても、同様の効果が得られる。さらに、電流源１７０は、負性抵抗回路に接続される以外に電源電位Ｖｄｄの供給端子とインダクタ回路１１０との間に接続されても、同様の効果が得られる。
【００３３】
（電圧制御発振器を用いた構成例）
図５は、本発明の一実施形態に係る電圧制御発振器を用いたＰＬＬ回路３００の構成例を示す図である。図５において、ＰＬＬ回路３００は、位相比較器３０１と、ループフィルタ３０２と、本発明の電圧制御発振器３０３と、分周器３０４とを備える。
【００３４】
位相比較器３０１は、入力される基準信号と、電圧制御発振器３０３の出力信号を分周器３０４で分周した信号とを比較する。位相比較器３０１から出力される信号は、ループフィルタ３０２を介して電圧制御発振器３０３の周波数制御端子に制御電位Ｖｔとして入力される。電圧制御発振器３０３は、制御電位Ｖｔに基づいて所望周波数の信号を出力する。この構成により、ＰＬＬ回路３００は、所望とされる周波数を固定（ロック）する。なお、分周器３０４の代わりにミキサを用いてもよいし、分周器３０４とミキサを併用してもよい。
【００３５】
また、図６は、上記ＰＬＬ回路３００を用いた無線通信機器４００の構成例を示す図である。図６において、無線通信機器４００は、アンテナ４０１と、電力増幅器４０２と、変調器４０３と、スイッチ４０４と、低雑音増幅器４０５と、復調器４０６と、ＰＬＬ回路３００とを備える。
【００３６】
無線信号を送信する場合、変調器４０３は、ＰＬＬ回路３００から出力される所望の高周波信号をベースバンド変調信号で変調して出力する。変調器４０３から出力される高周波変調信号は、電力増幅器４０２によって増幅され、スイッチ４０４を介してアンテナ４０１から放射される。無線信号を受信する場合、アンテナ４０１から受信された高周波変調信号は、スイッチ４０４を介して低雑音増幅器４０５に入力されて増幅され、復調器４０６に入力される。復調器４０６は、ＰＬＬ回路３００から出力される高周波信号によって、入力された高周波変調信号をベースバンド変調信号に復調する。なお、ＰＬＬ回路３００は、送信側及び受信側のそれぞれで用いてもよい。また、ＰＬＬ回路３００が変調器を兼ねてもよい。
【００３７】
このように、発振周波数の線形性及び可変範囲のバランスがとれたＰＬＬ回路及び無線通信機器を実現することができる。
【産業上の利用可能性】
【００３８】
本発明の電圧制御発振器は、無線通信機の局部発振信号の生成等に利用可能であり、特に、発振周波数の線形性及び可変範囲のバランスを図りたい場合等に有用である。
【符号の説明】
【００３９】
１００ 電圧制御発振器
１１０ インダクタ回路
１１１、１１２，６０４ａ、６０４ｂ インダクタ
１２０、１３０、１４０ 可変容量回路
１２１、１２２、１３１、１３２、１４１、１４２、６０５ａ、６０５ｂ、６０６ａ、６０６ｂ、６０７ａ、６０７ｂ 可変容量素子
１２３、１２４、１４３、１４４、６０８ａ、６０８ｂ、６０９ａ、６０９ｂ、６１０ａ、６１０ｂ ＤＣカット用容量性素子
１２５、１２６、１４５、１４６、６１１ａ、６１１ｂ、６１２ａ、６１２ｂ、６１３ａ、６１３ｂ 高周波阻止用抵抗
１６０ 負性抵抗回路
１６１、１６２、６０３ａ、６０３ｂ 発振トランジスタ
１７０、６０１ 電流源
１８０ 基準電位発生部
３００ ＰＬＬ回路
３０１ 位相比較器
３０２ ループフィルタ
３０３ 電圧制御発振器
３０４ 分周器
４００ 無線通信機器
４０１ アンテナ
４０２ 電力増幅器
４０３ 変調器
４０４ スイッチ
４０５ 低雑音増幅器
４０６ 復調器
Ｒａ〜Ｒｃ 抵抗
Ｃａ、Ｃｂ バイパス用容量性素子
【技術分野】
【０００１】
本発明は、無線通信機器の局部発振信号の生成等に用いられる電圧制御発振器、並びにそれを用いたＰＬＬ回路及び無線通信機器に関する。
【背景技術】
【０００２】
電圧制御発振器（ＶＣＯ）は、無線通信機器の局部発振信号を発生させるデバイスとして広く使用されている。図７は、従来の電圧制御発振器の構成例を示す図である。この従来の電圧制御発振器は、インダクタ６０４ａ及び６０４ｂと、可変容量素子６０５ａ及び６０５ｂと、発振トランジスタ６０３ａ及び６０３ｂと、電流源６０１とを備える。なお、図７ではバイアス回路等を省略している。
【０００３】
インダクタ６０４ａ及び６０４ｂと可変容量素子６０５ａ及び６０５ｂとで、並列共振回路を構成している。可変容量素子６０５ａ及び６０５ｂの容量値は、その両端子の電位差によって変化する。すなわち、外部回路から周波数制御端子６０２に加えられた制御電位Ｖｔに応じて、可変容量素子６０５ａ及び６０５ｂの容量値が変化し、その結果並列共振回路の共振周波数が変化する。この可変容量素子６０５ａ及び６０５ｂは、直結型の可変容量回路と呼ばれる。従来の電圧制御発振器の発振周波数は、並列共振回路の共振周波数近傍で発振するので、制御電位Ｖｔを調整することで発振周波数を所望の周波数に制御することができる。発振トランジスタ６０３ａ及び６０３ｂは、負性抵抗を発生して並列共振回路の寄生抵抗成分による損失をキャンセルし、発振条件を満足させるために、設けられる。
【０００４】
ここで、電圧制御発振器の制御電位と発振周波数との関係は、可変容量素子の特性でほぼ決定される。このため、使用する可変容量素子としては、広い範囲の制御電位Ｖｔにわたって緩やかに容量変化することが望ましい。これは、発振周波数が、広い範囲の制御電位Ｖｔにわたって線形に変化することが望ましいことと、同義である。
【０００５】
なぜならば、従来の電圧制御発振器を用いてＰＬＬ（フェーズ・ロックド・ループ）回路を構成した場合、ＰＬＬ回路の過渡応答特性や雑音帯域特性は、周波数感度（制御電位Ｖｔに対する発振周波数の変化の割合）に依存する。よって、発振周波数によって周波数感度が異なる（発振周波数が非線形に変化する）と、ＰＬＬ回路自身の特性が発振周波数によって変動してしまうからである。また、制御電位Ｖｔに対する周波数感度が高い領域では、周波数制御端子６０２に加わるわずかな雑音によっても発振周波数が変動するため、位相雑音特性が劣化するという問題もある。
【０００６】
しかし、上述した従来の電圧制御発振器を半導体基板上に実現する際、可変容量素子６０５ａ及び６０５ｂを形成するために特殊なプロセスを導入するとコストアップにつながるため、実際には線形性の高い可変容量素子を利用することが難しい。図８Ａは、可変容量素子の一例である、ＣＭＯＳプロセスで広く用いられるゲート端子とドレイン端子及びソース端子が接続された端子との間のゲート容量を利用したＩｎｖｅｒｓｉｏｎ型のＭＯＳトランジスタを表す記号である。図８Ｂは、ＭＯＳトランジスタのゲート端子に基準電位Ｖｒｅｆを加え、ドレイン端子及びソース端子に制御電位Ｖｔを印加した場合のゲート容量の変化を示している。
【０００７】
この図８Ｂに示されるように、一般的に用いられるＭＯＳトランジスタのゲート容量を利用した可変容量素子では、閾値電位（図８Ｂ中の電位Ｖｔｈ）近傍で容量値が急峻に変化するため、発振周波数も閾値近傍の領域で急峻に変化する。その結果、従来の電圧制御発振器を用いたＰＬＬ回路の過渡応答特性や雑音帯域特性は、発振周波数によって大きく変動するといった問題が生じる。
そこで、この問題を解決するため、以下に述べる回路がすでに提案されている。
【０００８】
図９は、可変容量素子の線形性を改善する一手法を用いた従来の電圧制御発振器を示す図である（例えば、特許文献１を参照）。
図９に示す従来の電圧制御発振器は、インダクタ６０４ａ及び６０４ｂと、可変容量素子６０５ａ、６０５ｂ、６０６ａ、６０６ｂ、６０７ａ、及び６０７ｂと、直流成分を遮断するためのＤＣカット用容量性素子６０８ａ、６０８ｂ、６０９ａ、６０９ｂ、６１０ａ、及び６１０ｂと、高周波阻止用抵抗６１１ａ、６１１ｂ、６１２ａ、６１２ｂ、６１３ａ、及び６１３ｂと、発振トランジスタ６０３ａ及び６０３ｂと、電流源６０１とを備える。なお、図９において図７と同じ構成部分には同じ符号を付してその説明は省略する。
【０００９】
可変容量素子６０５ａ及び６０５ｂとＤＣカット用容量性素子６０８ａ及び６０８ｂとは、可変容量回路Ａを構成している。可変容量素子６０６ａ及び６０６ｂとＤＣカット用容量性素子６０９ａ及び６０９ｂとは、可変容量回路Ｂを構成している。可変容量素子６０７ａ及び６０７ｂとＤＣカット用容量性素子６１０ａ及び６１０ｂとは、可変容量回路Ｃを構成している。可変容量素子６０５ａ、６０５ｂ、６０６ａ、６０６ｂ、６０７ａ、及び６０７ｂは、ＣＭＯＳプロセスで用いられるゲート端子とドレイン端子及びソース端子が接続された端子との間のゲート容量を利用したＩｎｖｅｒｓｉｏｎ型のＭＯＳトランジスタである。可変容量回路Ａ〜Ｃは、可変容量素子とＤＣカット用容量性素子との接続点に入力される基準電位Ｖｒｅｆ１〜Ｖｒｅｆ３と、周波数制御端子６０２に加えられる制御電位Ｖｔとによって、可変容量素子の容量値が変化し、その結果並列共振回路の共振周波数が変化する。この可変容量回路Ａ〜Ｃは、Ｃ結型の可変容量回路と呼ばれる。
【００１０】
ここで、基準電位Ｖｒｅｆ１〜Ｖｒｅｆ３が、電位Ｖｄの差を持つ電位であるとすると、制御電位Ｖｔに対する可変容量回路Ａ〜Ｃの特性は、Ｖｄずつシフトした特性になる。特許文献１には、Ｖｄ＝１６０ｍＶとした例が示されている（図１０Ａ）。並列共振回路の容量は、これら３つの可変容量回路Ａ〜Ｃの容量の合計になるため、それらの合計容量は図１０Ｂの一点鎖線で示す特性になり、制御電位Ｖｔに対する容量の変化を緩やかにすることができる。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】米国特許第６９９５６２６号明細書
【発明の概要】
【発明が解決しようとする課題】
【００１２】
電圧制御発振器の発振周波数ｆｏは、並列共振回路のインダクタのインダクタンスをＬと、可変容量回路Ａ〜Ｃの合計容量値をＣｖと、負性抵抗回路等で発生する寄生容量の容量値をＣとすると、次式［１］で表される。
【数１】
この式［１］を可変容量回路Ａ〜Ｃの合計容量値Ｃｖについて解くと、次式［２］となる。
【数２】
インダクタンスＬ及び寄生容量の容量値Ｃは一定であるので、制御電位Ｖｔに対して発振周波数ｆｏを線形に変化させるためには、可変容量回路Ａ〜Ｃの合計容量値Ｃｖを線形に変化させるのではなく、容量値Ｃｖを１／（ｆｏ2）に比例させることが望ましい。
【００１３】
また、Ｃ結型の可変容量回路における容量値の変化範囲は、直結型の可変容量回路における容量値の変化範囲よりも狭くなる、すなわち容量変化比が小さくなることが知られている。
例えば、直結型の可変容量回路において、制御電位ＶｔをＨｉｇｈからＬｏｗまで変化させた時の容量値の変化範囲をＣＨ〜ＣＬとし（図８Ｂを参照）、Ｃ結型の可変容量回路の可変容量素子の容量値をＣｘで表わし、ＤＣカット用容量性素子の容量値をＣＨに設定した場合を考える。この場合、Ｃ結型の可変容量回路の合成容量値Ｃtotalは、次式［３］で表わされる。
【数３】
この式［３］において、制御電位ＶｔがＨｉｇｈ（Ｃｘ＝ＣＨ）のとき、合成容量値ＣtotalはＣＨ／２となる。一方、制御電位ＶｔがＬｏｗ（Ｃｘ＝ＣＬ）のとき、合成容量値ＣtotalはＣＬ（∵ＣＨ>>ＣＬ）となる。すなわち、Ｃ結型の可変容量回路は、直結型の可変容量回路と比べて、容量値の可変範囲の上限が「ＣＨ／２」分だけ少なくなる。
【００１４】
このように、上述した従来の改善方法では、制御電位Ｖｔに対する容量の変化を緩やかにし、広い制御電位Ｖｔの範囲で容量変化、すなわち発振周波数の線形性を向上させることは可能である。しかし、Ｃ結型の可変容量回路を数多く並列に接続しているため、容量変化比が小さくなり、電圧制御発振器の発振周波数の可変範囲が狭くなるという課題が残る。
【００１５】
それ故に、本発明の目的は、Ｃ結型の可変容量回路と直結型の可変容量回路とを上手く混在させて構成し、発振周波数の線形性及び可変範囲のバランスがとれた電圧制御発振器、並びにそれを用いたＰＬＬ回路及び無線通信機器を提供することである。
【課題を解決するための手段】
【００１６】
本発明は、電圧制御発振器、並びにその電圧制御発振器を用いたＰＬＬ回路及び無線通信機器に向けられている。そして、上記目的を達成するために、本発明の電圧制御発振器は、インダクタを有するインダクタ回路と、直列接続された２つの可変容量素子と、その両端にそれぞれ接続された直流分を遮断するための阻止容量とで構成される、複数のＣ結型可変容量回路と、直列接続された２つの可変容量素子で構成される、少なくとも１つの直結型可変容量回路と、負性抵抗回路と、複数のＣ結型可変容量回路にそれぞれ供給する複数の基準電位を発生する基準電位発生部とを備える。このインダクタ回路、複数のＣ結型可変容量回路、少なくとも１つの直結型可変容量回路、及び負性抵抗回路が、並列に接続される。複数のＣ結型可変容量回路の可変容量素子の一方の端子には、複数の基準電位がそれぞれ入力され、複数のＣ結型可変容量回路及び少なくとも１つの直結型可変容量回路の可変容量素子の他方の端子には、発振周波数をフィードバック制御するための制御電位が入力される。そして、容量値変化の中心電位である閾値電位が最大となる可変容量回路と最小となる可変容量回路とを、少なくともＣ結型可変容量回路で構成する。
【００１７】
この構成において、周波数特性の線形性を満足する範囲内で、少なくとも１つの直結型可変容量回路の閾値電位と複数のＣ結型可変容量回路の閾値電位との間隔を設定するか、少なくとも１つの直結型可変容量回路の容量値及び複数のＣ結型可変容量回路の容量値を設定することが、好ましい。
【００１８】
また、複数のＣ結型可変容量回路及び少なくとも１つの直結型可変容量回路の可変容量素子の少なくとも１つが、Ｉｎｖｅｒｓｉｏｎ型ＭＯＳ又はＡｃｃｕｍｕｌａｔｉｏｎ型ＭＯＳで構成されていることが好ましい。
【発明の効果】
【００１９】
上記本発明によれば、発振周波数の線形性及び可変範囲のバランスがとれた電圧制御発振器、並びにそれを用いたＰＬＬ回路及び無線通信機器を実現できる。
【図面の簡単な説明】
【００２０】
【図１】本発明の一実施形態に係る電圧制御発振器の構成を示す図
【図２Ａ】本発明の電圧制御発振器の可変容量素子に用いられる素子
【図２Ｂ】従来の電圧制御発振器の可変容量素子に用いられる素子
【図２Ｃ】本発明と従来とにおける可変容量素子の容量特性を比較する図
【図３】基準電位発生部１８０の詳細な構成例を示す図
【図４】本発明の一実施形態に係る可変容量回路の容量特性を示す図
【図５】本発明の電圧制御発振器を用いたＰＬＬ回路３００の構成を示す図
【図６】図５のＰＬＬ回路を用いた無線通信機器の構成を示す図
【図７】従来の電圧制御発振器の構成を示す図
【図８Ａ】従来の電圧制御発振器の可変容量素子に用いられる素子
【図８Ｂ】従来の電圧制御発振器における可変容量素子の容量特性を示す図
【図９】従来の他の電圧制御発振器の構成を示す図
【図１０Ａ】従来の他の電圧制御発振器における可変容量素子の容量特性を示す図
【図１０Ｂ】従来の他の電圧制御発振器における可変容量素子の容量特性を示す図
【発明を実施するための形態】
【００２１】
図１は、本発明の一実施形態に係る電圧制御発振器１００の構成例を示す図である。ただし、バイアス回路等は省略してある。図１において、本実施形態の電圧制御発振器１００は、インダクタ回路１１０と、Ｃ結型の可変容量回路１２０及び１４０と、直結型の可変容量回路１３０と、負性抵抗回路１６０と、電流源１７０と、基準電位発生部１８０とを備える。インダクタ回路１１０、Ｃ結型の可変容量回路１２０及び１４０、直結型の可変容量回路１３０、及び負性抵抗回路１６０は、互いに並列接続されて発振回路を構成する。
【００２２】
インダクタ回路１１０は、直列に接続されたインダクタ１１１及び１１２で構成され、インダクタ１１１とインダクタ１１２との接続点には、電源電位Ｖｄｄが供給される。負性抵抗回路１６０は、２つの発振トランジスタ１６１及び１６２が互いにクロスカップリングされた構成である。この発振トランジスタ１６１及び１６２は、ＭＯＳトランジスタ又はバイポーラトランジスタが適している。
【００２３】
Ｃ結型の可変容量回路１２０は、バックゲート端子が共通接続された可変容量素子１２１及び１２２と、各ゲート端子にそれぞれ直列接続されたＤＣカット用容量性素子１２３及び１２４とで構成される。可変容量素子１２１及び可変容量素子１２２のバックゲート端子には、発振周波数をフィードバック制御するための制御電位Ｖｔが印加される。同様に、Ｃ結型の可変容量回路１４０は、バックゲート端子が共通接続された可変容量素子１４１及び１４２と、各ゲート端子にそれぞれ直列接続されたＤＣカット用容量性素子１４３及び１４４とで構成される。可変容量素子１４１及び可変容量素子１４２のバックゲート端子には、発振周波数をフィードバック制御するための制御電位Ｖｔが印加される。直結型の可変容量回路１３０は、バックゲート端子が共通接続された可変容量素子１３１及び１３２で構成される。可変容量素子１２１、１２２、１３１、１３２、１４１、及び１４２には、ＣＭＯＳプロセスで用いられるゲート容量を利用したＭＯＳトランジスタが用いられる（後述する）。
【００２４】
また、Ｃ結型の可変容量回路１２０における可変容量素子１２１及び１２２の各ゲート端子には、それぞれ抵抗１２５及び１２６を介して、基準電位発生部１８０から基準電位Ｖｒｅｆ１が供給される。Ｃ結型の可変容量回路１４０における可変容量素子１４１及び１４２の各ゲート端子は、それぞれ抵抗１４５及び１４６を介して、基準電位発生部１８０から基準電位Ｖｒｅｆ２が供給される。
【００２５】
図２Ａは、本発明の可変容量素子１２１、１２２、１３１、１３２、１４１、及び１４２に用いられる、ＣＭＯＳプロセスで用いられるゲート端子とバックゲート端子との間のゲート容量を利用したＡｃｃｕｍｕｌａｔｉｏｎ型ＭＯＳトランジスタ（以下、Ａ−ＭＯＳトランジスタと略す）である。このＡ−ＭＯＳトランジスタは、図２Ｂで表されるＩｎｖｅｒｓｉｏｎ型ＭＯＳトランジスタに比べて、制御電位Ｖｔに対する容量値の変化が緩やかである（図２Ｃ）。
以下、本発明の一実施形態に係る電圧制御発振器の動作について説明する。
【００２６】
図３は、基準電位発生部１８０の詳細な構成例を示す図である。図３の基準電位発生部１８０は、電源電位Ｖｄｄから所定の電位（この例では接地電位）までの間に挿入された直列接続された抵抗Ｒａ〜Ｒｃと、各抵抗の接続点を接地する容量性素子Ｃａ及びＣｂとで構成される。また、抵抗Ｒａと抵抗Ｒｂとの接続点に現れる電位は基準電位Ｖｒｅｆ１として、抵抗Ｒｂと抵抗Ｒｃとの接続点に現れる電位は基準電位Ｖｒｅｆ２として、それぞれ出力される。
【００２７】
容量性素子Ｃａ及びＣｂは、基準電位発生部１８０から出力される雑音を低減するためのバイパス用容量性素子であり、基準電位Ｖｒｅｆ１及びＶｒｅｆ２の供給経路に接続されてもＰＬＬ回路の過渡応答や雑音帯域特性に影響を与えない。よって、雑音を低減するために必要な十分に大きな容量性素子Ｃａ及びＣｂを自由に挿入することができる。なお、この容量性素子Ｃａ及びＣｂが無くても、本発明が奏する効果が変わることはない。
【００２８】
図３の基準電位発生部１８０において、基準電位Ｖｒｅｆ１及びＶｒｅｆ２はそれぞれ次式［４］及び［５］で表される。
【数４】
【数５】
電位Ｖｄｄが直流（ＤＣ）の場合、基準電位Ｖｒｅｆ１及びＶｒｅｆ２も直流（ＤＣ）となる。また、抵抗Ｒａ〜Ｒｃの値を適切に選ぶことによって、基準電位発生部１８０から所望の電位差を有する基準電位を発生させることができる。
【００２９】
今、基準電位Ｖｒｅｆ１＞基準電位Ｖｒｅｆ２、かつ、可変容量素子１２１及び１２２の容量値＝可変容量素子１３１及び１３２の容量値＝可変容量素子１４１及び１４２の容量値、及びＤＣカット用容量性素子１２３及び１２４の容量値＝ＤＣカット用容量性素子１４３及び１４４とした場合を考える。この場合において、各可変容量素子の容量が制御電位Ｖｔ＝Ｖｔｈの近傍で変化すると仮定すると、各可変容量回路１２０〜１４０の容量値は、制御電位Ｖｔに対して図４のように変化する。従って、従来例（図１０Ｂ）と比較して、可変容量回路１２０〜１４０の合計容量の可変範囲（図４の一点鎖線）を広くすることができる。
【００３０】
以上のように、本発明の電圧制御発振器１００によれば、周波数特性の線形性を満足する範囲内で、直結型の可変容量回路１３０の閾値電位とＣ結型の可変容量回路１２０及び１４０の閾値電位との差を設定する、又は直結型の可変容量回路１３０の容量値及びＣ結型の可変容量回路１２０及び１４０の容量値を設定する。これにより、発振周波数の可変範囲が狭くなり過ぎることなく、発振周波数の線形性及び可変範囲のバランスがとれた特性を得ることができる。
【００３１】
なお、本実施形態では、並列に接続される可変容量回路が３つの場合を説明したが、並列に接続される可変容量回路が４つ以上であってもよい。この場合には、容量値変化範囲の中心である閾値電位Ｖｔｈが最大となる可変容量回路と最小となる可変容量回路とを、少なくともＣ結型の可変容量回路とすればよい。
【００３２】
また、本実施形態では、Ａ−ＭＯＳトランジスタのバックゲート端子に制御電位Ｖｔが供給される構成を説明したが、Ａ−ＭＯＳトランジスタのゲート端子に制御電位Ｖｔが供給される構成であっても構わない。また、発振トランジスタ１６１及び１６２には、ＭＯＳトランジスタ以外にバイポーラトランジスタが用いられても、同様の効果が得られる。さらに、電流源１７０は、負性抵抗回路に接続される以外に電源電位Ｖｄｄの供給端子とインダクタ回路１１０との間に接続されても、同様の効果が得られる。
【００３３】
（電圧制御発振器を用いた構成例）
図５は、本発明の一実施形態に係る電圧制御発振器を用いたＰＬＬ回路３００の構成例を示す図である。図５において、ＰＬＬ回路３００は、位相比較器３０１と、ループフィルタ３０２と、本発明の電圧制御発振器３０３と、分周器３０４とを備える。
【００３４】
位相比較器３０１は、入力される基準信号と、電圧制御発振器３０３の出力信号を分周器３０４で分周した信号とを比較する。位相比較器３０１から出力される信号は、ループフィルタ３０２を介して電圧制御発振器３０３の周波数制御端子に制御電位Ｖｔとして入力される。電圧制御発振器３０３は、制御電位Ｖｔに基づいて所望周波数の信号を出力する。この構成により、ＰＬＬ回路３００は、所望とされる周波数を固定（ロック）する。なお、分周器３０４の代わりにミキサを用いてもよいし、分周器３０４とミキサを併用してもよい。
【００３５】
また、図６は、上記ＰＬＬ回路３００を用いた無線通信機器４００の構成例を示す図である。図６において、無線通信機器４００は、アンテナ４０１と、電力増幅器４０２と、変調器４０３と、スイッチ４０４と、低雑音増幅器４０５と、復調器４０６と、ＰＬＬ回路３００とを備える。
【００３６】
無線信号を送信する場合、変調器４０３は、ＰＬＬ回路３００から出力される所望の高周波信号をベースバンド変調信号で変調して出力する。変調器４０３から出力される高周波変調信号は、電力増幅器４０２によって増幅され、スイッチ４０４を介してアンテナ４０１から放射される。無線信号を受信する場合、アンテナ４０１から受信された高周波変調信号は、スイッチ４０４を介して低雑音増幅器４０５に入力されて増幅され、復調器４０６に入力される。復調器４０６は、ＰＬＬ回路３００から出力される高周波信号によって、入力された高周波変調信号をベースバンド変調信号に復調する。なお、ＰＬＬ回路３００は、送信側及び受信側のそれぞれで用いてもよい。また、ＰＬＬ回路３００が変調器を兼ねてもよい。
【００３７】
このように、発振周波数の線形性及び可変範囲のバランスがとれたＰＬＬ回路及び無線通信機器を実現することができる。
【産業上の利用可能性】
【００３８】
本発明の電圧制御発振器は、無線通信機の局部発振信号の生成等に利用可能であり、特に、発振周波数の線形性及び可変範囲のバランスを図りたい場合等に有用である。
【符号の説明】
【００３９】
１００ 電圧制御発振器
１１０ インダクタ回路
１１１、１１２，６０４ａ、６０４ｂ インダクタ
１２０、１３０、１４０ 可変容量回路
１２１、１２２、１３１、１３２、１４１、１４２、６０５ａ、６０５ｂ、６０６ａ、６０６ｂ、６０７ａ、６０７ｂ 可変容量素子
１２３、１２４、１４３、１４４、６０８ａ、６０８ｂ、６０９ａ、６０９ｂ、６１０ａ、６１０ｂ ＤＣカット用容量性素子
１２５、１２６、１４５、１４６、６１１ａ、６１１ｂ、６１２ａ、６１２ｂ、６１３ａ、６１３ｂ 高周波阻止用抵抗
１６０ 負性抵抗回路
１６１、１６２、６０３ａ、６０３ｂ 発振トランジスタ
１７０、６０１ 電流源
１８０ 基準電位発生部
３００ ＰＬＬ回路
３０１ 位相比較器
３０２ ループフィルタ
３０３ 電圧制御発振器
３０４ 分周器
４００ 無線通信機器
４０１ アンテナ
４０２ 電力増幅器
４０３ 変調器
４０４ スイッチ
４０５ 低雑音増幅器
４０６ 復調器
Ｒａ〜Ｒｃ 抵抗
Ｃａ、Ｃｂ バイパス用容量性素子
【特許請求の範囲】
【請求項１】
インダクタを有するインダクタ回路と、
直列接続された２つの可変容量素子と、その両端にそれぞれ接続された直流成分を遮断するための２つの阻止容量とで構成される、複数のＣ結型可変容量回路と、
直列接続された２つの可変容量素子で構成される、少なくとも１つの直結型可変容量回路と、
負性抵抗回路と、
前記複数のＣ結型可変容量回路にそれぞれ供給する複数の基準電位を発生する基準電位発生部とを備え、
前記インダクタ回路、前記複数のＣ結型可変容量回路、少なくとも１つの直結型可変容量回路、及び前記負性抵抗回路が、並列に接続され、
前記複数のＣ結型可変容量回路の可変容量素子の一方の端子に、前記複数の基準電位がそれぞれ入力され、
前記複数のＣ結型可変容量回路及び前記少なくとも１つの直結型可変容量回路の可変容量素子の他方の端子に、発振周波数をフィードバック制御するための制御電位が入力され、
容量値変化範囲の中心である閾値電位が最大となる可変容量回路と最小となる可変容量回路とを、少なくともＣ結型可変容量回路で構成することを特徴とする、電圧制御発振器。
【請求項２】
周波数特性の線形性を満足する範囲内で、前記少なくとも１つの直結型可変容量回路の閾値電位と前記複数のＣ結型可変容量回路の閾値電位との差を設定することを特徴とする、請求項１に記載の電圧制御発振器。
【請求項３】
周波数特性の線形性を満足する範囲内で、前記少なくとも１つの直結型可変容量回路の容量値及び前記複数のＣ結型可変容量回路の容量値を設定することを特徴とする、請求項１に記載の電圧制御発振器。
【請求項４】
前記複数のＣ結型可変容量回路及び少なくとも１つの直結型可変容量回路の可変容量素子の少なくとも１つが、Ｉｎｖｅｒｓｉｏｎ型ＭＯＳトランジスタ又はＡｃｃｕｍｕｌａｔｉｏｎ型ＭＯＳトランジスタで構成されていることを特徴とする、請求項１に記載の電圧制御発振器。
【請求項５】
請求項１に記載の電圧制御発振器を備えた、ＰＬＬ回路。
【請求項６】
請求項１に記載の電圧制御発振器を備えた、無線通信機器。
【請求項１】
インダクタを有するインダクタ回路と、
直列接続された２つの可変容量素子と、その両端にそれぞれ接続された直流成分を遮断するための２つの阻止容量とで構成される、複数のＣ結型可変容量回路と、
直列接続された２つの可変容量素子で構成される、少なくとも１つの直結型可変容量回路と、
負性抵抗回路と、
前記複数のＣ結型可変容量回路にそれぞれ供給する複数の基準電位を発生する基準電位発生部とを備え、
前記インダクタ回路、前記複数のＣ結型可変容量回路、少なくとも１つの直結型可変容量回路、及び前記負性抵抗回路が、並列に接続され、
前記複数のＣ結型可変容量回路の可変容量素子の一方の端子に、前記複数の基準電位がそれぞれ入力され、
前記複数のＣ結型可変容量回路及び前記少なくとも１つの直結型可変容量回路の可変容量素子の他方の端子に、発振周波数をフィードバック制御するための制御電位が入力され、
容量値変化範囲の中心である閾値電位が最大となる可変容量回路と最小となる可変容量回路とを、少なくともＣ結型可変容量回路で構成することを特徴とする、電圧制御発振器。
【請求項２】
周波数特性の線形性を満足する範囲内で、前記少なくとも１つの直結型可変容量回路の閾値電位と前記複数のＣ結型可変容量回路の閾値電位との差を設定することを特徴とする、請求項１に記載の電圧制御発振器。
【請求項３】
周波数特性の線形性を満足する範囲内で、前記少なくとも１つの直結型可変容量回路の容量値及び前記複数のＣ結型可変容量回路の容量値を設定することを特徴とする、請求項１に記載の電圧制御発振器。
【請求項４】
前記複数のＣ結型可変容量回路及び少なくとも１つの直結型可変容量回路の可変容量素子の少なくとも１つが、Ｉｎｖｅｒｓｉｏｎ型ＭＯＳトランジスタ又はＡｃｃｕｍｕｌａｔｉｏｎ型ＭＯＳトランジスタで構成されていることを特徴とする、請求項１に記載の電圧制御発振器。
【請求項５】
請求項１に記載の電圧制御発振器を備えた、ＰＬＬ回路。
【請求項６】
請求項１に記載の電圧制御発振器を備えた、無線通信機器。
【図１】
【図２Ａ】
【図２Ｂ】
【図２Ｃ】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８Ａ】
【図８Ｂ】
【図９】
【図１０Ａ】
【図１０Ｂ】
【図２Ａ】
【図２Ｂ】
【図２Ｃ】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８Ａ】
【図８Ｂ】
【図９】
【図１０Ａ】
【図１０Ｂ】
【公開番号】特開２００９−２７８６１６（Ｐ２００９−２７８６１６Ａ）
【公開日】平成２１年１１月２６日（２００９．１１．２６）
【国際特許分類】
【出願番号】特願２００９−９６９４５（Ｐ２００９−９６９４５）
【出願日】平成２１年４月１３日（２００９．４．１３）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
【公開日】平成２１年１１月２６日（２００９．１１．２６）
【国際特許分類】
【出願日】平成２１年４月１３日（２００９．４．１３）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
[ Back to top ]