【課題】低周波のノイズの影響に強いポジショナを提供する。
【解決手段】入力ラインＬ１と出力ラインＬ２との間に能動負荷Ｚとして可変インピーダンス回路ＺＢを設ける。可変インピーダンス回路ＺＢは、直流の電流信号に対するインピーダンスが低く、交流の電流信号に対するインピーダンスが高いという特性を有し、ラインＬ１，Ｌ２間に接続された抵抗Ｒ１とＲ２とＲ３との直列回路と、ラインＬ１にそのコレクタが接続され、そのベースが抵抗Ｒ２とＲ３との接続点に接続されたトランジスタＱ１と、トランジスタＱ１のエミッタとラインＬ２との間に接続された抵抗Ｒ４と、抵抗Ｒ２とＲ３との接続点にその一端が接続されたコンデンサＣ１と、コンデンサＣ１の他端とラインＬ２との間に接続された抵抗Ｒ５と、抵抗Ｒ１とＲ２との接続点にその一端が接続されたコンデンサＣ２と、コンデンサＣ２の他端とラインＬ２との間に接続された抵抗Ｒ２とから構成されている。 （もっと読む）

【課題】アクティブインダクタを提供する。
【解決手段】ソース、ドレイン、及びゲートを含むｐＭＯＳトランジスタであって、前記ｐＭＯＳトランジスタの前記ソースが電源Ｖｄｄと接続し、抵抗Ｒの一端が前記ｐＭＯＳトランジスタの前記ゲートに接続し、前記抵抗Ｒの他端が前記ｐＭＯＳトランジスタの前記ドレインに接続している回路において、電源からの直流バイアスの略フルレンジに対して、インダクテイブインピーダンスを生成し、インダクタの特性を有する。 （もっと読む）

【課題】容量値の切り換えが可能なデカップリング回路を提供すること。
【解決手段】本発明は、インバータ２１を有する。インバータ２１は、ゲート電極Ｇ１を有するｉ（ｉは１以上の整数）個のＰＭＯＳトランジスタ及びゲート電極Ｇ２を有するｊ（ｊは０以上の整数）個のＰＭＯＳトランジスタを有する。また、インバータ２１は、ゲート電極Ｇ３を有するｍ（ｍは１以上の整数）個のＮＭＯＳトランジスタ及びゲート電極Ｇ２を有するｎ（ｎは０以上の整数）個のＮＭＯＳトランジスタを有する。ゲート電極Ｇ１〜Ｇ４は、インバータ２１の入力端と接続される。ゲート電極Ｇ１及びＧ２の合計面積は、ゲート電極Ｇ３及びＧ４の合計面積と異なる。 （もっと読む）

【課題】電力線を介した通信に関し、利得低下の防止及び伝送品質の低下を防止を実現することができる通信システムを提供する。
【解決手段】バッテリ４からの電力を供給するための電力線３がＥＣＵ１，１，…及びアクチュエータ２，２，…に接続し、ＥＣＵ１，１，…及びアクチュエータ２，２，…は夫々電力線３から電力の供給を受けると共に、電力線３を介して通信を行なう。ＥＣＵ１，１，…及びアクチュエータ２，２，…は、電力線３の分岐点３１からの分岐に夫々接続される。分岐点３１に、負性インピーダンス変換回路５の一端を接続し、他端を固定電位に接続する。 （もっと読む）

【課題】電圧制御発振回路の回路規模の増大を抑制する。
【解決手段】電圧制御発振回路は、発振信号を増幅する発振アンプ部３２と、発振信号の発振周波数を制御するＬＣ共振部３３と、負性抵抗成分を有する負性抵抗部３４と、を備える。ＬＣ共振部３３は、ループ状に接続されたｇｍセル２５，２６と、ループ上のノードに一端が接続された容量２８〜３１と、を有し、ｇｍセル２５，２６と容量２８，２９とに基づくインダクタンス値と、容量３０，３１の容量値と、に基づいて発振周波数を制御する。 （もっと読む）

【課題】出力電流雑音の変動しない可変型アクティヴインダクタを提供すること。
【解決手段】トランジスタのゲート−ソース間に並列に容量素子とスイッチを直列接続した素子を接続する。すなわち、ＰＭＯＳトランジスタＭ２のドレインとキャパシタＣ１の一方の端子を接続する。また、端子ＶｉｎとキャパシタＣ１のもう一方の端子にスイッチＳ１の一方の端子を直列接続し、スイッチＳ１のもう１方の端子をＰＭＯＳトランジスタＭ２のゲートと接続する。スイッチＳ１を開閉する事で見かけ上のトランジスタのゲート−ソース間容量を変化させてインダクタンス値を変動させるが、ＭＯＳトランジスタＭ１・Ｍ２の相互コンダクタンスは変化せず、そのため出力電流雑音は変らない。 （もっと読む）

【課題】低電源電圧下においても、半導体集積回路上での面積および消費電力の増大を抑えつつ、高域での利得のピーキングの傾きを急峻化する。
【解決手段】Ｐ型電界効果トランジスタＭ１のソースを電源電位ＶＤＤに接続し、Ｐ型電界効果トランジスタＭ１のドレインを出力端子ｏｕｔに接続し、Ｎ型電界効果トランジスタＭ２のドレインを電源電位ＶＤＤに接続し、Ｎ型電界効果トランジスタＭ２のソースを電流源ＩＢを介して接地電位に接続し、Ｐ型電界効果トランジスタＭ１のゲートをＮ型電界効果トランジスタＭ２のソースに接続し、Ｎ型電界効果トランジスタＭ２のゲートを抵抗素子Ｒｐを介してＰ型電界効果トランジスタＭ１のドレインに接続する。 （もっと読む）

【課題】回路規模を縮減するインピーダンス調整回路の提供。
【解決手段】外付抵抗３と、被調整抵抗５のレプリカをなすレプリカ抵抗４の抵抗値の大小を比較するコンパレータ２と、抵抗制御回路１０と、を備え、抵抗制御回路１０は、コンパレータ２での比較結果に基づきカウント値をアップ・ダウンしレプリカ抵抗への制御信号を出力するレプリカ抵抗制御カウンタ１１と、被調整抵抗５へ与える制御信号を保持する被調整抵抗制御信号保持回路１２と、前記カウンタの状態と、前記保持回路の出力を入力し、レプリカ抵抗制御カウンタ１１のカウント状態と被調整抵抗制御信号保持回路１２の出力（Ｙ）との値の差（｜Ｘ−Ｙ｜）が予め定められた所定範囲内にあるときは、被調整抵抗制御信号保持回路１２の出力（Ｙ）を被調整抵抗制御信号保持回路（１２）への入力（Ｚ）として供給する監視回路１３を備えている。 （もっと読む）

【課題】チップ占有面積が小さく低消費電力の広帯域RF信号処理回路を提供すること。
【解決手段】半導体集積回路は、第1制御端子101の第1制御信号Vc1により制御可能なキャパシタンスC_Rを有する第1キャパシタ1と、第2制御端子102の第2制御信号Vc2により制御可能なキャパシタンスC_Lを有する第2キャパシタ3を含み等価的にインダクタLをエミュレートするジャイレータ2、5とからなる共振回路を半導体チップに具備する。キャパシタンスC_RとインダクタLは、並列共振回路を構成する。並列共振周波数を変更する際に、第1と第2のキャパシタ1、3のキャパシタンスを協調的に変更する。並列共振回路は増幅素子Q1の出力電極に接続されるアクティブ負荷に好適である。 （もっと読む）

【課題】 外部接続用の２端子の各入力インピーダンスが等しく差動回路に適用した場合の波形歪を抑制でき、小面積化、低消費電力化の図れるアクティブインダクタ回路を提供する。
【解決手段】 相互コンダクタンスの極性の異なる第１電圧制御電流源回路５Ａ〜５Ｄと第２電圧制御電流源回路６Ａ〜６Ｄの一方の入力と他方の出力、他方の入力と一方の出力
を互いに接続した能動回路１Ａ〜１Ｄの４つを循環的に接続し、各能動回路の４つの接続点の対向する１対間にキャパシタ４を接続し、他の対向する１対を外部接続用の端子対Ｎｘ１，Ｎｘ２として構成する。 （もっと読む）

【課題】可変インピーダンス回路の歪を低減したい。
【解決手段】第１トランジスタＭ１は、差動入力信号の一方を受ける第１端子と、インピーダンスを変化させるための制御信号を受ける第２端子と、第２トランジスタと接続された第３端子と、基板に電位を供給するための第４端子とを含む。第２トランジスタＭ２は、差動入力信号の他方を受ける第５端子と、制御信号を受ける第６端子と、第１トランジスタと接続された第７端子と、基板に電位を供給するための第８端子とを含む。第３端子、第４端子、第７端子および第８端子が接続される。 （もっと読む）

【課題】外部からトランジスタの容量値を調整できる容量調整機能を有し、処理する信号の応答特性を適宜調整可能とし、成形波形の特性を一致させることが可能なキャパシタンス回路を提供する。
【解決手段】トランジスタを用いるキャパシタンス回路において、容量調整信号を受け付ける容量調整端子と、トランジスタのソース端子とドレイン端子とに接続されて、容量調整信号によりトランジスタの容量を調整する容量調整回路と、を具備する。 （もっと読む）

【課題】可変容量ダイオード２への印加逆制御電圧変化対その容量変化の関係を線形にする補正手段に負性インピーダンス変換回路３を用い、容量変化範囲を狭くせず、複雑な補正手段を用いずに済む可変容量回路を提供する。
【解決手段】非接地側入力端子１ａと接地側入力端子１ｂ間に接続され、可制御電圧形成装置６の可変制御電圧が供給される可変容量ダイオード２と、入力端と出力端と接地端を有し、入力端が記非接地側入力端子１ａに、出力端が容量素子５を介して接地側入力端子１ｂに接続された負性インピーダンス変換回路３を備え、容量素子５の容量を非接地側入力端子１ａと接地側入力端子１ｂ間に形成される分布容量に略等しい値に選び、可制御電圧形成装置６の調整によって可変制御電圧を線形変化させるに伴い可変容量ダイオード２の容量を対数的に変化させるように形成した。 （もっと読む）

【課題】周波数選択回路１と高周波入力段３間に２端子型浮動負性抵抗回路２を接続し、その負性抵抗により周波数選択回路１に形成される抵抗成分を打ち消すことにより受信機入力回路における雑音指数を大幅に低減できる受信機入力回路を提供する。
【解決手段】受信した高周波信号を選択する周波数選択回路１と、周波数選択回路１で選択した高周波信号を供給する高周波入力段３とを備える受信機入力回路において、周波数選択回路１と高周波入力段３間に２端子型浮動負性抵抗回路２を接続し、２端子型浮動負性抵抗回路２の負性抵抗により周波数選択回路１に形成される抵抗成分を打ち消すようにした。 （もっと読む）

【課題】回路構成を複雑にすることなしに、そのインダクタンス値及びその内部抵抗値を個別に設定することが可能な浮動アクティブインダクタを提供する。
【解決手段】第１及び第２入力端子１、２間に直列接続された浮動インダクタ回路Ａ及び浮動負性抵抗回路Ｂと、それらの回路Ａ、Ｂの直列接続点３を備え、第１及び第２入力端子１、２間に浮動アクティブインダクタが形成されるもので、浮動インダクタ回路Ａは、第１入力端子１と直列接続点３間に直列接続された第１キャパシタ４、第１抵抗５、第２キャパシタ６と、第１キャパシタ４の両端に第１低抵抗８を介して接続された第１電圧フォロワ８と、第２キャパシタ６の両端に第２低抵抗を介して接続された第２電圧フォロワ８からなり、浮動負性抵抗回路Ｂは、直列接続点３と第２入力端子２間に直列接続された第２乃至第６抵抗１１〜１５と、第２及び第３抵抗１１、１２に接続された第１オペアンプ１６と、第５及び第６抵抗１４、１５に接続された第２オペアンプ１７からなる。 （もっと読む）

【課題】既知の浮動アクティブリアクタに比べ用いるオペアンプの数が少なく、内部の回路構成を極限まで簡素化した浮動アクティブリアクタを提供する。
【解決手段】第１及び第２入力端子１、２、インピーダンス３（１）〜３（４）をブリッジ接続したブリッジ回路３、電圧フォロワ４、５、低抵抗値の第１及び第２抵抗６、７からなり、ブリッジ回路３の入力端ａ、ｃを各別に第１及び第２入力端子１、２に、ブリッジ回路３の出力端ｂ、ｄを各別に電圧４、５の入力端に、電圧フォロワ４、５の出力端を各別に第１及び第２抵抗６、７を通して第１及び第２入力端子１、２に接続した構成を有し、ブリッジ回路３の相対する一辺に配置するインピーダンスを同種のリアクタ素子で等リアクタンス値の素子に、相対する他辺に配置するインピーダンスを抵抗素子で等抵抗値の素子に選び、第１及び第２入力端子１、２に信号電圧の供給時、第１及び第２入力端子１、２間に浮動アクティブリアクタが形成される。 （もっと読む）

【課題】既知のものに比べ用いるオペアンプ数が少なく、簡素化された回路構成であり、内部の回路構成をより簡素化した浮動アクティブインダクタを提供する。
【解決手段】 第１及び第２入力端子１、２間に接続された４素子ブリッジ回路型の１次のパッシブ全域通過形進相回路３、当該パッシブ全域通過形進相回路３の出力進相信号を単位利得増幅する電圧フォロワ４、電圧フォロワ４の出力進相信号を反転増幅する位相反転回路５、電圧フォロワ４の出力と第１入力端子１間に接続した低抵抗値の第１抵抗６、位相反転回路５の出力と第２入力端子２間に接続した低抵抗値の第２抵抗７を備え、ブリッジ回路は、２素子が第１及び第２入力端子１、２間に直列接続した等高抵抗値を有する２つの抵抗３（１）、３（２）で、２素子が第１及び第２入力端子１、２間に直列接続したキャパシタ３（３）と抵抗３（４）であり、当該キャパシタ３（３）と抵抗３（４）の接続点から進相信号を得ている。 （もっと読む）

【課題】既知のものに比べ用いるオペアンプ数が少なく、簡素化された回路構成であり、内部の回路構成をより簡素化した浮動アクティブキャパシタを提供する。
【解決手段】 第１及び第２入力端子１、２間に接続された４素子ブリッジ回路型の１次のパッシブ全域通過形遅相回路３、当該パッシブ全域通過形遅相回路３の出力遅相信号を単位利得増幅する電圧フォロワ４、電圧フォロワ４の出力遅相信号を反転増幅する位相反転回路５、電圧フォロワ４の出力と第１入力端子１間に接続した低抵抗値の第１抵抗６、位相反転回路５の出力と第２入力端子２間に接続した低抵抗値の第２抵抗７を備え、ブリッジ回路は、２素子が第１及び第２入力端子１、２間に直列接続した等高抵抗値を有する２つの抵抗３（１）、３（２）で、２素子が第１及び第２入力端子１、２間に直列接続した抵抗３（３）とキャパシタ３（４）であり、当該抵抗３（３）とキャパシタ３（４）の接続点から遅相信号を得ている。 （もっと読む）

【課題】用いられるオペアンプの数が少なく、簡素化された回路構成の浮動アクティブキャパシタを提供する。
【解決手段】第１及び第２入力端子１、２間に直列接続された２つの高抵抗３、４、第１入力端子１に接続した１次のアクティブ全域通過形９０°遅相回路５、前記９０°遅相回路に縦続接続した位相反転回路６、前記９０°遅相回路５及び前記位相反転回路６の動作基準電位を設定する仮想接地路９、前記９０°遅相回路５の出力と第１入力端子１間に接続した第１抵抗７、前記位相反転回路６の出力と第２入力端子２間に接続した第２抵抗８、前記２つの高抵抗の接続点と仮想接地路９とを接続する電圧バッファ１０を備え、第１及び第２入力端子１、２間に信号電圧を供給すると、第１入力端子１に９０°進相信号電流が流入し、第２入力端子２から９０°進相信号電流が流出し、第１及び第２入力端子１、２間に浮動アクティブキャパシタが形成される。 （もっと読む）

【課題】低電圧動作に適し、動作周波数レンジが広げられ、安定動作が得られ、位相ノイズやジッタの低減を図れる。
【解決手段】電圧可変容量回路は、電圧可変容量手段としてのＮＭＯＳ４２と、ＮＭＯＳ４２のドレインにソース電位と異なる電位を供給するための電位供給部４１とから構成されている。ＮＭＯＳ４２のゲート４２ｇと接地端子ＧＮＤとの間に発生する等価容量Ｃｇを可変できる電位範囲や、変化の傾きを電気的・回路設計的に調整することが可能となる。更に、電圧制御端子ＶＣに印加する制御電位ｖｃに対して等価容量Ｃｇは単調に変化し、制御電位ｖｃの有効な電位範囲は拡大する。前記電圧可変容量回路をＶＣＯに用いることで、ＶＣＯの発振周波数ｆは、電圧制御端子ＶＣに印加する制御電位ｖｃによって、制御できる。 （もっと読む）