可変インピーダンス回路、それを用いた可変インピーダンスシステム、フィルタ回路、増幅器、通信システム
【課題】可変インピーダンス回路の歪を低減したい。
【解決手段】第１トランジスタＭ１は、差動入力信号の一方を受ける第１端子と、インピーダンスを変化させるための制御信号を受ける第２端子と、第２トランジスタと接続された第３端子と、基板に電位を供給するための第４端子とを含む。第２トランジスタＭ２は、差動入力信号の他方を受ける第５端子と、制御信号を受ける第６端子と、第１トランジスタと接続された第７端子と、基板に電位を供給するための第８端子とを含む。第３端子、第４端子、第７端子および第８端子が接続される。
【解決手段】第１トランジスタＭ１は、差動入力信号の一方を受ける第１端子と、インピーダンスを変化させるための制御信号を受ける第２端子と、第２トランジスタと接続された第３端子と、基板に電位を供給するための第４端子とを含む。第２トランジスタＭ２は、差動入力信号の他方を受ける第５端子と、制御信号を受ける第６端子と、第１トランジスタと接続された第７端子と、基板に電位を供給するための第８端子とを含む。第３端子、第４端子、第７端子および第８端子が接続される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トランジスタの内部抵抗を利用した可変インピーダンス回路、それを用いた可変インピーダンスシステム、フィルタ回路、増幅器、通信システムに関する。
【背景技術】
【０００２】
可変インピーダンス回路は、スイッチにおける信号の通過量、減衰器における信号の減衰量、可変利得増幅器における利得などを変化させるために利用される。
図１は、従来技術における可変インピーダンス回路の一例を示す（特許文献１の図１参照）。図１にて、ＦＥＴ４ａのゲート端子を抵抗素子６ａの一端と抵抗素子７の一端に、ドレイン端子を入出力端子２とキャパシタ８ａの一端に、ソース端子を電界効果トランジスのソース端子に各々接続する。ＦＥＴ４ｂのゲート端子を抵抗素子７の他端と抵抗素子５ｂの一端に、ドレイン端子を入出力端子３とキャパシタ８ｂの一端に各々接続する。キャパシタ８ａの他端は抵抗素子６ａの他端と抵抗素子５ａの一端に接続し、キャパシタ８ｂの他端は抵抗素子６ｂの他端と抵抗素子５ｂの一端に接続する。抵抗素子５ａの他端と抵抗素子５ｂの他端はインピーダンス制御端子１に接続する。二つのＦＥＴ４ａ、４ｂを直列に接続することにより一方のＦＥＴをダイオード的に振る舞わせ、入力信号電圧の極性などにより電流の直線性が大きく低下することを抑制している。
【特許文献１】特開２００３−２５８６０５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
本発明者は、図１に示した可変インピーダンス回路よりさらに、広周波数帯域にわたって線形性が高い可変インピーダンス回路を見出した。本発明はこうした状況に鑑みなされたものであり、その目的は、広帯域にわたって線形性が高い可変インピーダンス回路、それを用いた可変インピーダンスシステム、フィルタ回路、増幅器、通信システムを提供することにある。
【課題を解決するための手段】
【０００４】
本発明のある態様の可変インピーダンス回路は、第１トランジスタおよび第２トランジスタが直列に接続された可変インピーダンス回路であって、第１トランジスタは、差動入力信号の一方を受ける第１端子と、インピーダンスを変化させるための制御信号を受ける第２端子と、第２トランジスタと接続された第３端子と、基板に電位を供給するための第４端子と、を含み、第２トランジスタは、差動入力信号の他方を受ける第５端子と、制御信号を受ける第６端子と、第１トランジスタと接続された第７端子と、基板に電位を供給するための第８端子と、を含み、第３端子、第４端子、第７端子および第８端子が接続された。
【発明の効果】
【０００５】
本発明によれば、広帯域にわたって線形性が高い可変インピーダンス回路を実現することができる。
【発明を実施するための最良の形態】
【０００６】
図２は、本発明の実施の形態に係る可変インピーダンス回路１００の構成を示す。可変インピーダンス回路１００は、差動型の可変インピーダンス回路であり、第１トランジスタＭ１、第２トランジスタＭ２、第１抵抗Ｒ１、第２抵抗Ｒ２、第１入出力端子１０、第２入出力端子１２および制御端子１４を備える。第１入出力端子１０および第２入出力端子１２には、正弦波などの差動信号が入力される。第１トランジスタＭ１および第２トランジスタのゲートサイズ、ならびに第１抵抗Ｒ１および第２抵抗Ｒ２の抵抗値は、それぞれ近い値が好ましい。ゲートサイズおよび抵抗値が等しいとき、最大の効果を発揮する。
【０００７】
第１トランジスタＭ１および第２トランジスタＭ２は、Ｎチャネル型のＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）で構成される。第１トランジスタＭ１および第２トランジスタＭ２は、それぞれ四端子を備える。ソース端子、ゲート端子、ドレイン端子およびバックゲート端子である。
【０００８】
第１トランジスタＭ１の第１端子は、第１抵抗Ｒ１を介して第１入出力端子１０に接続する。第１トランジスタＭ１の第２端子は、ゲート端子であり、制御端子１４に接続する。制御端子１４には、本可変インピーダンス回路１００のインピーダンスを変化させるための制御信号ＣＴＲＬが入力される。第１トランジスタＭ１の第２端子は、後述する、第２トランジスタＭ２の第７端子に接続する。第２端子および第３端子は、高電位の方がドレイン端子となり、他方がソース端子となる。第１トランジスタＭ１の第４端子は、バックゲート端子（またはサブスレート端子ともいう）であり、形成されるチャネルのゲート側ではなく基板側に電圧を供給するための端子である。
【０００９】
第２トランジスタＭ２の第５端子は、第２抵抗Ｒ２を介して第２入出力端子１２に接続する。第２トランジスタＭ２の第６端子は、ゲート端子であり、制御端子１４に接続する。第２トランジスタＭ２の第７端子は、第１トランジスタＭ１の第２端子に接続する。第６端子および第７端子は、高電位の方がドレイン端子となり、他方がソース端子となる。第２トランジスタＭ２の第８端子は、バックゲート端子である。
【００１０】
第３端子、第４端子、第７端子および第８端子はすべて短絡され、同一電位となる。第１トランジスタＭ１および第２トランジスタＭ２を集積化する場合、第１トランジスタＭ１および第２トランジスタＭ２のサブストレート端子と、周辺回路のサブストレート端子とを分離するためにトリプルウェル構造を使用する。
【００１１】
第１トランジスタＭ１および第２トランジスタＭ２には、非飽和領域すなわち線形領域にて、下記（式１）に示すようにゲート−ソース間電圧Ｖｇｓおよびドレイン−ソース間電圧Ｖｄｓに応じたドレイン−ソース間電流Ｉｄｓが流れる。
Ｉｄｓ＝２Ｋ｛（Ｖｇｓ−ＶＴ）−Ｖｄｓ／２｝Ｖｄｓ ・・・（式１）
Ｋはトランスコンダクタンスパラメータ、ＶＴは閾値電圧を表す。
【００１２】
閾値電圧ＶＴは、下記（式２）で表される
ＶＴ＝ＶＴ０＋γ｛√（２φｇｓ＋Ｖｓｂ）−√（２φｇｓ）｝ ・・・（式２）
γはデバイス定数、φは強反転層における表面電位、Ｖｓｂはソース−サブストレート間電圧を表す。
【００１３】
第１トランジスタＭ１または第２トランジスタＭ２に大きなドレイン−ソース間電圧が印加されると、どちらか一方がダイオード動作領域に陥り、可変インピーダンス回路としての特性が得られなくなる。ここで、ダイオード動作領域とは、ドレイン−ソース間電圧が負の方向に大きくなり、負側の閾値を超えた領域を指す。この閾値を超えると、ドレイン−ソース間電流がダイオードのように流れ出す。
【００１４】
第１抵抗Ｒ１および第２抵抗Ｒ２は、これを回避するために、第１入出力端子１０と第１トランジスタＭ１との間、および第２入出力端子１２と第２トランジスタＭ２との間に、挿入される。第１抵抗Ｒ１および第２抵抗Ｒ２は、第１入出力端子１０および第２入出力端子１２に印加された電圧を分圧し、第１トランジスタＭ１および第２トランジスタＭ２に印加されるドレイン−ソース間電圧を小さくする。このとき、第１トランジスタＭ１および第２トランジスタＭ２は深い線形領域で動作する。
【００１５】
ここで、図２に示した実施の形態に係る可変インピーダンス回路１００と、図１に示した従来技術における可変インピーダンス回路の特性を比較する。なお、条件を揃えるために、従来技術における可変インピーダンス回路は、その両側の入出力端子に第１抵抗Ｒ１および第２抵抗Ｒ２を、図２と同様に接続した構成とする。
【００１６】
図３（ａ）は、低周波領域において、入出力端子に差動電圧が印加されたときに流れる電流値を表す図である。図３（ｂ）は、高周波領域において、入出力端子に差動電圧が印加されたときに流れる電流値を表す図である。図中、特性ｘは図２に示した実施の形態に係る可変インピーダンス回路１００の特性を示し、特性ｙは図１に示した従来技術における可変インピーダンス回路の特性を示す。
【００１７】
従来技術の回路は、高周波領域では歪が改善していることがわかるが、低周波領域では歪が大きいままである。これは、従来技術の回路構成が高周波領域でのみ効果があることを示す。従来技術の回路は、抵抗と容量で規定される時定数による周波数依存性があり、低周波領域での使用に適さないためである。これに対し、実施の形態の回路は、従来技術の回路より歪が小さく、かつ低周波領域から高周波領域にわたって線形性が高いことがわかる。
【００１８】
以上説明したように本実施の形態によれば、広帯域にわたって高い線形性を得ることができる。トランジスタのソース端子とサブストレート端子が常に短絡されることになるため、基板効果に起因する線形性の低下を抑制することができる。すなわち、上記（式２）内のソース−サブストレート間電圧Ｖｓｂを常に零にすることができる。ソース端子とサブストレート端子間を短絡させない構成の場合、差動信号入力時に第１トランジスタＭ１と第２トランジスタＭ２の抵抗値が互いに大きく変動するため、ソース−サブストレート間電圧Ｖｓｂも変動してしまう。これにより、第１トランジスタＭ１または第２トランジスタＭ２の閾値電圧ＶＴに歪が発生し、ドレイン−ソース間電流Ｉｄｓに歪が発生する。本実施の形態の構成は、これを回避することができる。また、容量などの素子を用いないため直流から高周波領域まで広周波数帯で良好な特性を得ることができる。
【００１９】
図４は、実施の形態の変形例１に係る可変インピーダンス回路１１０の構成を示す。変形例１に係る可変インピーダンス回路１１０は、図２に示した可変インピーダンス回路１００の第１抵抗Ｒ１および第２抵抗Ｒ２を取り除いた構成である。第１入出力端子１０および第２入出力端子１２に印加される差動電圧の範囲が、ダイオード動作領域に陥らないことがあらかじめ保証されている場合、第１抵抗Ｒ１および第２抵抗Ｒ２を取り除いて、回路を簡素化することができる。
【００２０】
図５は、実施の形態の変形例２に係る可変インピーダンス回路１２０の構成を示す。変形例２に係る可変インピーダンス回路１２０は、図２に示した可変インピーダンス回路１００に、第３抵抗Ｒ３および第４抵抗Ｒ４を追加した構成である。第３抵抗Ｒ３および第４抵抗Ｒ４は直列に接続され、この直列回路は、第１抵抗Ｒ１、第１トランジスタＭ１、第２トランジスタＭ２および第２抵抗Ｒ２を含む直列回路と、並列に接続される。なお、第３抵抗Ｒ３および第４抵抗Ｒ４を含む直列回路は、変形例１に係る可変インピーダンス回路１１０の第１トランジスタＭ１および第２トランジスタＭ２を含む直列回路と、並列に接続されてもよい。また、図２に示した可変インピーダンス回路１００に、並列に接続される抵抗は、図２に示した可変インピーダンス回路１００と同じ構成の可変インピーダンス回路であってもよい。
【００２１】
この変形例２によると、図２に示した可変インピーダンス回路１００と比較し、第１トランジスタＭ１および第２トランジスタＭ２における抵抗値のインピーダンス全体に対する寄与度が下がるため、第１トランジスタＭ１および第２トランジスタＭ２で発生する歪の影響をさらに低減することができる。したがって、図２に示した可変インピーダンス回路１００と比較し、インピーダンスの可変範囲が狭くなるが、線形性をより高めることができる。
【００２２】
以下、本実施の形態に係る可変インピーダンス回路１００の適用例を示す。まず、アクティブフィルタ回路に適用した例を説明する。その前提として、実施の形態に係る可変インピーダンス回路１００を複数設けて、各可変インピーダンス回路１００ａ、１００ｂ、１００ｃのインピーダンスを単一の制御信号ＣＴＲＬで制御する例を説明する。
【００２３】
図６は、単一の制御信号ＣＴＲＬで制御される複数の可変インピーダンス回路１００を備えた可変インピーダンスシステム１５０の構成を示す図である。図６の構成にて、下記（式３）、（式４）、（式５）、（式６）の条件を満たすように、抵抗値およびトランジスタのゲートサイズを設定すれば、下記（式７）に示すように、一つの制御端子のみを使用して、インピーダンスの比を保ちながらの同時制御が可能である。
Ｒ１ａ：Ｒ１ｂ：Ｒ１ｃ＝α１：α２：α３ ・・・（式３）
Ｒ２ａ：Ｒ２ｂ：Ｒ２ｃ＝α１：α２：α３ ・・・（式４）
（Ｌ１ａ／Ｗ１ａ）：（Ｌ１ｂ／Ｗ１ｂ）：（Ｌ１ｂ／Ｗ１ｂ）＝α１：α２：α３ ・・・（式５）
（Ｌ２ａ／Ｗ２ａ）：（Ｌ２ｂ／Ｗ２ｂ）：（Ｌ２ｂ／Ｗ２ｂ）＝α１：α２：α３ ・・・（式６）
Ｌ１は第１トランジスタＭ１のゲート長、Ｗ１は第１トランジスタＭ１のゲート幅、Ｌ２は第１トランジスタＭ２のゲート長、およびＷ２は第１トランジスタＭ２のゲート幅を表す。
Ｚ１：Ｚ２：Ｚ３＝α１：α２：α３ ・・・（式７）
Ｚは可変インピーダンス回路１００のインピーダンスの値を表す。
【００２４】
図７は、本実施の形態に係る可変インピーダンス回路１００を適用した六次ローパスフィルタ回路２００の構成を示す図である。六次ローパスフィルタ回路２００は、二次ローパスフィルタ回路２０、３０、４０を三段縦列に接続した構成である。なお、ローパスフィルタ回路の次数や段数は、任意に設計することができる。図７では、図６に示した構成を適用して、ローパスフィルタ回路のＱ値の制御または極の制御を行う。Ｑ値は、フィルタに対して蓄積、放出できるエネルギーの大きさを表す指標である。
【００２５】
初段の二次ローパスフィルタ回路２０は、三つの全差動型のＯＴＡ（Operational transconductance amplifier）２１、２２、２３および二組のそれぞれ対をなす容量Ｃ２１ａ、Ｃ２１ｂ、Ｃ２２ａ、Ｃ２２ｂを備える。第１ＯＴＡ２１の非反転入力端子および反転入力端子には、差動入力電圧Ｖｉｎ±が印加される。第１ＯＴＡ２１の反転出力端子は、第１容量Ｃ２１ａの一端、第２ＯＴＡ２２の非反転入力端子、および第３ＯＴＡ２３の非反転出力端子に接続する。第１ＯＴＡ２１の非反転出力端子は、第２容量Ｃ２１ｂの一端、第２ＯＴＡ２２の反転入力端子、および第３ＯＴＡ２３の非反転出力端子に接続する。第１容量Ｃ２１ａおよび第２容量２１ｂの他端は、所定の固定電位、ここではグラウンド電位に接続する。以下、第１容量Ｃ２１ａおよび第２容量２１ｂのグラウンドと反対側のノードを、それぞれ第１ノードＮ１および第２ノードＮ２と表記する。
【００２６】
第２ＯＴＡ２２の反転入力端子は第１ノードＮ１に接続され、第２ＯＴＡ２２の非反転入力端子は第２ノードＮ２に接続される。第２ＯＴＡ２２の非反転出力端子は、第３容量Ｃ２２ａの一端、第３ＯＴＡ２３の非反転入力端子、および次段の二次ローパスフィルタ回路の非反転入力端子に接続する。第２ＯＴＡ２２の反転出力端子は、第４容量Ｃ２２ｂの一端、第３ＯＴＡ２３の反転入力端子、および次段の２次ローパスフィルタ回路の反転入力端子に接続される。第３ＯＴＡ２３の非反転入力端子は第１ノードＮ１に接続され、第２ＯＴＡ２２の反転入力端子は第２ノードＮ２に接続される。
【００２７】
第１ＯＴＡ２１は、差動入力電圧Ｖｉｎ±をトランスコンダクタンスＧｍに応じた電流に変換する。第１容量Ｃ２１ａおよび第２容量２１ｂは、第１ＯＴＡ２１の出力を積分する。第２ＯＴＡ２２は、第１ノードＮ１および第２ノードＮ２の電圧をトランスコンダクタンスＧｍに応じた電流に変換する。第３容量Ｃ２２ａおよび第４容量２２ｂは、第２ＯＴＡ２２の出力を積分する。第３ＯＴＡ２３の出力は、第１ＯＴＡ２１および第２ＯＴＡ２２の出力にフィードバックをかける。この構成により二次伝達関数を実現することができる。この構成に加えて、第１ノードＮ１と第２ノードＮ２との間に、第１可変インピーダンス回路１００ａを接続する。
【００２８】
二段目の二次ローパスフィルタ回路３０は、三つの全差動型のＯＴＡ３１、３２、３３および二組のそれぞれ対をなす容量Ｃ３１ａ、Ｃ３１ａ、Ｃ３２ａ、Ｃ３２ｂを備える。三段目の二次ローパスフィルタ回路４０は、三つの全差動型のＯＴＡ４１、４２、４３および二組のそれぞれ対をなす容量Ｃ４１ａ、Ｃ４１ｂ、Ｃ４２ａ、Ｃ４２ｂを備える。二段目および三段目の二次ローパスフィルタ回路３０、４０の構成は、初段の二次ローパスフィルタ回路２０と同様のため説明を省略する。
【００２９】
第１ＯＴＡ２１、第２ＯＴＡ２２、第３ＯＴＡ２３、第４ＯＴＡ３１、第５ＯＴＡ３２、第６ＯＴＡ３３、第７ＯＴＡ４１、第８ＯＴＡ４２、および第９ＯＴＡ４３は、同一の制御信号ＶｃによりトランスコンダクタンスＧｍの値が制御される。第１可変インピーダンス回路１００ａ、第２可変インピーダンス回路１００ｂ、および第３可変インピーダンス回路１００ｃは、同一の制御信号Ｖｑによりインピーダンスの値が制御される。
【００３０】
六次ローパスフィルタ回路２００の各段のＱ値は、初段から、下記（式８）、（式９）、（式１０）で表される。
Ｑ１（Ｖｃ）＝Ｇｍ・Ｚ１・√（Ｃ２１／Ｃ２２） ・・・（式８）
Ｑ２（Ｖｃ）＝Ｇｍ・Ｚ２・√（Ｃ３１／Ｃ３２） ・・・（式９）
Ｑ３（Ｖｃ）＝Ｇｍ・Ｚ３・√（Ｃ４１／Ｃ４２） ・・・（式１０）
【００３１】
六次ローパスフィルタ回路２００では、トランジスタ間の素子バラツキによりトランスコンダクタンスＧｍの値が変動すると、六次ローパスフィルタ回路２００の各段のＱ値も同様に変動する。これを補正するためには、第１可変インピーダンス回路１００ａ〜１００ｃを制御し、それぞれのインピーダンスの値を調整することにより、各段のＱ値を所望の設定値に戻す必要がある。ここで、各可変インピーダンス回路１００ａ〜１００ｃのインピーダンス制御を一つの制御端子で行う場合、仮に各インピーダンスの比が制御電圧に依存して変化してしまうと、各段のＱ値をすべて同時に所望の設定値に戻すことができなくなる。この場合、複数の可変インピーダンス制御をそれぞれ独立に行う必要があり、制御が困難または複雑になる。
【００３２】
これに対し、図６に示した構成を用いれば、単一の制御信号で複数の可変インピーダンスの比を保ったまま同時制御が可能となり、一つの制御系でフィルタ補正機構を構築することができる。さらに、実施の形態に係る可変インピーダンス回路１００を適用することにより、広帯域にわたり線形性を向上させることができる。
【００３３】
つぎに、本実施の形態に係る可変インピーダンス回路１００を差動増幅回路に適用した例を説明する。差動増幅回路は高周波帯での増幅によく用いられる。
図８は、本実施の形態に係る可変インピーダンス回路１００を適用した差動増幅回路３００の構成を示す図である。差動増幅回路３００は、一対のトランジスタＭ１１、Ｍ１２、定電流源５０、一対の負荷Ｌ１１、Ｌ１２、および可変インピーダンス回路１００を備える。負荷Ｌ１１、Ｌ１２には、抵抗、ゲート電位が固定されたトランジスタ、共振器などを用いることができる。
【００３４】
一対のトランジスタＭ１１、Ｍ１２のゲート端子には、差動入力信号Ｖｉｎ±が入力される。一対のトランジスタＭ１１、Ｍ１２のソース端子は、定電流源５０に共通接続する。定電流源５０の他端は、固定電位、ここではグラウンド電位に接続する。一対のトランジスタＭ１１、Ｍ１２のドレイン端子は、一対の負荷Ｌ１１、Ｌ１２にそれぞれ接続する。一対の負荷Ｌ１１、Ｌ１２の他端は、所定の固定電位、ここでは電源電位Ｖｄｄに接続する。一対のトランジスタＭ１１、Ｍ１２のドレイン端子間に、本実施の形態に係る可変インピーダンス回路１００を接続する。なお、変形例１、２に係る可変インピーダンス回路１１０、１２０を接続してもよい。
【００３５】
一対のトランジスタＭ１１、Ｍ１２は、差動入力信号Ｖｉｎ±に対応したドレイン−ソース間電流を、一対の負荷Ｌ１１、Ｌ１２にそれぞれかけて、差動出力信号Ｖｉｎ±を生成する。本適用例によれば、低利得時の増幅器の線形性を、従来の可変インピーダンス回路を用いた場合より改善することができる。
【００３６】
つぎに、本実施の形態に係る可変インピーダンス回路１００をパッシブフィルタに適用した例を説明する。
図９は、本実施の形態に係る可変インピーダンス回路１００を適用したハイパスフィルタ４００の構成を示す図である。ハイパスフィルタ４００は、容量Ｃ５０および可変インピーダンス回路１００を備える。容量Ｃ５０は、入力端子１６と出力端子１８との間に設けられる。容量Ｃ５０の出力端子２２側に可変インピーダンス回路１００を接続する。なお、変形例１、２に係る可変インピーダンス回路１１０、１２０を接続してもよい。可変インピーダンス回路１００の他端は、所定の固定電位、ここではグラウンド電位に接続する。可変インピーダンス回路１００のインピーダンスの値を制御することにより、カットオフ周波数を制御することができる。実施の形態に係る可変インピーダンス回路１００を適用することにより、従来の可変インピーダンス回路を用いた場合より、広帯域にわたり線形性を向上させることができる。
【００３７】
つぎに、本実施の形態に係る可変インピーダンス回路１００を、オペアンプを用いた増幅器に適用した例を説明する。オペアンプを用いた増幅器は低周波帯での増幅によく用いられる。
図１０は、本実施の形態に係る可変インピーダンス回路１００を適用した増幅器５００の構成を示す図である。増幅器５００は、オペアンプＯＰ、および二つの可変インピーダンス回路１００を備える。オペアンプＯＰの反転入力端子には、一方の可変インピーダンス回路１００が接続され、非反転入力端子には、所定の固定電位、ここではグラウンド電位が接続される。オペアンプＯＰの出力端子と反転入力端子との間の帰還経路に、他方の可変インピーダンス回路１００が接続される。なお、少なくともいずれかの一方の可変インピーダンス回路１００の代わりに、変形例１、２に係る可変インピーダンス回路１１０、１２０を接続してもよい。
【００３８】
増幅器５００、二つの可変インピーダンス回路１００のインピーダンス比に応じて、入力電圧を反転増幅する。少なくともいずれかの一方の可変インピーダンス回路１００のインピーダンスの値を制御することにより、電圧利得を制御することができる。実施の形態に係る可変インピーダンス回路１００を適用することにより、従来の可変インピーダンス回路を用いた場合より、広帯域にわたり線形性を向上させることができる。
【００３９】
図１１は、実施の形態における可変インピーダンス回路１００を利用した通信システム６００を示す図である。図１１の通信システム６００は、ダイレクトコンバージョン受信（ＤＣＲ）方式を示すが、それに限るものではなくヘテロダイン受信方式など、他の受信方式にも適用可能である。
【００４０】
通信システム６００は、アンテナ５２、バンドパスフィルタ５４、ＬＮＡ（Low Noise Amplifier）５６、局部発振器５８、位相器６０、ミキサ６２、６８、ローパスフィルタ回路６４、７０、可変利得増幅器６５、７１、およびアナログ／デジタル変換回路６６、７２を備える。
【００４１】
アンテナ５２から受信されたＲＦ信号は、バンドパスフィルタ５４を介して、ＬＮＡ５６に入力される。ＬＮＡ５６は、低雑音でＲＦ信号を増幅し、直交ベースバンド信号であるＩ信号用のミキサ６２とＱ信号用のミキサ６８に出力する。局部発振器５８は、ローカル（Ｌｏ）周波数のローカル信号を出力する。位相器６０は、Ｉ系統のミキサ６２には、当該Ｌｏ信号の位相を変化させずに出力し、Ｑ系統のミキサ６８には、当該Ｌｏ信号の位相を９０°シフトして出力する。
【００４２】
ミキサ６２、６８は、ＲＦ信号とＬｏ信号とをミキシングし、それらの差の周波数を持つ信号を、それぞれ第１ローパスフィルタ回路６４および第２ローパスフィルタ回路７０に出力する。第１ローパスフィルタ回路６４および第２ローパスフィルタ回路７０の出力信号は、それぞれの系統の可変利得増幅器６５、７１により増幅される。それぞれの系統における可変利得増幅器６５、７１の出力信号は、それぞれ第１アナログ／デジタル変換器６６および第２アナログ／デジタル変換器７２によりデジタル信号に変換され、ベースバンド部８０に出力される。以下、ベースバンド部８０内のＤＳＰ（Digital Signal Processor）によりデジタル信号処理される。
【００４３】
通信システム６００の回路要素に、図７〜図１０に示した可変インピーダンス回路１００を用いた各種回路を適用することができる。たとえば、可変利得増幅器６５、７１に、図１０に示した増幅器５００を適用することができる。また、第１ローパスフィルタ回路６４および第２ローパスフィルタ回路７０に、図７に示したローパスフィルタ回路２００を適用することができる。ＬＮＡ（Low Noise Amplifier）５６、またはミキサ６２、６８に、図８に示した差動増幅回路３００を適用することができる。ミキサ６２、６８に適用する場合、負荷Ｌ１、Ｌ２に共振器を用いる。実施の形態に係る可変インピーダンス回路１００を用いた各種回路を適用することにより、従来の可変インピーダンス回路を用いた場合より、広帯域にわたり線形性を向上させることができる。
【００４４】
以上、本発明をいくつかの実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
【００４５】
図２では、第１トランジスタＭ１および第２トランジスタＭ２をＮチャネル型ＭＯＳＦＥＴで構成したが、Ｐチャンネル型を用いてもよい。図７では、ＯＴＡおよび容量を用いてフィルタ回路を構成したが、オペアンプ、容量および抵抗を用いて構成してもよい。図９では、反転増幅器を説明したが、オペアンプに接続されたいずれか一方の可変インピーダンス回路を容量に置き換えて、微分回路または積分回路を構成してもよい。図１０では、受信装置を説明したが、送信装置にも適用可能である。
【図面の簡単な説明】
【００４６】
【図１】従来技術に係る可変インピーダンス回路の構成を示す図である。
【図２】本発明の実施の形態に係る可変インピーダンス回路の構成を示す図である。
【図３】図３（ａ）は、低周波領域において、入出力端子に差動電圧が印加されたときに流れる電流値を表す図である。図３（ｂ）は、高周波領域において、入出力端子に差動電圧が印加されたときに流れる電流値を表す図である。
【図４】実施の形態の変形例１に係る可変インピーダンス回路の構成を示す図である。
【図５】実施の形態の変形例２に係る可変インピーダンス回路の構成を示す図である。
【図６】単一の制御信号ＣＴＲＬで制御される複数の可変インピーダンス回路を備えた可変インピーダンスシステムの構成を示す図である。
【図７】本実施の形態に係る可変インピーダンス回路を適用した六次ローパスフィルタ回路の構成を示す図である。
【図８】本実施の形態に係る可変インピーダンス回路を適用した差動増幅回路の構成を示す図である。
【図９】本実施の形態に係る可変インピーダンス回路を適用したハイパスフィルタの構成を示す図である。
【図１０】本実施の形態に係る可変インピーダンス回路を適用した増幅器の構成を示す図である。
【図１１】実施の形態における可変インピーダンス回路を利用した通信システムを示す図である。
【符号の説明】
【００４７】
Ｍ１ 第１トランジスタ、 Ｒ１ 第１抵抗、 Ｍ２ 第２トランジスタ、 Ｒ２ 第２抵抗、 Ｒ３ 第３抵抗、 Ｒ４ 第４抵抗、 １０ 第１入出力端子、 １２ 第２入出力端子、 １４ 制御端子、 １００ 可変インピーダンス回路。
【技術分野】
【０００１】
本発明は、トランジスタの内部抵抗を利用した可変インピーダンス回路、それを用いた可変インピーダンスシステム、フィルタ回路、増幅器、通信システムに関する。
【背景技術】
【０００２】
可変インピーダンス回路は、スイッチにおける信号の通過量、減衰器における信号の減衰量、可変利得増幅器における利得などを変化させるために利用される。
図１は、従来技術における可変インピーダンス回路の一例を示す（特許文献１の図１参照）。図１にて、ＦＥＴ４ａのゲート端子を抵抗素子６ａの一端と抵抗素子７の一端に、ドレイン端子を入出力端子２とキャパシタ８ａの一端に、ソース端子を電界効果トランジスのソース端子に各々接続する。ＦＥＴ４ｂのゲート端子を抵抗素子７の他端と抵抗素子５ｂの一端に、ドレイン端子を入出力端子３とキャパシタ８ｂの一端に各々接続する。キャパシタ８ａの他端は抵抗素子６ａの他端と抵抗素子５ａの一端に接続し、キャパシタ８ｂの他端は抵抗素子６ｂの他端と抵抗素子５ｂの一端に接続する。抵抗素子５ａの他端と抵抗素子５ｂの他端はインピーダンス制御端子１に接続する。二つのＦＥＴ４ａ、４ｂを直列に接続することにより一方のＦＥＴをダイオード的に振る舞わせ、入力信号電圧の極性などにより電流の直線性が大きく低下することを抑制している。
【特許文献１】特開２００３−２５８６０５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
本発明者は、図１に示した可変インピーダンス回路よりさらに、広周波数帯域にわたって線形性が高い可変インピーダンス回路を見出した。本発明はこうした状況に鑑みなされたものであり、その目的は、広帯域にわたって線形性が高い可変インピーダンス回路、それを用いた可変インピーダンスシステム、フィルタ回路、増幅器、通信システムを提供することにある。
【課題を解決するための手段】
【０００４】
本発明のある態様の可変インピーダンス回路は、第１トランジスタおよび第２トランジスタが直列に接続された可変インピーダンス回路であって、第１トランジスタは、差動入力信号の一方を受ける第１端子と、インピーダンスを変化させるための制御信号を受ける第２端子と、第２トランジスタと接続された第３端子と、基板に電位を供給するための第４端子と、を含み、第２トランジスタは、差動入力信号の他方を受ける第５端子と、制御信号を受ける第６端子と、第１トランジスタと接続された第７端子と、基板に電位を供給するための第８端子と、を含み、第３端子、第４端子、第７端子および第８端子が接続された。
【発明の効果】
【０００５】
本発明によれば、広帯域にわたって線形性が高い可変インピーダンス回路を実現することができる。
【発明を実施するための最良の形態】
【０００６】
図２は、本発明の実施の形態に係る可変インピーダンス回路１００の構成を示す。可変インピーダンス回路１００は、差動型の可変インピーダンス回路であり、第１トランジスタＭ１、第２トランジスタＭ２、第１抵抗Ｒ１、第２抵抗Ｒ２、第１入出力端子１０、第２入出力端子１２および制御端子１４を備える。第１入出力端子１０および第２入出力端子１２には、正弦波などの差動信号が入力される。第１トランジスタＭ１および第２トランジスタのゲートサイズ、ならびに第１抵抗Ｒ１および第２抵抗Ｒ２の抵抗値は、それぞれ近い値が好ましい。ゲートサイズおよび抵抗値が等しいとき、最大の効果を発揮する。
【０００７】
第１トランジスタＭ１および第２トランジスタＭ２は、Ｎチャネル型のＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）で構成される。第１トランジスタＭ１および第２トランジスタＭ２は、それぞれ四端子を備える。ソース端子、ゲート端子、ドレイン端子およびバックゲート端子である。
【０００８】
第１トランジスタＭ１の第１端子は、第１抵抗Ｒ１を介して第１入出力端子１０に接続する。第１トランジスタＭ１の第２端子は、ゲート端子であり、制御端子１４に接続する。制御端子１４には、本可変インピーダンス回路１００のインピーダンスを変化させるための制御信号ＣＴＲＬが入力される。第１トランジスタＭ１の第２端子は、後述する、第２トランジスタＭ２の第７端子に接続する。第２端子および第３端子は、高電位の方がドレイン端子となり、他方がソース端子となる。第１トランジスタＭ１の第４端子は、バックゲート端子（またはサブスレート端子ともいう）であり、形成されるチャネルのゲート側ではなく基板側に電圧を供給するための端子である。
【０００９】
第２トランジスタＭ２の第５端子は、第２抵抗Ｒ２を介して第２入出力端子１２に接続する。第２トランジスタＭ２の第６端子は、ゲート端子であり、制御端子１４に接続する。第２トランジスタＭ２の第７端子は、第１トランジスタＭ１の第２端子に接続する。第６端子および第７端子は、高電位の方がドレイン端子となり、他方がソース端子となる。第２トランジスタＭ２の第８端子は、バックゲート端子である。
【００１０】
第３端子、第４端子、第７端子および第８端子はすべて短絡され、同一電位となる。第１トランジスタＭ１および第２トランジスタＭ２を集積化する場合、第１トランジスタＭ１および第２トランジスタＭ２のサブストレート端子と、周辺回路のサブストレート端子とを分離するためにトリプルウェル構造を使用する。
【００１１】
第１トランジスタＭ１および第２トランジスタＭ２には、非飽和領域すなわち線形領域にて、下記（式１）に示すようにゲート−ソース間電圧Ｖｇｓおよびドレイン−ソース間電圧Ｖｄｓに応じたドレイン−ソース間電流Ｉｄｓが流れる。
Ｉｄｓ＝２Ｋ｛（Ｖｇｓ−ＶＴ）−Ｖｄｓ／２｝Ｖｄｓ ・・・（式１）
Ｋはトランスコンダクタンスパラメータ、ＶＴは閾値電圧を表す。
【００１２】
閾値電圧ＶＴは、下記（式２）で表される
ＶＴ＝ＶＴ０＋γ｛√（２φｇｓ＋Ｖｓｂ）−√（２φｇｓ）｝ ・・・（式２）
γはデバイス定数、φは強反転層における表面電位、Ｖｓｂはソース−サブストレート間電圧を表す。
【００１３】
第１トランジスタＭ１または第２トランジスタＭ２に大きなドレイン−ソース間電圧が印加されると、どちらか一方がダイオード動作領域に陥り、可変インピーダンス回路としての特性が得られなくなる。ここで、ダイオード動作領域とは、ドレイン−ソース間電圧が負の方向に大きくなり、負側の閾値を超えた領域を指す。この閾値を超えると、ドレイン−ソース間電流がダイオードのように流れ出す。
【００１４】
第１抵抗Ｒ１および第２抵抗Ｒ２は、これを回避するために、第１入出力端子１０と第１トランジスタＭ１との間、および第２入出力端子１２と第２トランジスタＭ２との間に、挿入される。第１抵抗Ｒ１および第２抵抗Ｒ２は、第１入出力端子１０および第２入出力端子１２に印加された電圧を分圧し、第１トランジスタＭ１および第２トランジスタＭ２に印加されるドレイン−ソース間電圧を小さくする。このとき、第１トランジスタＭ１および第２トランジスタＭ２は深い線形領域で動作する。
【００１５】
ここで、図２に示した実施の形態に係る可変インピーダンス回路１００と、図１に示した従来技術における可変インピーダンス回路の特性を比較する。なお、条件を揃えるために、従来技術における可変インピーダンス回路は、その両側の入出力端子に第１抵抗Ｒ１および第２抵抗Ｒ２を、図２と同様に接続した構成とする。
【００１６】
図３（ａ）は、低周波領域において、入出力端子に差動電圧が印加されたときに流れる電流値を表す図である。図３（ｂ）は、高周波領域において、入出力端子に差動電圧が印加されたときに流れる電流値を表す図である。図中、特性ｘは図２に示した実施の形態に係る可変インピーダンス回路１００の特性を示し、特性ｙは図１に示した従来技術における可変インピーダンス回路の特性を示す。
【００１７】
従来技術の回路は、高周波領域では歪が改善していることがわかるが、低周波領域では歪が大きいままである。これは、従来技術の回路構成が高周波領域でのみ効果があることを示す。従来技術の回路は、抵抗と容量で規定される時定数による周波数依存性があり、低周波領域での使用に適さないためである。これに対し、実施の形態の回路は、従来技術の回路より歪が小さく、かつ低周波領域から高周波領域にわたって線形性が高いことがわかる。
【００１８】
以上説明したように本実施の形態によれば、広帯域にわたって高い線形性を得ることができる。トランジスタのソース端子とサブストレート端子が常に短絡されることになるため、基板効果に起因する線形性の低下を抑制することができる。すなわち、上記（式２）内のソース−サブストレート間電圧Ｖｓｂを常に零にすることができる。ソース端子とサブストレート端子間を短絡させない構成の場合、差動信号入力時に第１トランジスタＭ１と第２トランジスタＭ２の抵抗値が互いに大きく変動するため、ソース−サブストレート間電圧Ｖｓｂも変動してしまう。これにより、第１トランジスタＭ１または第２トランジスタＭ２の閾値電圧ＶＴに歪が発生し、ドレイン−ソース間電流Ｉｄｓに歪が発生する。本実施の形態の構成は、これを回避することができる。また、容量などの素子を用いないため直流から高周波領域まで広周波数帯で良好な特性を得ることができる。
【００１９】
図４は、実施の形態の変形例１に係る可変インピーダンス回路１１０の構成を示す。変形例１に係る可変インピーダンス回路１１０は、図２に示した可変インピーダンス回路１００の第１抵抗Ｒ１および第２抵抗Ｒ２を取り除いた構成である。第１入出力端子１０および第２入出力端子１２に印加される差動電圧の範囲が、ダイオード動作領域に陥らないことがあらかじめ保証されている場合、第１抵抗Ｒ１および第２抵抗Ｒ２を取り除いて、回路を簡素化することができる。
【００２０】
図５は、実施の形態の変形例２に係る可変インピーダンス回路１２０の構成を示す。変形例２に係る可変インピーダンス回路１２０は、図２に示した可変インピーダンス回路１００に、第３抵抗Ｒ３および第４抵抗Ｒ４を追加した構成である。第３抵抗Ｒ３および第４抵抗Ｒ４は直列に接続され、この直列回路は、第１抵抗Ｒ１、第１トランジスタＭ１、第２トランジスタＭ２および第２抵抗Ｒ２を含む直列回路と、並列に接続される。なお、第３抵抗Ｒ３および第４抵抗Ｒ４を含む直列回路は、変形例１に係る可変インピーダンス回路１１０の第１トランジスタＭ１および第２トランジスタＭ２を含む直列回路と、並列に接続されてもよい。また、図２に示した可変インピーダンス回路１００に、並列に接続される抵抗は、図２に示した可変インピーダンス回路１００と同じ構成の可変インピーダンス回路であってもよい。
【００２１】
この変形例２によると、図２に示した可変インピーダンス回路１００と比較し、第１トランジスタＭ１および第２トランジスタＭ２における抵抗値のインピーダンス全体に対する寄与度が下がるため、第１トランジスタＭ１および第２トランジスタＭ２で発生する歪の影響をさらに低減することができる。したがって、図２に示した可変インピーダンス回路１００と比較し、インピーダンスの可変範囲が狭くなるが、線形性をより高めることができる。
【００２２】
以下、本実施の形態に係る可変インピーダンス回路１００の適用例を示す。まず、アクティブフィルタ回路に適用した例を説明する。その前提として、実施の形態に係る可変インピーダンス回路１００を複数設けて、各可変インピーダンス回路１００ａ、１００ｂ、１００ｃのインピーダンスを単一の制御信号ＣＴＲＬで制御する例を説明する。
【００２３】
図６は、単一の制御信号ＣＴＲＬで制御される複数の可変インピーダンス回路１００を備えた可変インピーダンスシステム１５０の構成を示す図である。図６の構成にて、下記（式３）、（式４）、（式５）、（式６）の条件を満たすように、抵抗値およびトランジスタのゲートサイズを設定すれば、下記（式７）に示すように、一つの制御端子のみを使用して、インピーダンスの比を保ちながらの同時制御が可能である。
Ｒ１ａ：Ｒ１ｂ：Ｒ１ｃ＝α１：α２：α３ ・・・（式３）
Ｒ２ａ：Ｒ２ｂ：Ｒ２ｃ＝α１：α２：α３ ・・・（式４）
（Ｌ１ａ／Ｗ１ａ）：（Ｌ１ｂ／Ｗ１ｂ）：（Ｌ１ｂ／Ｗ１ｂ）＝α１：α２：α３ ・・・（式５）
（Ｌ２ａ／Ｗ２ａ）：（Ｌ２ｂ／Ｗ２ｂ）：（Ｌ２ｂ／Ｗ２ｂ）＝α１：α２：α３ ・・・（式６）
Ｌ１は第１トランジスタＭ１のゲート長、Ｗ１は第１トランジスタＭ１のゲート幅、Ｌ２は第１トランジスタＭ２のゲート長、およびＷ２は第１トランジスタＭ２のゲート幅を表す。
Ｚ１：Ｚ２：Ｚ３＝α１：α２：α３ ・・・（式７）
Ｚは可変インピーダンス回路１００のインピーダンスの値を表す。
【００２４】
図７は、本実施の形態に係る可変インピーダンス回路１００を適用した六次ローパスフィルタ回路２００の構成を示す図である。六次ローパスフィルタ回路２００は、二次ローパスフィルタ回路２０、３０、４０を三段縦列に接続した構成である。なお、ローパスフィルタ回路の次数や段数は、任意に設計することができる。図７では、図６に示した構成を適用して、ローパスフィルタ回路のＱ値の制御または極の制御を行う。Ｑ値は、フィルタに対して蓄積、放出できるエネルギーの大きさを表す指標である。
【００２５】
初段の二次ローパスフィルタ回路２０は、三つの全差動型のＯＴＡ（Operational transconductance amplifier）２１、２２、２３および二組のそれぞれ対をなす容量Ｃ２１ａ、Ｃ２１ｂ、Ｃ２２ａ、Ｃ２２ｂを備える。第１ＯＴＡ２１の非反転入力端子および反転入力端子には、差動入力電圧Ｖｉｎ±が印加される。第１ＯＴＡ２１の反転出力端子は、第１容量Ｃ２１ａの一端、第２ＯＴＡ２２の非反転入力端子、および第３ＯＴＡ２３の非反転出力端子に接続する。第１ＯＴＡ２１の非反転出力端子は、第２容量Ｃ２１ｂの一端、第２ＯＴＡ２２の反転入力端子、および第３ＯＴＡ２３の非反転出力端子に接続する。第１容量Ｃ２１ａおよび第２容量２１ｂの他端は、所定の固定電位、ここではグラウンド電位に接続する。以下、第１容量Ｃ２１ａおよび第２容量２１ｂのグラウンドと反対側のノードを、それぞれ第１ノードＮ１および第２ノードＮ２と表記する。
【００２６】
第２ＯＴＡ２２の反転入力端子は第１ノードＮ１に接続され、第２ＯＴＡ２２の非反転入力端子は第２ノードＮ２に接続される。第２ＯＴＡ２２の非反転出力端子は、第３容量Ｃ２２ａの一端、第３ＯＴＡ２３の非反転入力端子、および次段の二次ローパスフィルタ回路の非反転入力端子に接続する。第２ＯＴＡ２２の反転出力端子は、第４容量Ｃ２２ｂの一端、第３ＯＴＡ２３の反転入力端子、および次段の２次ローパスフィルタ回路の反転入力端子に接続される。第３ＯＴＡ２３の非反転入力端子は第１ノードＮ１に接続され、第２ＯＴＡ２２の反転入力端子は第２ノードＮ２に接続される。
【００２７】
第１ＯＴＡ２１は、差動入力電圧Ｖｉｎ±をトランスコンダクタンスＧｍに応じた電流に変換する。第１容量Ｃ２１ａおよび第２容量２１ｂは、第１ＯＴＡ２１の出力を積分する。第２ＯＴＡ２２は、第１ノードＮ１および第２ノードＮ２の電圧をトランスコンダクタンスＧｍに応じた電流に変換する。第３容量Ｃ２２ａおよび第４容量２２ｂは、第２ＯＴＡ２２の出力を積分する。第３ＯＴＡ２３の出力は、第１ＯＴＡ２１および第２ＯＴＡ２２の出力にフィードバックをかける。この構成により二次伝達関数を実現することができる。この構成に加えて、第１ノードＮ１と第２ノードＮ２との間に、第１可変インピーダンス回路１００ａを接続する。
【００２８】
二段目の二次ローパスフィルタ回路３０は、三つの全差動型のＯＴＡ３１、３２、３３および二組のそれぞれ対をなす容量Ｃ３１ａ、Ｃ３１ａ、Ｃ３２ａ、Ｃ３２ｂを備える。三段目の二次ローパスフィルタ回路４０は、三つの全差動型のＯＴＡ４１、４２、４３および二組のそれぞれ対をなす容量Ｃ４１ａ、Ｃ４１ｂ、Ｃ４２ａ、Ｃ４２ｂを備える。二段目および三段目の二次ローパスフィルタ回路３０、４０の構成は、初段の二次ローパスフィルタ回路２０と同様のため説明を省略する。
【００２９】
第１ＯＴＡ２１、第２ＯＴＡ２２、第３ＯＴＡ２３、第４ＯＴＡ３１、第５ＯＴＡ３２、第６ＯＴＡ３３、第７ＯＴＡ４１、第８ＯＴＡ４２、および第９ＯＴＡ４３は、同一の制御信号ＶｃによりトランスコンダクタンスＧｍの値が制御される。第１可変インピーダンス回路１００ａ、第２可変インピーダンス回路１００ｂ、および第３可変インピーダンス回路１００ｃは、同一の制御信号Ｖｑによりインピーダンスの値が制御される。
【００３０】
六次ローパスフィルタ回路２００の各段のＱ値は、初段から、下記（式８）、（式９）、（式１０）で表される。
Ｑ１（Ｖｃ）＝Ｇｍ・Ｚ１・√（Ｃ２１／Ｃ２２） ・・・（式８）
Ｑ２（Ｖｃ）＝Ｇｍ・Ｚ２・√（Ｃ３１／Ｃ３２） ・・・（式９）
Ｑ３（Ｖｃ）＝Ｇｍ・Ｚ３・√（Ｃ４１／Ｃ４２） ・・・（式１０）
【００３１】
六次ローパスフィルタ回路２００では、トランジスタ間の素子バラツキによりトランスコンダクタンスＧｍの値が変動すると、六次ローパスフィルタ回路２００の各段のＱ値も同様に変動する。これを補正するためには、第１可変インピーダンス回路１００ａ〜１００ｃを制御し、それぞれのインピーダンスの値を調整することにより、各段のＱ値を所望の設定値に戻す必要がある。ここで、各可変インピーダンス回路１００ａ〜１００ｃのインピーダンス制御を一つの制御端子で行う場合、仮に各インピーダンスの比が制御電圧に依存して変化してしまうと、各段のＱ値をすべて同時に所望の設定値に戻すことができなくなる。この場合、複数の可変インピーダンス制御をそれぞれ独立に行う必要があり、制御が困難または複雑になる。
【００３２】
これに対し、図６に示した構成を用いれば、単一の制御信号で複数の可変インピーダンスの比を保ったまま同時制御が可能となり、一つの制御系でフィルタ補正機構を構築することができる。さらに、実施の形態に係る可変インピーダンス回路１００を適用することにより、広帯域にわたり線形性を向上させることができる。
【００３３】
つぎに、本実施の形態に係る可変インピーダンス回路１００を差動増幅回路に適用した例を説明する。差動増幅回路は高周波帯での増幅によく用いられる。
図８は、本実施の形態に係る可変インピーダンス回路１００を適用した差動増幅回路３００の構成を示す図である。差動増幅回路３００は、一対のトランジスタＭ１１、Ｍ１２、定電流源５０、一対の負荷Ｌ１１、Ｌ１２、および可変インピーダンス回路１００を備える。負荷Ｌ１１、Ｌ１２には、抵抗、ゲート電位が固定されたトランジスタ、共振器などを用いることができる。
【００３４】
一対のトランジスタＭ１１、Ｍ１２のゲート端子には、差動入力信号Ｖｉｎ±が入力される。一対のトランジスタＭ１１、Ｍ１２のソース端子は、定電流源５０に共通接続する。定電流源５０の他端は、固定電位、ここではグラウンド電位に接続する。一対のトランジスタＭ１１、Ｍ１２のドレイン端子は、一対の負荷Ｌ１１、Ｌ１２にそれぞれ接続する。一対の負荷Ｌ１１、Ｌ１２の他端は、所定の固定電位、ここでは電源電位Ｖｄｄに接続する。一対のトランジスタＭ１１、Ｍ１２のドレイン端子間に、本実施の形態に係る可変インピーダンス回路１００を接続する。なお、変形例１、２に係る可変インピーダンス回路１１０、１２０を接続してもよい。
【００３５】
一対のトランジスタＭ１１、Ｍ１２は、差動入力信号Ｖｉｎ±に対応したドレイン−ソース間電流を、一対の負荷Ｌ１１、Ｌ１２にそれぞれかけて、差動出力信号Ｖｉｎ±を生成する。本適用例によれば、低利得時の増幅器の線形性を、従来の可変インピーダンス回路を用いた場合より改善することができる。
【００３６】
つぎに、本実施の形態に係る可変インピーダンス回路１００をパッシブフィルタに適用した例を説明する。
図９は、本実施の形態に係る可変インピーダンス回路１００を適用したハイパスフィルタ４００の構成を示す図である。ハイパスフィルタ４００は、容量Ｃ５０および可変インピーダンス回路１００を備える。容量Ｃ５０は、入力端子１６と出力端子１８との間に設けられる。容量Ｃ５０の出力端子２２側に可変インピーダンス回路１００を接続する。なお、変形例１、２に係る可変インピーダンス回路１１０、１２０を接続してもよい。可変インピーダンス回路１００の他端は、所定の固定電位、ここではグラウンド電位に接続する。可変インピーダンス回路１００のインピーダンスの値を制御することにより、カットオフ周波数を制御することができる。実施の形態に係る可変インピーダンス回路１００を適用することにより、従来の可変インピーダンス回路を用いた場合より、広帯域にわたり線形性を向上させることができる。
【００３７】
つぎに、本実施の形態に係る可変インピーダンス回路１００を、オペアンプを用いた増幅器に適用した例を説明する。オペアンプを用いた増幅器は低周波帯での増幅によく用いられる。
図１０は、本実施の形態に係る可変インピーダンス回路１００を適用した増幅器５００の構成を示す図である。増幅器５００は、オペアンプＯＰ、および二つの可変インピーダンス回路１００を備える。オペアンプＯＰの反転入力端子には、一方の可変インピーダンス回路１００が接続され、非反転入力端子には、所定の固定電位、ここではグラウンド電位が接続される。オペアンプＯＰの出力端子と反転入力端子との間の帰還経路に、他方の可変インピーダンス回路１００が接続される。なお、少なくともいずれかの一方の可変インピーダンス回路１００の代わりに、変形例１、２に係る可変インピーダンス回路１１０、１２０を接続してもよい。
【００３８】
増幅器５００、二つの可変インピーダンス回路１００のインピーダンス比に応じて、入力電圧を反転増幅する。少なくともいずれかの一方の可変インピーダンス回路１００のインピーダンスの値を制御することにより、電圧利得を制御することができる。実施の形態に係る可変インピーダンス回路１００を適用することにより、従来の可変インピーダンス回路を用いた場合より、広帯域にわたり線形性を向上させることができる。
【００３９】
図１１は、実施の形態における可変インピーダンス回路１００を利用した通信システム６００を示す図である。図１１の通信システム６００は、ダイレクトコンバージョン受信（ＤＣＲ）方式を示すが、それに限るものではなくヘテロダイン受信方式など、他の受信方式にも適用可能である。
【００４０】
通信システム６００は、アンテナ５２、バンドパスフィルタ５４、ＬＮＡ（Low Noise Amplifier）５６、局部発振器５８、位相器６０、ミキサ６２、６８、ローパスフィルタ回路６４、７０、可変利得増幅器６５、７１、およびアナログ／デジタル変換回路６６、７２を備える。
【００４１】
アンテナ５２から受信されたＲＦ信号は、バンドパスフィルタ５４を介して、ＬＮＡ５６に入力される。ＬＮＡ５６は、低雑音でＲＦ信号を増幅し、直交ベースバンド信号であるＩ信号用のミキサ６２とＱ信号用のミキサ６８に出力する。局部発振器５８は、ローカル（Ｌｏ）周波数のローカル信号を出力する。位相器６０は、Ｉ系統のミキサ６２には、当該Ｌｏ信号の位相を変化させずに出力し、Ｑ系統のミキサ６８には、当該Ｌｏ信号の位相を９０°シフトして出力する。
【００４２】
ミキサ６２、６８は、ＲＦ信号とＬｏ信号とをミキシングし、それらの差の周波数を持つ信号を、それぞれ第１ローパスフィルタ回路６４および第２ローパスフィルタ回路７０に出力する。第１ローパスフィルタ回路６４および第２ローパスフィルタ回路７０の出力信号は、それぞれの系統の可変利得増幅器６５、７１により増幅される。それぞれの系統における可変利得増幅器６５、７１の出力信号は、それぞれ第１アナログ／デジタル変換器６６および第２アナログ／デジタル変換器７２によりデジタル信号に変換され、ベースバンド部８０に出力される。以下、ベースバンド部８０内のＤＳＰ（Digital Signal Processor）によりデジタル信号処理される。
【００４３】
通信システム６００の回路要素に、図７〜図１０に示した可変インピーダンス回路１００を用いた各種回路を適用することができる。たとえば、可変利得増幅器６５、７１に、図１０に示した増幅器５００を適用することができる。また、第１ローパスフィルタ回路６４および第２ローパスフィルタ回路７０に、図７に示したローパスフィルタ回路２００を適用することができる。ＬＮＡ（Low Noise Amplifier）５６、またはミキサ６２、６８に、図８に示した差動増幅回路３００を適用することができる。ミキサ６２、６８に適用する場合、負荷Ｌ１、Ｌ２に共振器を用いる。実施の形態に係る可変インピーダンス回路１００を用いた各種回路を適用することにより、従来の可変インピーダンス回路を用いた場合より、広帯域にわたり線形性を向上させることができる。
【００４４】
以上、本発明をいくつかの実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
【００４５】
図２では、第１トランジスタＭ１および第２トランジスタＭ２をＮチャネル型ＭＯＳＦＥＴで構成したが、Ｐチャンネル型を用いてもよい。図７では、ＯＴＡおよび容量を用いてフィルタ回路を構成したが、オペアンプ、容量および抵抗を用いて構成してもよい。図９では、反転増幅器を説明したが、オペアンプに接続されたいずれか一方の可変インピーダンス回路を容量に置き換えて、微分回路または積分回路を構成してもよい。図１０では、受信装置を説明したが、送信装置にも適用可能である。
【図面の簡単な説明】
【００４６】
【図１】従来技術に係る可変インピーダンス回路の構成を示す図である。
【図２】本発明の実施の形態に係る可変インピーダンス回路の構成を示す図である。
【図３】図３（ａ）は、低周波領域において、入出力端子に差動電圧が印加されたときに流れる電流値を表す図である。図３（ｂ）は、高周波領域において、入出力端子に差動電圧が印加されたときに流れる電流値を表す図である。
【図４】実施の形態の変形例１に係る可変インピーダンス回路の構成を示す図である。
【図５】実施の形態の変形例２に係る可変インピーダンス回路の構成を示す図である。
【図６】単一の制御信号ＣＴＲＬで制御される複数の可変インピーダンス回路を備えた可変インピーダンスシステムの構成を示す図である。
【図７】本実施の形態に係る可変インピーダンス回路を適用した六次ローパスフィルタ回路の構成を示す図である。
【図８】本実施の形態に係る可変インピーダンス回路を適用した差動増幅回路の構成を示す図である。
【図９】本実施の形態に係る可変インピーダンス回路を適用したハイパスフィルタの構成を示す図である。
【図１０】本実施の形態に係る可変インピーダンス回路を適用した増幅器の構成を示す図である。
【図１１】実施の形態における可変インピーダンス回路を利用した通信システムを示す図である。
【符号の説明】
【００４７】
Ｍ１ 第１トランジスタ、 Ｒ１ 第１抵抗、 Ｍ２ 第２トランジスタ、 Ｒ２ 第２抵抗、 Ｒ３ 第３抵抗、 Ｒ４ 第４抵抗、 １０ 第１入出力端子、 １２ 第２入出力端子、 １４ 制御端子、 １００ 可変インピーダンス回路。
【特許請求の範囲】
【請求項１】
第１トランジスタおよび第２トランジスタが直列に接続された可変インピーダンス回路であって、
前記第１トランジスタは、差動入力信号の一方を受ける第１端子と、インピーダンスを変化させるための制御信号を受ける第２端子と、前記第２トランジスタと接続された第３端子と、基板に電位を供給するための第４端子と、を含み、
前記第２トランジスタは、前記差動入力信号の他方を受ける第５端子と、前記制御信号を受ける第６端子と、前記第１トランジスタと接続された第７端子と、基板に電位を供給するための第８端子と、を含み、
前記第３端子、前記第４端子、前記第７端子および前記第８端子が接続されたことを特徴とする可変インピーダンス回路。
【請求項２】
前記第１端子に接続され、前記差動入力信号の一方を分圧して前記第１トランジスタに供給する第１抵抗と、
前記第５端子に接続され、前記差動入力信号の他方を分圧して前記第２トランジスタに供給する第２抵抗と、
をさらに備えることを特徴とする請求項１に記載の可変インピーダンス回路。
【請求項３】
当該可変インピーダンス回路と並列に接続され、前記差動入力信号を受ける並列抵抗をさらに備えることを特徴とする請求項１または２に記載の可変インピーダンス回路。
【請求項４】
請求項１から３のいずれかに記載の可変インピーダンス回路を複数備え、
単一の制御信号で複数の可変インピーダンス回路のそれぞれのインピーダンスが制御されることを特徴とする可変インピーダンスシステム。
【請求項５】
差動型のフィルタ部を複数段、縦列接続したフィルタ回路であって、
各段のフィルタ部に、請求項４に記載の可変インピーダンスシステムの各可変インピーダンス回路が設けられることを特徴とするフィルタ回路。
【請求項６】
前記単一の制御信号で当該フィルタ回路のＱ値または極を制御することを特徴とする請求項５に記載のフィルタ回路。
【請求項７】
請求項１から３のいずれかに記載の可変インピーダンス回路が、差動増幅回路の出力端子間に設けられることを特徴とする増幅器。
【請求項８】
請求項１から３のいずれかに記載の可変インピーダンス回路が、オペアンプの入力端子およびその帰還経路の少なくとも一方に接続されることを特徴とする増幅器。
【請求項９】
所定の周波数で発振する局部発振器と、
前記局部発振器の発振信号とアンテナから受信した信号とをミキシングするミキサ回路と、
前記ミキサ回路により周波数変換された信号をフィルタリングする請求項５または６に記載のフィルタ回路と、
を備えることを特徴とする通信システム。
【請求項１０】
所定の周波数で発振する局部発振器と、
前記局部発振器の発振信号とアンテナから受信した信号とをミキシングするミキサ回路と、
前記ミキサ回路により周波数変換された信号を増幅する請求項７または８に記載の増幅器と、
を備えることを特徴とする通信システム。
【請求項１】
第１トランジスタおよび第２トランジスタが直列に接続された可変インピーダンス回路であって、
前記第１トランジスタは、差動入力信号の一方を受ける第１端子と、インピーダンスを変化させるための制御信号を受ける第２端子と、前記第２トランジスタと接続された第３端子と、基板に電位を供給するための第４端子と、を含み、
前記第２トランジスタは、前記差動入力信号の他方を受ける第５端子と、前記制御信号を受ける第６端子と、前記第１トランジスタと接続された第７端子と、基板に電位を供給するための第８端子と、を含み、
前記第３端子、前記第４端子、前記第７端子および前記第８端子が接続されたことを特徴とする可変インピーダンス回路。
【請求項２】
前記第１端子に接続され、前記差動入力信号の一方を分圧して前記第１トランジスタに供給する第１抵抗と、
前記第５端子に接続され、前記差動入力信号の他方を分圧して前記第２トランジスタに供給する第２抵抗と、
をさらに備えることを特徴とする請求項１に記載の可変インピーダンス回路。
【請求項３】
当該可変インピーダンス回路と並列に接続され、前記差動入力信号を受ける並列抵抗をさらに備えることを特徴とする請求項１または２に記載の可変インピーダンス回路。
【請求項４】
請求項１から３のいずれかに記載の可変インピーダンス回路を複数備え、
単一の制御信号で複数の可変インピーダンス回路のそれぞれのインピーダンスが制御されることを特徴とする可変インピーダンスシステム。
【請求項５】
差動型のフィルタ部を複数段、縦列接続したフィルタ回路であって、
各段のフィルタ部に、請求項４に記載の可変インピーダンスシステムの各可変インピーダンス回路が設けられることを特徴とするフィルタ回路。
【請求項６】
前記単一の制御信号で当該フィルタ回路のＱ値または極を制御することを特徴とする請求項５に記載のフィルタ回路。
【請求項７】
請求項１から３のいずれかに記載の可変インピーダンス回路が、差動増幅回路の出力端子間に設けられることを特徴とする増幅器。
【請求項８】
請求項１から３のいずれかに記載の可変インピーダンス回路が、オペアンプの入力端子およびその帰還経路の少なくとも一方に接続されることを特徴とする増幅器。
【請求項９】
所定の周波数で発振する局部発振器と、
前記局部発振器の発振信号とアンテナから受信した信号とをミキシングするミキサ回路と、
前記ミキサ回路により周波数変換された信号をフィルタリングする請求項５または６に記載のフィルタ回路と、
を備えることを特徴とする通信システム。
【請求項１０】
所定の周波数で発振する局部発振器と、
前記局部発振器の発振信号とアンテナから受信した信号とをミキシングするミキサ回路と、
前記ミキサ回路により周波数変換された信号を増幅する請求項７または８に記載の増幅器と、
を備えることを特徴とする通信システム。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【公開番号】特開２００８−２９４６８２（Ｐ２００８−２９４６８２Ａ）
【公開日】平成２０年１２月４日（２００８．１２．４）
【国際特許分類】
【出願番号】特願２００７−１３７２３３（Ｐ２００７−１３７２３３）
【出願日】平成１９年５月２３日（２００７．５．２３）
【出願人】（０００００１８８９）三洋電機株式会社 (18,308)
【Ｆターム（参考）】
【公開日】平成２０年１２月４日（２００８．１２．４）
【国際特許分類】
【出願日】平成１９年５月２３日（２００７．５．２３）
【出願人】（０００００１８８９）三洋電機株式会社 (18,308)
【Ｆターム（参考）】
[ Back to top ]