【課題】 ＰＶＴ変動に起因して周波数変調プロファイルが変化することを防止することができるスペクトラム拡散クロックジェネレータを提供する。
【解決手段】 入力クロックＣＬＫＩＮと出力クロックＣＬＫＯＵＴの位相を位相比較記３０で比較し、その比較結果信号ＰＯに基づいて制御回路２０で新たな遅延パターンを算出し、その新たな遅延パターンに従って１クロックパルス毎に遅延セル１１＿０，１１＿１，１１＿２，１１＿３，…，１１＿Ｎ−２，１１＿Ｎ−１，１１＿Ｎの段数を切替信号Ｓ[０]，Ｓ[１]，Ｓ[２]，Ｓ[３]，…，Ｓ[Ｎ−２]，Ｓ[Ｎ−１]，Ｓ[Ｎ]により切り替えながら入力クロックＣＬＫＩＮを入力させて周波数変調を行なう。 （もっと読む）

【課題】プロセス条件、電源電圧、温度の変動によらず、微小な位相をプログラマブルに調整できる位相補間器を提供する。
【解決手段】ＰＬＬ回路のフィードバック信号（ＦＢＣＬＫ）に非等間隔なクロックを入力し、ＰＬＬ回路が本来備える位相合せ機能により、基準信号ＲＥＦＣＬＫとフィードバック信号ＦＢＣＬＫ間に微小な位相差を与え、かつ、アップ、ダウン電流が等しいチャージポンプ（ＣＰ）回路を用いてプロセス条件、電源電圧、温度依存性が無い位相差を実現する。 （もっと読む）

【課題】ＰＬＬ回路等を代表とする各種フィードバックシステムの高精度化を実現する。
【解決手段】例えば、ＰＬＬ回路内のチャージポンプ回路ＣＰにおいて、電源電圧Ｖｄｄと出力ノードＯＵＴの間に直列３段接続のＰＭＯＳトランジスタＴｐ８０〜Ｔｐ８２を設け、接地電圧ＶｓｓとＯＵＴの間に直列３段接続のＮＭＯＳトランジスタＴｎ８２〜Ｔｐ８０を設ける。そして、Ｔｐ８１およびＴｎ８１は、パルス信号ＰＬＳ１によってＶｄｄ又はＶｓｓとＯＵＴの間を導通させる際にオンに駆動し、Ｔｐ８０およびＴｎ８０は、パルス信号ＰＬＳ２によってこの導通を遮断させる際にオフに駆動する。そうすると、ＰＬＳ１と一方のエッジとＰＬＳ２の一方のエッジとの時間差によってこの導通時間を設定できるため、短い導通時間を設定可能となり、チャージポンプ回路の電流量を高精度に制御可能となる。 （もっと読む）

【課題】設定すべきパラメータ数が減ぜられて使い勝手の向上が図られると共に、回路の簡略化を図ることが可能な分数分周ＰＬＬ装置、およびその制御方法を提供すること
【解決手段】第１分周信号ｆｐｒの初期のＡサイクルの期間は、第２分周信号ｆＡがハイレベル、第３分周信号ｆＢがローレベルに維持される。３モジュラスプリスケーラ１３は（Ｍ＋１）分周値となる。引き続くＢサイクルでは、第２分周信号ｆＡがローレベル、第３分周信号ｆＢがハイレベルである。３モジュラスプリスケーラ１３は、ΣΔ変調器８から出力される擬似乱数の符号に合わせて、負値の場合に（Ｍ−１）分周値、正値の場合に（Ｍ＋１）分周値となる。その後は、Ｍ分周となる。比較分周器４では、擬似乱数値Ｂｘを含む（ＭＮ＋Ａ＋Ｂｘ）の分周値が得られる。負値を含む擬似乱数をそのまま使用してΣΔ変調による分数分周を実現できる。 （もっと読む）

【課題】キャリブレーションを高速化する。
【解決手段】ＶＣＯ１６は、入力された制御電圧Ｖｃｎｔに応じた周波数ｆｏｓｃで発振し、ある制御電圧Ｖｃｎｔに対する発振周波数ｆｏｓｃを可変とするための調節用キャパシタ５０ａ、５０ｂを含む。分周器１８は、ＶＣＯ１６の出力信号ＯＵＴを、所定の基準クロックＲＥＦの周波数と一致するように分周する。位相比較部２は、分周器１８の出力信号ＯＵＴ２と、基準クロックＲＥＦの位相を比較し、位相差に応じた電圧を制御電圧ＶｃｎｔとしてＶＣＯ１６に出力する。容量調節部３０は、所定のキャリブレーション期間中に、周波数がロック状態した状態で、制御電圧Ｖｃｎｔが所定の電圧範囲に含まれるように、調節用キャパシタ５０の容量値を調節する。ループ制御部４０は、キャリブレーション期間中と、通常動作期間中とで、当該位相同期回路１００のループ特性を変化させる。 （もっと読む）

【課題】入力信号の断、回復状態でも出力の周波数変動を抑制し、周波数精度を維持するＰＬＬ回路の提供。
【解決手段】入力を所望周波数に分周する第１分周手段３と、電圧制御発振器７出力を所望周波数に分周する第２分周手段８と、前記第１分周手段３出力と前記第２分周手段出力８間の第１位相比較手段４と、前記第１分周手段３出力と前記第２分周手段８出力の反転の一方の第１選択手段１１と、前記第２分周手段８出力と前記第１選択手段１１出力間の第２位相比較手段１２と、前記第１位相比較手段４出力と、前記第２位相比較手段１２出力の一方の第２選択手段６と、入力信号監視手段９と、前記入力信号監視手段９からの監視結果に対して一定時間のタイミングを生成するタイミング生成手段１０と、を備え、前記第１選択手段１１及び前記第２選択手段６は、前記タイミング生成手段１０からの信号状態に従って選択する。 （もっと読む）

【課題】 サンプル毎にトランジスタなどの構成素子の特性がばらついたとしても、すべてのサンプルにおいて制御電圧―遅延時間特性がばらつきの影響を受け難い電圧制御遅延装置を提供する。
【解決手段】 本発明の電圧制御遅延装置は、入力された制御電圧を電流に変換する電圧電流変換部１０８を含み、該電圧電流変換部１０８により変換された電流に比例した制御電流を出力する制御手段と、入力信号を前記制御電流に応じた時間だけ遅延させて出力する遅延手段とを備え、前記電圧電流変換部１０８は、所定の入力電圧範囲において線形の電圧電流変換特性を有している。 （もっと読む）

【課題】単位遅延器の数を増やさなくとも広いロッキング範囲を有し、またロッキングサイクル時間を減らせる遅延同期ループ回路を提供する。
【解決手段】遅延ライン、位相検出器、制御回路を備える。遅延ラインは、直列連結された多数の単位遅延器を含んで制御信号に応答して選択される単位遅延器を通じて外部クロック信号を遅延させる。位相検出器は、前記外部クロック信号の位相と前記遅延ラインから出力される内部クロック信号の位相とを比較し、外部クロック信号と遅延ラインから出力される内部クロック信号間の位相差を検出する。制御回路は、前記位相検出器の出力信号に応答して前記制御信号を発して遅延制御信号に応答して前記遅延ラインのロッキング位相ステップを可変にする。 （もっと読む）

【課題】集積回路のクロック信号を柔軟に発生するためのクロック信号発生器を実現する。
【解決手段】集積回路のクロック信号を発生するためのクロック信号発生器（１）である。クロック信号発生器は、基準クロック信号に基づいて複数の相互に遅延したクロック位相を発生するようになった遅延同期ループ（３）を備える。遅延同期ループはさらに、第１の制御信号に応答して、複数のクロック位相のうち１つを、遅延同期ループ（３）の出力信号として選択するようになっており、この出力信号は第１のクロック信号である。クロック信号発生器はさらに、出力信号の逆を発生するように配置したインバータ（１１）と、クロック反転信号に応答して、出力信号かまたは出力信号の逆かのいずれかを第２のクロック信号として転送するように配置したマルチプレクサユニット（１２）とを備える。 （もっと読む）

【課題】 位相ロック・ループ内のジッターを決定するためのオンチップ位相誤差計測の方法及び装置を提供する。
【解決手段】 装置は、位相誤差信号を出力するように構成された位相・周波数検出器を含む位相ロック・ループＰＬＬ回路（１００）を含む。位相誤差モニター回路（１０２）は、位相誤差信号を論理的に結合し、論理的に結合された位相誤差信号のパルス幅を各基準クロック・サイクルにおいてプログラム可能な遅延時間と比較して瞬時位相誤差変化を決定することにより、瞬時ピーク位相誤差を決定するように構成される。記憶素子（１２４）は瞬時位相誤差変化をストアするように構成される。 （もっと読む）

【課題】広帯域電圧制御発振器を用いたクロック・データ復元回路において、位相検出器のみで速く収束させるための補助回路である制御電圧リカバリ回路を実現する。
【解決手段】制御電圧リカバリ回路は、制御電圧Vctrlを入力電圧とするシュミットトリガ回路ＳＴhighと、前記制御電圧Vctrlを入力電圧とするシュミットトリガ回路ＳＴlowとを有し、前記シュミットトリガ回路ＳＴhighの高いほうの論理閾値Ｖt1,h、低いほうの論理閾値Ｖt1,lと、シュミットトリガ回路ＳＴlowの高いほうの論理閾値Ｖt2,h、低いほうの論理閾値Ｖt2,lとの関係が、Ｖt2,l＜Ｖt1,l＜Ｖt2,h＜Ｖt1,hであり、制御電圧がＶt2,hを下から上に超えた時点で制御を遮断し、制御電圧がＶt1,lを上から下に超えた時点で制御を遮断する。 （もっと読む）

【課題】遅延ロックループクロックが伝送される過程で発生するタイミングエラーを未然に防止できるようにした半導体記憶装置の遅延ロックループ回路を提供する。
【解決手段】内部クロックのデューティサイクルを補正して出力するデューティサイクル補正手段と、外部クロックのクロックパルス幅を検出してパルス幅検出信号を出力するクロックパルス幅検出手段と、前記デューティサイクル補正手段の出力の位相を分離し、前記パルス幅検出信号に相応するように前記位相分離された２つの信号のうち少なくとも１つのパルス幅を調節して、遅延ロックループクロックとして出力するドライブ手段とを備えている。 （もっと読む）

【課題】本発明は、Ｓｅｒ／Ｄｅｓ回路において、休眠ステートからパワーアップの状態へ遷移した際の受信エラーを減少できるようにする。
【解決手段】たとえば、受信機２１が、休眠ステートＰ１からパワーアップの状態Ｐ０に遷移したとする。すると、リセット制御回路２１ｍは、ディレイ回路２１ｍ-1によって、ＰＬＬ３１からのシステムクロックのカウントを開始する。そして、ディレイ回路２１ｍ-1がＸサイクルをカウントした後に、リセット制御回路２１ｍは、ディジタルフィルタ２１ｅおよびＰＩ制御回路２１ｆのリセットを解除するように構成されている。 （もっと読む）

【課題】基準信号と分周信号の位相差によらず、両信号の位相差を精度よく検出して、その位相差に基づいて発振周波数を制御する。
【解決手段】ＰＬＬ回路は、信号生成回路１と、位相検波器２と、検波フィルタ３と、周波数調整回路４と、電圧制御型発振器（ＶＣＯ）５と、分周器＆パルス生成回路６と、パルス幅整形回路７とを備えている。信号生成回路１は基準信号の各周期の中間点近傍で論理が変化する中間点信号を生成し、分周信号の論理変化タイミングと中間点信号の論理変化タイミングでそれぞれ論理が変化するようなパルス幅整形信号をパルス幅整形回路７にて生成して、このパルス幅整形信号に基づいてＰＬＬ検波電圧を生成するため、基準信号と分周信号が非同期であっても、基準信号と分周信号との位相差に応じたＰＬＬ検波電圧を精度よく生成できる。 （もっと読む）

【課題】半導体集積回路に設けられた複数のクロックドメイン間でタイミング調整を容易に行うこと。
【解決手段】位相の異なる複数のクロックを供給可能なクロック生成部と、クロック生成部からクロックが供給され、供給されたクロックを対応するフリップフロップ群に供給する複数のクロックドメイン、及びフリップフロップ群を有する論理回路部とを備えた半導体集積回路における、複数のクロックドメイン間のクロックタイミングの差異を調整するクロックタイミング調整方法である。クロックタイミング調整方法では、複数のクロックドメインの各レイテンシを抽出し、抽出した各レイテンシに基づいて、クロック生成部で生成される複数のクロックの内、各クロックドメインに供給するクロックの位相を決定し、決定されたクロックでは調整できない、複数のクロックドメインのレイテンシ差を調整するためのクロックバッファの数を決定する。 （もっと読む）

【課題】設定発振周波数範囲を自律して切り換える。
【解決手段】光ディスク装置１は、動作クロックの制御値に応じて動作クロックの発振周波数を調節可能であり、制御値の変更により調節可能な発振周波数の範囲を、段階的に異なる複数の設定発振周波数範囲のいずれか１つに切り換え可能である発振器２０と、設定発振周波数範囲について、制御値の上限値、当該上限値に対応する制御値の初期値、制御値の下限値、および当該下限値に対応する制御値の初期値が設定されており、制御値が上限値に達した時に一段階上の設定発振周波数範囲に切り換えると共に制御値を当該上限値に対応する初期値に設定し、制御値が下限値に達した時に一段階下の設定発振周波数範囲に切り換えると共に制御値を当該下限値に対応する初期値に設定する発振周波数範囲切り換え回路３０と、を有するクロック生成機能を備える。 （もっと読む）

【課題】フェーズロックループで使用可能なデジタル位相検知器において、サンプリングクロック信号を基準として高い位相分解能で入力クロック信号の位相を検知する。
【解決手段】サンプリングクロック信号はサンプリング１４に対して、前もってデジタル的に調節可能な位相変位１２へ露呈され、「補助サンプリングクロック信号」ＣＫ＜１：８＞が発生する。サンプリング１４は位相検知信号ＰＤ ＯＵＴの第一のより上位のデジタルコンポーネントＯＵＴ１＜９：０＞を送給する。この第一のデジタルコンポーネントＯＵＴ１＜９：０＞の評価に基づいて、位相変位１２が行われ且つ位相検知信号ＰＤ ＯＵＴの第二デジタルコンポーネントＯＵＴ２＜１２：０＞が発生される。補助サンプリングクロック信号ＣＫ＜１：８＞は段階的に調節可能であり、それは各場合においてサンプリングクロック信号ＣＫの１周期よりも小さい。 （もっと読む）

【課題】電圧に基づいて内部周波数を設定し、これを外部周波数と比較するアナログ周波数比較器と、アナログ周波数比較器の同じ原理でクロック信号を合成するアナログ周波数合成器、及び関連の方法を提供する。
【解決手段】周波数比較器は、第一信号と入力電圧に基づいて基準信号を生成する周波数検出回路と、該入力電圧に基づいて第二信号を生成する周波数発生器と、周波数検出回路と周波数発生器に結合され、基準信号と第二信号の一方に基づいて充電電流をイネーブルして電圧レベルを上げ、更に基準信号と第二信号のもう一方に基づいて放電電流をイネーブルして電圧レベルを下げる電荷ポンプ回路と、電荷ポンプ回路に結合され、該電圧レベルに基づいて第一信号と第二信号間の周波数関係を示す決定論理とを含む。 （もっと読む）

ランダム周波数変調および正確な可変周波数拡散を備えるスペクトラム拡散クロック信号到達ロックループ技術を用いた新しい技術が示される。到達ロックループは、正確な拡散制御を有する到達比較器、ループフィルタ、およびＶＣＯの３つのモジュールを含む。到達ロックループは不安定にされ、一定の周波数で発振し、ＶＣＯからの高周波出力信号を周波数において拡散するため、最終誤差補正出力上に低周波変調信号を生成する。到達比較器の入力において周波数拡散の周期を小量にリセットするために定時信号に対してサイクルスリップが生成されるように拡散周波数が長くなるまで低周波変調信号のそれぞれのサイクルにおける拡散周波数の周期も、微小ランダム量だけ何サイクルも増加する。
（もっと読む）

【課題】 引込み時間の短縮化が図られたＰＬＬ回路を提供する。
【解決手段】 第１のクロックＣＬＫ１のＮ・Ｙ倍の周波数の第２のクロックＣＬＫ２が入力されるリセット付分周器１８が、断検出回路１７で検出された入力クロックＣＬＫＩＮの停止を受けて分周をリセットし、再び入力クロックＣＬＫＩＮが入力されたことが断検出器１７で検出されたことを受けて分周を開始して第３のクロックＣＬＫ３を生成して位相比較器１２に入力する。 （もっと読む）