【課題】スイープ電圧発生のための回路規模を小型化し、且つ非ロック時における周波数引き込み動作を自動的に行なうことが可能なルビジウム原子発振器を提供する。
【解決手段】このルビジウム原子発振器１００は、ＯＭＵ１と、増幅器２と、出力信号をデジタル信号に変換するＡ／Ｄ変換器３と、ロック状態又は非ロック状態を判定する状態判定部１１と、位相変調信号ｆｍの周波数成分を選択的に出力するＢＰＦ１３と、スイープ電圧データを生成するスイープ電圧データ生成手段１２と、タイマ１５と、第１のＢＰＦ１３の出力信号又はスイープ電圧データ生成手段１２の出力信号を選択するＳＷ−Ａ１４と、アナログ信号に変換するＤ／Ａ変換器５と、位相検波して周波数制御信号を生成する位相検波器６と、周波数制御信号を積分処理する積分回路７と、周波数制御信号に従い出力周波数が制御されるＶＣＸＯ８と、を備えて構成されている。 （もっと読む）

【課題】タイムトゥデジタルコンバータを提供する。
【解決手段】タイムトゥデジタルコンバータは、高い解像度と広い測定範囲のために低解像度タイムトゥデジタルコンバータと高解像度タイムトゥデジタルコンバータとを含む。低解像度タイムトゥデジタルコンバータは、第１信号と第２信号との時間差を第１量子化間隔で測定する。高解像度タイムトゥデジタルコンバータは、第１信号と第２信号との時間差を第１量子化間隔よい更に小さい第２量子化間隔で測定する。低解像度タイムトゥデジタルコンバータは、高解像度タイムトゥデジタルコンバータより広い測定範囲を有する。 （もっと読む）

【課題】出力クロックの変動を抑えることができる電圧制御発振回路およびＰＬＬ回路を提供する。
【解決手段】この電圧制御発振回路によれば、第２の電源生成回路１−２が出力するゲート制御信号１０３,１０４によって、一部の反転回路１０−ｎの遅延時間を変更制御するが、残りの反転回路１０−１〜１０−(ｎ−１)の遅延時間は第１の電源生成回路１−１によって一定に制御する。したがって、第２の電源生成回路１−２が制御する電源電圧１０３−ｎ,１０４−ｎが変化(変動)しても出力クロック１００の周波数の変化(変動)は従来のように全ての反転回路の遅延時間を変更制御する場合に比べて小さい。 （もっと読む）

【課題】 クロックの立ち上がり及び立ち下がりに同期した内部クロックを生成するＤＬＬ回路においては、高精度が要求されることから回路規模が大きくなるという問題がある。
【解決手段】 Rise用の遅延調整回路とFall用の遅延調整回路を備え、Fall用の遅延調整回路にはRise用の遅延調整回路でRise側を調整したクロックを入力する。入力されるクロックのRise側が調整されていることから、Fall側の遅延差は非常に小さくなる。そのため、Fall用の遅延調整回路、カウンタの回路規模が大幅に削減できる。その結果少ない回路規模で、高精度のＤＬＬ回路が得られる。 （もっと読む）

【課題】電圧に基づいて内部周波数を設定し、これを外部周波数と比較するアナログ周波数比較器と、アナログ周波数比較器の同じ原理でクロック信号を合成するアナログ周波数合成器、及び関連の方法を提供する。
【解決手段】周波数比較器は、第一信号と入力電圧に基づいて基準信号を生成する周波数検出回路と、該入力電圧に基づいて第二信号を生成する周波数発生器と、周波数検出回路と周波数発生器に結合され、基準信号と第二信号の一方に基づいて充電電流をイネーブルして電圧レベルを上げ、更に基準信号と第二信号のもう一方に基づいて放電電流をイネーブルして電圧レベルを下げる電荷ポンプ回路と、電荷ポンプ回路に結合され、該電圧レベルに基づいて第一信号と第二信号間の周波数関係を示す決定論理とを含む。 （もっと読む）

【課題】位相比較回路の出力矩形波信号の処理する際に、簡単な回路構成を有し、ＰＬＬで引込み可能な周波数幅を拡げ、同期時間を短縮できる位相比較信号処理回路を提供する。
【解決手段】入力矩形波信号を双極性信号に変換する電圧シフタ２、入力矩形波信号のレベル変化時に制御パルス信号を発生する制御パルス信号発生器７、制御パルス信号の到来時に積分値をリセットし、その後双極性信号を積分して積分値を出力する積分回路３、積分値のリセット時のレベル変化分を微分パルスとして出力する微分回路４、制御パルス信号の到来時に微分パルスを出力するゲート回路６、前記保持回路は最新の入力微分パルスレベルを保持し、微分パルスレベルの更新時にその微分パルスレベルが保持されるように保持電圧値が順次変化する保持信号を形成するホールド回路８を備え、この保持信号を次段のループフィルタに供給する。 （もっと読む）

【課題】周波数の高いクロックを用いる事無く、小さな回路規模で実現でき、より細かい分解能で位相調整することができる位相調整回路及びフェイズロックドループ回路を提供する。
【解決手段】入力される水平同期信号ＳＹＮＣ＿ＩＮは、位相シフト回路２１により位相調整データＣＫＰＨＡＳＥの上位２Ｂｉｔｓの値に応じてシフトされ、その出力によりアップダウンカウンタ２２はクロックＮＣＫＰをアップ及びダウンカウントして、逓倍回路３２等経てラッチ回路２３に出力し、ラッチ回路２３は、データイネーブル用パルスＥＮＣＫＰによりラッチして、位相調整出力ＨＤ＿ＳＩＧを出力する。 （もっと読む）

【課題】従来のＰＬＬ回路は、ループフィルタにかかるコンデンサの回路面積が回路面積全体に占める割合が大きい問題があった。
【解決手段】本発明にかかるＰＬＬ回路は、位相比較器１２の出力信号に応じて出力電流を制御する第１のチャージポンプ回路１３と、第１のチャージポンプ回路１３が出力する電流に基づき発生する電圧信号から所定の周波数成分を除去する積分フィルタ１４と、位相比較器１２の出力信号に応じて第１のチャージポンプ回路１３より大きな電流を出力し、当該電流を制御する第２のチャージポンプ回路１６と、第２のチャージポンプ回路１６が出力する電流に基づき発生する電圧信号からリップル成分を除去するリップルフィルタ１７とを備え、積分フィルタ１４の出力電圧に応じた電流とリップルフィルタ１７の出力電圧に応じた電流との合計値に基づき出力信号の発振周波数を制御するものである。 （もっと読む）

【課題】周波数比較回路を少ない素子数で構成できるようにすると共に、第１、第２の信号（例えば、ＮＣＬＫ信号およびＭＣＬＫ信号）の周波数が一致しているか否かを正しく判定できるようにした周波数比較回路、ＰＬＬ周波数シンセサイザテスト回路及びそのテスト方法を提供する。
【解決手段】ＮＣＬＫ信号の立ち上がりもしくは立ち下がりのエッジを検出し、基準クロックで同期化されたＵＰ信号を生成するエッジ検出回路１１１ａと、ＭＣＬＫ信号の立ち上がりもしくは立ち下がりのエッジを検出し、基準クロックで同期化されたＤｏｗｎ信号を生成するエッジ検出回路１１１ｂと、ＵＰ信号及びＤｏｗｎ信号をカウントし、そのカウント値をＱ_１、Ｑ_０信号で出力する２ビットアップダウンカウンタ１１２と、Ｑ_１、Ｑ_０信号に基づいて、ＮＣＬＫ信号の周波数とＭＣＬＫ信号の周波数とが一致しているか否かを判定する判定回路１１３と、を有する。 （もっと読む）

【課題】ＤＬＬに求められる保証動作周波数帯域を低め、基準クロック信号が二逓倍された周波数をそれぞれ有し、位相差のある２つのクロック信号を生成することができる集積回路、表示装置及び電子機器を提供する。
【解決手段】タイミングコントロールＩＣは、一周期Ｔの基準クロック信号ＩＣＬＫと同一周波数の第１〜第４のクロック信号ＣＬＫ１〜ＣＬＫ４であって、第Ｎ（Ｎ＝１，３のいずれか）のクロック信号に対する第（Ｎ＋１）のクロック信号の位相遅れが位相差Ｔ／４で、かつＣＬＫ１に対するＣＬＫ３の位相遅れが位相差α（０＜α＜Ｔ／４）であるＣＬＫ１〜ＣＬＫ４のクロック信号を発生させるＤＬＬ４０と、ＣＬＫ１が二逓倍されたデータ生成用のＣＬＫ５を生成し、かつ、ＣＬＫ３が二逓倍されて、ＣＬＫ５に基づき生成されデータ信号に対して位相差αの遅れで同期したＣＬＫ６を生成する二逓倍回路５０とを有する。 （もっと読む）

【課題】基準周波数を得る場合、安定した周波数、もしくは遅延要素を得る回路を提供する。
【解決手段】第１の温度変動率を持つ第１のインピーダンス回路１と第１の能動回路３で構成した第１の発振回路６と、第１の温度変動率とは逆の変動方向となる第２の温度変動率を持つ第２のインピーダンス回路２と第２の能動回路４で構成した第２の発振回路７との出力を時系列的に交互に切替器５で選択する。第１のインピーダンス回路１の温度係数の絶対値が第２のインピーダンス回路２の温度係数より大きいとき、第１の発振回路６の使用時間を短くし、温度係数の小さい第２の発振回路７の使用時間を長く動作させるように、温度係数の比と逆の比率で発振回路の使用時間の比率を設定する。温度変動方向が逆の２つの温度係数を有することから、平均値として温度変動がほぼなく軽減される。時間平均値として温度変動が極めて小さく温度変動率の改善された発振周波数を得る。 （もっと読む）

【課題】回路規模や消費電力の増加を抑えつつ、充分な性能を有するウオブルＰＬＬを構成する。
【解決手段】ウオブリングされたトラックを有する光ディスク１の反射光に基づいてウオブリング信号を検出するウオブル検出器と、入力に応じて出力の発振周波数が変化するＶＣＯ１０とを有し、ウオブリング信号出力とＶＣＯ１０の出力との位相誤差により、ＶＣＯを制御する光ディスク装置のＰＬＬにおいて、ウオブリング信号を所定のクロックでデルタシグマ変調する変調器７と、変調器出力とＶＣＯの出力とをクロックで演算する演算器８と、演算器８の出力の低域成分だけを通過させるロー・パス・フィルタ９と、を有し、ロー・パス・フィルタ９の出力に基づいて、ＶＣＯ１０を制御する。 （もっと読む）

【課題】ＰＬＬ回路のテスト回路のチップ面積を小さくする。
【解決手段】分周器ＰＳのテスト時に、バランＴ１を介してテスト制御電圧信号ＴＣおよびＲＦテスト信号ＴＳが入力端子ＩＮ１、ＩＮ２に供給される。テスト制御電圧信号ＴＣは、抵抗Ｒ１、Ｒ２を流れ、ＮＰＮトランジスタＱ０がオンとなることで、電圧制御発振器Ｖ１およびバッファＢ１０は、電流源Ｉ１からの電流が供給されず動作を停止し、バッファＢ１０の出力インピーダンスは高くなる。入力端子ＩＮ１、ＩＮ２の電位は、テスト制御電圧信号ＴＣの電位にあるので、バラクタダイオードＶＤ１、ＶＤ２は、順バイアス状態となって、容量値がより大きくなる。ＲＦテスト信号ＴＳは、出力インピーダンスの高いバッファＢ１０の影響を受けることなく、バラクタダイオードＶＤ１、ＶＤ２を介して分周器ＰＳに入力される。 （もっと読む）

【課題】ランプ保持部材とガスセル保持部材の間にサーモモジュールを挟み、ランプ保持
部材とガスセル保持部材間の温度差を適切になるようにサーモモジュールを制御すること
により、ルビジウムガスセルとルビジウムランプ間の熱の影響を低減すると共に、光学系
を小型化することができる原子発振器を提供する。
【解決手段】この光学系１００は、ルビジウム原子を封入したガスセルを保持するガスセ
ル保持部材４と、ガスセル中のルビジウム原子を励起するルビジウムランプを保持するラ
ンプ保持部材２と、ガスセル保持部材４を加熱するガスセルヒータ５と、ランプ保持部材
２を加熱するランプヒータ１と、熱エネルギと電気エネルギの直接相互交換による熱電効
果により対向面に温度差を生ずるサーモモジュール３と、電流の大小及び極性により対向
面に生じる温度差の大小と向きを制御する温度制御部７と、を備えて構成される。 （もっと読む）

【課題】回路規模や消費電流の増大を抑えつつ、スプリアス成分を十分に抑制できるチャージポンプ回路とこれを備えたＰＬＬ回路を提供する。
【解決手段】第１駆動信号Ｓｕｐとその複数の遅延信号に応じて複数の電流が生成されて共通のノードＮ１へ流出し、第２駆動信号Ｓｄｎとその複数の遅延信号に応じて複数の電流が生成されて共通のノードＮ２から流入する。これにより、チャージポンプ回路自体に櫛型フィルタとしての機能を併せ持たせる。 （もっと読む）

【課題】使用する電圧制御発振器の選択、および、その発振周波数範囲の設定をより効率的に行うことができる位相同期ループ回路を実現する。
【解決手段】位相同期ループ回路１００の制御部１０３は、位相同期ループ回路１００に接続する電圧制御発振器として、複数の電圧制御発振器ＶＣＯ1〜ＶＣＯnのうちから、選局周波数を含む主発振周波数範囲をもつ電圧制御発振器を選択し、その後、選択された電圧制御発振器の発振周波数範囲を、選局周波数を含む副発振周波数範囲に設定する。 （もっと読む）

【課題】小型化および低消費電力化が可能な信号受信装置を提供する。
【解決手段】本発明の信号受信装置は、Ｎ個の信号受信ブロック（Ｎは２以上の整数）を備え、Ｎ組のシリアル信号とサイクル数がそれぞれ等しいＮ個のクロックとを受信する。第１の信号受信ブロックは、第１のクロックと第１の内部クロックとの位相差を表す位相差信号を生成する位相差検出回路と、位相差信号の値に応じて第１のクロックの位相を遅延させた第１の内部クロックを生成する第１の位相遅延回路と、第１の内部クロックに基づいて第１組のシリアル信号を変換するシリアル−パラレル変換回路とを有する。他の第ｎの信号受信ブロックは、第１の信号受信ブロックからの位相差信号の値に応じて第ｎのクロックの位相を遅延させた第ｎの内部クロックを生成する第ｎの位相遅延回路と、第ｎの内部クロックに基づいて第ｎ組のシリアル信号を変換するシリアル−パラレル変換回路とを有する。 （もっと読む）

【課題】放射用アンテナとルビジウム金属溜まり部の位置関係を適正化することにより、
マイクロ波共振器を小型化する際に生じる共振特性の悪化を抑制することができるルビジ
ウム原子発振器を提供する。
【解決手段】このマイクロ波共振器３は、ルビジウムガスを内部に保持すると共に、所定
の温度に維持する円筒状のガスセル熱筒３０と、ガスセル熱筒３０の円筒内の長さを調整
して同調周波数を調整する同調調整用リング２１と、ルビジウムガスを充填し、気化し切
れないルビジウム金属を貯留する金属溜まり部２３を備えた円筒状のＲｂガスセル６と、
マイクロ波を放射する放射用アンテナ４と、マイクロ波の強度を測定するために備えられ
た受信用アンテナ２と、Ｒｂガスセル６を透過した光の強度を検出するフォトセンサ７と
、共振波長を短縮する誘電体２２と、を備えて構成されている。 （もっと読む）

【課題】部品点数を削減し、回路規模を低減させることが可能な電圧制御発振器を提供すること。
【解決手段】本発明にかかる電圧制御発振器は、発振回路(2)と、複数の共振回路(5,6)と、前記複数の共振回路のいずれか１つを選択的に前記発振回路と接続させる切り替え手段(4)と、を備える。ここで、各共振回路は、例えば、所定の共振周波数に対応するＬＣ共振回路と当該共振周波数を制御する可変容量ダイオードと、を含んで構成される。 （もっと読む）

【課題】スプリアスの影響がなく追加される回路規模の小さい、ロックアップタイムの短縮されたＰＬＬ回路を提供する。
【解決手段】位相比較回路によって検出された位相差信号は外部トリガにより切断されるスイッチ１を備えたチャージポンプに接続し、チャージポンプの出力は、ローパスフィルタを経由して外部トリガにより切断されるスイッチ２を経由して電圧制御発振回路を駆動し、さらにチャージポンプの出力は電圧ホロワに入力され、電圧ホロワは外部トリガにより接続されるスイッチ３を経由して電圧制御発振回路を駆動し、分周期は初期化端子を備え帰還信号を出力し、フリップフロップ回路の出力が分周器の初期化端子に接続され、フリップフロップ回路は、外部トリガが入力されないときは基準信号によって分周器の初期化が解除されその状態を保ち、外部トリガが入力されたときは基準信号によって初期化されその状態を保つ信号を出力することを特徴とする。 （もっと読む）