タイムトゥデジタルコンバータ
【課題】タイムトゥデジタルコンバータを提供する。
【解決手段】タイムトゥデジタルコンバータは、高い解像度と広い測定範囲のために低解像度タイムトゥデジタルコンバータと高解像度タイムトゥデジタルコンバータとを含む。低解像度タイムトゥデジタルコンバータは、第1信号と第2信号との時間差を第1量子化間隔で測定する。高解像度タイムトゥデジタルコンバータは、第1信号と第2信号との時間差を第1量子化間隔よい更に小さい第2量子化間隔で測定する。低解像度タイムトゥデジタルコンバータは、高解像度タイムトゥデジタルコンバータより広い測定範囲を有する。
【解決手段】タイムトゥデジタルコンバータは、高い解像度と広い測定範囲のために低解像度タイムトゥデジタルコンバータと高解像度タイムトゥデジタルコンバータとを含む。低解像度タイムトゥデジタルコンバータは、第1信号と第2信号との時間差を第1量子化間隔で測定する。高解像度タイムトゥデジタルコンバータは、第1信号と第2信号との時間差を第1量子化間隔よい更に小さい第2量子化間隔で測定する。低解像度タイムトゥデジタルコンバータは、高解像度タイムトゥデジタルコンバータより広い測定範囲を有する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、タイムトゥデジタルコンバータに係り、より詳細には高い解像度と広い測定範囲とを有する、低解像度タイムトゥデジタルコンバータと高解像度タイムトゥデジタルコンバータとを含むタイムトゥデジタルコンバータに関する。
【背景技術】
【0002】
タイムトゥデジタルコンバータ(Time−to−Digital Converter;TDC)は、基準信号に対する比較信号の時間差を測定するのに用いられる。伝統的に、TDCはレーザ距離測定器(laser range finder)に用いられており、最近ではデジタル位相固定ループ(All−Digital Phase Locked Loop; ADPLL)にも用いられている。例えば、このようなタイムトゥデジタルコンバータに係る技術は、非特許文献1に開示されている。
【0003】
図1は、タイムトゥデジタルコンバータの基本動作を説明する図である。タイムトゥデジタルコンバータは、二つの信号を比較して時間差に対応するデジタルコードを生成する。タイムトゥデジタルコンバータは、時間解像度(timing resolution、tres)間隔で第1信号と第2信号との時間差を求める。したがって、実際の時間差(ta)と測定された時間差(tm)とは異なることがあり、両者の差が量子化エラーである。量子化エラーは、最大量子化間隔(tq)だけ大きくなることがある。高解像度のタイムトゥデジタルコンバータは、量子化間隔(tq)が小さく、低解像度のタイムトゥデジタルコンバータは量子化間隔(tq)が大きい。
【0004】
図2は、従来の単一遅延ライン(single delay line)を有するタイムトゥデジタルコンバータを示す図である。タイムトゥデジタルコンバータ200は、第1信号が伝達される遅延ライン210、第2信号が伝達される基準ライン220、及び遅延ライン210のノードの電圧とこれに対応する基準ライン220のノードの電圧とを比較する比較器230、を含む。比較器230は、複数のフリップフロップ(231、232、233、234)を含んでおり、各フリップフロップ(231、232、233、234)は遅延ライン210の各ノードと入力端子とが接続され、基準ライン220とクロック端子とが接続される。
【0005】
第1信号と第2信号との時間差は、比較器230の出力信号から計算される。遅延ライン210に含まれた各遅延素子(211、212、213)はインバータで具現されるが、インバータの遅延時間は50ピコ秒程度である。したがって、図2のタイムトゥデジタルコンバータ200は、50ピコ秒の解像度を有することができる。
【0006】
図3は、図2のタイムトゥデジタルコンバータ200の出力と時間差を示す。図示したように、第1信号と第2信号との時間差は量子化間隔単位で測定される。したがって、第1信号と第2信号との時間差が量子化間隔内の誤差を有する場合、タイムトゥデジタルコンバータ200は、第1信号及び第2信号の位相が異なっても第1信号及び第2信号の位相が同一であると認識する。タイムトゥデジタルコンバータ200は、図3に示したようにデッドゾーンを有する。
【0007】
高周波ADPLLを具現するとき、図3のようなデッドゾーンが存在する場合にADPLLの出力信号はジッタが発生する可能性がある。デッドゾーンの大きさを減少させるためにはタイムトゥデジタルコンバータの解像度を高くする必要がある。
【0008】
図4は、従来のバーニア遅延ライン(Vernier delay line)を有するタイムトゥデジタルコンバータを示す図である。タイムトゥデジタルコンバータ300は、図2のタイムトゥデジタルコンバータ200と違って二つの遅延ライン(310、320)を有する。第1遅延ライン310に含まれた遅延素子(311、312、313)と第2遅延ライン320に含まれた遅延素子(321、322、323)の遅延時間には差がある。例えば、第1遅延ライン310に含まれた遅延素子は50ピコ秒の遅延時間を有し、第2遅延ライン320に含まれた遅延素子は55ピコ秒の遅延時間を有する。
【0009】
比較器330に含まれたそれぞれのフリップフロップ(331、332、333、334)は、第1遅延ライン310の各ノードと入力端子が接続され、第2遅延ライン320の各ノードとクロック端子とが接続される。このようなバーニア遅延ラインを有するタイムトゥデジタルコンバータ300は、5ピコ秒の量子化間隔(解像度)を有することができる。
【0010】
図5は、図4のタイムトゥデジタルコンバータ300の出力と時間差との関係を示す。図示したように、第1信号と第2信号との時間差は、量子化間隔単位で測定される。タイムトゥデジタルコンバータ300の量子化間隔は、図2のタイムトゥデジタルコンバータ200の量子化間隔に比べて非常に小さい。
【0011】
したがって、タイムトゥデジタルコンバータ300は、デッドゾーンの問題が少ない。しかし、タイムトゥデジタルコンバータ300は、量子化間隔が非常に小さいので、二つの信号間の時間差の最大測定の範囲が小さい。したがって、最大測定の範囲を超える時間差に対してタイムトゥデジタルコンバータ300は、正確に測定することができない。勿論、これを解決するために遅延素子とフリップフロップの個数を増やせばいいが、これはチップ面積の増加を招来する。
【0012】
一方、同じ個数のフリップフロップを有しても、バーニア遅延ラインを有するタイムトゥデジタルコンバータはシングル遅延ラインを有するタイムトゥデジタルコンバータに比べて占めるチップの面積が非常に大きい。
【非特許文献1】“Time−to−Digital Converter for RF Frequency Synthesis in 90 nm CMOS”、IEEE Radio Frequency Integrated Circuits Symposium、2005、Robert Bogdan Staszewski
【発明の開示】
【発明が解決しようとする課題】
【0013】
本発明は、前述した必要に応じて提案されたものであって、本発明の目的は、測定しうる二つの信号の時間差の範囲が広く、二つの信号の時間差を高解像度で測定しうるタイムトゥデジタルコンバータを提供することにある。
また、本発明の他の目的は、小さいチップ面積を有し、二つの信号の時間差を高解像度で測定しうるタイムトゥデジタルコンバータを提供することにある。
なお、本発明の更に他の目的は、ジッタがほぼ存在しない出力クロックを生成するデジタル位相固定ループを提供することにある。
しかし、以上の目的は例示的なものであって、本発明の目的はこれに限定されない。
【課題を解決するための手段】
【0014】
前述した技術的課題を達成するために、本発明の一実施例によるタイムトゥデジタルコンバータは、高い解像度と広い測定の範囲とを有する低解像度タイムトゥデジタルコンバータと高解像度タイムトゥデジタルコンバータとを含む。低解像度タイムトゥデジタルコンバータは、第1信号と第2信号との時間差を第1量子化間隔で測定する。高解像度タイムトゥデジタルコンバータは、第1信号と第2信号との時間差を前記第1量子化間隔より小さい第2量子化間隔で測定する。低解像度タイムトゥデジタルコンバータは、高解像度タイムトゥデジタルコンバータより広い測定範囲を有する。
【0015】
前記低解像度タイムトゥデジタルコンバータと前記高解像度タイムトゥデジタルコンバータとは、同一の集積回路ダイで製造される。 前記低解像度タイムトゥデジタルコンバータと前記高解像度タイムトゥデジタルコンバータそれぞれから提供を受けたコードから前記第1信号と前記第2信号との時間差に相応するデジタルコードを生成する少なくとも一つのエンコーダを更に含むことができる。
【0016】
前記低解像度タイムトゥデジタルコンバータは、前記高解像度タイムトゥデジタルコンバータより広い測定範囲を有することができる。
前記第1信号は、前記高解像度タイムトゥデジタルコンバータを通じる遅延の後に前記低解像度タイムトゥデジタルコンバータに印加され、前記第2信号は同時に前記低解像度タイムトゥデジタルコンバータと前記高解像度タイムトゥデジタルコンバータとに印加される。
【0017】
また、前記第1信号と前記第2信号とは、前記低解像度タイムトゥデジタルコンバータと前記高解像度タイムトゥデジタルコンバータとに同時に印加され、前記第1信号及び前記第2信号は、それぞれ前記高解像度タイムトゥデジタルコンバータを通じる遅延の後に前記低解像度タイムトゥデジタルコンバータに印加される。
【0018】
前記低解像度タイムトゥデジタルコンバータは、前記第1信号を伝送するために直列に接続された能動遅延部を含む第1伝送ラインと、前記第2信号を伝送するための第2伝送ラインと、前記能動遅延部の間のノードそれぞれと入力端子とが接続され、前記第2伝送ラインにクロック端子が接続されたフリップフロップと、前記フリップフロップの出力値に基づいて低解像度デジタルコードを生成するエンコーダと、を含むことができる。
【0019】
前記能動遅延部は、それぞれ所定の同一の遅延を提供するインバータであってもよい。
【0020】
前記高解像度タイムトゥデジタルコンバータは、前記第1信号を伝送するために直列に接続された第1抵抗を含む第1高解像度伝送ラインと、前記第2信号を伝送するために直列に接続された第2抵抗を含む第2高解像度伝送ラインと、前記第1高解像度伝送ライン上の第1ノードの第1電圧及び前記第1ノードに対応する前記第2高解像度伝送ライン上の第2ノードの第2電圧を比較する比較回路と、前記比較回路の出力に基づいて高解像度デジタルコードを生成するエンコーダと、を含むことができる。
【0021】
前記高解像度デジタルコードを生成するエンコーダは、低解像度デジタルコードを生成するエンコーダと同一の一つのエンコーダであってもよく、分離された他のエンコーダであってもよい。
【0022】
前記第1伝送ラインを通じて前記第1信号が伝送される第1伝送方向は、前記第2伝送ラインを通じて前記第2信号が伝送される第2伝送方向と同一であってもよく、この場合、前記第1抵抗それぞれの第1抵抗値及び前記第2抵抗それぞれの第2抵抗値は、同一である。
【0023】
一方、前記第1伝送ラインを通じて前記第1信号が伝送される第1伝送方向は、前記第2伝送ラインを通じて前記第2信号が伝送される第2伝送方向と反対方向であってもよく、この場合、前記第1抵抗それぞれの第1抵抗値と前記第2抵抗それぞれの第2抵抗値とは互いに異なってもよい。前記第1抵抗と前記第2抵抗とは、メタルライン及びビアプラグにより具現され、前記比較回路それぞれは、前記第1高解像度伝送ラインと第2高解像度伝送ラインとの間で対称的なレイアウトを有することができる。
【0024】
前記タイムトゥデジタルコンバータは、デジタル位相固定ループの内部に接続される。前記デジタル位相固定ループは、前記低解像度タイムトゥデジタルコンバータから提供を受けた低解像度コード及び高解像度タイムトゥデジタルコンバータから提供を受けた高解像度コードに基づいてデジタル制御コードを生成するデジタルフィルタと、前記デジタル制御コードに対応する周波数の出力クロックを生成するデジタル制御発振器と、前記デジタル制御発振器の出力クロックより低い周波数の分周クロックを生成する周波数分周器と、を含んでもよく、前記分周クロックは前記第1信号であり、前記第2信号は基準信号であってもよい。
【0025】
このように、タイムトゥデジタルコンバータは、前記高解像度タイムトゥデジタルコンバータの小さい量子化間隔からデッドゾーン特性を減少させることができ、低解像度タイムトゥデジタルコンバータから大きい量子化間隔から広い測定範囲を得ることができる。
【発明の効果】
【0026】
前述したように、本発明の実施例によるタイムトゥデジタルコンバータは、測定しうる二つの信号の時間差の範囲が広く、二つの信号の時間差を高解像度で測定することができる。このために、タイムトゥデジタルコンバータは、高解像度タイムトゥデジタルコンバータと低解像度タイムトゥデジタルコンバータとを含む。高解像度タイムトゥデジタルコンバータは、メタルライン及びビアに具現された非常に小さい抵抗を含んでいるので、小さいチップ面積を占める。このようなタイムトゥデジタルコンバータを含むデジタル位相固定ループは、ジッタがほぼ発生しない出力クロックを生成することができる。
【発明を実施するための最良の形態】
【0027】
以下、添付する図面を参照して、本発明の望ましい実施例をより詳細に説明する。
【0028】
図6は、本発明の一実施例によるタイムトゥデジタルコンバータの構成を示す図である。タイムトゥデジタルコンバータ400は、第1信号と第2信号との時間差を測定して時間差コードを生成する。このために、タイムトゥデジタルコンバータ400は、第1エンコーダ412を有する高解像度タイムトゥデジタルコンバータ410と第2エンコーダ422を有する低解像度タイムトゥデジタルコンバータ420とを含む。
【0029】
また、タイムトゥデジタルコンバータ400は、第1エンコーダ412と第2エンコーダ422とに接続されたデータプロセッサ430を含む。タイムトゥデジタルコンバータ400は、データプロセッサ430に接続されたメモリ装置440をさらに含む。メモリ装置440は、一連の命令語を保存し、データプロセッサ430は、メモリ装置440に保存された命令語を実行して図21に示すフローチャートの各段階を行う。
【0030】
タイムトゥデジタルコンバータ400に含まれた多様な構成要素(410、412、420、422、430、440)は、同一の集積回路ダイ425で製造することができる。
高解像度タイムトゥデジタルコンバータ410は、第1信号と第2信号との時間差を高解像度で測定し、低解像度タイムトゥデジタルコンバータ420は、第1信号と第2信号との時間差を低解像度で測定する。
【0031】
低解像度タイムトゥデジタルコンバータ420は、第1信号と第2信号との時間差を第1量子化間隔で測定し、高解像度タイムトゥデジタルコンバータ410は、第1信号と第2信号との時間差を第1量子化間隔より更に小さい第2量子化間隔で測定する。したがって、低解像度タイムトゥデジタルコンバータ420は、高解像度タイムトゥデジタルコンバータ410に比べて広い測定範囲を有する。
【0032】
高解像度タイムトゥデジタルコンバータ410に含まれた第1エンコーダ412は、第1信号と第2信号との時間差を小さい量子化間隔で測定した値を示す高解像度デジタルコードを生成し、低解像度タイムトゥデジタルコンバータ420に含まれた第2エンコーダ422は、第1信号と第2信号との時間差を大きい量子化間隔で測定した値を示す低解像度デジタルコードを生成する。
【0033】
図7は、図6のタイムトゥデジタルコンバータの出力と第1信号と第2信号との時間差を示すグラフである。第1信号と第2信号との時間差が小さくて低解像度タイムトゥデジタルコンバータ420によってはデッドゾーンが発生する可能性がある場合には、高解像度タイムトゥデジタルコンバータ410の出力が用いられデッドゾーン特性を顕著に減少させることができる。
【0034】
また、低解像度タイムトゥデジタルコンバータ420の大きい量子化間隔は第1信号と第2信号との時間差を広い測定範囲で測定することができる。互いに異なる量子化間隔を有する低解像度タイムトゥデジタルコンバータ410と高解像度タイムトゥデジタルコンバータ420とを含むことによって従来の単一量子化間隔で時間差を測定することに比べて集積回路425の面積を最小化することができる。
【0035】
図6、図7、及び図21を参照すると、タイムトゥデジタルコンバータ400の動作を行う期間、高解像度タイムトゥデジタルコンバータ410と低解像度タイムトゥデジタルコンバータ420とは、それぞれ第1信号と第2信号とから高解像度デジタルコードと低解像度デジタルコードとを生成する。データプロセッサ430は、高解像度タイムトゥデジタルコンバータ410と低解像度タイムトゥデジタルコンバータ420それぞれの第1及び第2エンコーダ(412、422)から高解像度デジタルコードと低解像度デジタルコードの入力を受ける(図21のS452)。
【0036】
データプロセッサ420は、低解像度デジタルコードが低解像度タイムトゥデジタルコンバータ420のデッドゾーン以内にあるかを判断する(図21のS454)。低解像度デジタルコードが低解像度タイムトゥデジタルコンバータ420のデッドゾーン以内にないと、データプロセッサ430は、低解像度タイムトゥデジタルコンバータ420の第2エンコーダ422から提供される低解像度デジタルコードを用いて第1信号と第2信号との差を決定する(図21のS456)。一方、低解像度デジタルコードが低解像度タイムトゥデジタルコンバータ420のデッドゾーン以内にあると、データプロセッサ430は、高解像度タイムトゥデジタルエンコーダ410の第1エンコーダ412から提供される高解像度デジタルコードを用いて第1信号と第2信号との時間差を決定する(図21のS458)。
【0037】
図8は、本発明の一実施例によるタイムトゥデジタルコンバータ500の高解像度タイムトゥデジタルコンバータ510と低解像度タイムトゥデジタルコンバータ520とに第1信号と第2信号とが印加される方法を示す。図8の高解像度タイムトゥデジタルコンバータ510と低解像度タイムトゥデジタルコンバータ520は、それぞれ図6の高解像度タイムトゥデジタルコンバータ410と低解像度タイムトゥデジタルコンバータ420であってもよい。
【0038】
図8を参照すると、タイムトゥデジタルコンバータ500に含まれた高解像度タイムトゥデジタルコンバータ510と低解像度タイムトゥデジタルコンバータ520とに第2信号が同時に提供される。一方、第1信号は高解像度タイムトゥデジタルコンバータ510に先に提供され、高解像度タイムトゥデジタルコンバータ510を経由して遅延された第1信号が低解像度タイムトゥデジタルコンバータ520に提供される。この場合、データプロセッサ430は、高解像度タイムトゥデジタルコンバータ510を経由した遅延時間についての情報から測定された時間差を決定する。
【0039】
図9は、本発明の一実施例によるタイムトゥデジタルコンバータ600の高解像度タイムトゥデジタルコンバータ610と低解像度タイムトゥデジタルコンバータ620とに第1信号と第2信号とが印加される方法を示す図である。図9の高解像度タイムトゥデジタルコンバータ610と低解像度タイムトゥデジタルコンバータ620とは、それぞれ図6の高解像度タイムトゥデジタルコンバータ410と低解像度タイムトゥデジタルコンバータ420であってもよい。図9を参照すると、タイムトゥデジタルコンバータ600に含まれた高解像度タイムトゥデジタルコンバータ610と低解像度タイムトゥデジタルコンバータ620とに第1信号が同時に提供される。同様に、高解像度タイムトゥデジタルコンバータ610と低解像度タイムトゥデジタルコンバータ620とに第2信号も同時に提供される。
【0040】
図10は、本発明の一実施例によるタイムトゥデジタルコンバータ700の高解像度タイムトゥデジタルコンバータ710と低解像度タイムトゥデジタルコンバータ720とに第1信号と第2信号とが印加される方法を示す図である。図10の高解像度タイムトゥデジタルコンバータ710と低解像度タイムトゥデジタルコンバータ720とは、それぞれ図6の高解像度タイムトゥデジタルコンバータ410と低解像度タイムトゥデジタルコンバータ420とであってもよい。図10を参照すると、タイムトゥデジタルコンバータ700に含まれた高解像度タイムトゥデジタルコンバータ710に第1信号と第2信号とが先に提供される。高解像度タイムトゥデジタルコンバータ710を経由して遅延された第1信号と第2信号とは低解像度タイムトゥデジタルコンバータ720に提供される。
【0041】
一実施例で、図6の低解像度タイムトゥデジタルコンバータ420は、図11に示したように単一遅延ラインを有するタイムトゥデジタルコンバータにより具現することができる。図11は、本発明の一実施例による低解像度タイムトゥデジタルコンバータ800を示す図である。
【0042】
図11を参照すると、低解像度タイムトゥデジタルコンバータティング回路800は、第1信号が伝達される第1伝送ライン810と第2信号が伝達される第2伝送ライン820と第1伝送ライン810のノードの電圧とこれに対応する第2伝送ライン820のノードの電圧とを比較する比較器830及び比較器830の出力を受けて低解像度コードを生成するエンコーダ840を含む。
【0043】
第1伝送ライン810に含まれた遅延素子(811、812、813)は、能動素子で構成された能動遅延部(active delay unit)により具現することができる。もっとも簡単に遅延素子(811、812,813)はインバータにより具現することができる。通常インバータにより具現された個別遅延素子の遅延時間は数十ピコ秒を有する。第1伝送ライン810は、遅延ラインに該当する。第2伝送ライン820は、遅延素子を含まない通常の伝送ラインに該当する。
【0044】
比較器830は、複数のフリップフロップ(831、832、833、834)を含み、各フリップフロップ(831、832、833、834)は、第1伝送ライン810の各ノードと入力端子とが接続され、第2伝送ライン820とクロック端子とが接続される。
【0045】
遅延素子がインバータにより具現された場合、奇数番目のフリップフロップは第2信号の上昇エッジに同期して動作し、偶数番目のフリップフロップは第2信号の下降エッジに同期して動作する。エンコーダ840は、比較器830の出力信号から第1信号と第2信号との時間差に対する低解像度コードを生成する。例えば、比較器830は、温度計コード(thermometer code)を出力し、エンコーダ840は温度計コードをバイナリコードに変換して低解像度コードを生成することができる。
【0046】
図12は、本発明の一実施例による高解像度タイムトゥデジタルコンバータ900を示す図である。高解像度タイムトゥデジタルコンバータ900は、それぞれ直列接続された抵抗を含む第1高解像度伝送ライン910と第2高解像度伝送ライン920とを含む。また、高解像度タイムトゥデジタルコンバータ900は、比較器930及びエンコーダ940を含む。
【0047】
第1信号は、第1高解像度伝送ライン910の開始ノードに入力され、抵抗(911、912、913、914)を経て最後のノードまで伝達される。第2信号は、第1高解像度伝送ライン910の最後のノードに対応する第2高解像度伝送ライン920の開始ノードに入力され、抵抗(921、922、923、924)を経て第1高解像度伝送ライン910の開始ノードに対応する第2高解像度伝送ライン920の最後のノードまで伝達される。
【0048】
第1高解像度伝送ライン910と第2高解像度伝送ライン920は、すべて遅延ラインに該当する。第1高解像度伝送ライン910の抵抗と第2高解像度電装ライン920の抵抗は全て同一の抵抗値を有する。
【0049】
第1高解像度伝送ライン910の開始ノードは、同一の比較器931の入力端子と接続される第2高解像度伝送ライン920の最後のノードに対応する。同様に第1高解像度伝送ライン910の最後のノードは同一の比較器934の入力端子と接続される第2高解像度伝送ライン920の開始ノードに対応する。
【0050】
このような方式で、第1信号と第2信号はノード間の遅延時間の不均衡を減少させるために第1高解像度伝送ライン910と第2高解像度伝送ライン920とを通じて互いに反対の方向に印加される。例えば、第1信号が抵抗911を通る時の遅延時間は抵抗912を通る時の遅延時間より長い。同様に、第1信号が抵抗912を通る時の遅延時間は抵抗913を通るときの遅延時間より長く、第1信号が抵抗913を通るときの遅延時間は抵抗914を通る時の遅延時間より長い。
【0051】
一方、第2信号が抵抗921を通る時の遅延時間は抵抗922を通る時の遅延時間より長い。同様に、第2信号が抵抗922を通るときの遅延時間は抵抗923を通る時の遅延時間より長く、第2信号が抵抗923を通る時の遅延時間は抵抗924を通る時の遅延時間より長い。第1信号と第2信号とは入力される方向が異なるため、このようなノード間の遅延時間の不均衡は減少するようになる。
【0052】
比較器930は、第1高解像度伝送ライン910上のノードの第1電圧と、第1電圧に対応する第2高解像度伝送ライン920上のノードの第2電圧とを比較する。このために、比較器930は複数の比較回路を含む。比較回路931は、第1高解像度伝送ライン910の開始ノードの電圧と第2高解像度伝送ライン920の最後ノードの電圧とを比較し、比較回路932は、抵抗911と抵抗912とのノードの電圧と、抵抗924と抵抗923とのノードの電圧とを比較する。
【0053】
比較回路933は、抵抗913と抵抗914との間のノード電圧と、抵抗922と抵抗921との間のノード電圧とを比較し、比較回路934は、第1高解像度伝送ライン910の最後のノードの電圧と、第2高解像度伝送ライン920の開始ノードとを比較する。
【0054】
比較器930の出力は、エンコーダ940に提供され、エンコーダ940は第1信号と第2信号の時間遅延に対応する高解像度コードを生成する。例えば、エンコーダ940は、第1信号と第2信号の遅延時間に対応するバイナリコードを生成することができる。
【0055】
1ピコ秒以下の解像度を有するTDCを具現するために伝送ラインに含まれた抵抗の抵抗値を、数オーム程度に小さくする必要がある。通常の半導体工程で提供される抵抗は、数百オーム程度に並列接続して小さい抵抗値を得ることができるが、この場合に伝送ラインの面積が大きくなる。
【0056】
図13及び図14は、伝送ライン(910、920)内の小さい抵抗値を有する抵抗を形成するためのメタルライン及びビアプラグの平面図及び断面図である。
図13を参照すると、伝送ライン1000は三つのメタル層により具現される。中央のメタル層のメタルラインは、抵抗1030及び比較回路(931、932、933、934)との接続のためのノード1040を含む。抵抗1030の抵抗値はメタルラインの幅(W)に沿って決定することができる。
【0057】
メタルラインの幅(W)が狭いと、抵抗1030の抵抗値は大きくなり、メタルラインの幅(W)が広いと、抵抗1030の抵抗値は小さくなる。ノード1040はビアまたはコンタクトプラグを通じて比較器の入力端子と接続することができる。各ノードから各比較器の入力端子からの抵抗値を減らすために並列で接続された複数のビアまたはコンタクトプラグを用いることができる。
【0058】
図14は、三つのメタル層を用いて一つの抵抗を具現した例を示す。M2は、最下部のメタル層の直上にあるメタル層を示し、M3は、M2の直上にあるメタル層を示し、M4は、M3の直上にあるメタル層を示す。
【0059】
抵抗1100の抵抗値は、主にビア1110によって決定され、メタルライン1120の抵抗値はビア1110に比べて非常に小さい。一つのビアが約1オームである場合に3オームの抵抗を具現するには三つのビアを直列で接続して具現することができる。しかし、ビアの抵抗値は位置によって偏差を有するので、このような方式で抵抗の抵抗値を精密に制御しにくいことがある。その代わり、例えば、21個のビアを直列に接続して単位抵抗を作り、7個の単位抵抗を並列に接続して3オームの抵抗を具現することができる。このように、具現された複数の抵抗を直列に接続して伝送ラインを具現することができる。
【0060】
一方、図14には示していないが、伝送ラインは図13の伝送ライン400と同様に外部のノイズを防止する役割を果たす二本のメタルライン、即ち、M2の直下にあるメタル層のメタルラインとM4の直上にあるメタル層のメタルラインと、を含むことができる。
【0061】
図15は、図12の高解像度タイムトゥデジタルコンバータのレイアウトを示す図である。高解像度タイムトゥデジタルコンバータ1200は、平行に配列された第1高解像度の伝送ライン1210と、第2高解像度伝送ライン1220と、第1高解像度の伝送ライン1210と第2高解像度伝送ライン1220との間に配置された比較器1230と、を含む。
【0062】
第1高解像度伝送ライン1210は、直列で接続された第1抵抗を含み、第2高解像度伝送ライン1220は直列で接続された第2抵抗を含む。第1抵抗と第2抵抗との抵抗値によって高解像度タイムトゥデジタルコンバータ1200の量子化間隔が決定される。高解像度タイムトゥデジタルコンバータを具現するには非常に小さい抵抗が必要であるが、図13及び図14を参照して前述したように、メタルライン及びビアプラグを用いて非常に小さい抵抗を具現することができる。
【0063】
比較器1230は、第1高解像度伝送ライン1210上のノードの電圧(第1電圧)、及び対応する第2高解像度伝送ライン1220上のノードの電圧(第2電圧)を比較する。一実施例において、各比較回路(1231、1232、1233)は伝送ライン(1210、1220)の間で対称的な構造を有する。比較器のレイアウトについては図16を参照して後述する。
【0064】
第1高解像度伝送ライン1210に入力される第1信号と第2高解像度伝送ライン1220に入力される第2信号とが同一の方向に入力される場合に、第1高解像度伝送ライン1210に含まれた第1抵抗の抵抗値はR1として同一の値を有し、第2高解像度伝送ライン1220に含まれた第2抵抗の抵抗値はR1と異なるR2で同一の値を有するよう高解像度タイムトゥデジタルコンバータ1200を具現することができる。
【0065】
第1高解像度伝送ライン1210に入力される第1信号と第2高解像度伝送ライン1220に入力される第2信号とが他の方向に入力される場合に、第1高解像度伝送ライン1210に含まれた第1抵抗及び第2高解像度伝送ライン1220に含まれた第2抵抗の抵抗値は全て同一の値を有するように高解像度タイムトゥデジタルコンバータ1200を具現することができる。
【0066】
図16は、図15の比較回路の例示的な回路(図15の1231)を示す図である。他の比較回路(1232、1233)なども図16と同様に具現することができる。第1NMOSトランジスタ(Q1)のゲートは第1高解像度伝送ライン1210に接続され、第2NMOSトランジスタ(Q2)のゲートは第2高解像度伝送ライン1220に接続される。第1高解像度伝送ライン1210の電圧(IN1)は第2高解像度伝送ライン1220の電圧(IN2)と比較される。
【0067】
比較回路1231の出力端子(A、B)は二つの電圧(IN1、IN2)を比較した結果(OUT1、OUT2)を提供する。比較回路1231は、図16のように具現されたPMOSトランジスタ(Q3、Q4、Q5、Q6)も含む。接続部分1310を経てPMOSトランジスタ(Q4)のゲートは出力端子(A)に接続され、PMOSトランジスタ(Q3)のゲートは出力端子(B)に接続される。タイムトゥデジタルコンバータ1200によって測定された第1信号と第2信号との時間差の誤差を減少させるために接続部分1310で対称性を有するよう比較回路1231を具現することが望ましい。
【0068】
図17は、本発明の一実施例による図16の比較回路1231に含まれたトランジスタ(Q1、Q2、Q3、Q4、Q5、Q6)のレイアウトを示す図である。図17を参照すると、比較回路1231のトランジスタ(Q1、Q2、Q3、Q4、Q5、Q6)と接続部分1310は、第1伝送ライン1210と第2伝送ライン1220との間で対称構造を有する。
【0069】
再度、図16を参照すると、接続部分1310でAからDまでのラインはBからCまでのラインと電気的に分離する必要がある。言い換えれば、AからDまでのラインとBからCまでのラインの交差点は互いに異なるメタル層で具現される必要がある。このとき、接続部分1310は、第1高解像度伝送ライン1210と第2光高解像度伝送ライン1220とを基準に対称的な構造を有しなくてもよい。
【0070】
図18は、接続部分1310が、第1高解像度伝送ライン1210と第2高解像度伝送ライン1220との間のノードAからノードDまでのラインとノードBからノードCまでのラインの対称的な構造のレイアウトを示す。図18を参照すると、接続部分1310でAからDまで単一ラインではない2本のラインで接続され、BからCまでも単一ラインではない2本のラインで接続されていることがわかる。ここで、斜線を引いた部分と引いてない部分とは互いに異なるメタル層のメタルラインを示す。
【0071】
図19は、本発明の他の実施例による高解像度タイムトゥデジタルコンバータ1400を示す図である。高解像度タイムトゥデジタルコンバータ1400は、それぞれ直列接続された抵抗を含む第1高解像度伝送ライン1410と第2高解像度伝送ライン1420とを含む。第1高解像度伝送ライン1410の抵抗は互いに同一であるR1値を有し、第2高解像度伝送ライン1420の抵抗は互いに同一であるR1と異なるR2値を有する。高解像度タイムトゥデジタルコンバータ1400は、抵抗で構成された2本伝送ライン(1410、1420)と比較器1430、及びエンコーダ1440(図6の412に該当)とを含む。
【0072】
しかし、図12の高解像度タイムトゥデジタルコンバータ900と違って、高解像度タイムトゥデジタルコンバータ1400で第1信号と第2信号とは同一の方向に入力される。第1信号は第1高解像度伝送ライン1410の開始ノードに入力され、抵抗(1411、1412、1413、1414)を経て最後ノードまで伝達される。第2信号は、第1高解像度伝送ライン1410の開始ノードに対応するノードに入力され、抵抗(1421、1122、1123、1124)を経て第1高解像度伝送ライン1410の最後ノードに対応するノードまで伝達される。
【0073】
第1伝送ラインライン1410の開始ノードと第2伝送ラインライン1420の開始ノードとは比較回路1431の入力に接続され、二つのノードの電圧が比較される。第1伝送ライン1410の最後ノードと第2伝送ライン1420の最後ノードとは、比較回路1434の入力に接続されて二つのノードの電圧が比較される。
【0074】
比較回路1432は、抵抗1411と抵抗1412とのノードの電圧と、抵抗1421と抵抗1422とのノードの電圧とを比較し、比較回路1433は、抵抗1413と抵抗1414とのノードの電圧と、抵抗1423と抵抗1424とのノードの電圧とを比較する。
【0075】
比較器1430の出力は、エンコーダ1440に抵抗され、エンコーダ1440は、第1信号と第2信号との時間遅延に対応する高解像度コードを生成する。例えば、エンコーダ1440は、デジタルコードで第1信号と第2信号の時間遅延に対応するバイナリコードを生成することができる。
【0076】
図12の高解像度タイムトゥデジタルコンバータ900と同様に高解像度タイムトゥデジタルコンバータ1400は、1ピコ秒以下の解像度を有するために数オーム程度の抵抗値を有する抵抗を用いる。このような抵抗は、メタルライン及びビアプラグを用いて具現することができる。
【0077】
図6の実施例で、高解像度タイムトゥデジタルコンバータ410と低解像度タイムトゥデジタルコンバータ420とは、分離した別途のエンコーダ(412、422)を有する。しかし、これは例示的なものであって、本発明が属する技術分野において通常の知識を有する者は、図11のフリップフロップ(831、832、833、834)の出力と図12または図19の比較器(930、1430)の出力から一つの時間差コードを生成する統合されたエンコーダを具備するタイムトゥデジタルコンバータも容易に具現することができるだろう。
【0078】
図20は、本発明の一実施例によるデジタル位相固定ループ1500を示す。デジタル位相固定ループ1500は、タイムトゥデジタルコンバータ1510、デジタルフィルタ1520、デジタル制御発振器1530、及び周波数分周器1540を含む。
【0079】
タイムトゥデジタルコンバータ1510は、第1量子化間隔を有する低解像度タイムトゥデジタル1512と第2量子化間隔を有する高解像度タイムトゥデジタルコンバータ1511とを含む。低解像度タイムトゥデジタルコンバータ1512と高解像度タイムトゥデジタルコンバータ1511とは、それぞれ図6の低解像度タイムトゥデジタルコンバータ420、及び高解像度タイムトゥデジタルコンバータ410と類似である。
【0080】
低解像度タイムトゥデジタルコンバータ1512と高解像度タイムトゥデジタルコンバータ1511とは、基準クロックとフィードバッククロックとの時間差を比較して時間差に対応するデジタルコード(低解像度コードと高解像度コード)を生成する。デジタルフィルタ1520は、低解像度タイムトゥデジタルコンバータ1512と高解像度タイムトゥデジタルコンバータ1511の出力信号(デジタルコード)を処理してデジタル制御コードを生成する。例えば、デジタルフィルタ1520は、図21の順序図に示した段階を行うデータプロセッサを含むことができる。
【0081】
デジタル制御発振器1530は、デジタル制御コードに相応する周波数の出力クロックを生成する。周波数分周器1540は、出力クロックの周波数を分周してフィードバッククロックを生成する。しかし、本発明の一実施例によるデジタル位相固定ループ1500は、周波数分周器1540を含まなくてもよい。この場合には、デジタル制御発振器1530の出力クロックがタイムトゥデジタルコンバータ1510のフィードバッククロックになる。
【0082】
以上、本発明の実施例によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と精神を離脱することなく、本発明を修正または変更できる。
【図面の簡単な説明】
【0083】
【図1】タイムトゥデジタルコンバータの基本動作を示す。
【図2】従来の単一遅延ラインを有するタイムトゥデジタルコンバータを示す。
【図3】図2のタイムトゥデジタルコンバータの出力を示すグラフである。
【図4】従来のバーニア遅延ラインを有するタイムトゥデジタルコンバータを示す。
【図5】図4のタイムトゥデジタルコンバータの出力を示すグラフである。
【図6】本発明の一実施例によるタイムトゥデジタルコンバータを示す。
【図7】本発明の一実施例による図6のタイムトゥデジタルコンバータ出力を示すグラフである。
【図8】本発明の一実施例による図6のタイムトゥデジタルコンバータから低解像度タイムトゥデジタルコンバータと高解像度タイムトゥデジタルコンバータに第1信号は互いに異なるように印加され、第2信号は類似に印加される実施例を示す図である。
【図9】本発明の一実施例による図6のタイムトゥデジタルコンバータから低解像度タイムトゥデジタルコンバータと高解像度タイムトゥデジタルコンバータに第1信号と第2信号とが類似に印加される実施例を示す図である。
【図10】本発明の一実施例による図6のタイムトゥデジタルコンバータから低解像度タイムトゥデジタルコンバータと高解像度タイムトゥデジタルコンバータに第1信号と第2信号とが互いに相違して印加される実施例を示す図である。
【図11】本発明の一実施例による図6の低解像度タイムトゥデジタルコンバータを示す。
【図12】本発明の一実施例による図6の高解像度タイムトゥデジタルコンバータを示す。
【図13】本発明の一実施例による図12の高解像度タイムトゥデジタルコンバータの抵抗を形成するためのメタルレイヤの平面図である。
【図14】本発明の一実施例による図12の高解像度タイムトゥデジタルコンバータの抵抗を形成するためのメタルラインとビアプラグの断面図を示す。
【図15】本発明の一実施例による図12の高解像度タイムトゥデジタルコンバータのレイアウトを示す。
【図16】本発明の一実施例による図15の高解像度タイムトゥデジタルコンバータで比較器の回路を示す。
【図17】本発明の一実施例による図16の比較器のトランジスタのレイアウトを示す。
【図18】本発明の一実施例による図17の接続部分のレイアウトを示す。
【図19】本発明の他の実施例による図6の高解像度タイムトゥデジタルコンバータを示す。
【図20】本発明の一実施例による図6のタイムトゥデジタルコンバータを含むデジタル位相固定ループを示す。
【図21】本発明の一実施例による図6のタイムトゥデジタルコンバータのデータプロセッサによって行われる段階を示す。
【符号の説明】
【0084】
400 タイムトゥデジタルコンバータ
410 高解像度タイムトゥデジタルコンバータ
412 第1エンコーダ
420 低解像度タイムトゥデジタルコンバータ
422 第2エンコーダ
425 ダイ
430 データプロセッサ
440 メモリ装置
【技術分野】
【0001】
本発明は、タイムトゥデジタルコンバータに係り、より詳細には高い解像度と広い測定範囲とを有する、低解像度タイムトゥデジタルコンバータと高解像度タイムトゥデジタルコンバータとを含むタイムトゥデジタルコンバータに関する。
【背景技術】
【0002】
タイムトゥデジタルコンバータ(Time−to−Digital Converter;TDC)は、基準信号に対する比較信号の時間差を測定するのに用いられる。伝統的に、TDCはレーザ距離測定器(laser range finder)に用いられており、最近ではデジタル位相固定ループ(All−Digital Phase Locked Loop; ADPLL)にも用いられている。例えば、このようなタイムトゥデジタルコンバータに係る技術は、非特許文献1に開示されている。
【0003】
図1は、タイムトゥデジタルコンバータの基本動作を説明する図である。タイムトゥデジタルコンバータは、二つの信号を比較して時間差に対応するデジタルコードを生成する。タイムトゥデジタルコンバータは、時間解像度(timing resolution、tres)間隔で第1信号と第2信号との時間差を求める。したがって、実際の時間差(ta)と測定された時間差(tm)とは異なることがあり、両者の差が量子化エラーである。量子化エラーは、最大量子化間隔(tq)だけ大きくなることがある。高解像度のタイムトゥデジタルコンバータは、量子化間隔(tq)が小さく、低解像度のタイムトゥデジタルコンバータは量子化間隔(tq)が大きい。
【0004】
図2は、従来の単一遅延ライン(single delay line)を有するタイムトゥデジタルコンバータを示す図である。タイムトゥデジタルコンバータ200は、第1信号が伝達される遅延ライン210、第2信号が伝達される基準ライン220、及び遅延ライン210のノードの電圧とこれに対応する基準ライン220のノードの電圧とを比較する比較器230、を含む。比較器230は、複数のフリップフロップ(231、232、233、234)を含んでおり、各フリップフロップ(231、232、233、234)は遅延ライン210の各ノードと入力端子とが接続され、基準ライン220とクロック端子とが接続される。
【0005】
第1信号と第2信号との時間差は、比較器230の出力信号から計算される。遅延ライン210に含まれた各遅延素子(211、212、213)はインバータで具現されるが、インバータの遅延時間は50ピコ秒程度である。したがって、図2のタイムトゥデジタルコンバータ200は、50ピコ秒の解像度を有することができる。
【0006】
図3は、図2のタイムトゥデジタルコンバータ200の出力と時間差を示す。図示したように、第1信号と第2信号との時間差は量子化間隔単位で測定される。したがって、第1信号と第2信号との時間差が量子化間隔内の誤差を有する場合、タイムトゥデジタルコンバータ200は、第1信号及び第2信号の位相が異なっても第1信号及び第2信号の位相が同一であると認識する。タイムトゥデジタルコンバータ200は、図3に示したようにデッドゾーンを有する。
【0007】
高周波ADPLLを具現するとき、図3のようなデッドゾーンが存在する場合にADPLLの出力信号はジッタが発生する可能性がある。デッドゾーンの大きさを減少させるためにはタイムトゥデジタルコンバータの解像度を高くする必要がある。
【0008】
図4は、従来のバーニア遅延ライン(Vernier delay line)を有するタイムトゥデジタルコンバータを示す図である。タイムトゥデジタルコンバータ300は、図2のタイムトゥデジタルコンバータ200と違って二つの遅延ライン(310、320)を有する。第1遅延ライン310に含まれた遅延素子(311、312、313)と第2遅延ライン320に含まれた遅延素子(321、322、323)の遅延時間には差がある。例えば、第1遅延ライン310に含まれた遅延素子は50ピコ秒の遅延時間を有し、第2遅延ライン320に含まれた遅延素子は55ピコ秒の遅延時間を有する。
【0009】
比較器330に含まれたそれぞれのフリップフロップ(331、332、333、334)は、第1遅延ライン310の各ノードと入力端子が接続され、第2遅延ライン320の各ノードとクロック端子とが接続される。このようなバーニア遅延ラインを有するタイムトゥデジタルコンバータ300は、5ピコ秒の量子化間隔(解像度)を有することができる。
【0010】
図5は、図4のタイムトゥデジタルコンバータ300の出力と時間差との関係を示す。図示したように、第1信号と第2信号との時間差は、量子化間隔単位で測定される。タイムトゥデジタルコンバータ300の量子化間隔は、図2のタイムトゥデジタルコンバータ200の量子化間隔に比べて非常に小さい。
【0011】
したがって、タイムトゥデジタルコンバータ300は、デッドゾーンの問題が少ない。しかし、タイムトゥデジタルコンバータ300は、量子化間隔が非常に小さいので、二つの信号間の時間差の最大測定の範囲が小さい。したがって、最大測定の範囲を超える時間差に対してタイムトゥデジタルコンバータ300は、正確に測定することができない。勿論、これを解決するために遅延素子とフリップフロップの個数を増やせばいいが、これはチップ面積の増加を招来する。
【0012】
一方、同じ個数のフリップフロップを有しても、バーニア遅延ラインを有するタイムトゥデジタルコンバータはシングル遅延ラインを有するタイムトゥデジタルコンバータに比べて占めるチップの面積が非常に大きい。
【非特許文献1】“Time−to−Digital Converter for RF Frequency Synthesis in 90 nm CMOS”、IEEE Radio Frequency Integrated Circuits Symposium、2005、Robert Bogdan Staszewski
【発明の開示】
【発明が解決しようとする課題】
【0013】
本発明は、前述した必要に応じて提案されたものであって、本発明の目的は、測定しうる二つの信号の時間差の範囲が広く、二つの信号の時間差を高解像度で測定しうるタイムトゥデジタルコンバータを提供することにある。
また、本発明の他の目的は、小さいチップ面積を有し、二つの信号の時間差を高解像度で測定しうるタイムトゥデジタルコンバータを提供することにある。
なお、本発明の更に他の目的は、ジッタがほぼ存在しない出力クロックを生成するデジタル位相固定ループを提供することにある。
しかし、以上の目的は例示的なものであって、本発明の目的はこれに限定されない。
【課題を解決するための手段】
【0014】
前述した技術的課題を達成するために、本発明の一実施例によるタイムトゥデジタルコンバータは、高い解像度と広い測定の範囲とを有する低解像度タイムトゥデジタルコンバータと高解像度タイムトゥデジタルコンバータとを含む。低解像度タイムトゥデジタルコンバータは、第1信号と第2信号との時間差を第1量子化間隔で測定する。高解像度タイムトゥデジタルコンバータは、第1信号と第2信号との時間差を前記第1量子化間隔より小さい第2量子化間隔で測定する。低解像度タイムトゥデジタルコンバータは、高解像度タイムトゥデジタルコンバータより広い測定範囲を有する。
【0015】
前記低解像度タイムトゥデジタルコンバータと前記高解像度タイムトゥデジタルコンバータとは、同一の集積回路ダイで製造される。 前記低解像度タイムトゥデジタルコンバータと前記高解像度タイムトゥデジタルコンバータそれぞれから提供を受けたコードから前記第1信号と前記第2信号との時間差に相応するデジタルコードを生成する少なくとも一つのエンコーダを更に含むことができる。
【0016】
前記低解像度タイムトゥデジタルコンバータは、前記高解像度タイムトゥデジタルコンバータより広い測定範囲を有することができる。
前記第1信号は、前記高解像度タイムトゥデジタルコンバータを通じる遅延の後に前記低解像度タイムトゥデジタルコンバータに印加され、前記第2信号は同時に前記低解像度タイムトゥデジタルコンバータと前記高解像度タイムトゥデジタルコンバータとに印加される。
【0017】
また、前記第1信号と前記第2信号とは、前記低解像度タイムトゥデジタルコンバータと前記高解像度タイムトゥデジタルコンバータとに同時に印加され、前記第1信号及び前記第2信号は、それぞれ前記高解像度タイムトゥデジタルコンバータを通じる遅延の後に前記低解像度タイムトゥデジタルコンバータに印加される。
【0018】
前記低解像度タイムトゥデジタルコンバータは、前記第1信号を伝送するために直列に接続された能動遅延部を含む第1伝送ラインと、前記第2信号を伝送するための第2伝送ラインと、前記能動遅延部の間のノードそれぞれと入力端子とが接続され、前記第2伝送ラインにクロック端子が接続されたフリップフロップと、前記フリップフロップの出力値に基づいて低解像度デジタルコードを生成するエンコーダと、を含むことができる。
【0019】
前記能動遅延部は、それぞれ所定の同一の遅延を提供するインバータであってもよい。
【0020】
前記高解像度タイムトゥデジタルコンバータは、前記第1信号を伝送するために直列に接続された第1抵抗を含む第1高解像度伝送ラインと、前記第2信号を伝送するために直列に接続された第2抵抗を含む第2高解像度伝送ラインと、前記第1高解像度伝送ライン上の第1ノードの第1電圧及び前記第1ノードに対応する前記第2高解像度伝送ライン上の第2ノードの第2電圧を比較する比較回路と、前記比較回路の出力に基づいて高解像度デジタルコードを生成するエンコーダと、を含むことができる。
【0021】
前記高解像度デジタルコードを生成するエンコーダは、低解像度デジタルコードを生成するエンコーダと同一の一つのエンコーダであってもよく、分離された他のエンコーダであってもよい。
【0022】
前記第1伝送ラインを通じて前記第1信号が伝送される第1伝送方向は、前記第2伝送ラインを通じて前記第2信号が伝送される第2伝送方向と同一であってもよく、この場合、前記第1抵抗それぞれの第1抵抗値及び前記第2抵抗それぞれの第2抵抗値は、同一である。
【0023】
一方、前記第1伝送ラインを通じて前記第1信号が伝送される第1伝送方向は、前記第2伝送ラインを通じて前記第2信号が伝送される第2伝送方向と反対方向であってもよく、この場合、前記第1抵抗それぞれの第1抵抗値と前記第2抵抗それぞれの第2抵抗値とは互いに異なってもよい。前記第1抵抗と前記第2抵抗とは、メタルライン及びビアプラグにより具現され、前記比較回路それぞれは、前記第1高解像度伝送ラインと第2高解像度伝送ラインとの間で対称的なレイアウトを有することができる。
【0024】
前記タイムトゥデジタルコンバータは、デジタル位相固定ループの内部に接続される。前記デジタル位相固定ループは、前記低解像度タイムトゥデジタルコンバータから提供を受けた低解像度コード及び高解像度タイムトゥデジタルコンバータから提供を受けた高解像度コードに基づいてデジタル制御コードを生成するデジタルフィルタと、前記デジタル制御コードに対応する周波数の出力クロックを生成するデジタル制御発振器と、前記デジタル制御発振器の出力クロックより低い周波数の分周クロックを生成する周波数分周器と、を含んでもよく、前記分周クロックは前記第1信号であり、前記第2信号は基準信号であってもよい。
【0025】
このように、タイムトゥデジタルコンバータは、前記高解像度タイムトゥデジタルコンバータの小さい量子化間隔からデッドゾーン特性を減少させることができ、低解像度タイムトゥデジタルコンバータから大きい量子化間隔から広い測定範囲を得ることができる。
【発明の効果】
【0026】
前述したように、本発明の実施例によるタイムトゥデジタルコンバータは、測定しうる二つの信号の時間差の範囲が広く、二つの信号の時間差を高解像度で測定することができる。このために、タイムトゥデジタルコンバータは、高解像度タイムトゥデジタルコンバータと低解像度タイムトゥデジタルコンバータとを含む。高解像度タイムトゥデジタルコンバータは、メタルライン及びビアに具現された非常に小さい抵抗を含んでいるので、小さいチップ面積を占める。このようなタイムトゥデジタルコンバータを含むデジタル位相固定ループは、ジッタがほぼ発生しない出力クロックを生成することができる。
【発明を実施するための最良の形態】
【0027】
以下、添付する図面を参照して、本発明の望ましい実施例をより詳細に説明する。
【0028】
図6は、本発明の一実施例によるタイムトゥデジタルコンバータの構成を示す図である。タイムトゥデジタルコンバータ400は、第1信号と第2信号との時間差を測定して時間差コードを生成する。このために、タイムトゥデジタルコンバータ400は、第1エンコーダ412を有する高解像度タイムトゥデジタルコンバータ410と第2エンコーダ422を有する低解像度タイムトゥデジタルコンバータ420とを含む。
【0029】
また、タイムトゥデジタルコンバータ400は、第1エンコーダ412と第2エンコーダ422とに接続されたデータプロセッサ430を含む。タイムトゥデジタルコンバータ400は、データプロセッサ430に接続されたメモリ装置440をさらに含む。メモリ装置440は、一連の命令語を保存し、データプロセッサ430は、メモリ装置440に保存された命令語を実行して図21に示すフローチャートの各段階を行う。
【0030】
タイムトゥデジタルコンバータ400に含まれた多様な構成要素(410、412、420、422、430、440)は、同一の集積回路ダイ425で製造することができる。
高解像度タイムトゥデジタルコンバータ410は、第1信号と第2信号との時間差を高解像度で測定し、低解像度タイムトゥデジタルコンバータ420は、第1信号と第2信号との時間差を低解像度で測定する。
【0031】
低解像度タイムトゥデジタルコンバータ420は、第1信号と第2信号との時間差を第1量子化間隔で測定し、高解像度タイムトゥデジタルコンバータ410は、第1信号と第2信号との時間差を第1量子化間隔より更に小さい第2量子化間隔で測定する。したがって、低解像度タイムトゥデジタルコンバータ420は、高解像度タイムトゥデジタルコンバータ410に比べて広い測定範囲を有する。
【0032】
高解像度タイムトゥデジタルコンバータ410に含まれた第1エンコーダ412は、第1信号と第2信号との時間差を小さい量子化間隔で測定した値を示す高解像度デジタルコードを生成し、低解像度タイムトゥデジタルコンバータ420に含まれた第2エンコーダ422は、第1信号と第2信号との時間差を大きい量子化間隔で測定した値を示す低解像度デジタルコードを生成する。
【0033】
図7は、図6のタイムトゥデジタルコンバータの出力と第1信号と第2信号との時間差を示すグラフである。第1信号と第2信号との時間差が小さくて低解像度タイムトゥデジタルコンバータ420によってはデッドゾーンが発生する可能性がある場合には、高解像度タイムトゥデジタルコンバータ410の出力が用いられデッドゾーン特性を顕著に減少させることができる。
【0034】
また、低解像度タイムトゥデジタルコンバータ420の大きい量子化間隔は第1信号と第2信号との時間差を広い測定範囲で測定することができる。互いに異なる量子化間隔を有する低解像度タイムトゥデジタルコンバータ410と高解像度タイムトゥデジタルコンバータ420とを含むことによって従来の単一量子化間隔で時間差を測定することに比べて集積回路425の面積を最小化することができる。
【0035】
図6、図7、及び図21を参照すると、タイムトゥデジタルコンバータ400の動作を行う期間、高解像度タイムトゥデジタルコンバータ410と低解像度タイムトゥデジタルコンバータ420とは、それぞれ第1信号と第2信号とから高解像度デジタルコードと低解像度デジタルコードとを生成する。データプロセッサ430は、高解像度タイムトゥデジタルコンバータ410と低解像度タイムトゥデジタルコンバータ420それぞれの第1及び第2エンコーダ(412、422)から高解像度デジタルコードと低解像度デジタルコードの入力を受ける(図21のS452)。
【0036】
データプロセッサ420は、低解像度デジタルコードが低解像度タイムトゥデジタルコンバータ420のデッドゾーン以内にあるかを判断する(図21のS454)。低解像度デジタルコードが低解像度タイムトゥデジタルコンバータ420のデッドゾーン以内にないと、データプロセッサ430は、低解像度タイムトゥデジタルコンバータ420の第2エンコーダ422から提供される低解像度デジタルコードを用いて第1信号と第2信号との差を決定する(図21のS456)。一方、低解像度デジタルコードが低解像度タイムトゥデジタルコンバータ420のデッドゾーン以内にあると、データプロセッサ430は、高解像度タイムトゥデジタルエンコーダ410の第1エンコーダ412から提供される高解像度デジタルコードを用いて第1信号と第2信号との時間差を決定する(図21のS458)。
【0037】
図8は、本発明の一実施例によるタイムトゥデジタルコンバータ500の高解像度タイムトゥデジタルコンバータ510と低解像度タイムトゥデジタルコンバータ520とに第1信号と第2信号とが印加される方法を示す。図8の高解像度タイムトゥデジタルコンバータ510と低解像度タイムトゥデジタルコンバータ520は、それぞれ図6の高解像度タイムトゥデジタルコンバータ410と低解像度タイムトゥデジタルコンバータ420であってもよい。
【0038】
図8を参照すると、タイムトゥデジタルコンバータ500に含まれた高解像度タイムトゥデジタルコンバータ510と低解像度タイムトゥデジタルコンバータ520とに第2信号が同時に提供される。一方、第1信号は高解像度タイムトゥデジタルコンバータ510に先に提供され、高解像度タイムトゥデジタルコンバータ510を経由して遅延された第1信号が低解像度タイムトゥデジタルコンバータ520に提供される。この場合、データプロセッサ430は、高解像度タイムトゥデジタルコンバータ510を経由した遅延時間についての情報から測定された時間差を決定する。
【0039】
図9は、本発明の一実施例によるタイムトゥデジタルコンバータ600の高解像度タイムトゥデジタルコンバータ610と低解像度タイムトゥデジタルコンバータ620とに第1信号と第2信号とが印加される方法を示す図である。図9の高解像度タイムトゥデジタルコンバータ610と低解像度タイムトゥデジタルコンバータ620とは、それぞれ図6の高解像度タイムトゥデジタルコンバータ410と低解像度タイムトゥデジタルコンバータ420であってもよい。図9を参照すると、タイムトゥデジタルコンバータ600に含まれた高解像度タイムトゥデジタルコンバータ610と低解像度タイムトゥデジタルコンバータ620とに第1信号が同時に提供される。同様に、高解像度タイムトゥデジタルコンバータ610と低解像度タイムトゥデジタルコンバータ620とに第2信号も同時に提供される。
【0040】
図10は、本発明の一実施例によるタイムトゥデジタルコンバータ700の高解像度タイムトゥデジタルコンバータ710と低解像度タイムトゥデジタルコンバータ720とに第1信号と第2信号とが印加される方法を示す図である。図10の高解像度タイムトゥデジタルコンバータ710と低解像度タイムトゥデジタルコンバータ720とは、それぞれ図6の高解像度タイムトゥデジタルコンバータ410と低解像度タイムトゥデジタルコンバータ420とであってもよい。図10を参照すると、タイムトゥデジタルコンバータ700に含まれた高解像度タイムトゥデジタルコンバータ710に第1信号と第2信号とが先に提供される。高解像度タイムトゥデジタルコンバータ710を経由して遅延された第1信号と第2信号とは低解像度タイムトゥデジタルコンバータ720に提供される。
【0041】
一実施例で、図6の低解像度タイムトゥデジタルコンバータ420は、図11に示したように単一遅延ラインを有するタイムトゥデジタルコンバータにより具現することができる。図11は、本発明の一実施例による低解像度タイムトゥデジタルコンバータ800を示す図である。
【0042】
図11を参照すると、低解像度タイムトゥデジタルコンバータティング回路800は、第1信号が伝達される第1伝送ライン810と第2信号が伝達される第2伝送ライン820と第1伝送ライン810のノードの電圧とこれに対応する第2伝送ライン820のノードの電圧とを比較する比較器830及び比較器830の出力を受けて低解像度コードを生成するエンコーダ840を含む。
【0043】
第1伝送ライン810に含まれた遅延素子(811、812、813)は、能動素子で構成された能動遅延部(active delay unit)により具現することができる。もっとも簡単に遅延素子(811、812,813)はインバータにより具現することができる。通常インバータにより具現された個別遅延素子の遅延時間は数十ピコ秒を有する。第1伝送ライン810は、遅延ラインに該当する。第2伝送ライン820は、遅延素子を含まない通常の伝送ラインに該当する。
【0044】
比較器830は、複数のフリップフロップ(831、832、833、834)を含み、各フリップフロップ(831、832、833、834)は、第1伝送ライン810の各ノードと入力端子とが接続され、第2伝送ライン820とクロック端子とが接続される。
【0045】
遅延素子がインバータにより具現された場合、奇数番目のフリップフロップは第2信号の上昇エッジに同期して動作し、偶数番目のフリップフロップは第2信号の下降エッジに同期して動作する。エンコーダ840は、比較器830の出力信号から第1信号と第2信号との時間差に対する低解像度コードを生成する。例えば、比較器830は、温度計コード(thermometer code)を出力し、エンコーダ840は温度計コードをバイナリコードに変換して低解像度コードを生成することができる。
【0046】
図12は、本発明の一実施例による高解像度タイムトゥデジタルコンバータ900を示す図である。高解像度タイムトゥデジタルコンバータ900は、それぞれ直列接続された抵抗を含む第1高解像度伝送ライン910と第2高解像度伝送ライン920とを含む。また、高解像度タイムトゥデジタルコンバータ900は、比較器930及びエンコーダ940を含む。
【0047】
第1信号は、第1高解像度伝送ライン910の開始ノードに入力され、抵抗(911、912、913、914)を経て最後のノードまで伝達される。第2信号は、第1高解像度伝送ライン910の最後のノードに対応する第2高解像度伝送ライン920の開始ノードに入力され、抵抗(921、922、923、924)を経て第1高解像度伝送ライン910の開始ノードに対応する第2高解像度伝送ライン920の最後のノードまで伝達される。
【0048】
第1高解像度伝送ライン910と第2高解像度伝送ライン920は、すべて遅延ラインに該当する。第1高解像度伝送ライン910の抵抗と第2高解像度電装ライン920の抵抗は全て同一の抵抗値を有する。
【0049】
第1高解像度伝送ライン910の開始ノードは、同一の比較器931の入力端子と接続される第2高解像度伝送ライン920の最後のノードに対応する。同様に第1高解像度伝送ライン910の最後のノードは同一の比較器934の入力端子と接続される第2高解像度伝送ライン920の開始ノードに対応する。
【0050】
このような方式で、第1信号と第2信号はノード間の遅延時間の不均衡を減少させるために第1高解像度伝送ライン910と第2高解像度伝送ライン920とを通じて互いに反対の方向に印加される。例えば、第1信号が抵抗911を通る時の遅延時間は抵抗912を通る時の遅延時間より長い。同様に、第1信号が抵抗912を通る時の遅延時間は抵抗913を通るときの遅延時間より長く、第1信号が抵抗913を通るときの遅延時間は抵抗914を通る時の遅延時間より長い。
【0051】
一方、第2信号が抵抗921を通る時の遅延時間は抵抗922を通る時の遅延時間より長い。同様に、第2信号が抵抗922を通るときの遅延時間は抵抗923を通る時の遅延時間より長く、第2信号が抵抗923を通る時の遅延時間は抵抗924を通る時の遅延時間より長い。第1信号と第2信号とは入力される方向が異なるため、このようなノード間の遅延時間の不均衡は減少するようになる。
【0052】
比較器930は、第1高解像度伝送ライン910上のノードの第1電圧と、第1電圧に対応する第2高解像度伝送ライン920上のノードの第2電圧とを比較する。このために、比較器930は複数の比較回路を含む。比較回路931は、第1高解像度伝送ライン910の開始ノードの電圧と第2高解像度伝送ライン920の最後ノードの電圧とを比較し、比較回路932は、抵抗911と抵抗912とのノードの電圧と、抵抗924と抵抗923とのノードの電圧とを比較する。
【0053】
比較回路933は、抵抗913と抵抗914との間のノード電圧と、抵抗922と抵抗921との間のノード電圧とを比較し、比較回路934は、第1高解像度伝送ライン910の最後のノードの電圧と、第2高解像度伝送ライン920の開始ノードとを比較する。
【0054】
比較器930の出力は、エンコーダ940に提供され、エンコーダ940は第1信号と第2信号の時間遅延に対応する高解像度コードを生成する。例えば、エンコーダ940は、第1信号と第2信号の遅延時間に対応するバイナリコードを生成することができる。
【0055】
1ピコ秒以下の解像度を有するTDCを具現するために伝送ラインに含まれた抵抗の抵抗値を、数オーム程度に小さくする必要がある。通常の半導体工程で提供される抵抗は、数百オーム程度に並列接続して小さい抵抗値を得ることができるが、この場合に伝送ラインの面積が大きくなる。
【0056】
図13及び図14は、伝送ライン(910、920)内の小さい抵抗値を有する抵抗を形成するためのメタルライン及びビアプラグの平面図及び断面図である。
図13を参照すると、伝送ライン1000は三つのメタル層により具現される。中央のメタル層のメタルラインは、抵抗1030及び比較回路(931、932、933、934)との接続のためのノード1040を含む。抵抗1030の抵抗値はメタルラインの幅(W)に沿って決定することができる。
【0057】
メタルラインの幅(W)が狭いと、抵抗1030の抵抗値は大きくなり、メタルラインの幅(W)が広いと、抵抗1030の抵抗値は小さくなる。ノード1040はビアまたはコンタクトプラグを通じて比較器の入力端子と接続することができる。各ノードから各比較器の入力端子からの抵抗値を減らすために並列で接続された複数のビアまたはコンタクトプラグを用いることができる。
【0058】
図14は、三つのメタル層を用いて一つの抵抗を具現した例を示す。M2は、最下部のメタル層の直上にあるメタル層を示し、M3は、M2の直上にあるメタル層を示し、M4は、M3の直上にあるメタル層を示す。
【0059】
抵抗1100の抵抗値は、主にビア1110によって決定され、メタルライン1120の抵抗値はビア1110に比べて非常に小さい。一つのビアが約1オームである場合に3オームの抵抗を具現するには三つのビアを直列で接続して具現することができる。しかし、ビアの抵抗値は位置によって偏差を有するので、このような方式で抵抗の抵抗値を精密に制御しにくいことがある。その代わり、例えば、21個のビアを直列に接続して単位抵抗を作り、7個の単位抵抗を並列に接続して3オームの抵抗を具現することができる。このように、具現された複数の抵抗を直列に接続して伝送ラインを具現することができる。
【0060】
一方、図14には示していないが、伝送ラインは図13の伝送ライン400と同様に外部のノイズを防止する役割を果たす二本のメタルライン、即ち、M2の直下にあるメタル層のメタルラインとM4の直上にあるメタル層のメタルラインと、を含むことができる。
【0061】
図15は、図12の高解像度タイムトゥデジタルコンバータのレイアウトを示す図である。高解像度タイムトゥデジタルコンバータ1200は、平行に配列された第1高解像度の伝送ライン1210と、第2高解像度伝送ライン1220と、第1高解像度の伝送ライン1210と第2高解像度伝送ライン1220との間に配置された比較器1230と、を含む。
【0062】
第1高解像度伝送ライン1210は、直列で接続された第1抵抗を含み、第2高解像度伝送ライン1220は直列で接続された第2抵抗を含む。第1抵抗と第2抵抗との抵抗値によって高解像度タイムトゥデジタルコンバータ1200の量子化間隔が決定される。高解像度タイムトゥデジタルコンバータを具現するには非常に小さい抵抗が必要であるが、図13及び図14を参照して前述したように、メタルライン及びビアプラグを用いて非常に小さい抵抗を具現することができる。
【0063】
比較器1230は、第1高解像度伝送ライン1210上のノードの電圧(第1電圧)、及び対応する第2高解像度伝送ライン1220上のノードの電圧(第2電圧)を比較する。一実施例において、各比較回路(1231、1232、1233)は伝送ライン(1210、1220)の間で対称的な構造を有する。比較器のレイアウトについては図16を参照して後述する。
【0064】
第1高解像度伝送ライン1210に入力される第1信号と第2高解像度伝送ライン1220に入力される第2信号とが同一の方向に入力される場合に、第1高解像度伝送ライン1210に含まれた第1抵抗の抵抗値はR1として同一の値を有し、第2高解像度伝送ライン1220に含まれた第2抵抗の抵抗値はR1と異なるR2で同一の値を有するよう高解像度タイムトゥデジタルコンバータ1200を具現することができる。
【0065】
第1高解像度伝送ライン1210に入力される第1信号と第2高解像度伝送ライン1220に入力される第2信号とが他の方向に入力される場合に、第1高解像度伝送ライン1210に含まれた第1抵抗及び第2高解像度伝送ライン1220に含まれた第2抵抗の抵抗値は全て同一の値を有するように高解像度タイムトゥデジタルコンバータ1200を具現することができる。
【0066】
図16は、図15の比較回路の例示的な回路(図15の1231)を示す図である。他の比較回路(1232、1233)なども図16と同様に具現することができる。第1NMOSトランジスタ(Q1)のゲートは第1高解像度伝送ライン1210に接続され、第2NMOSトランジスタ(Q2)のゲートは第2高解像度伝送ライン1220に接続される。第1高解像度伝送ライン1210の電圧(IN1)は第2高解像度伝送ライン1220の電圧(IN2)と比較される。
【0067】
比較回路1231の出力端子(A、B)は二つの電圧(IN1、IN2)を比較した結果(OUT1、OUT2)を提供する。比較回路1231は、図16のように具現されたPMOSトランジスタ(Q3、Q4、Q5、Q6)も含む。接続部分1310を経てPMOSトランジスタ(Q4)のゲートは出力端子(A)に接続され、PMOSトランジスタ(Q3)のゲートは出力端子(B)に接続される。タイムトゥデジタルコンバータ1200によって測定された第1信号と第2信号との時間差の誤差を減少させるために接続部分1310で対称性を有するよう比較回路1231を具現することが望ましい。
【0068】
図17は、本発明の一実施例による図16の比較回路1231に含まれたトランジスタ(Q1、Q2、Q3、Q4、Q5、Q6)のレイアウトを示す図である。図17を参照すると、比較回路1231のトランジスタ(Q1、Q2、Q3、Q4、Q5、Q6)と接続部分1310は、第1伝送ライン1210と第2伝送ライン1220との間で対称構造を有する。
【0069】
再度、図16を参照すると、接続部分1310でAからDまでのラインはBからCまでのラインと電気的に分離する必要がある。言い換えれば、AからDまでのラインとBからCまでのラインの交差点は互いに異なるメタル層で具現される必要がある。このとき、接続部分1310は、第1高解像度伝送ライン1210と第2光高解像度伝送ライン1220とを基準に対称的な構造を有しなくてもよい。
【0070】
図18は、接続部分1310が、第1高解像度伝送ライン1210と第2高解像度伝送ライン1220との間のノードAからノードDまでのラインとノードBからノードCまでのラインの対称的な構造のレイアウトを示す。図18を参照すると、接続部分1310でAからDまで単一ラインではない2本のラインで接続され、BからCまでも単一ラインではない2本のラインで接続されていることがわかる。ここで、斜線を引いた部分と引いてない部分とは互いに異なるメタル層のメタルラインを示す。
【0071】
図19は、本発明の他の実施例による高解像度タイムトゥデジタルコンバータ1400を示す図である。高解像度タイムトゥデジタルコンバータ1400は、それぞれ直列接続された抵抗を含む第1高解像度伝送ライン1410と第2高解像度伝送ライン1420とを含む。第1高解像度伝送ライン1410の抵抗は互いに同一であるR1値を有し、第2高解像度伝送ライン1420の抵抗は互いに同一であるR1と異なるR2値を有する。高解像度タイムトゥデジタルコンバータ1400は、抵抗で構成された2本伝送ライン(1410、1420)と比較器1430、及びエンコーダ1440(図6の412に該当)とを含む。
【0072】
しかし、図12の高解像度タイムトゥデジタルコンバータ900と違って、高解像度タイムトゥデジタルコンバータ1400で第1信号と第2信号とは同一の方向に入力される。第1信号は第1高解像度伝送ライン1410の開始ノードに入力され、抵抗(1411、1412、1413、1414)を経て最後ノードまで伝達される。第2信号は、第1高解像度伝送ライン1410の開始ノードに対応するノードに入力され、抵抗(1421、1122、1123、1124)を経て第1高解像度伝送ライン1410の最後ノードに対応するノードまで伝達される。
【0073】
第1伝送ラインライン1410の開始ノードと第2伝送ラインライン1420の開始ノードとは比較回路1431の入力に接続され、二つのノードの電圧が比較される。第1伝送ライン1410の最後ノードと第2伝送ライン1420の最後ノードとは、比較回路1434の入力に接続されて二つのノードの電圧が比較される。
【0074】
比較回路1432は、抵抗1411と抵抗1412とのノードの電圧と、抵抗1421と抵抗1422とのノードの電圧とを比較し、比較回路1433は、抵抗1413と抵抗1414とのノードの電圧と、抵抗1423と抵抗1424とのノードの電圧とを比較する。
【0075】
比較器1430の出力は、エンコーダ1440に抵抗され、エンコーダ1440は、第1信号と第2信号との時間遅延に対応する高解像度コードを生成する。例えば、エンコーダ1440は、デジタルコードで第1信号と第2信号の時間遅延に対応するバイナリコードを生成することができる。
【0076】
図12の高解像度タイムトゥデジタルコンバータ900と同様に高解像度タイムトゥデジタルコンバータ1400は、1ピコ秒以下の解像度を有するために数オーム程度の抵抗値を有する抵抗を用いる。このような抵抗は、メタルライン及びビアプラグを用いて具現することができる。
【0077】
図6の実施例で、高解像度タイムトゥデジタルコンバータ410と低解像度タイムトゥデジタルコンバータ420とは、分離した別途のエンコーダ(412、422)を有する。しかし、これは例示的なものであって、本発明が属する技術分野において通常の知識を有する者は、図11のフリップフロップ(831、832、833、834)の出力と図12または図19の比較器(930、1430)の出力から一つの時間差コードを生成する統合されたエンコーダを具備するタイムトゥデジタルコンバータも容易に具現することができるだろう。
【0078】
図20は、本発明の一実施例によるデジタル位相固定ループ1500を示す。デジタル位相固定ループ1500は、タイムトゥデジタルコンバータ1510、デジタルフィルタ1520、デジタル制御発振器1530、及び周波数分周器1540を含む。
【0079】
タイムトゥデジタルコンバータ1510は、第1量子化間隔を有する低解像度タイムトゥデジタル1512と第2量子化間隔を有する高解像度タイムトゥデジタルコンバータ1511とを含む。低解像度タイムトゥデジタルコンバータ1512と高解像度タイムトゥデジタルコンバータ1511とは、それぞれ図6の低解像度タイムトゥデジタルコンバータ420、及び高解像度タイムトゥデジタルコンバータ410と類似である。
【0080】
低解像度タイムトゥデジタルコンバータ1512と高解像度タイムトゥデジタルコンバータ1511とは、基準クロックとフィードバッククロックとの時間差を比較して時間差に対応するデジタルコード(低解像度コードと高解像度コード)を生成する。デジタルフィルタ1520は、低解像度タイムトゥデジタルコンバータ1512と高解像度タイムトゥデジタルコンバータ1511の出力信号(デジタルコード)を処理してデジタル制御コードを生成する。例えば、デジタルフィルタ1520は、図21の順序図に示した段階を行うデータプロセッサを含むことができる。
【0081】
デジタル制御発振器1530は、デジタル制御コードに相応する周波数の出力クロックを生成する。周波数分周器1540は、出力クロックの周波数を分周してフィードバッククロックを生成する。しかし、本発明の一実施例によるデジタル位相固定ループ1500は、周波数分周器1540を含まなくてもよい。この場合には、デジタル制御発振器1530の出力クロックがタイムトゥデジタルコンバータ1510のフィードバッククロックになる。
【0082】
以上、本発明の実施例によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と精神を離脱することなく、本発明を修正または変更できる。
【図面の簡単な説明】
【0083】
【図1】タイムトゥデジタルコンバータの基本動作を示す。
【図2】従来の単一遅延ラインを有するタイムトゥデジタルコンバータを示す。
【図3】図2のタイムトゥデジタルコンバータの出力を示すグラフである。
【図4】従来のバーニア遅延ラインを有するタイムトゥデジタルコンバータを示す。
【図5】図4のタイムトゥデジタルコンバータの出力を示すグラフである。
【図6】本発明の一実施例によるタイムトゥデジタルコンバータを示す。
【図7】本発明の一実施例による図6のタイムトゥデジタルコンバータ出力を示すグラフである。
【図8】本発明の一実施例による図6のタイムトゥデジタルコンバータから低解像度タイムトゥデジタルコンバータと高解像度タイムトゥデジタルコンバータに第1信号は互いに異なるように印加され、第2信号は類似に印加される実施例を示す図である。
【図9】本発明の一実施例による図6のタイムトゥデジタルコンバータから低解像度タイムトゥデジタルコンバータと高解像度タイムトゥデジタルコンバータに第1信号と第2信号とが類似に印加される実施例を示す図である。
【図10】本発明の一実施例による図6のタイムトゥデジタルコンバータから低解像度タイムトゥデジタルコンバータと高解像度タイムトゥデジタルコンバータに第1信号と第2信号とが互いに相違して印加される実施例を示す図である。
【図11】本発明の一実施例による図6の低解像度タイムトゥデジタルコンバータを示す。
【図12】本発明の一実施例による図6の高解像度タイムトゥデジタルコンバータを示す。
【図13】本発明の一実施例による図12の高解像度タイムトゥデジタルコンバータの抵抗を形成するためのメタルレイヤの平面図である。
【図14】本発明の一実施例による図12の高解像度タイムトゥデジタルコンバータの抵抗を形成するためのメタルラインとビアプラグの断面図を示す。
【図15】本発明の一実施例による図12の高解像度タイムトゥデジタルコンバータのレイアウトを示す。
【図16】本発明の一実施例による図15の高解像度タイムトゥデジタルコンバータで比較器の回路を示す。
【図17】本発明の一実施例による図16の比較器のトランジスタのレイアウトを示す。
【図18】本発明の一実施例による図17の接続部分のレイアウトを示す。
【図19】本発明の他の実施例による図6の高解像度タイムトゥデジタルコンバータを示す。
【図20】本発明の一実施例による図6のタイムトゥデジタルコンバータを含むデジタル位相固定ループを示す。
【図21】本発明の一実施例による図6のタイムトゥデジタルコンバータのデータプロセッサによって行われる段階を示す。
【符号の説明】
【0084】
400 タイムトゥデジタルコンバータ
410 高解像度タイムトゥデジタルコンバータ
412 第1エンコーダ
420 低解像度タイムトゥデジタルコンバータ
422 第2エンコーダ
425 ダイ
430 データプロセッサ
440 メモリ装置
【特許請求の範囲】
【請求項1】
第1信号と第2信号との時間差を第1量子化間隔で測定する低解像度タイムトゥデジタルコンバータと、
前記第1信号と前記第2信号との時間差を前記第1量子化間隔より小さい第2量子化間隔で測定する高解像度タイムトゥデジタルコンバータと、を含むことを特徴とするタイムトゥデジタルコンバータ。
【請求項2】
前記低解像度タイムトゥデジタルコンバータと前記高解像度タイムトゥデジタルコンバータとは、同一の集積回路ダイで製造されることを特徴とする請求項1に記載のタイムトゥデジタルコンバータ。
【請求項3】
前記低解像度タイムトゥデジタルコンバータと前記高解像度タイムトゥデジタルコンバータそれぞれから提供を受けたコードから前記第1信号と前記第2信号との時間差に相応するデジタルコードを生成する少なくとも一つのエンコーダを更に含むことを特徴とする請求項1に記載のタイムトゥデジタルコンバータ。
【請求項4】
前記低解像度タイムトゥデジタルコンバータは、前記高解像度タイムトゥデジタルコンバータより広い測定範囲を有することを特徴とする請求項1に記載のタイムトゥデジタルコンバータ。
【請求項5】
前記第1信号は、前記高解像度タイムトゥデジタルコンバータを通じる遅延の後に前記低解像度タイムトゥデジタルコンバータに印加され、前記第2信号は同時に前記低解像度タイムトゥデジタルコンバータと前記高解像度タイムトゥデジタルコンバータとに印加されることを特徴とする請求項1に記載のタイムトゥデジタルコンバータ。
【請求項6】
前記第1信号と前記第2信号とは、前記低解像度タイムトゥデジタルコンバータと前記高解像度タイムトゥデジタルコンバータとに同時に印加されることを特徴とする請求項1に記載のタイムトゥデジタルコンバータ。
【請求項7】
前記第1信号及び前記第2信号は、それぞれ前記高解像度タイムトゥデジタルコンバータを通じる遅延の後に前記低解像度タイムトゥデジタルコンバータに印加されることを特徴とする請求項1に記載のタイムトゥデジタルコンバータ。
【請求項8】
前記低解像度タイムトゥデジタルコンバータは、
前記第1信号を伝送するために直列で接続された能動遅延部を含む第1伝送ラインと、
前記第2信号を伝送するための第2伝送ラインと、
前記能動遅延部の間のノードそれぞれと入力端子が接続され、前記第2伝送ラインにクロック端子が接続されたフリップフロップと、
前記フリップフロップの出力値に基づいて低解像度デジタルコードを生成するエンコーダと、を含むことを特徴とする請求項1に記載のタイムトゥデジタルコンバータ。
【請求項9】
前記能動遅延部は、それぞれ所定の同一の遅延を提供するインバータであることを特徴とする請求項8に記載のタイムトゥデジタルコンバータ。
【請求項10】
前記高解像度タイムトゥデジタルコンバータは、
前記第1信号を伝送するために直列に接続された第1抵抗を含む第1高解像度伝送ラインと、
前記第2信号を伝送するために直列に接続された第2抵抗を含む第2高解像度伝送ラインと、
前記第1高解像度伝送ライン上の第1ノードの第1電圧と、前記第1ノードに対応する前記第2高解像度伝送ライン上の第2ノードの第2電圧とを比較する比較回路と、
前記比較回路の出力に基づいて高解像度デジタルコードを生成するエンコーダと、を含むことを特徴とする請求項1に記載のタイムトゥデジタルコンバータ。
【請求項11】
前記高解像度デジタルコードを生成するエンコーダは、低解像度デジタルコードを生成するエンコーダと同一の一つのエンコーダであることを特徴とする請求項10に記載のタイムトゥデジタルコンバータ。
【請求項12】
前記高解像度デジタルコードを生成するエンコーダは、低解像度デジタルコードを生成するエンコーダと分離された他のエンコーダであることを特徴とする請求項10に記載のタイムトゥデジタルコンバータ。
【請求項13】
前記第1伝送ラインを通じて前記第1信号が伝送される第1伝送方向は、前記第2伝送ラインを通じて前記第2信号が伝送される第2伝送方向と同一であることを特徴とする請求項10に記載のタイムトゥデジタルコンバータ。
【請求項14】
前記第1抵抗それぞれの第1抵抗値及び前記第2抵抗それぞれの第2抵抗値は、同一であることを特徴とする請求項13に記載のタイムトゥデジタルコンバータ。
【請求項15】
前記第1伝送ラインを通じて前記第1信号が伝送される第1伝送方向は、前記第2伝送ラインを通じて前記第2信号が伝送される第2伝送方向と反対方向であることを特徴とする請求項10に記載のタイムトゥデジタルコンバータ。
【請求項16】
前記第1抵抗それぞれの第1抵抗値と、前記第2抵抗それぞれの第2抵抗値とは互いに異なることを特徴とする請求項15に記載のタイムトゥデジタルコンバータ。
【請求項17】
前記第1抵抗と前記第2抵抗とは、メタルライン及びビアプラグにより具現されることを特徴とする請求項10に記載のタイムトゥデジタルコンバータ。
【請求項18】
前記比較回路それぞれは、前記第1高解像度伝送ラインと第2高解像度伝送ラインとの間で対称的なレイアウトを有することを特徴とする請求項10に記載のタイムトゥデジタルコンバータ。
【請求項19】
前記タイムトゥデジタルコンバータは、デジタル位相固定ループの内部に接続されることを特徴とする請求項1に記載のタイムトゥデジタルコンバータ。
【請求項20】
前記デジタル位相固定ループは、
前記高解像度タイムトゥデジタルコンバータから提供を受けた低解像度コード及び高解像度タイムトゥデジタルコンバータから提供を受けた高解像度コードに基づいてデジタル制御コードを生成するデジタルフィルタと、
前記デジタル制御コードに対応する周波数の出力クロックを生成するデジタル制御発振器と、
前記デジタル制御発振器の出力クロックより低い周波数の分周クロックを生成する周波数分周器と、を含み、
前記分周クロックは前記第1信号であり、前記第2信号は基準信号であることを特徴とする請求項19に記載のタイムトゥデジタルコンバータ。
【請求項1】
第1信号と第2信号との時間差を第1量子化間隔で測定する低解像度タイムトゥデジタルコンバータと、
前記第1信号と前記第2信号との時間差を前記第1量子化間隔より小さい第2量子化間隔で測定する高解像度タイムトゥデジタルコンバータと、を含むことを特徴とするタイムトゥデジタルコンバータ。
【請求項2】
前記低解像度タイムトゥデジタルコンバータと前記高解像度タイムトゥデジタルコンバータとは、同一の集積回路ダイで製造されることを特徴とする請求項1に記載のタイムトゥデジタルコンバータ。
【請求項3】
前記低解像度タイムトゥデジタルコンバータと前記高解像度タイムトゥデジタルコンバータそれぞれから提供を受けたコードから前記第1信号と前記第2信号との時間差に相応するデジタルコードを生成する少なくとも一つのエンコーダを更に含むことを特徴とする請求項1に記載のタイムトゥデジタルコンバータ。
【請求項4】
前記低解像度タイムトゥデジタルコンバータは、前記高解像度タイムトゥデジタルコンバータより広い測定範囲を有することを特徴とする請求項1に記載のタイムトゥデジタルコンバータ。
【請求項5】
前記第1信号は、前記高解像度タイムトゥデジタルコンバータを通じる遅延の後に前記低解像度タイムトゥデジタルコンバータに印加され、前記第2信号は同時に前記低解像度タイムトゥデジタルコンバータと前記高解像度タイムトゥデジタルコンバータとに印加されることを特徴とする請求項1に記載のタイムトゥデジタルコンバータ。
【請求項6】
前記第1信号と前記第2信号とは、前記低解像度タイムトゥデジタルコンバータと前記高解像度タイムトゥデジタルコンバータとに同時に印加されることを特徴とする請求項1に記載のタイムトゥデジタルコンバータ。
【請求項7】
前記第1信号及び前記第2信号は、それぞれ前記高解像度タイムトゥデジタルコンバータを通じる遅延の後に前記低解像度タイムトゥデジタルコンバータに印加されることを特徴とする請求項1に記載のタイムトゥデジタルコンバータ。
【請求項8】
前記低解像度タイムトゥデジタルコンバータは、
前記第1信号を伝送するために直列で接続された能動遅延部を含む第1伝送ラインと、
前記第2信号を伝送するための第2伝送ラインと、
前記能動遅延部の間のノードそれぞれと入力端子が接続され、前記第2伝送ラインにクロック端子が接続されたフリップフロップと、
前記フリップフロップの出力値に基づいて低解像度デジタルコードを生成するエンコーダと、を含むことを特徴とする請求項1に記載のタイムトゥデジタルコンバータ。
【請求項9】
前記能動遅延部は、それぞれ所定の同一の遅延を提供するインバータであることを特徴とする請求項8に記載のタイムトゥデジタルコンバータ。
【請求項10】
前記高解像度タイムトゥデジタルコンバータは、
前記第1信号を伝送するために直列に接続された第1抵抗を含む第1高解像度伝送ラインと、
前記第2信号を伝送するために直列に接続された第2抵抗を含む第2高解像度伝送ラインと、
前記第1高解像度伝送ライン上の第1ノードの第1電圧と、前記第1ノードに対応する前記第2高解像度伝送ライン上の第2ノードの第2電圧とを比較する比較回路と、
前記比較回路の出力に基づいて高解像度デジタルコードを生成するエンコーダと、を含むことを特徴とする請求項1に記載のタイムトゥデジタルコンバータ。
【請求項11】
前記高解像度デジタルコードを生成するエンコーダは、低解像度デジタルコードを生成するエンコーダと同一の一つのエンコーダであることを特徴とする請求項10に記載のタイムトゥデジタルコンバータ。
【請求項12】
前記高解像度デジタルコードを生成するエンコーダは、低解像度デジタルコードを生成するエンコーダと分離された他のエンコーダであることを特徴とする請求項10に記載のタイムトゥデジタルコンバータ。
【請求項13】
前記第1伝送ラインを通じて前記第1信号が伝送される第1伝送方向は、前記第2伝送ラインを通じて前記第2信号が伝送される第2伝送方向と同一であることを特徴とする請求項10に記載のタイムトゥデジタルコンバータ。
【請求項14】
前記第1抵抗それぞれの第1抵抗値及び前記第2抵抗それぞれの第2抵抗値は、同一であることを特徴とする請求項13に記載のタイムトゥデジタルコンバータ。
【請求項15】
前記第1伝送ラインを通じて前記第1信号が伝送される第1伝送方向は、前記第2伝送ラインを通じて前記第2信号が伝送される第2伝送方向と反対方向であることを特徴とする請求項10に記載のタイムトゥデジタルコンバータ。
【請求項16】
前記第1抵抗それぞれの第1抵抗値と、前記第2抵抗それぞれの第2抵抗値とは互いに異なることを特徴とする請求項15に記載のタイムトゥデジタルコンバータ。
【請求項17】
前記第1抵抗と前記第2抵抗とは、メタルライン及びビアプラグにより具現されることを特徴とする請求項10に記載のタイムトゥデジタルコンバータ。
【請求項18】
前記比較回路それぞれは、前記第1高解像度伝送ラインと第2高解像度伝送ラインとの間で対称的なレイアウトを有することを特徴とする請求項10に記載のタイムトゥデジタルコンバータ。
【請求項19】
前記タイムトゥデジタルコンバータは、デジタル位相固定ループの内部に接続されることを特徴とする請求項1に記載のタイムトゥデジタルコンバータ。
【請求項20】
前記デジタル位相固定ループは、
前記高解像度タイムトゥデジタルコンバータから提供を受けた低解像度コード及び高解像度タイムトゥデジタルコンバータから提供を受けた高解像度コードに基づいてデジタル制御コードを生成するデジタルフィルタと、
前記デジタル制御コードに対応する周波数の出力クロックを生成するデジタル制御発振器と、
前記デジタル制御発振器の出力クロックより低い周波数の分周クロックを生成する周波数分周器と、を含み、
前記分周クロックは前記第1信号であり、前記第2信号は基準信号であることを特徴とする請求項19に記載のタイムトゥデジタルコンバータ。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【公開番号】特開2008−131659(P2008−131659A)
【公開日】平成20年6月5日(2008.6.5)
【国際特許分類】
【出願番号】特願2007−303318(P2007−303318)
【出願日】平成19年11月22日(2007.11.22)
【出願人】(390019839)三星電子株式会社 (8,520)
【氏名又は名称原語表記】SAMSUNG ELECTRONICS CO.,LTD.
【住所又は居所原語表記】416,Maetan−dong,Yeongtong−gu,Suwon−si,Gyeonggi−do 442−742(KR)
【Fターム(参考)】
【公開日】平成20年6月5日(2008.6.5)
【国際特許分類】
【出願日】平成19年11月22日(2007.11.22)
【出願人】(390019839)三星電子株式会社 (8,520)
【氏名又は名称原語表記】SAMSUNG ELECTRONICS CO.,LTD.
【住所又は居所原語表記】416,Maetan−dong,Yeongtong−gu,Suwon−si,Gyeonggi−do 442−742(KR)
【Fターム(参考)】
[ Back to top ]