発振信号の周波数は、出力信号の位相および／または周波数を調整するために一時的に調整される。例えば、発振信号の周波数は、出力信号の位相を調整するために、極めて短期間で調整されてもよい。加えて、発振信号の周波数は、出力信号の有効周波数を調整するために、反復される手法で一時的に調整されてもよい。いくつかの態様では、発振信号の周波数は、発振回路に関連したリアクタンス回路の再構成によって調整される。
（もっと読む）

【課題】部品コストの低減と、基板を小型化することができると共に、導体がマイクロ波に与える影響を最小限にして、特性の安定化を図ることができるルビジウム原子発振器を提供する。
【解決手段】キャビティ内にはフォトセンサ７があり、フォトセンサ４７の一方の信号線Ｂはコネクタ１５のｂ端子によりキャビティ外の基板２５の表面でグランドに接続され、フォトセンサ７の他方の信号線Ａはコネクタ１５のａ端子に接続されて、インダクタ３１を介してＩ／Ｖ変換用ＩＣ９に入力されると共に、コンデンサ３２を介して同軸端子１４に接続されている。そして、同軸端子１４には測定器３４を接続して、キャビティ内のマイクロ波の強度を測定する。 （もっと読む）

【課題】分数分周型のＰＬＬ発振回路における抵抗やキャパシタの定数を小さくすると共に、雑音を低減する。
【解決手段】入力信号ＩＮと帰還信号ＦＢａの周波数の差に応じた電流を共通のノードＮｃに出力する周波数比較器１０ａと、入力信号ＩＮと帰還信号ＦＢｂの周波数の差に応じた電流を共通のノードＮｃに出力する周波数比較器１０ｂと、このノードＮｃに出力される信号の高周波成分を除去して制御電圧ＶＣを生成するループフィルタ２０と、制御電圧ＶＣに応じた周波数ｆｏの出力信号ＯＵＴを生成するＶＣＯ３０と、出力信号ＯＵＴの周波数をそれぞれ１／Ｍと１／Ｎに分周して帰還信号ＦＢａ，ＦＢｂを出力する分周器４０ａ，４０ｂを設ける。 （もっと読む）

【課題】光学系を薄型化し、且つ各部品のリペア及び交換を容易にした光学系を備えた原子発振器を提供する。
【解決手段】この光学系１は、波長が異なるコヒーレント光としての２種類の共鳴光を入射したときの量子干渉効果による光吸収特性を利用して発振周波数を制御する原子発振器１００の光学系１であって、ガス状の金属原子を封入したガスセル３と、ガスセル３中の金属原子に共鳴光を供給するコヒーレント光源２と、コヒーレント光源２から発光された光をガスセル３に導く第1の導光手段９と、ガスセル３を透過した透過光６を光検出器４に導く第２の導光手段８と、第２の導光手段８により導かれた透過光６ａを検出する光検出器（光検出手段）４と、光検出器４から検出された信号により、発振周波数を制御する周波数制御回路５と、を備えて構成されている。 （もっと読む）

【課題】周波数が直線的に変化する範囲が広く且つ占有面積が小さいデジタル発振回路を実現できるようにする。
【解決手段】デジタル制御発振回路１０は、複数の第１の可変容量素子からなる第１の容量素子群１４及び複数の第２の可変容量素子からなる第２の容量素子群１４を含む可変容量部１２を有し、可変容量部１２の容量値に対応した発振周波数の信号を生成する発振部を備えている。第１の可変容量素子の第１の容量変化量は、第２の可変容量素子の第２の容量変化量に２以上の整数値を乗じた値であり、第２の可変容量素子の個数は、２以上の整数値から１を減じた値以上である （もっと読む）

【課題】 ＣＰＵの負荷を軽減するとともに、回路規模またはシステムの規模の増大の抑制が可能なクロック生成回路を提供する。
【解決手段】 制御信号に基づいてクロック信号の周波数を制御して出力する発振回路と、所定期間、発振回路が出力するクロック信号のパルス数をカウントしてカウント値を生成するカウンタと、カウント値と、予め設定された周波数に基づいた設定値と、を減算して差分データを生成する減算回路と、差分データに基づいて、制御信号値を補正する制御信号生成補正回路と、制御値信号をアナログ信号に変換して制御信号を生成し、発振回路に出力するデジタル−アナログ変換回路と、を備えることで、上記課題を解決することができる。 （もっと読む）

【課題】 低いジッター成分を持つ周波数シンセサイザと電力消耗が最小化された周波数シンセサイザを提供することを課題とする。
【解決手段】基準信号と比較信号が入力されて周波数と位相の差を検出し、これによって、アップ信号、又はダウン信号を発生させる位相比較器と、前記アップ信号又はダウン信号によって、電圧を充電又は放電して制御信号を出力する電荷ポンピング回路と、前記ポンピング回路より出力される制御信号によって、周波数を持つ信号を発振出力信号と出力する電圧制御発振器と、前記電圧制御発振器と連結されて、デューティサイクルを補正するデューティサイクル補正回路と、及び前記発振出力信号の周波数を分割して、前記位相比較器に前記比較信号を提供するフィードバッグディバイダーが含まれる。 （もっと読む）

【課題】変調信号の復調を実行する際の消費電力を低減し、かつ実装コストを抑制することが可能な信号処理装置を提供する。
【解決手段】本発明に係る信号処理装置は、互いにほぼ直交する第１及び第２のリファレンス信号を生成する発振器と、搬送波周波数からベースバンド周波数に変換された変調信号の同相成分を示す第１信号と当該変調信号の直交成分を示す第２信号を入力する入力部と、第１信号と第１リファレンス信号の位相比較を行って、比較結果に応じた位相差を示す第１位相差信号を出力する第１位相比較器と、第２信号と第２リファレンス信号の位相比較を行って、比較結果に応じた位相差を示す第２位相差信号を出力する第２位相比較器と、第２位相差信号から第１位相差信号を減算し、合成位相差信号を出力する合成部を備え、合成部から出力された信号を復調信号として出力すると共に、発信器への入力として用いる。 （もっと読む）

【課題】 原子発振器の出力する安定な周波数の信号を使う場所が離れている場合に、その信号を長い同軸ケーブルで搬送していた。外部環境が同軸ケーブルに影響して発生する信号の周波数の揺らぎを削減する。
【解決手段】金属原子に対する励起光を出力する光源部１を設置する。その場所から離れて設置された原子共鳴部３０には、該光源部１からの出射光を伝播させる光ファイバ３３，３４から出射される励起光と共鳴マイクロ波とを入力する。原子共鳴部３０は、光マイクロ波二重共鳴を起し、その際に生じる共鳴周波数を出力する。 （もっと読む）

【課題】回路構成を単純化して部品コストを低減すると共に、回路の小型化を実現したル
ビジウム原子発振器を提供する。
【解決手段】このルビジウム原子発振器５０は、ルビジウム原子の共振周波数により励振
する光マイクロ波ユニット（ＯＭＵ）１と、ＯＭＵ１を透過した光の強度を検出する光検
出部２と、Ａｍｐ３に現れる周波数誤差信号の位相を検波する位相検波器４と、位相検波
器４の出力信号を積分するループフィルタ５と、ループフィルタ５の電圧に基づいて所定
の周波数を発振する電圧制御水晶発振器（ＶＣＸＯ）６と、マイクロ波の位相を低周波に
より変調する発振回路７と、ＶＣＸＯ６の発振信号をマイクロ波に逓倍する位相変調逓倍
部８と、を備えて構成されている。 （もっと読む）

【課題】より容易に広い制御電位の範囲にわたって発振周波数の線形性が高い電圧制御発振器を提供する。
【解決手段】本発明の電圧制御発振器は、並列接続されたインダクタ回路、ｎ個の可変容量回路、及び負性抵抗回路と、電源電位からｎ個の基準電位を生成する基準電位発生部１１４とを備える。ｎ個の可変容量回路の可変容量素子の一方端子には、ｎ個の基準電位のいずれかがそれぞれ入力される。ｎ個の可変容量回路の可変容量素子の他方端子には、発振周波数をフィードバック制御するための制御電位Ｖｔが共通入力される。そして、第１〜第３の可変容量回路Ａ〜Ｃの一方端子には、第１〜第３の基準電位Ｖｒｅｆ１〜３がそれぞれ入力される。この第１〜第３の基準電位Ｖｒｅｆ１〜３はそれぞれ固定で、かつ、第１の基準電位Ｖｒｅｆ１と第２の基準電位Ｖｒｅｆ２の電位差と、第２の基準電位Ｖｒｅｆ２と第３の基準電位Ｖｒｅｆ３との電位差が異なっている。 （もっと読む）

【課題】同期元基準信号のジッタ、ワンダの影響を除去可能とする回路の提供。
【解決手段】到着クロックに同期した同期基準信号を出力する同期元クロック受信部と、同期元クロック監視用の複数のウィンドウを生成するウィンドウ生成部と、ウインドウがアクティブのとき同期基準信号がアクティブの場合、アクティブの出力信号を出力する複数の判定部と、複数の判定部からの出力信号をカウントし同期基準信号が各ウィンドウのタイミングで何回検出されたかをカウントする複数のカウンタとを備えている入力クロック監視部と、予め設定された閾値と複数のカウンタよりそれぞれ出力されたカウント値の比較を行い、比較結果とカウント値を出力する複数の比較部と、複数の比較部から出力された閾値との比較結果を元に入力クロック監視部の判定部の制御を行う閾値判定部を備えたクロック補正判定部と、判定結果収集部と、ＰＬＬを備える。 （もっと読む）

【課題】インダクタの使用による面積増大や、製造ばらつきによる歩留まり低下を防ぎつつ、動作周波数範囲を拡大する。
【解決手段】制御電圧によって制御される周波数で発振して発振信号を出力する電圧制御発振器１０６と；発振信号を分周して第１の分周信号を出力する、自走周波数が制御可能なプリスケーラ１０７と；第１の分周信号を分周して第２の分周信号を出力するプログラマブル・ディバイダ１０２と；第２の分周信号の位相と基準クロック信号の位相を比較して位相差に対応する信号を出力する位相比較器１０８を含み、位相差に対応して制御電圧を生成する制御電圧生成部と；第２の分周信号の周波数と基準クロック信号の周波数を比較して周波数差に対応した信号を出力する周波数比較器１０３と；周波数差に対応した信号に従って周波数差を最小化するように自走周波数を制御する制御部１０９と；を具備する。 （もっと読む）

【課題】位相比較時のオフセットを少なくして高精度で高分解能の等位相多相クロックが生成されるとともに、小回路規模化および低消費電力化が図れる多相クロック生成回路およびシリアルデータ受信回路を提供する。
【解決手段】複数の電圧制御遅延回路２ａ〜２ｊを直列接続し、初段の電圧制御遅延回路２ａの差動出力から生成される信号Ｆ００と、最終段の前段の電圧制御遅延回路２ｉの差動出力から生成される信号Ｆ８８Ａの逆相の信号であるＦ００Ａとを、位相比較器３で比較し、比較結果をチャージポンプ４、ローパスフィルタ５を経由してバイアス回路から出力する制御電圧信号Ｐｎｃｔ，Ｎｃｎｔで信号Ｆ００とＦ００Ａとの位相差が無くなるように電圧制御遅延回路２ａ〜２ｊの遅延を調整し、電圧制御遅延回路２ａ〜２ｊの各差動出力信号からクロック生成部７でシングル信号に変換して等位相の多相クロックを生成する。 （もっと読む）

【課題】広い周波数領域に渡って妨害波を低減できる入力妨害波低減回路の小型化、およびそのような入力妨害波低減回路を備える無線受信回路の小型化を図る。
【解決手段】受信信号は、トランジスタＱ１のゲートに与えられる。トランジスタＱ１はトランジスタＱＡ〜ＱＤに接続され、トランジスタＱ１、ＱＡ〜ＱＤにより４個の増幅器が構成される。トランジスタＱＡ〜ＱＤには、それぞれ調整回路１３Ａ〜１３Ｄが接続されている。調整回路１３Ａ〜１３Ｄは、ＬＣ共振回路であり、その共振周波数は調整信号および微調整信号により調整される。選択信号は、４個の増幅器の中から使用すべき増幅器を選択する。選択された増幅器の利得周波数は、対応する調整回路（１３Ａ〜１３Ｄ）の共振周波数に応じて決まる。選択された増幅器により増幅された信号が出力される。 （もっと読む）

【課題】従来のＰＬＬ回路は、回路規模と消費電力とが大きい問題があった。
【解決手段】本発明にかかるＰＬＬ回路は、それぞれ位相が異なる複数の基準クロックを出力する多相基準クロック出力回路１０と、複数の基準クロックのいずれか１つを動作クロックとし、周波数制御入力の値に応じて周波数が変動する出力クロックと、前記周波数制御入力の値に応じて計算される理想位相と出力クロックの位相との位相差を示す遅延量データとを出力するデジタルＶＣＯ２０と、遅延量データに応じて複数の基準クロックの１つに同期した出力クロックを選択して出力する選択回路３０と、を有するものである。 （もっと読む）

【課題】発光強度の変動、点灯の持続性、及び点灯再始動の特性を向上させると共に、発振器の小型化の阻害要因を極力少なくしたランプ励振器を提供する。
【解決手段】このランプ励振器２Ａ、２Ｂは、ルビジウム金属を封入するランプ本体５ｂ及びランプ本体５ｂ内で気化し切れないルビジウム金属を貯留するためにランプ本体５ｂの適所から外部に突出した金属溜まり部５ａを備えたルビジウムランプ５と、ルビジウムランプ５に高周波電磁界を印加する励振コイルＬと、励振コイルＬに直列に接続して共振回路を形成する容量素子Ｃと、共振回路に高周波信号を供給する発振部１と、を備えて構成されている。 （もっと読む）

【課題】本発明は、より向上したデューティ比特性を持つクロックを出力するＤＬＬ回路及びその制御方法を提供する。
【解決手段】本発明のＤＬＬ回路は、立ち上りクロックのデューティ比及び立ち下りクロックのデューティ比を感知して、デューティ比感知信号を出力するデューティ比感知ユニットと、デューティ比感知信号に応じて、補正制御信号を生成する補正制御ユニットと、補正制御信号に応じて、内部クロックのデューティ比を補正し、基準クロックを出力するデューティ比補正ユニットとを含むことを特徴とする。 （もっと読む）

【課題】従来構成のＰＬＬを用いることなく、高精度の分周を回路増加を抑えつつ実現可能な周波数シンセサイザ及びクロック生成方法を提供する。
【解決手段】周波数シンセサイザは、リファレンスクロック発生器５０１からのＮ相のクロックを基に複数の周波数のクロックを生成する位相選択合成器５０２、５０３を備える。位相選択合成器５０２、５０３において、クロック選択手段５０４は、Ｎ相クロックと位相番号（ｊ：０から（Ｎ−１）までの整数）を入力し、位相番号に対応したクロックを選択することで（Ｎ／Ｍ）ｆのクロックを生成する。位相番号生成手段５０５は、（Ｎ／Ｍ）ｆのクロックと分周分母Ｍ及び分周分子Ｎを入力し、（Ｎ／Ｍ）ｆのクロックに同期して、分周分母Ｍ及び分周分子Ｎから算出される値（Ｍ−Ｎ）を累算し、累算値ＡＣＣをＮで割った剰余を位相番号（ｊ）とする。 （もっと読む）

【課題】温度特性や経時変化がなく、線速度変化に合わせてループ特性をシームレスに補正できるＰＬＬ回路を提供する。
【解決手段】デジタルループフィルタ１０３は、位相比較器１０２が出力する位相誤差を入力し、デジタル周波数値を生成する。このデジタル周波数値は、Ｄ／Ａ変換器１０４でアナログ電圧に変換され、ＶＣＯ１０５は、Ｄ／Ａ変換器１０４が出力する電圧に応じた周波数の同期クロックを出力する。位相比較器１０２が出力する位相誤差は、デジタルループフィルタ１０３の出力に所定の係数Ａを乗じたものでゲイン補正され、デジタルループフィルタ１０３に入力される。デジタルループフィルタ１０３に入力する位相誤差を、出力クロック周波数に比例して変化させることで、ＰＬＬループ全体として、出力クロック周波数に依存して線形にループ特性が制御できる。 （もっと読む）