【課題】小型化を図りつつ、容易に製造することができる加熱装置、ガスセルユニットお
よび原子発振器を提供すること。
【解決手段】本発明の加熱装置２２は、ガス状のアルカリ金属原子を封入したガスセル２
１を加熱する装置であって、基板２２１と、基板２２１上に設けられ、通電により発熱す
る発熱体２２２ａ、２２２ｂ、２２２ｃ、２２２ｄとを有する。この加熱装置２２におい
て、基板２２１は、プリント配線基板であり、発熱体２２２ａ、２２２ｂ、２２２ｃ、２
２２ｄは、基板２２１上に実装された抵抗器である。 （もっと読む）

【課題】ループフィルタの容量値を抑え、且つ動作を安定させることが可能なＰＬＬ回路を提供することを目的としている。
【解決手段】入力信号の位相と電圧制御発振回路の出力信号の位相とを比較し、位相差に応じた信号を出力する位相比較器と、前記位相比較器の出力信号に応じて充放電電流を生成するチャージポンプ回路と、前記チャージポンプ回路の出力を平滑し第一の制御電圧を生成するループフィルタと、前記ループフィルタから出力される前記第一の制御電圧を所定の電圧になるよう第二の制御電圧を生成する制御電圧生成回路と、を備え、前記第一の制御電圧と前記第二の制御電圧とが前記電圧制御発振回路に入力される。 （もっと読む）

【課題】チップ面積の更なる縮小化を図ることができる半導体集積回路を提供する。
【解決手段】ディジタル制御発振器５０−１〜５０−ｎと、位相データ出力部１００−１〜１００−ｎと、積分処理部１５０と、フィルタ部１５１と、フィルタ部１５１からの時分割された出力信号に所定の係数を乗算した値を発振器制御値ＯＴＷとして出力する乗算器（第１の乗算器）４０と、リファレンス周波数Ｆｒｅｆに同期して、発振器制御値ＯＴＷを各ディジタル制御発振器５０−１〜５０−ｎに振り分ける出力セレクタ（制御値分離部）４２と、を備える。 （もっと読む）

【課題】位相同期ループ回路において、制御応答の改善や消費電力の低減を図る。
【解決手段】発振器制御部２５５と分周器制御部２５７は、発振制御信号と分周制御信号が、引込み過程およびロック時の双方において、ループフィルタ電圧に基づいて比例関係を持って連動して変化するようにする。発振部２１０と分周部２２０が引込み過程およびロック時の双方において連動した動作をする。引込み過程およびロック時の双方における任意のループフィルタ電圧に対応する分周部２２０の最高動作周波数が発振部２１０の発振出力信号の周波数よりも常に高くなるように各制御信号の関係を設定する。ロック時の分周制御信号は、引込み過程における発振部２１０の発振出力信号の最高周波数と対応するループフィルタ信号に基づくバイアス電流よりも小さなバイアス電流を分周部２２０に自動的に設定するようになる。このことにより、ロック時の電力消費を低減できる。 （もっと読む）

【課題】スペクトルの抑圧効果の高い変調波形を得ることができ、Ｈｅｒｓｈｅｙ−ｋｉｓｓによる変調方式と比べ、回路規模を小さくするクロック生成回路の提供。
【解決手段】変調波形生成部２０は、ＳＳＣＧ変調波形として、ｔａｎ波形またはｔａｎ＋三角波を生成し、ＰＬＬループの低域パスフィルタ１４の出力に、該ＳＳＣＧ変調波形を合成した信号を発振器（ＶＣＯ）１５に与える。 （もっと読む）

【課題】低速ディジタル回路において発生するノイズがアナログ回路に与える影響を小さくし、回路ブロック毎のレイアウト変更を容易にする。
【解決手段】半導体集積回路は、（ａ）第１及び第２のＶＣＯと、第１及び第２のＶＣＯによって生成される信号を分周する第１及び第２の分周回路と、２つの分周信号の内の一方を選択する選択回路と、選択された分周信号に基づいて制御電圧を生成する制御電圧生成回路とを含むアナログ回路ブロックと、（ｂ）変復調回路を含む第１のディジタル回路ブロックと、（ｃ）制御回路を含む第２のディジタル回路ブロックとを備え、アナログ回路ブロックが、基板の第１及び第２の辺に沿って配置され、第２のディジタル回路ブロックが、基板の第３及び第４の辺に沿って配置され、第１のディジタル回路ブロックが、アナログ回路ブロックと第２のディジタル回路ブロックとの間に配置されている。 （もっと読む）

【課題】大幅なハードウエア変更を必要とすることなく、異なる基準信号に対応可能な基準周波数信号源を得る。
【解決手段】基準信号と基準信号の周波数ｆ_ｉに応じた制御信号Ｃとに基づいてクロック信号および局部発振信号を生成する周波数変換回路１０と、クロック信号に同期して、周波数制御データに応じた周波数信号を生成するＤＤＳ２と、ＤＤＳ２からの周波数信号に含まれる不要波成分を抑圧するフィルタ３と、局部発振信号と電圧制御発振器の出力信号とを周波数混合するミクサ８と、ミクサ８からの混合信号に含まれる不要波成分を抑圧するフィルタ９と、フィルタ３を介した周波数信号とフィルタ９を介した混合信号との位相差を検出する位相比較器５と、位相比較器５からの位相差信号を濾波するループフィルタ６と、ループフィルタ６を介した位相差信号に応じて出力信号を生成する電圧制御発振器７とを備える。 （もっと読む）

【課題】回路部分の小型化や省電力化が容易な原子発振器を提供する。
【解決手段】原子発振器１は、アルカリ金属原子に共鳴光対を照射することにより生じる電磁誘起透過現象を利用する原子発振器であって、光源１０、気体状のアルカリ金属原子２０、光検出部３０、周波数制御部４０を含む。光源１０は、可干渉性を有し、周波数が異なる第１の光と第２の光を含む複数の光を発生させて、アルカリ金属原子２０に照射する。光検出部３０は、アルカリ金属原子２０を透過した複数の光２２を受け取り、当該複数の光２２の干渉により得られる所定の周波数のビート信号を含む検出信号３２を生成する。周波数制御部４０は、検出信号３２に含まれる所定の周波数のビート信号に基づいて、第１の光と第２の光がアルカリ金属原子２０に電磁誘起透過現象を起こさせる共鳴光対となるように、第１の光及び第２の光の少なくとも一方の周波数制御を行う。 （もっと読む）

【課題】入力データに対する瞬時応答特性を備えかつジッタが大きな入力データが入力された時にも出力ジッタを低減可能な小型低消費電力のＣＤＲ回路を提供する。
【解決手段】ＣＤＲ回路は、入力データ４のタイミングに合うように出力クロックの位相を調整するＶＣＯ１１と、ＶＣＯ１１の出力クロックのタイミングに合うように再生クロック７の位相を調整するＶＣＯ１３と、ＶＣＯ１１，１３の発振周波数を制御する制御信号８を発生する周波数制御回路である周波数比較器２およびＶＣＯ１２と、ＶＣＯ１１の出力端子とＶＣＯ１３の入力端子との間に挿入された減衰器３０とを備える。 （もっと読む）

【課題】瞬時に同期を確立し、比較的に長時間、同期状態を高精度で保持することができる同期発振器を安価に実現する。
【解決手段】少なくとも、セットもしくはリセット付きカウンタ２２と同期検出手段２４とから構成され、前記同期検出手段２４において、同期入力信号の立上り点、立下り点、もしくはゼロ交差点のタイミングを検出し、前記タイミングにおいて、前記カウンタ２２をセットしあるいはリセットすることで、同期入力信号と瞬時に同期を確立し、前記同期入力信号が休止しあるいは停止した場合、あるいは取去られた後にも、比較的に長時間、同期状態を高精度で保持することができる。 （もっと読む）

フェーズロックループや低周波温度安定形発振器を必要としない信号生成回路（６００）および方法が開示される。この方法は、振動出力信号の周波数を制御するフィードバック信号（６０８）に応じて振動出力信号（ＣＬＫ１〜ＣＬＫＮ）を生成することと、振動出力信号の周波数に対応する大きさを有する電流出力信号を生成することと、フィードバック信号を生成するために電流出力信号を基準信号（６５４）と比較することとを含んでよい。信号生成回路（６００）は、フィードバック信号（６０８）に反応する発振回路（６０２）と、振動出力信号の周波数に対応する周波数依存性電流信号を生成する周波数−電流変換回路（６２０）とを含んでよい。発振回路へ向けてフィードバック信号（６０８）を生成するため、フィードバック変換回路（６１２）は出力信号を基準信号（６５４）と比較する。
（もっと読む）

【課題】回路規模、消費電力が小さく、ＥＭＩ特性に優れるクロックデータリカバリ回路の提供。
【解決手段】２倍オーバーサンプリングにより、入力データをサンプリングするサンプリング回路ＳＣと、サンプリング回路ＳＣによりサンプリングされた入力データとリカバリクロックとの周波数差を検出する周波数検出回路ＦＤと、サンプリング回路ＳＣによりサンプリングされた入力データとリカバリクロックとの位相差を検出する位相検出回路ＰＤと、少なくとも位相検出回路ＰＤにより検出された位相差に基づいて、サンプリング回路ＳＣに対し、リカバリクロックを出力する電圧制御発振回路ＶＣＯと、入力データとして表示データを受信している間、周波数検出回路ＦＤの動作を停止する周波数検出制御回路ＦＤＣと、を備えるクロックデータリカバリ回路。 （もっと読む）

【課題】製造工程を短縮してユニットコストの低減を図ることができる原子発振器を提供
する。
【解決手段】この原子発振器５０は、半導体基板上に形成された受光部を有する受光素子
（ＰＤ）６と、受光素子６上に積層され、受光部の上部に開口部８ａを有する空洞８ｂが
形成されたセル層８と、空洞８ｂに封入された気体状のアルカリ金属原子５と、開口部８
ａを閉止するカバーガラス（透明部材）４と、カバーガラス４を介してアルカリ金属原子
５に共鳴光を出射する発光素子（ＶＣＳＥＬ）１と、を備えて構成されている。尚、受光
素子（ＰＤ）６には電極７が備えられ、カバーガラス４上には発光素子１用の電極３が形
成されている。そして発光素子１のバンプ２を介して発光素子１用の電極３と接続される
。 （もっと読む）

【課題】製造工程を短縮してユニットコストの低減を図ることができる原子発振器の製造
方法を提供する。
【解決手段】この原子発振器５０は、半導体基板上に形成された受光部を有する受光素子
（ＰＤ）６と、受光素子６上に積層され、受光部の上部に開口部８ａを有する空洞８ｂが
形成されたセル層８と、空洞８ｂに封入された気体状のアルカリ金属原子５と、開口部８
ａを閉止するカバーガラス（透明部材）４と、カバーガラス４を介してアルカリ金属原子
５に共鳴光を出射する発光素子（ＶＣＳＥＬ）１と、を備えて構成されている。尚、受光
素子（ＰＤ）６には電極７が備えられ、カバーガラス４上には発光素子１用の電極３が形
成されている。そして発光素子１のバンプ２を介して発光素子１用の電極３と接続される
。 （もっと読む）

【課題】アセンブリの容易さ、実装面積の低減化、及び耐振動性に優れた原子発振器を提
供する。
【解決手段】この物理パッケージ２０は、外部接続用のリード端子８を有するリードフレ
ーム（支持部材）６と、ペルチェ素子５と、アルカリ金属原子に電磁誘起透過現象を発生
させる共鳴光対を生成するための半導体レーザー（光源）１と、アルカリ金属原子を封入
したセル３と、アルカリ金属原子を透過した共鳴光対を検出するＰＤ（光検出手段）４と
、ペルチェ素子５の温度を検知するサーミスタ（温度検知素子）２と、を備え、リードフ
レーム６にペルチェ素子５を搭載し、ペルチェ素子５の上にサーミスタ２と、半導体レー
ザー１、セル３、及びＰＤ４を横並びに併設すると共に、リードフレーム６上に搭載した
全ての部品の露出面を樹脂（封止部材）７により覆う構成とした。 （もっと読む）

【課題】ノーマルなクロックとＳＳＣとを生成するクロック発生回路における回路面積を低減しながら、高精度のＳＳＣを生成する。
【解決手段】電圧制御発振器から出力されたクロック信号ｖｃｏ１は、分周器１３によって分周され、分周クロックｐｈ０としてセレクタ１５に出力される。分周器１３は、制御回路１２の制御信号Ｐｃｏｎに基づいて、周期の１／ｍずつ位相のシフトした分周クロックｐｈ１〜ｐｈｍを出力する。セレクタ１５は、分周クロックｐｈ０〜ｐｈｍのうち、最も近い位相シフトをもつ２つの分周クロックｐｈｊ，ｐｈｊ＋１を選択する。位相補間回路１６は、制御回路１２から出力される重み付けデータ信号Ａに基づいて、分周クロックｐｈｊ，ｐｈｊ＋１間の位相差の間を更に細分化した位相シフト量で位相シフトさせ、出力クロックｆｏｕｔ１として出力する。 （もっと読む）

【課題】チップサイズの増大を抑え、広帯域の発振周波数帯域を有することが可能なＰＬＬ回路等を提供すること。
【解決手段】ＶＣＯ３４は、制御電圧ＶＴに応じた発振周波数ｆＶＣＯを有する出力クロック信号ＣＬＫＯを生成する。ＰＬＬブロック２は、制御電圧ＶＴを生成する。ロック検出器２４は、発振周波数ｆＶＣＯが設定周波数ｆＳにロックされているか否かを検出する。ＶＴ電圧検出部３１は、バラクタＶＡ１ないしＶＡ３のうちの何れを選択するかを決定する。セレクタ部３２は、出力クロック信号ＣＬＫＯの粗調整段階においてはバラクタＶＡ０を選択する。また、粗調整段階においてロック検出された旨をロック検出器２４から受信することに応じて、微調整段階へ移行する。微調整段階においては、移行時点におけるＶＴ電圧検出部３１によって選択されていたバラクタの選択を維持する。 （もっと読む）

【課題】ＰＬＬ回路を含んだ回路に比べて周波数同期回路等を簡単な回路によって構成できるようにする。
【解決手段】入力信号を変調した変調信号に所定の搬送周波数の基準搬送信号を重畳して送信信号を送信する双方向用のＴRX１と、通信許可信号を生成するＴRX２とを備える。ＴRX２は自走発振周波数の信号を発振する発振器を有している。ＴRX２は、ＴRX１から受信した受信信号を発振器２３に注入する。これと共に、発振器２３の自走発振周波数を可変制御しながら受信信号を受信し、発振器２３の信号の自走発振周波数が注入同期に至る周波数範囲に入って注入した受信信号の搬送周波数に周波数同期したか否かを検出する。ＴRX２は、発振器２３の信号の自走発振周波数が、注入した受信信号の搬送周波数に周波数同期したことを検出したときに、通信許可信号をＴRX１に送信するものである。 （もっと読む）

【課題】低い周波数から高い周波数までの幅広い周波数帯域に対応して、回路面積の小さい遅延ロックループ回路、その遅延ロックループ回路を搭載する半導体集積回路装置を提供する。
【解決手段】遅延ロックループ回路は、位相変更回路と、遅延線回路と、遅延制御回路とを具備する。位相変更回路は、入力される基準クロックに対して第１の位相差を有する第１の信号と、第２の位相差を有する第２の信号とを出力する。第１の位相差と第２の位相差との差分は所定の位相遅延量を示す。遅延線回路は、変更可能な単位遅延量を備える遅延回路を複数含む。遅延制御回路は、単位遅延量の合計が基準位相遅延量になるように単位遅延量を制御する。 （もっと読む）

【課題】電流供給および吸入用の定電流源と、それらの定電流源の間に設けられる２つの直列に接続されたスイッチ素子から成り第１の出力端子を持つ主出力側電流路と、同様に２つのスイッチ素子から成り第２の出力端子を持つ副出力側電流路とを備え、位相比較器からの駆動信号に応答して、主出力側電流路のスイッチと副出力側電流路との各スイッチ素子が開閉し、第１の出力端子から正負の電流パルスが出力される差動スイッチング方式のチャージポンプ回路において、ダイ面積を縮小するとともに、消費電力を削減する。
【解決手段】主出力側電流路のスイッチ素子Ｑ７，Ｑ８間の電位と副出力側電流路のスイッチ素子Ｑ５，Ｑ６間の電位との差に起因して定電流源Ｑ３，Ｑ４の寄生容量の充放電に伴い発生する緩慢なグリッチを補償するために、コンパレータ３７と、ラッチ回路３８と、コンデンサＣ１と、充放電器Ｑ９，Ｑ１０とを用いてグリッチ補償回路３６を構成する。 （もっと読む）