位相同期ループに関するデュアルパスループ濾波器について記述される。チャージ電流を変更することは、付加的な雑音を発生し余計な電力を消費するかもしれない能動形回路を使用することなしに、濾波器が部分的に位相同期ＩＣ回路の中に集積されることを可能にする。低減された濾波器キャパシタンスは集積することが可能である。
（もっと読む）

【課題】周波数安定性と位相雑音特性に優れた局部発振装置を提供すること。
【解決手段】所定の信号処理手段に入力される少なくとも２つの局部発振信号を出力する局部発振装置であって、固定周波数である第１の局部発振信号を発する第１の発振手段と、可変周波数である第２の局部発振信号を発する第２の発振手段と、を備え、第２の発振手段は、第１の局部発振信号を入力して当該第１の局部発振信号の変化を補正する第２の局部発振信号を出力する。 （もっと読む）

【課題】 半導体可変位相器は周波数や周囲温度によって位相量が変化し、かつ時間を基準とした位相量を設定することができない。時間を基準とした位相量を設定するためには、予め使用する周波数で校正値を測定しておかなければならず、手間がかかりかつ精度を維持することが難しいという課題を解決する。
【解決手段】 ２つの固定遅延器を用いて位相量と位相比較器出力との関係を求めておき、この関係を用いて設定する時間基準の位相量に対応する位相比較器の出力値を求め、位相比較器の出力がこの出力値になるように可変遅延器の制御電圧を調整するようにした。高精度で時間基準の位相量を設定することができる。 （もっと読む）

【課題】短時間に希望する周波数に収束するものであって、しかも使用するトランジスタの個数を減らして、コンパクトかつ安価に構成できるＰＬＬ回路を提供する。
【解決手段】ＰＬＬ回路は、基準信号Ｓ０と周波数信号Ｓ１もしくは比較信号Ｓ２とが入力される周波数一致検出回路６０を備えている。この周波数一致検出回路６０によって制御される電流制御回路として、バイアス回路８０、分圧回路９０、および分圧比制御回路１００を備え、ＶＣＯ４０の出力信号である周波数信号Ｓ１が基準信号Ｓ０の周波数によって設定される周波数から大きく外れている場合、チャージポンプ回路２０からローパスフィルタ３０に出力される被積分電流を増加させるように制御し、反対に、周波数信号Ｓ１が基準信号Ｓ０の周波数に近い場合には被積分電流を減少させるように制御している。 （もっと読む）

【課題】異なる複数の放送方式で共用でき、しかも回路構成の簡単化及び小型化を図り得るクロック生成回路を提供する。
【解決手段】従来の電圧制御型水晶発振器に比して周波数可変範囲の広い電圧制御型発振器１１を使用するとともに、分周値を可変設定できる分周器１２，１４を使用するようにし、分周器１２，１４それぞれの分周値を取り扱う地上デジタル放送信号の放送方式に応じて分周値設定テーブル１６から読み出して設定するだけで、１台の電圧制御型発振器１１を各放送方式で共用できるようにしている。 （もっと読む）

【課題】小型化を促進して生産性を良好にし、電気的性能を向したＰＬＬ制御発振器を提供する。
【解決手段】水晶振動子３Ａと発振回路と温度補償回路とからなる温度補償水晶発振器と、前記温度補償水晶発振器を基準信号源としてＰＬＬ制御されたＬＣ発振回路を備えたＰＬＬ制御発振器において、前記温度補償水晶発振器の水晶振動子を除く発振回路と、前記温度補償発振器の温度補償回路と、前記ＰＬＬ制御されたＬＣ発振回路とを１チップＩＣ２０に集積化して、前記ＩＣチップと前記水晶振動子とを一体化してなり、前記水晶振動子はＨ状とした容器本体３６の一方の凹部の内壁段部に水晶片の一端部が固着され、前記ＩＣチップは前記一方の凹部底面に固着されてなり、前記容器本体の他方の凹部底面には前記ＬＣ発振回路のインダクタ２８ａ２８ｂを形成するとともに、前記インダクタは前記ＬＣ発振回路の発振周波数を調整するプリントによるインダクタである。 （もっと読む）

【課題】改良された遅延ロック・ループを提供する。
【解決手段】ＤＬＬは、位相検出信号と結合された制御モジュールを含む。制御モジュールは位相検出信号を用いてフィードバック選択信号及び出力選択信号を生成する。フィードバック選択信号及び出力選択信号はマルチプレクサに結合される。各マルチプレクサはマルチタップ遅延ライン（ＭＴＤＬ）に結合される。ＭＴＤＬは、２つのマルチプレクサによって選択可能な複数の遅延された信号を提供する。フィードバック選択信号に結合された第１マルチプレクサは、フィードバック・クロック信号を選択する。出力選択信号に結合された第２マルチプレクサは、ＤＬＬ出力信号を選択する。制御モジュールは、出力信号の遅延をプログラム又は設定するために使用できる遅延選択信号などのような、他の信号を受け取ることができる。更に、複数の出力信号をＤＬＬから得ることができる。 （もっと読む）

【課題】ループフィルタを構成するＭＯＳトランジスタのリーク電流による電圧制御発振回路のコントロール電圧の変動を防止し、回路面積の縮小が図られたＰＬＬ回路を提供する。
【解決手段】
ループフィルタの電圧をサンプリングし保持するサンプル・ホールド回路と、そのサンプル・ホールド回路により保持された保持電圧とループフィルタの電圧を比較する演算増幅器と、比較結果によりループフィルタから漏洩したリーク電流を補償するリーク電流補償経路を備え、ループフィルタを構成するＭＯＳ容量のゲート酸化膜をサンプル・ホールド回路を構成するＭＯＳ容量のゲート酸化膜よりも薄いものを用いる。 （もっと読む）

【課題】 参照信号と補間信号間の位相関係を確実に保持し、より小さく、より簡単な構成の装置を実現するために応用可能な位相補間器を提供する。
【解決手段】 位相補間器は、２つの可調整遅延器３０及び３１、可調整遅延器３０で遅延された信号と可調整遅延器３１で遅延された信号との位相差を検出する位相比較器３２、位相比較器３２の出力を積分する積分器３３、可調整遅延器３０及び３１の制御電圧を設定する乗算器３４−１、３４−２を備える。位相比較器３２と積分器３３を備えるフィードバックループは、可調整遅延器３０の遅延量を制御し、｛ＡＣＫ１、ＡＣＫ２｝及びＩＣＫ間の位相関係を確実に保持し、安定なＩＣＫ位相を実現する。 （もっと読む）

【課題】回路規模を小さくし、コストを低減することを課題とする。
【解決手段】ディスク状記録媒体から検出された再生信号を用いて、再生信号に同期したクロックを生成する第１のクロック生成手段（１０２〜１１３）と、ディスク状記録媒体上に形成されたウォブル周期に対応する周波数を含むウォブル信号を用いて、ウォブル周期に対応する周波数を有するクロックを生成する第２のクロック生成手段（１１９〜１２５）と、第２のクロック生成手段により生成されたクロックに基づいて、ウォブル信号に重畳されているアドレス情報を検出するアドレス検出手段（１２６〜１３４）とを有する再生装置が提供される。再生時には、第１のクロック生成手段と第２のクロック生成手段とを同時に動作させる。 （もっと読む）

フィルタ内のオンチップ部品サイズを低減するデュアルチャージポンプおよび対応する二重信号経路を有し、低減されたループフィルタ部品を備えた位相ロックループ（ＰＬＬ）。二重経路は、電圧制御発振器内のデュアルバラクタを介して有利に結合され、ループフィルタ部品をさらに低減する。ＰＬＬは、二重経路構成を加算するために通常用いられる回路によってもたらされるノイズの欠点をなくす。
（もっと読む）

【課題】微細プロセスに好適で高性能化したＶ−Ｉ変換回路とＰＬＬ回路を備えた半導体装置を提供する。
【解決手段】入力電圧がゲートに供給された第１導電型のソースと第１電圧との間第１抵抗を設ける。第２電圧側に設けられた第２導電型の第２ＭＯＳＦＥＴと第３ＭＯＳＦＥＴで電流ミラー回路を構成し、上記第１ＭＯＳＦＥＴのドレイン電流に対応した出力電流を形成する。第１定電流源の定電流を上記第１電圧側に設けられた第１導電型の第４ＭＯＳＦＥＴと第５ＭＯＳＦＥＴで電流ミラー回路を介して上記第２、第３ＭＯＳＦＥＴの電流ミラー回路に流すようにする。上記中心電圧に対応した入力電圧の変化範囲と、中心電流に対応した出力電流の変化範囲とがほぼ対応するよう上記第５ＭＯＳＦＥＴに流れる定電流値及び上記第１ＭＯＳＦＥＴのコンダクタンスを設定する。 （もっと読む）

【課題】小型、低消費電力で、しかも互いに精度良く直交する２つの信号を出力できる直交信号発生回路を提供すること。
【解決手段】発振信号を発生する発振器１と、発振器１の発振信号を２分周して互いに実質的に直交する２つの分周信号Ｓｉｇ１，Ｓｉｇ２を出力する分周器２を備える。制御回路３は、２つの分周信号Ｓｉｇ１，Ｓｉｇ２のうちの一方の分周信号Ｓｉｇ１を入力部３１に受けて、一方の分周信号Ｓｉｇ１が所定の基準信号と同期するように発振器１の発振信号をフィードバック制御する。分周器２が２つの分周信号Ｓｉｇ１，Ｓｉｇ２のうちの他方の分周信号Ｓｉｇ２を出力する配線１２に、制御回路３の入力部３１の入力インピーダンスと実質的に同一のインピーダンスをもつ負荷４が接続されている。 （もっと読む）

【課題】ロックアップタイムが短縮でき、かつ回路規模も小さくて済むＰＬＬ周波数シンセサイザを提供する。
【解決手段】ＰＬＬ周波数シンセサイザにおいて、ループフィルタ７をノッチ周波数がリファレンス周波数に設定されたツインＴ型ノッチフィルタ７１とツインＴ型ノッチフィルタ７１の後ろに直列接続されたローパスフィルタ７２とで構成すると共に、ツインＴ型ノッチフィルタ７１の一部を構成する抵抗Ｒ２とローパスフィルタ７２の一部を構成する抵抗Ｒ２とを共用にした。 （もっと読む）

【課題】 ＰＬＬ回路の内部のローパスフィルタを構成する回路素子、特に静電容量の値を小さくすることによって、ローパスフィルタをチップに内蔵化可能とする。
【解決手段】 位相比較器の後段に２つのチャージポンプ回路を備えるＰＬＬ回路内で用いられるアクティブフィルタが、一方のチャージポンプ回路の出力とアースとの間に接続される第１の回路要素と、他方のチャージポンプ回路の出力とアースとの間に接続される第２の回路要素と、第１、第２の回路要素のそれぞれの両端の電圧を加算する電圧加算器とを備える。 （もっと読む）

【課題】ランプ励振器でルビジウムランプを点灯するためのスパーク発生回路にはトランスなど大型部品が含まれ、原子発ランプ励振器の小型化、低価格化が困難である。また、ランプ励振器の発振回路におけるブロッキング振動がランプ励振器の動作を不安定にする。
【解決手段】ランプ励振器１００のルビジウムランプＬＰ１に巻かれた励振コイルＬ１のＨｏｔ Ｅｎｄの面と前記ルビジウムランプＬＰ１の発光面とが一致するように、且つ、励振コイルＬ１の巻き線を発光部の全域に亘るように巻き、さらにその巻き線はチップ部ＬＰ１ａには施さないように構成するとともに、前記ランプ励振器のＬＣ発振回路１３に供給する前記ルビジウムランプＬＰ１点灯後の直流電源電圧を、ランプ点灯検出回路の検出信号に基づいてリレーＲＬ１の接点を開放して抵抗Ｒ５を介することによって、点灯させるための直流電源電圧Ｖｃｃより低減して供給するように構成する。 （もっと読む）

【課題】 回路規模を縮小することができるとともに集積化に適した発振器、ＰＬＬ回路および受信機、送信機を提供すること。
【解決手段】 可変容量回路２３０、２３０Ａの静電容量を可変することによって電圧制御型発振器２１の発振周波数が変更される。可変容量回路２３０は、制御信号によって静電容量が連続的に変更可能な複数の可変容量素子６０〜６４と、可変容量素子のそれぞれに対応しており静電容量が固定の複数のコンデンサ５０〜５４と、可変容量素子とこれに対応するコンデンサとからなる組合せ回路を一組として複数の可変容量素子６０〜６４と複数のコンデンサ５０〜５４のそれぞれの選択的な接続の有無を組合せ回路を単位として切り替える複数のスイッチ７１〜７４、８１〜８４とを備えている。 （もっと読む）

【課題】フィードバック・ループのループ・ダイナミクスおよび安定性に普通なら及ぼすような影響を及ぼすことなく、ループ・フィルタを実施するために使用されるコンデンサの面積を縮小すること。
【解決手段】チャージ・ポンプＰＬＬの面積を縮小するために、ループ・フィルタ電圧の比例成分と積分成分を分離し、別の回路を追加して、積分成分が、実際に使用されたよりもはるかに大きな容量値によって影響を受けたかのように見えるようにすることができる。一態様では、電流ミラーを使用して、総ループ・フィルタ電圧からループ・フィルタ電圧の積分成分の一部分を減じることができる。次いで、差動信号を使用して、チャージ・ポンプＰＬＬで発振器を駆動する。他の態様では、第３の積分器または自動較正ループを使用して、発振器の中央周波数を設定する。 （もっと読む）

【課題】高速動作する複数の回路ブロック間で同時に割り込み処理をおこなう場合のタイミング設計を容易化し、回路規模・消費電力を低減する。
【解決手段】クロック信号発生回路５と、クロック信号clkに同期して動作する複数の回路ブロック６とを有し、複数の回路ブロックのそれぞれは、周波数引き込み過程のクロック信号に同期して出力した割り込み信号reset_inを受けてリセット処理を行う。
【効果】タイミングマージンを大幅に向上させる。 （もっと読む）

本発明は、遅延ロックループに関する。改良した遅延ロックループを提供するため、本発明によれば、遅延ロックループは、少なくとも、正の遅延ラインおよびクロックを受信するための入力部を有する第１の遅延素子、並びに負の遅延ラインおよびクロックを受信するための入力部を有する第２の遅延素子の２つの遅延素子と、前記２つの遅延ラインの１つからクロックを選択するクロックセレクタと、データを受信して、当該データの位相と前記クロックの１つの位相とを比較する入力部を有する位相検出器と、さらに、前記２つの遅延ラインが逆方向に反応するように当該２つの遅延ラインを制御する制御信号を生成する制御ブロックとを備える。
（もっと読む）