【課題】複数の増幅器を有するマイクロ波受信機において、小形な保護回路で、大電力のマイクロ波信号が入力されたときの後段増幅器の破壊・劣化を防ぐとともに、前段増幅器への反射電力を抑圧する。
【解決手段】この発明のマイクロ波受信機の前段増幅器の出力端と後段増幅器の入力端の間に挿入接続される保護回路は、その入力端子から出力端子へ至る使用周波数で約４分の１波長の伝送線路と、前記入力端子に一端が接続された第１の抵抗と、前記第1の抵抗の他端にカソード端子が接続されアノード端子が接地されたダイオードと、前記バイアス端子と前記ダイオードのカソード端子間に接続された第２の抵抗と、前記ダイオードのカソード端子と前記ゲートバイアス回路間に接続された第３の抵抗と、から構成した。 （もっと読む）

【課題】ＢＴＬ方式Ｄ級アンプを用いた電源装置において、正弦波の振幅中心電圧と三角波の振幅中心電圧のずれを抑え、ＡＣ電源の消費電力を小さくすることを可能にする。
【解決手段】三角波を生成する三角波生成部１１と、正弦波を生成する正弦波生成部１２と、を備え正弦波と三角波とを比較してＰＷＭ信号を生成する比較器１３と、を有しＰＷＭ信号及びＰＷＭ信号を反転した反転ＰＷＭ信号を正弦波に復元した正転出力及び反転出力によってトランスを駆動するＢＴＬ式アンプを備えるＡＣ電源装置において、正弦波の振幅中心電圧と三角波の振幅中心電圧とが一致するように三角波生成部１１及び正弦波生成部１２を制御して、正転出力と反転出力の間のＤＣ電圧オフセットを抑制して正転出力及び反転出力間のＤＣ電流を抑制するオフセット調整部２０を備えた。 （もっと読む）

【課題】従来の出力回路は、電源立ち上がり時に不安定な出力を出す可能性があった。
【解決手段】電源電圧が所定の電圧以上で動作するバイアス回路と、前記バイアス回路の動作時に生成するバイアス電流もしくはバイアス電圧が供給されると、入力差動信号に応じた信号を出力する差動増幅回路と、前記差動増幅回路からの出力に応じた差動信号を入力し、その差動信号に応じて出力信号を出力し、前記バイアス回路よりも直列接続された素子の段数が少なく構成される出力段回路と、前記バイアス回路の生成するバイアス電流もしくはバイアス電圧が供給されない場合、強制的に前記出力段回路が入力する差動信号の一方のレベルを接地電圧とすることで、前記出力段回路が出力する出力信号のレベルを固定するプルダウン回路と、を有する出力回路。 （もっと読む）

【課題】入力／出力（ＩＯ）サーキットを保護する為のバイアス電圧を発生させる。
【解決手段】供給電圧から、制御できる範囲で発生した第１バイアス電圧を受信し、集積回路（ＩＣ）の入力／出力（ＩＯ）コア・エンド・デバイスにおける、ひとつあるいは複数の構成能動サーキット素子の作動電圧耐容最高リミット以下に抑え、ＩＯパッドとインターフェースさせる作業、ＩＯパッドを通して供給されている外部電圧から制御できる範囲で発生した第２バイアス電圧を受信し、ＩＯパッドとインターフェースさせる作業、を含む。この手法は更に、ＩＯコアによって発生したコントロール・シグナルを、制御できる範囲で活用し、ドライバー・モードで作動の際には第１バイアス電圧から、フェイルセーフ及び耐性モードで作動の際には第２バイアス電圧から、出力バイアス電圧を導出する作業も含む。 （もっと読む）

電圧制御発振器（ＶＣＯ）に対するＲＦバッファ回路は、出力電圧波形の位相を選択的にフリップするために、ダイナミックバイアス回路を含んでいる。ＣＭＯＳインプリメンテーションにおいて、ＰＭＯＳ／ＮＭＯＳペアは、出力パス内に採用される。ハイ（電圧）スイングモード状態の最中に、出力の位相は、出力波形がＰＭＯＳ／ＮＭＯＳペアのゲートに出現する電圧に対して同相となるようにフリップされる。本技術は、それによって、ゲート−ドレイン間電圧を減少させ、低位相ノイズ及び低消費電力にしたがった構成内のＭＯＳデバイスの改善された信頼性を許容する。
（もっと読む）

【課題】電子静電放電保護を有する集積電子回路を設計する方法を提供する。
【解決手段】通常の動作の間の所与のパフォーマンスを有する集積電子回路１を設けるステップを含み、集積電子回路１は、電力供給ライン２と、電力供給ライン２により電力供給され、電子静電放電保護装置５により保護される少なくとも一つの能動装置４とを含み、更に、集積電子回路１上でＥＳＤイベントをシミュレートして、ＥＳＤイベントの間に、寄生ＥＳＤ電流経路が、電力供給ライン２と少なくとも一つの機能装置４との間で形成されるかどうか、及びどこで形成されるかを、決定するステップと、決定された寄生ＥＳＤ電流経路内で、少なくともＥＳＤイベントの一部の間に、この寄生ＥＳＤ電流経路を遮断する回路６を形成するステップとを含む。 （もっと読む）

【課題】出力レベルの立上りを滑らかにしてスプリアスの発生を軽減でき、過電流によるＦＥＴの損傷を確実に防止できる送信増幅器を提供する。
【解決手段】送信増幅器２０のGaAsＦＥＴ２１としてゲート電圧Ｖｇに正の電圧を印加するタイプのものを使用し、ソースを接地し、ドレインに第１電源部２２から出力される「ＤＣ＋４Ｖ」をローパスフィルタ２４を介して供給する。ＦＥＴ２１のゲートには、第２電源部２３から出力される「ＤＣ＋０．７Ｖ」のゲートバイアスを時定数回路２５及びローパスフィルタ２６を介して供給する。第１電源部２２のＳＷ端子２２ａにHigh／Lowの制御信号を入力し、その出力電圧をＯＮ／ＯＦＦすることにより、ＦＥＴ２１をＯＮ／ＯＦＦして送信出力をバースト的に制御する。 （もっと読む）

【課題】携帯型通信装置用のＲＦフロントエンド等を有するモノリシックＩＣ等の提供。
【解決手段】ＲＦフロントエンドは、電力増幅器（ＰＡ）と、マッチング、カップリング及びフィルタリング回路と、調整されたＰＡ出力信号をアンテナ結合するアンテナスイッチとを有する。出力信号センサは、アンテナスイッチにより切り替えられた信号の少なくとも電圧振幅を検知して、検知された出力の過度な値に応答してＰＡ出力電力を制限するようＰＡ制御回路に指示する。好ましい製造技術は、スイッチングデバイスを形成するよう複数のＦＥＴをスタックする。ＰＡ出力信号の不要な高調波を散逸的に終端するｉ級ＰＡアーキテクチャについて記載される。ＲＦ送受信機ＩＣの好ましい実施例は、２つの区別可能なＰＡ回路と、２つの区別可能な受信信号増幅器回路と、４つの回路のうちの何れか１つへ単一のアンテナ接続を選択的に結合する４方向アンテナスイッチとを有する。 （もっと読む）

【課題】半導体デバイスのリーク電流を致命的なリーク電流暴走が発生する前に低減する装置および方法を提供する。
【解決手段】リーク電流シフト・モニタ・ユニット２０は、リーク電流ターゲット・ユニット１０の出力ノードに電気的に接続され、２つの連続する所定の時間的期間に選択されたターゲット半導体デバイスからリーク電流を収集して、収集されたリーク電流間の差を測定する。比較器４０は、電流シフト・モニタ・ユニット２０および基準電圧発生器３０の出力を受け取って比較する。リーク電流シフト・モニタ・ユニット２０から出力されるリーク電圧が、リーク電流が致命的な暴走レベルに近づこうとしていることを示す条件である基準電圧を超える場合に、比較器４０は、リーク電流ターゲット・ユニット１０に対して警告信号を伝播する。この警告信号により、ターゲット半導体デバイスのゲートに印加される修復電圧も含めてリークの低減を図る。 （もっと読む）

電圧制御発振器（ＶＣＯ）バッファのための回路が説明される。回路は、ＶＣＯコアと接続されるＶＣＯバッファの入力と接続された第１のキャパシタを含む。回路は、また、ＶＣＯバッファの入力と、ｐ型金属酸化膜半導体電界効果（ＰＭＯＳ）トランジスタのゲートとに接続された第２のキャパシタを含む。回路は、さらに、第１のキャパシタと、ＰＭＯＳトランジスタのゲートとに接続された第１のスイッチを含む。回路は、また、ＶＣＯバッファの入力と接続された第３のキャパシタを含む。回路は、さらに、ＶＣＯバッファの入力と、ｎ型金属酸化膜半導体電界効果（ＮＭＯＳ）トランジスタのゲートとに接続された第４のキャパシタを含む。回路は、また、第３のキャパシタとＮＭＯＳトランジスタのゲートとに接続された第２のスイッチを含む。 （もっと読む）

デバイスのダメージを引き起こしうる短絡条件における過度の出力電流からスイッチング出力段を保護するための、スイッチ型出力段における短絡保護が説明される。この目的を達成するための設計技術は、ドレイン電圧を実質的に等しくするための回路と組み合わせて、スケールされたトランジスタをスイッチングトランジスタと並列に置くことによって、それらスイッチングトランジスタにおける電流を測定することを含む。短絡保護のための様々な技術は、（ａ）トランジスタと演算増幅器とを組み合わせて使用すること、（ｂ）演算増幅器の代わりに単一のトランジスタを使用すること、（ｃ）過電流検出信号を生成するための回路を使用すること、（ｄ）出力電流を低減するために、ドライバに過電流検出信号を提供すること、（ｅ）出力電流をフィードバック調整するためにインバータを使用すること、（ｆ）通常動作中に電流調整器をバイパスするためにスイッチを使用すること、および（ｇ）過電流状態において、このスイッチを自動的に開くこと、を具備する。
（もっと読む）

例示的な実施形態において、デバイスは、対応するトランジスタブレークダウン閾値を有する電力ステージを有する無線周波数電力増幅器の前に結合されたゲインコントロールエレメントを含み、少なくとも１つの電力ステージドレイン−ソース電圧パラメータ値、少なくとも１つの電力ステージドレイン−ゲート電圧パラメータ値、及び少なくとも１つの電力ステージドレイン−ソース電流パラメータ値を受け取るように構成され、パラメータ値を処理する第１のセクションと、対応するトランジスタブレークダウン閾値内において電力ステージに対する最適な電力追加効率（ＰＡＥ）によってゲインコントロールエレメントを調整するためにゲイン補正信号を発生する第２のセクションとを含んだ適応パラメトリックＰＡ保護回路を有する。
（もっと読む）

【課題】高周波帯域用増幅回路を駆動する正負両電源を遮断、投入する際に、増幅回路の出力電圧が次段の負荷回路の定格入力電圧範囲を超えないようにすることで負荷回路の破損を防止する。
【解決手段】電源遮断時に制御部１０はまず正電源部１１の動作を停止させ、正電源線１２上の電圧値が所定範囲まで下がったならば、負電源部１５の動作を停止させる。その後、負電源線１６上の電圧値が所定範囲まで下がったならば、制御部１０はスイッチ４１をオンして時定数を小さくし、正電源線１２上の電圧値を速やかにゼロに落とす。電圧値判定の所定範囲を予め適切に決めておくことで、出力電圧Ｖ0が定格入力電圧範囲に収まることを保証できる。また時定数の切り替えで正電圧の下降を速めることで、電源が完全に遮断されるまでの時間を短縮することができる。 （もっと読む）

【課題】 オペアンプを設けることなく、スイッチ素子に流れる過電流を検出することができるスイッチングアンプを提供すること。
【解決手段】 スイッチングアンプは、ＭＯＳＦＥＴ１５，１６と、アノードがＭＯＳＦＥＴ１５のソースに接続されたダイオードＤ１と、ダイオードＤ１のカソードと接地電位との間に接続された抵抗１と、ダイオードＤ１のカソードの電圧を分圧して、トランジスタＱ１のベースに供給する抵抗２および抵抗３と、抵抗Ｒ２およびＲ３によって分圧された電圧がベースに供給されることにより、ＭＯＳＦＥＴ１５の両端電圧が所定電圧以上であるか否かを検出するトランジスタＱ１と、ダイオードＤ１のカソードと電源＋ＶＣＣとの間に接続されたコンデンサＣ１とを備える。 （もっと読む）

【課題】チップサイズを小さくするとともに、出力電流の低下を抑制することができる電流駆動回路を提供する。
【解決手段】電流駆動回路１０の出力端子には、抵抗Ｒ３が接続される。この抵抗Ｒ３には、抵抗Ｒ２及びトランジスタＭ６のドレイン端子が接続されている。トランジスタＭ６のゲート端子には、トランジスタＭ２のゲート端子、接地された電流源ＣＳ２、トランジスタＭ４のソース端子が接続される。電源線には、電流源ＣＳ１、トランジスタＭ４が接続される。電流源ＣＳ１は、トランジスタＭ４のゲート端子、トランジスタＭ３のドレイン端子、トランジスタＭ１のドレイン端子、抵抗Ｒ１に接続される。電圧Ｖｄが下がってきた場合には、トランジスタＭ３のオン抵抗が上昇し、トランジスタＭ１がトランジスタＭ２に直列となり、トランジスタＭ６のゲート電圧を引き上げる。 （もっと読む）

【課題】Ｄ級増幅器の出力段を構成するスイッチング素子など、比較的大きな電流のスイッチングを行うスイッチング素子に大きなダメージが与えられることがないように、スイッチング素子を過電流から保護することができる電流制限回路を提供する。
【解決手段】保護対象であるスイッチング素子に流れる電流を検出する電流検出部と、前記スイッチング素子に流れる電流を定電流に制限する電流制限信号を発生させる電流制御部と、前記電流検出部によって許容値以上の電流が検出されていないときは、前記スイッチング素子を駆動するための制御信号をプリドライバから前記スイッチング素子に供給させ、前記電流検出部によって許容値以上の電流が検出されたときは、前記電流制限信号を前記電流制御部から前記スイッチング素子へ供給させるモード切り換え部とを有することを特徴とする電流制限回路、を提供する。 （もっと読む）

【解決手段】保護回路を備えたトランジスタ（３００）が記述される。増幅器は、“オン”又は“オフ”状態の間でブランチが切替可能とされつつ、並列結合されるブランチ（３１０ａ、３１０ｂ、３１０ｋ）を含む。切替可能なブランチは、トランジスタ（３１４）に結合されるトランジスタ（３１２）を含む。トランジスタ（３１２）は、入力信号を増幅し、増幅信号を供給し、入力信号を増幅しない。トランジスタ（３１４）は、増幅信号をバッファし、出力信号を供給する。出力電圧振幅は、オン及びオフ状態の両方において保護回路を備えたトランジスタ（３１２）とトランジスタ（３１４）との間で分離され得る。トランジスタは、電圧振幅の一部を観測し得る。オフ状態での電圧分離は利得トランジスタをフローティングとし、且つカスコードトランジスタのゲートとソースとを短絡することで達成し得る。 （もっと読む）

【課題】パワーＭＯＳ・ＦＥＴの実装個数を減らして効率の良い経済的に有利な大電力用の高周波電力増幅回路を提供する。
【解決手段】ＡＢ級プッシュプル動作により電力増幅を行う一対のパワーＭＯＳ・ＦＥＴにより構成される高周波電力増幅回路のゲートパルス入力端からは１対のパワーＭＯＳ・ＦＥＴの各ゲート電極に、高周波信号に同期して、１対のパワーＭＯＳ・ＦＥＴを間歇的に高周波電力増幅させるためのゲートパルスを供給する。動作用電源電圧の供給端からは１対のパワーＭＯＳ・ＦＥＴの各ドレイン電極を供給する。ゲートバイアス保護回路は、１対のパワーＭＯＳ・ＦＥＴの各ゲート電極とゲートパルス入力端との間に設けられ、ドレイン電極から前記ゲートパルス入力端へ流れるリターン電流を抑止する。 （もっと読む）

複数のステージを有し、向上された信頼性を有する増幅器（３００）が開示される。複数の増幅器ステージは、並列に結合され、少なくとも１つのスイッチ可能な増幅器ステージを含んでいる。各スイッチ可能な増幅器ステージは、オン状態又はオフ状態で動作し、ゲイントランジスタ（３１２）及びカスコードトランジスタ（３１４）を含んでいる。ゲイントランジスタは、オン状態において入力信号（Ｖｉｎ）を増幅して増幅された信号を供給し、オフ状態においてディセーブルとなる。カスコードトランジスタは、オン状態において増幅された信号をバッファして出力信号を供給し、オフ状態においてオフ電圧（Ｖｏｆｆ）に基づいてディセーブルとなる。オフ電圧は、ゼロボルトよりも大きいか、或いは複数の可能な値の１つを有する。オフ電圧は、出力信号レベルに基づいて発生し、例えば出力信号レベルの異なったレンジに対する異なった値に設定される。
（もっと読む）

【課題】入力信号を減衰させることなく耐圧を超える高電位信号を扱うことが可能で、減衰器やその後の増幅器などが不要になり、面積の増大、オフセットの発生を抑止可能な半導体装置および光読出装置を提供する。
【解決手段】高電源電圧ＶＤＤ１で動作する駆動段２０と、駆動段２０に接続され、高電源電圧ＶＤＤ１より低い低電源電圧ＶＤＤ２で動作し、駆動段による信号を入力する入力段３０と、を有し、入力段３０は、＋とーの入力端子同士がバーチャルショートになるよう構成されたオペアンプ３３と、駆動段による信号入力端子とバーチャルショートのノードＮＤ３１との間に接続された抵抗素子Ｒ３１と、バーチャルショートのノードＮＤ３１と低電源電圧側の電源との間に、ノードＮＤ３１から電源が側に向かって順方向となるように挿入されたダイオードＤ３１と、を含む。 （もっと読む）