半導体装置および光読出装置
【課題】入力信号を減衰させることなく耐圧を超える高電位信号を扱うことが可能で、減衰器やその後の増幅器などが不要になり、面積の増大、オフセットの発生を抑止可能な半導体装置および光読出装置を提供する。
【解決手段】高電源電圧ＶＤＤ１で動作する駆動段２０と、駆動段２０に接続され、高電源電圧ＶＤＤ１より低い低電源電圧ＶＤＤ２で動作し、駆動段による信号を入力する入力段３０と、を有し、入力段３０は、＋とーの入力端子同士がバーチャルショートになるよう構成されたオペアンプ３３と、駆動段による信号入力端子とバーチャルショートのノードＮＤ３１との間に接続された抵抗素子Ｒ３１と、バーチャルショートのノードＮＤ３１と低電源電圧側の電源との間に、ノードＮＤ３１から電源が側に向かって順方向となるように挿入されたダイオードＤ３１と、を含む。
【解決手段】高電源電圧ＶＤＤ１で動作する駆動段２０と、駆動段２０に接続され、高電源電圧ＶＤＤ１より低い低電源電圧ＶＤＤ２で動作し、駆動段による信号を入力する入力段３０と、を有し、入力段３０は、＋とーの入力端子同士がバーチャルショートになるよう構成されたオペアンプ３３と、駆動段による信号入力端子とバーチャルショートのノードＮＤ３１との間に接続された抵抗素子Ｒ３１と、バーチャルショートのノードＮＤ３１と低電源電圧側の電源との間に、ノードＮＤ３１から電源が側に向かって順方向となるように挿入されたダイオードＤ３１と、を含む。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高電源電圧で動作する駆動段と低電源電圧で動作する入力段を接続するシステムを含む半導体装置および光読出装置に関するものである。
【背景技術】
【０００２】
近年のプロセスの微細化に伴って、素子の耐圧が下がってきている。
実際のセットや最終製品では、複数のデバイスを使用してシステムを組む必要があり、それら全てのデバイスを同耐圧のプロセスで統一することは現実的ではなく、耐圧の異なるデバイス間で信号をやり取りさせる必要があるのが実情である。
【０００３】
その場合、高耐圧（高電源）のデバイスから出力される高電位信号を低耐圧（低電源）のデバイスに入力すると、低耐圧側のデバイスは破壊してしまう。
デバイス同士が物理的に接続されているため、低耐圧側のデバイスはいかなる状態でも破壊を回避できるよう、設計をする必要がある。
【０００４】
低耐圧側のデバイスがパワーセーブ時のような通常動作状態以外でも破壊を回避するためには、入力部にパッシブ素子を設け、抵抗分割により信号を減衰させてから信号処理をするのが一般的である（たとえば特許文献１参照）。
【特許文献１】特開２００７−１８９４７４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところが、この場合、必ず入力部で信号が減衰するので、小振幅の信号が入力された場合、ＳＮ的に不利である。
【０００６】
また、減衰させて増幅させる回路が必要であり、面積、オフセット等の観点でデメリットが大きい。
【０００７】
本発明は、入力信号を減衰させることなく耐圧を超える高電位信号を扱うことが可能で、減衰器やその後の増幅器などが不要になり、面積の増大、オフセットの発生を抑止可能な半導体装置および光読出装置を提供することにある。
【課題を解決するための手段】
【０００８】
本発明の第１の観点の半導体装置は、高電源電圧で動作する駆動段と、上記駆動段に接続され、上記高電源電圧より低い低電源電圧で動作し、上記駆動段による信号を入力する入力段と、を有し、上記入力段は、＋とーの入力端子同士がバーチャルショートになるよう構成されたオペアンプと、上記駆動段による信号入力端子と上記バーチャルショートのノードとの間に接続された少なくとも一つの抵抗素子と、バーチャルショートのノードと低電源電圧側の電源との間に、当該ノードから電源が側に向かって順方向となるように挿入されたダイオードと、を含む。
【０００９】
好適には、上記入力段は、上記オペアンプの出力と基準電位との間に接続された抵抗素子を有する。
【００１０】
好適には、上記ノードと上記オペアンプの出力端子との間に少なくとも1つの容量素子、もしくは少なくとも1つの容量素子と抵抗素子が接続されることによってローパスフィルタが構成されている。
【００１１】
好適には、上記駆動段は、複数の信号出力端子を含み、上記入力段は、上記信号出力端子に接続された複数の信号入力端子と、上記各信号入力端子と上記ノードとの間に接続された複数の抵抗素子と、を含む。
【００１２】
本発明の第２の観点の光読出装置は、光記録媒体と、高電源電圧で動作し、上記光記録媒体に照射した光の反射光情報を電気信号に変換して出力する駆動段と、上記駆動段に接続され、上記高電源電圧より低い低電源電圧で動作し、上記駆動段による信号を入力し読み出す入力段としての読出部と、を有し、上記読出部は、＋とーの入力端子同士がバーチャルショートになるよう構成されたオペアンプと、上記駆動段による信号入力端子と上記バーチャルショートのノードとの間に接続された少なくとも一つの抵抗素子と、バーチャルショートのノードと低電源電圧側の電源との間に、当該ノードから電源が側に向かって順方向となるように挿入されたダイオードと、を含む。
【００１３】
本発明によれば、入力段において、ダイオードを挿入した場合、通常動作時においては挿入したダイオードには逆バイアスが掛かってオフした状態である。
このため、オペアンプの回路動作に影響を与えない。
この状態で入力に耐圧を超える振幅が入力されても、バーチャルショートのノードは、たとえばバイアス電圧に保たれるので、オペアンプに使用している素子は破壊しない。
たとえば、電源が投入されている状態でオペアンプの内部動作電流を切ることによりパワーセーブ状態になった場合において、入力に耐圧を超える振幅が入力されると次のように作用する。
すなわち、ノードと電源の間に順方向電圧がかかることによりダイオードが動作し、ノードは電源電圧にダイオード動作電圧を加えた電圧に制限される。
【発明の効果】
【００１４】
本発明によれば、入力信号を減衰させることなく耐圧を超える高電位信号を扱うことが可能で、減衰器やその後の増幅器などが不要になり、面積の増大、オフセットの発生を抑止することができる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施形態を図面に関連付けて説明する。
【００１６】
＜第１実施形態＞
図１は、本発明の第１の実施形態に係る半導体装置の構成例を示す回路図である。
【００１７】
第１の実施形態に係る半導体装置１０は、図１に示すように、駆動段２０、入力段３０、信号伝送路４０を有する。
【００１８】
駆動段２０および入力段３０は、それぞれ電源電圧が異なる個別の集積回路（ＩＣ）として形成されている。
【００１９】
駆動段２０は、たとえば５Ｖの高電源電圧ＶＤＤ１で動作する。
駆動段２０は、高電源電圧の供給ラインＬＶＤＤ１、接地電圧ＧＮＤの供給ラインＬＧＮＤ１、信号出力バッファ２１、および信号出力端子Ｔ２１を有する。
信号出力端子Ｔ２１は、信号伝送路４０の一端側に接続されている。
【００２０】
信号出力バッファ２１は、高電源電圧の供給ラインＬＶＤＤ１および接地電圧ＧＮＤの供給ラインＬＧＮＤ１に接続されて動作し、入力段３０の伝送すべき信号を信号出力端子Ｔ２１から信号伝送路４０に出力する。
【００２１】
入力段３０は、駆動段２０の高電源電圧ＶＤＤ１より低い、たとえば３．３Ｖの低電源電圧ＶＤＤ２で動作する。
【００２２】
入力段３０は、低電源電圧の供給ラインＬＶＤＤ２、接地電圧ＧＮＤの供給ラインＬＧＮＤ２、＋と−の入力端子同士がバーチャルショートになるよう構成されたオペアンプ３１、ノードＮＤ３１、および保護用ダイオードＤ３１を有する。
さらに、入力段３０は、抵抗素子Ｒ３１，Ｒ３２，Ｒ３３、信号入力端子Ｔ３１、および信号出力端子Ｔ３２を有する。
信号入力端子Ｔ３１は、信号伝送路４０の他端側に接続されている。信号出力端子Ｔ３２は図示しない後段の回路に接続される。
【００２３】
入力用抵抗素子Ｒ３１の一端が信号入力端子Ｔ３１に接続され、他端がノードＮＤ３１に接続されている。
オペアンプ３１の反転入力端子（−）はノードＮＤ３１に接続され、非反転入力端子（＋）はバイアス電圧ＶＢの供給ラインに接続されている。
ダイオードＤ３１のアノードがノードＮＤ３１に接続され、カソードが低電源電圧の供給ラインＬＶＤＤ２に接続されている。
このように、ダイオードＤ３１は、バーチャルショートのノードＮＤ３１と低電源電圧側の電源との間に、ノードから電源が側に向かって順方向となるように挿入されている。
ダイオードＤ３１は、ＭＯＳデバイス等により形成することも可能である。
また、オペアンプ３１の出力と反転入力端子（−）との間に抵抗素子Ｒ３２が接続され、入力ノードのバーチャルショート特性を実現している。
【００２４】
また、本実施形態においては、オペアンプ３１の出力と接地電圧ＧＮＤの供給ラインＬＧＮＤ２との間に抵抗素子Ｒ３３が接続される。
この抵抗素子Ｒ３３は、低電源側のデバイスの電源が投入されていなくても低電源側入力段のデバイスを保護するためにオペアンプ３１の出力と接地電圧ＧＮＤの供給ラインＬＧＮＤ２との間に抵抗素子Ｒ３３が接続される。
【００２５】
次に、図１の半導体装置１０の動作について説明する。
【００２６】
［１：ダイオードを挿入した場合］
上記のようにダイオードＤ３１を挿入した場合、通常動作時においては挿入したダイオードＤ３１には逆バイアスが掛かってオフした状態である。
このため、オペアンプ３１の回路動作に影響を与えない。
この状態で入力に耐圧を超える振幅が入力されても、バーチャルショートのノードＮＤ３１はバイアス電圧ＶＢに保たれるので、オペアンプ３１に使用している素子は破壊しない。
【００２７】
［２：電源が投入されている状態］
デバイスの電源が投入されている状態でオペアンプ３１の内部動作電流を切ることによりパワーセーブ状態になった場合において、入力に耐圧を超える振幅が入力されると次のように作用する。
すなわち、ノードＮＤ３１と電源の間に順方向電圧がかかることによりダイオードＤ３１が動作し、ノードＮＤ３１は電源電圧にダイオード動作電圧（Ｖｆ）を加えた電圧に制限される。
この電圧をオペアンプ３１に使用している素子の破壊電圧以下に設定すればオペアンプ３１を構成している素子を保護できる。
【００２８】
［３：電源が投入されていない状態］
デバイスの電源が投入されていない状態で、入力に耐圧を超える振幅が入力された場合、ノードＮＤ３１から抵抗素子Ｒ３３を介して接地電圧の供給ラインＬＧＮＤ２に、抵抗素子Ｒ３１〜Ｒ３３による抵抗分割のパスが存在する。
したがって、抵抗分割されたノードＮＤ３１の電圧を、オペアンプ３１を構成している素子の破壊電圧以下に設定すれば素子を保護できる。
【００２９】
上記［１］、［２］、［３］により、低電圧側の入力段デバイスがいかなる状態であってもオペアンプを構成している素子を保護可能になる。
【００３０】
以上説明したように、本実施形態の半導体装置は、高電源電圧ＶＤＤ１で動作する駆動段２０と、駆動段２０に接続され、高電源電圧ＶＤＤ１より低い低電源電圧ＶＤＤ２で動作し、駆動段による信号を入力する入力段３０と、を有する。
入力段３０は、＋とーの入力端子同士がバーチャルショートになるよう構成されたオペアンプ３１と、駆動段による信号入力端子とバーチャルショートのノードとの間に接続された抵抗素子Ｒ３１と、を有する。
そして、入力段３０は、バーチャルショートのノードＮＤ３１と低電源電圧側の電源との間に、ノードＮＤ３１から電源が側に向かって順方向となるように挿入されたダイオードＤ３１を含む。
したがって、本実施形態によれば、以下の効果を得ることができる。
【００３１】
オペアンプ動作を利用しているため、入力信号を減衰させることなく耐圧を超える高電位信号を扱うことが可能である。
これにより、パッシブ素子による減衰器やその後の増幅器などが不要になり、面積の増大やオフセットの発生等を抑止することができる。
また、オペアンプの通常動作時には影響を与えることはない。
【００３２】
なお、本発明では、オペアンプは反転/非反転などの構成は問わない。
【００３３】
＜第２実施形態＞
図２は、本発明の第２の実施形態に係る半導体装置の構成例を示す回路図である。
【００３４】
本第２の実施形態の半導体装置１０Ａが上述した第１の実施形態の半導体装置１０と異なる点は、入力段３０Ａにおいて、２次のローパスフィルタＬＰＦが構成されていることにある。
【００３５】
この入力段３０Ａは、図１の構成に加えて、抵抗素子Ｒ３４、およびキャパシタＣ３１，Ｃ３２を有する。
抵抗素子Ｒ３４の一端がノードＮＤ３１に接続され、他端がオペアンプ３１の非反転入力端子（−）に接続されている。
キャパシタＣ３１の第１電極がノードＮＤ３１に接続され、第２電極が接地電圧ＧＮＤの供給ラインＬＧＮＤ２に接続されている。
そして、キャパシタＣ３２の第１電極がオペアンプ３１の非反転入力端子（−）に接続され、第２電極がオペアンプ３１の出力に接続されている。
【００３６】
このように、本第２の実施形態によれば、入力段３０Ａにおいて、２次のローパスフィルタＬＰＦの構成に変更されており、この場合も上述した第１の実施形態の効果と同様の効果を得ることができる。
【００３７】
＜第３実施形態＞
図３は、本発明の第３の実施形態に係る半導体装置の構成例を示す回路図である。
【００３８】
本第３の実施形態の半導体装置１０Ｂが上述した第１の実施形態の半導体装置１０と異なる点は、入力段３０Ｂにおいて、２入力加算構成に変更したことにある。
【００３９】
この場合、高電源電圧ＶＤＤ１で動作する駆動段２０Ｂは、２つの信号出力バッファ２１，２２、および２つの信号出力端子Ｔ２１，Ｔ２２を有する。
信号出力端子Ｔ２１は信号伝送路４０の一端側に接続され、信号出力端子Ｔ２２は信号伝送路４１に接続されている。
【００４０】
信号出力バッファ２１は、高電源電圧の供給ラインＬＶＤＤ１および接地電圧ＧＮＤの供給ラインＬＧＮＤ１に接続されて動作し、入力段３０Ｂの伝送すべき信号を信号出力端子Ｔ２１から信号伝送路４０に出力する。
信号出力バッファ２２は、高電源電圧の供給ラインＬＶＤＤ１および接地電圧ＧＮＤの供給ラインＬＧＮＤ１に接続されて動作し、入力段３０Ｂの伝送すべき信号を信号出力端子Ｔ２２から信号伝送路４１に出力する。
【００４１】
入力段３０Ｂは、２つの入力用抵抗素子Ｒ３１，Ｒ３５、および２つの信号入力端子Ｔ３１，Ｔ３３を有する。
信号入力端子Ｔ３１は、信号伝送路４０の他端側に接続され、信号入力端子Ｔ３３は信号伝送路４１の他端に接続されている。
入力用抵抗素子Ｒ３１の一端が信号入力端子Ｔ３１に接続され、他端がノードＮＤ３１に接続されている。
入力用抵抗素子Ｒ３５の一端が信号入力端子Ｔ３３に接続され、他端がノードＮＤ３１に接続されている。
すなわち、入力段３０Ｂは２入力加算構成を有する。
【００４２】
本第３の実施形態によれば、入力段３０Ｂが２入力加算構成を有し、この場合も上述した第１および第２の実施形態の効果と同様の効果を得ることができる。
【００４３】
なお、上述した半導体装置は、たとえば波長が４００ｎｍ帯の半導体レーザを搭載するブルーレイディスク（Ｂｌｕ-ｒａｙ ｄｉｓｃ（登録商標））等の光記録再生装置(光ディスク装置)に適用可能である。
【００４４】
図４は、本発明の実施形態に係る半導体装置を採用可能な光記録再生装置の構成例を示す図である。
【００４５】
この光記録再生装置１００は、光記録媒体、たとえば光ディスク１０１、駆動段としての光ピックアップ（光ヘッド）１１０、読出部（入力段）としての読出装置１２０、駆動回路１３０、およびシステムコントローラ１４０を有する。
【００４６】
光ヘッド１１０は、レーザ駆動回路により駆動されデジタルデータの記録再生用のレーザダイオード１１１、レーザダイオード１１１が放射したレーザ光を検出する受光素子１１２、光学系１１３、対物レンズ１１４等を有する。
この光ヘッド１１０が、上述した半導体装置の駆動段に相当する。
【００４７】
読出装置１２０は、前述の第１〜第３の実施形態の入力段３０，３０Ａ，３０Ｂが適用される。
【００４８】
システムコントローラ１４０は、トラッキングエラーＴＥやフォーカスエラー信号ＦＥ等の処理系を含む。
【００４９】
駆動回路１３０は、光ヘッド１１０の対物レンズ１１４のトラッキング機構部をドライブする機能を有する。
【００５０】
なお、この光記録再生装置は、一例であって、本発明が適用される光記録再生装置は、図４の構成に限るものではないことはいうまでもない。
【００５１】
図４の構成において、読出装置１２０は、前述の第１〜第３の実施形態の入力段３０，３０Ａ，３０Ｂが適用されることから、以下の効果を得ることができる。
オペアンプ動作を利用しているため、入力信号を減衰させることなく耐圧を超える高電位信号を扱うことが可能である。
これにより、パッシブ素子による減衰器やその後の増幅器などが不要になり、面積の増大やオフセットの発生等を抑止することができる。
また、オペアンプの通常動作時には影響を与えることはない。
【図面の簡単な説明】
【００５２】
【図１】本発明の第１の実施形態に係る半導体装置の構成例を示す回路図である。
【図２】本発明の第２の実施形態に係る半導体装置の構成例を示す回路図である。
【図３】本発明の第３の実施形態に係る半導体装置の構成例を示す回路図である。
【図４】本発明の実施形態に係る半導体装置を採用可能な光記録再生装置の構成例を示す図である。
【符号の説明】
【００５３】
１０，１０Ａ，１０Ｂ・・・半導体装置、２０，２０Ｂ・・・駆動段、ＶＶＤ１・・・高電源電圧、ＬＶＤＤ１・・・高電源電圧の供給ライン、２１，２２・・・信号出力バッファ、Ｔ２１，Ｔ２２・・・信号出力端子、３０，３０Ａ，３０Ｂ・・・入力段、ＶＤＤ２・・・低電源電圧、ＬＶＤＤ２・・・低電源電圧の供給ライン、３１・・・オペアンプ、ＮＤ３１・・・ノード、Ｄ３１・・・保護用ダイオード、Ｒ３１〜Ｒ３５・・・抵抗素子、Ｔ３１，Ｔ３３・・・信号入力端子、Ｃ３１，Ｃ３２・・・キャパシタ、ＬＰＦ・・・ローパスフィルタ、４０，４１・・・信号伝送路、１００・・・光記録再生装置、１０１・・・光ディスク、１１０・・・光ピックアップ（光ヘッド）、１１１・・・レーザダイオード、１１２・・・受光素子、１１３・・・光学系、１１４・・・対物レンズ、１２０・・・読出装置、１３０・・・駆動回路、１４０・・・システムコントローラ。
【技術分野】
【０００１】
本発明は、高電源電圧で動作する駆動段と低電源電圧で動作する入力段を接続するシステムを含む半導体装置および光読出装置に関するものである。
【背景技術】
【０００２】
近年のプロセスの微細化に伴って、素子の耐圧が下がってきている。
実際のセットや最終製品では、複数のデバイスを使用してシステムを組む必要があり、それら全てのデバイスを同耐圧のプロセスで統一することは現実的ではなく、耐圧の異なるデバイス間で信号をやり取りさせる必要があるのが実情である。
【０００３】
その場合、高耐圧（高電源）のデバイスから出力される高電位信号を低耐圧（低電源）のデバイスに入力すると、低耐圧側のデバイスは破壊してしまう。
デバイス同士が物理的に接続されているため、低耐圧側のデバイスはいかなる状態でも破壊を回避できるよう、設計をする必要がある。
【０００４】
低耐圧側のデバイスがパワーセーブ時のような通常動作状態以外でも破壊を回避するためには、入力部にパッシブ素子を設け、抵抗分割により信号を減衰させてから信号処理をするのが一般的である（たとえば特許文献１参照）。
【特許文献１】特開２００７−１８９４７４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところが、この場合、必ず入力部で信号が減衰するので、小振幅の信号が入力された場合、ＳＮ的に不利である。
【０００６】
また、減衰させて増幅させる回路が必要であり、面積、オフセット等の観点でデメリットが大きい。
【０００７】
本発明は、入力信号を減衰させることなく耐圧を超える高電位信号を扱うことが可能で、減衰器やその後の増幅器などが不要になり、面積の増大、オフセットの発生を抑止可能な半導体装置および光読出装置を提供することにある。
【課題を解決するための手段】
【０００８】
本発明の第１の観点の半導体装置は、高電源電圧で動作する駆動段と、上記駆動段に接続され、上記高電源電圧より低い低電源電圧で動作し、上記駆動段による信号を入力する入力段と、を有し、上記入力段は、＋とーの入力端子同士がバーチャルショートになるよう構成されたオペアンプと、上記駆動段による信号入力端子と上記バーチャルショートのノードとの間に接続された少なくとも一つの抵抗素子と、バーチャルショートのノードと低電源電圧側の電源との間に、当該ノードから電源が側に向かって順方向となるように挿入されたダイオードと、を含む。
【０００９】
好適には、上記入力段は、上記オペアンプの出力と基準電位との間に接続された抵抗素子を有する。
【００１０】
好適には、上記ノードと上記オペアンプの出力端子との間に少なくとも1つの容量素子、もしくは少なくとも1つの容量素子と抵抗素子が接続されることによってローパスフィルタが構成されている。
【００１１】
好適には、上記駆動段は、複数の信号出力端子を含み、上記入力段は、上記信号出力端子に接続された複数の信号入力端子と、上記各信号入力端子と上記ノードとの間に接続された複数の抵抗素子と、を含む。
【００１２】
本発明の第２の観点の光読出装置は、光記録媒体と、高電源電圧で動作し、上記光記録媒体に照射した光の反射光情報を電気信号に変換して出力する駆動段と、上記駆動段に接続され、上記高電源電圧より低い低電源電圧で動作し、上記駆動段による信号を入力し読み出す入力段としての読出部と、を有し、上記読出部は、＋とーの入力端子同士がバーチャルショートになるよう構成されたオペアンプと、上記駆動段による信号入力端子と上記バーチャルショートのノードとの間に接続された少なくとも一つの抵抗素子と、バーチャルショートのノードと低電源電圧側の電源との間に、当該ノードから電源が側に向かって順方向となるように挿入されたダイオードと、を含む。
【００１３】
本発明によれば、入力段において、ダイオードを挿入した場合、通常動作時においては挿入したダイオードには逆バイアスが掛かってオフした状態である。
このため、オペアンプの回路動作に影響を与えない。
この状態で入力に耐圧を超える振幅が入力されても、バーチャルショートのノードは、たとえばバイアス電圧に保たれるので、オペアンプに使用している素子は破壊しない。
たとえば、電源が投入されている状態でオペアンプの内部動作電流を切ることによりパワーセーブ状態になった場合において、入力に耐圧を超える振幅が入力されると次のように作用する。
すなわち、ノードと電源の間に順方向電圧がかかることによりダイオードが動作し、ノードは電源電圧にダイオード動作電圧を加えた電圧に制限される。
【発明の効果】
【００１４】
本発明によれば、入力信号を減衰させることなく耐圧を超える高電位信号を扱うことが可能で、減衰器やその後の増幅器などが不要になり、面積の増大、オフセットの発生を抑止することができる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施形態を図面に関連付けて説明する。
【００１６】
＜第１実施形態＞
図１は、本発明の第１の実施形態に係る半導体装置の構成例を示す回路図である。
【００１７】
第１の実施形態に係る半導体装置１０は、図１に示すように、駆動段２０、入力段３０、信号伝送路４０を有する。
【００１８】
駆動段２０および入力段３０は、それぞれ電源電圧が異なる個別の集積回路（ＩＣ）として形成されている。
【００１９】
駆動段２０は、たとえば５Ｖの高電源電圧ＶＤＤ１で動作する。
駆動段２０は、高電源電圧の供給ラインＬＶＤＤ１、接地電圧ＧＮＤの供給ラインＬＧＮＤ１、信号出力バッファ２１、および信号出力端子Ｔ２１を有する。
信号出力端子Ｔ２１は、信号伝送路４０の一端側に接続されている。
【００２０】
信号出力バッファ２１は、高電源電圧の供給ラインＬＶＤＤ１および接地電圧ＧＮＤの供給ラインＬＧＮＤ１に接続されて動作し、入力段３０の伝送すべき信号を信号出力端子Ｔ２１から信号伝送路４０に出力する。
【００２１】
入力段３０は、駆動段２０の高電源電圧ＶＤＤ１より低い、たとえば３．３Ｖの低電源電圧ＶＤＤ２で動作する。
【００２２】
入力段３０は、低電源電圧の供給ラインＬＶＤＤ２、接地電圧ＧＮＤの供給ラインＬＧＮＤ２、＋と−の入力端子同士がバーチャルショートになるよう構成されたオペアンプ３１、ノードＮＤ３１、および保護用ダイオードＤ３１を有する。
さらに、入力段３０は、抵抗素子Ｒ３１，Ｒ３２，Ｒ３３、信号入力端子Ｔ３１、および信号出力端子Ｔ３２を有する。
信号入力端子Ｔ３１は、信号伝送路４０の他端側に接続されている。信号出力端子Ｔ３２は図示しない後段の回路に接続される。
【００２３】
入力用抵抗素子Ｒ３１の一端が信号入力端子Ｔ３１に接続され、他端がノードＮＤ３１に接続されている。
オペアンプ３１の反転入力端子（−）はノードＮＤ３１に接続され、非反転入力端子（＋）はバイアス電圧ＶＢの供給ラインに接続されている。
ダイオードＤ３１のアノードがノードＮＤ３１に接続され、カソードが低電源電圧の供給ラインＬＶＤＤ２に接続されている。
このように、ダイオードＤ３１は、バーチャルショートのノードＮＤ３１と低電源電圧側の電源との間に、ノードから電源が側に向かって順方向となるように挿入されている。
ダイオードＤ３１は、ＭＯＳデバイス等により形成することも可能である。
また、オペアンプ３１の出力と反転入力端子（−）との間に抵抗素子Ｒ３２が接続され、入力ノードのバーチャルショート特性を実現している。
【００２４】
また、本実施形態においては、オペアンプ３１の出力と接地電圧ＧＮＤの供給ラインＬＧＮＤ２との間に抵抗素子Ｒ３３が接続される。
この抵抗素子Ｒ３３は、低電源側のデバイスの電源が投入されていなくても低電源側入力段のデバイスを保護するためにオペアンプ３１の出力と接地電圧ＧＮＤの供給ラインＬＧＮＤ２との間に抵抗素子Ｒ３３が接続される。
【００２５】
次に、図１の半導体装置１０の動作について説明する。
【００２６】
［１：ダイオードを挿入した場合］
上記のようにダイオードＤ３１を挿入した場合、通常動作時においては挿入したダイオードＤ３１には逆バイアスが掛かってオフした状態である。
このため、オペアンプ３１の回路動作に影響を与えない。
この状態で入力に耐圧を超える振幅が入力されても、バーチャルショートのノードＮＤ３１はバイアス電圧ＶＢに保たれるので、オペアンプ３１に使用している素子は破壊しない。
【００２７】
［２：電源が投入されている状態］
デバイスの電源が投入されている状態でオペアンプ３１の内部動作電流を切ることによりパワーセーブ状態になった場合において、入力に耐圧を超える振幅が入力されると次のように作用する。
すなわち、ノードＮＤ３１と電源の間に順方向電圧がかかることによりダイオードＤ３１が動作し、ノードＮＤ３１は電源電圧にダイオード動作電圧（Ｖｆ）を加えた電圧に制限される。
この電圧をオペアンプ３１に使用している素子の破壊電圧以下に設定すればオペアンプ３１を構成している素子を保護できる。
【００２８】
［３：電源が投入されていない状態］
デバイスの電源が投入されていない状態で、入力に耐圧を超える振幅が入力された場合、ノードＮＤ３１から抵抗素子Ｒ３３を介して接地電圧の供給ラインＬＧＮＤ２に、抵抗素子Ｒ３１〜Ｒ３３による抵抗分割のパスが存在する。
したがって、抵抗分割されたノードＮＤ３１の電圧を、オペアンプ３１を構成している素子の破壊電圧以下に設定すれば素子を保護できる。
【００２９】
上記［１］、［２］、［３］により、低電圧側の入力段デバイスがいかなる状態であってもオペアンプを構成している素子を保護可能になる。
【００３０】
以上説明したように、本実施形態の半導体装置は、高電源電圧ＶＤＤ１で動作する駆動段２０と、駆動段２０に接続され、高電源電圧ＶＤＤ１より低い低電源電圧ＶＤＤ２で動作し、駆動段による信号を入力する入力段３０と、を有する。
入力段３０は、＋とーの入力端子同士がバーチャルショートになるよう構成されたオペアンプ３１と、駆動段による信号入力端子とバーチャルショートのノードとの間に接続された抵抗素子Ｒ３１と、を有する。
そして、入力段３０は、バーチャルショートのノードＮＤ３１と低電源電圧側の電源との間に、ノードＮＤ３１から電源が側に向かって順方向となるように挿入されたダイオードＤ３１を含む。
したがって、本実施形態によれば、以下の効果を得ることができる。
【００３１】
オペアンプ動作を利用しているため、入力信号を減衰させることなく耐圧を超える高電位信号を扱うことが可能である。
これにより、パッシブ素子による減衰器やその後の増幅器などが不要になり、面積の増大やオフセットの発生等を抑止することができる。
また、オペアンプの通常動作時には影響を与えることはない。
【００３２】
なお、本発明では、オペアンプは反転/非反転などの構成は問わない。
【００３３】
＜第２実施形態＞
図２は、本発明の第２の実施形態に係る半導体装置の構成例を示す回路図である。
【００３４】
本第２の実施形態の半導体装置１０Ａが上述した第１の実施形態の半導体装置１０と異なる点は、入力段３０Ａにおいて、２次のローパスフィルタＬＰＦが構成されていることにある。
【００３５】
この入力段３０Ａは、図１の構成に加えて、抵抗素子Ｒ３４、およびキャパシタＣ３１，Ｃ３２を有する。
抵抗素子Ｒ３４の一端がノードＮＤ３１に接続され、他端がオペアンプ３１の非反転入力端子（−）に接続されている。
キャパシタＣ３１の第１電極がノードＮＤ３１に接続され、第２電極が接地電圧ＧＮＤの供給ラインＬＧＮＤ２に接続されている。
そして、キャパシタＣ３２の第１電極がオペアンプ３１の非反転入力端子（−）に接続され、第２電極がオペアンプ３１の出力に接続されている。
【００３６】
このように、本第２の実施形態によれば、入力段３０Ａにおいて、２次のローパスフィルタＬＰＦの構成に変更されており、この場合も上述した第１の実施形態の効果と同様の効果を得ることができる。
【００３７】
＜第３実施形態＞
図３は、本発明の第３の実施形態に係る半導体装置の構成例を示す回路図である。
【００３８】
本第３の実施形態の半導体装置１０Ｂが上述した第１の実施形態の半導体装置１０と異なる点は、入力段３０Ｂにおいて、２入力加算構成に変更したことにある。
【００３９】
この場合、高電源電圧ＶＤＤ１で動作する駆動段２０Ｂは、２つの信号出力バッファ２１，２２、および２つの信号出力端子Ｔ２１，Ｔ２２を有する。
信号出力端子Ｔ２１は信号伝送路４０の一端側に接続され、信号出力端子Ｔ２２は信号伝送路４１に接続されている。
【００４０】
信号出力バッファ２１は、高電源電圧の供給ラインＬＶＤＤ１および接地電圧ＧＮＤの供給ラインＬＧＮＤ１に接続されて動作し、入力段３０Ｂの伝送すべき信号を信号出力端子Ｔ２１から信号伝送路４０に出力する。
信号出力バッファ２２は、高電源電圧の供給ラインＬＶＤＤ１および接地電圧ＧＮＤの供給ラインＬＧＮＤ１に接続されて動作し、入力段３０Ｂの伝送すべき信号を信号出力端子Ｔ２２から信号伝送路４１に出力する。
【００４１】
入力段３０Ｂは、２つの入力用抵抗素子Ｒ３１，Ｒ３５、および２つの信号入力端子Ｔ３１，Ｔ３３を有する。
信号入力端子Ｔ３１は、信号伝送路４０の他端側に接続され、信号入力端子Ｔ３３は信号伝送路４１の他端に接続されている。
入力用抵抗素子Ｒ３１の一端が信号入力端子Ｔ３１に接続され、他端がノードＮＤ３１に接続されている。
入力用抵抗素子Ｒ３５の一端が信号入力端子Ｔ３３に接続され、他端がノードＮＤ３１に接続されている。
すなわち、入力段３０Ｂは２入力加算構成を有する。
【００４２】
本第３の実施形態によれば、入力段３０Ｂが２入力加算構成を有し、この場合も上述した第１および第２の実施形態の効果と同様の効果を得ることができる。
【００４３】
なお、上述した半導体装置は、たとえば波長が４００ｎｍ帯の半導体レーザを搭載するブルーレイディスク（Ｂｌｕ-ｒａｙ ｄｉｓｃ（登録商標））等の光記録再生装置(光ディスク装置)に適用可能である。
【００４４】
図４は、本発明の実施形態に係る半導体装置を採用可能な光記録再生装置の構成例を示す図である。
【００４５】
この光記録再生装置１００は、光記録媒体、たとえば光ディスク１０１、駆動段としての光ピックアップ（光ヘッド）１１０、読出部（入力段）としての読出装置１２０、駆動回路１３０、およびシステムコントローラ１４０を有する。
【００４６】
光ヘッド１１０は、レーザ駆動回路により駆動されデジタルデータの記録再生用のレーザダイオード１１１、レーザダイオード１１１が放射したレーザ光を検出する受光素子１１２、光学系１１３、対物レンズ１１４等を有する。
この光ヘッド１１０が、上述した半導体装置の駆動段に相当する。
【００４７】
読出装置１２０は、前述の第１〜第３の実施形態の入力段３０，３０Ａ，３０Ｂが適用される。
【００４８】
システムコントローラ１４０は、トラッキングエラーＴＥやフォーカスエラー信号ＦＥ等の処理系を含む。
【００４９】
駆動回路１３０は、光ヘッド１１０の対物レンズ１１４のトラッキング機構部をドライブする機能を有する。
【００５０】
なお、この光記録再生装置は、一例であって、本発明が適用される光記録再生装置は、図４の構成に限るものではないことはいうまでもない。
【００５１】
図４の構成において、読出装置１２０は、前述の第１〜第３の実施形態の入力段３０，３０Ａ，３０Ｂが適用されることから、以下の効果を得ることができる。
オペアンプ動作を利用しているため、入力信号を減衰させることなく耐圧を超える高電位信号を扱うことが可能である。
これにより、パッシブ素子による減衰器やその後の増幅器などが不要になり、面積の増大やオフセットの発生等を抑止することができる。
また、オペアンプの通常動作時には影響を与えることはない。
【図面の簡単な説明】
【００５２】
【図１】本発明の第１の実施形態に係る半導体装置の構成例を示す回路図である。
【図２】本発明の第２の実施形態に係る半導体装置の構成例を示す回路図である。
【図３】本発明の第３の実施形態に係る半導体装置の構成例を示す回路図である。
【図４】本発明の実施形態に係る半導体装置を採用可能な光記録再生装置の構成例を示す図である。
【符号の説明】
【００５３】
１０，１０Ａ，１０Ｂ・・・半導体装置、２０，２０Ｂ・・・駆動段、ＶＶＤ１・・・高電源電圧、ＬＶＤＤ１・・・高電源電圧の供給ライン、２１，２２・・・信号出力バッファ、Ｔ２１，Ｔ２２・・・信号出力端子、３０，３０Ａ，３０Ｂ・・・入力段、ＶＤＤ２・・・低電源電圧、ＬＶＤＤ２・・・低電源電圧の供給ライン、３１・・・オペアンプ、ＮＤ３１・・・ノード、Ｄ３１・・・保護用ダイオード、Ｒ３１〜Ｒ３５・・・抵抗素子、Ｔ３１，Ｔ３３・・・信号入力端子、Ｃ３１，Ｃ３２・・・キャパシタ、ＬＰＦ・・・ローパスフィルタ、４０，４１・・・信号伝送路、１００・・・光記録再生装置、１０１・・・光ディスク、１１０・・・光ピックアップ（光ヘッド）、１１１・・・レーザダイオード、１１２・・・受光素子、１１３・・・光学系、１１４・・・対物レンズ、１２０・・・読出装置、１３０・・・駆動回路、１４０・・・システムコントローラ。
【特許請求の範囲】
【請求項１】
高電源電圧で動作する駆動段と、
上記駆動段に接続され、上記高電源電圧より低い低電源電圧で動作し、上記駆動段による信号を入力する入力段と、を有し、
上記入力段は、
＋とーの入力端子同士がバーチャルショートになるよう構成されたオペアンプと、
上記駆動段による信号入力端子と上記バーチャルショートのノードとの間に接続された少なくとも一つの抵抗素子と、
バーチャルショートのノードと低電源電圧側の電源との間に、当該ノードから電源が側に向かって順方向となるように挿入されたダイオードと、を含む
半導体装置。
【請求項２】
上記入力段は、
上記オペアンプの出力と基準電位との間に接続された抵抗素子を有する
請求項１記載の半導体装置。
【請求項３】
上記入力段は、
上記ノードと上記オペアンプの出力端子との間に少なくとも1つの容量素子、もしくは少なくとも1つの容量素子と抵抗素子が接続されることによってローパスフィルタが構成されている
請求項１または２記載の半導体装置。
【請求項４】
上記駆動段は、
複数の信号出力端子を含み、
上記入力段は、
上記信号出力端子に接続された複数の信号入力端子と、
上記各信号入力端子と上記ノードとの間に接続された複数の抵抗素子と、を含む
請求項１から３のいずれか一に記載の半導体装置。
【請求項５】
光記録媒体と、
高電源電圧で動作し、上記光記録媒体に照射した光の反射光情報を電気信号に変換して出力する駆動段と、
上記駆動段に接続され、上記高電源電圧より低い低電源電圧で動作し、上記駆動段による信号を入力し読み出す入力段としての読出部と、を有し、
上記読出部は、
＋とーの入力端子同士がバーチャルショートになるよう構成されたオペアンプと、
上記駆動段による信号入力端子と上記バーチャルショートのノードとの間に接続された少なくとも一つの抵抗素子と、
バーチャルショートのノードと低電源電圧側の電源との間に、当該ノードから電源が側に向かって順方向となるように挿入されたダイオードと、を含む
光読出装置。
【請求項６】
上記読出部は、
上記オペアンプの出力と基準電位との間に接続された抵抗素子を有する
請求項５記載の光読出装置。
【請求項７】
上記読出部は、
上記ノードと上記オペアンプの出力端子との間に少なくとも1つの容量素子、もしくは少なくとも1つの容量素子と抵抗素子が接続されることによってローパスフィルタが構成されている
請求項５または６記載の光読出装置。
【請求項８】
上記駆動段は、
複数の信号出力端子を含み、
上記読出部は、
上記信号出力端子に接続された複数の信号入力端子と、
上記各信号入力端子と上記ノードとの間に接続された複数の抵抗素子と、を含む
請求項５から７のいずれか一に記載の光読出装置。
【請求項１】
高電源電圧で動作する駆動段と、
上記駆動段に接続され、上記高電源電圧より低い低電源電圧で動作し、上記駆動段による信号を入力する入力段と、を有し、
上記入力段は、
＋とーの入力端子同士がバーチャルショートになるよう構成されたオペアンプと、
上記駆動段による信号入力端子と上記バーチャルショートのノードとの間に接続された少なくとも一つの抵抗素子と、
バーチャルショートのノードと低電源電圧側の電源との間に、当該ノードから電源が側に向かって順方向となるように挿入されたダイオードと、を含む
半導体装置。
【請求項２】
上記入力段は、
上記オペアンプの出力と基準電位との間に接続された抵抗素子を有する
請求項１記載の半導体装置。
【請求項３】
上記入力段は、
上記ノードと上記オペアンプの出力端子との間に少なくとも1つの容量素子、もしくは少なくとも1つの容量素子と抵抗素子が接続されることによってローパスフィルタが構成されている
請求項１または２記載の半導体装置。
【請求項４】
上記駆動段は、
複数の信号出力端子を含み、
上記入力段は、
上記信号出力端子に接続された複数の信号入力端子と、
上記各信号入力端子と上記ノードとの間に接続された複数の抵抗素子と、を含む
請求項１から３のいずれか一に記載の半導体装置。
【請求項５】
光記録媒体と、
高電源電圧で動作し、上記光記録媒体に照射した光の反射光情報を電気信号に変換して出力する駆動段と、
上記駆動段に接続され、上記高電源電圧より低い低電源電圧で動作し、上記駆動段による信号を入力し読み出す入力段としての読出部と、を有し、
上記読出部は、
＋とーの入力端子同士がバーチャルショートになるよう構成されたオペアンプと、
上記駆動段による信号入力端子と上記バーチャルショートのノードとの間に接続された少なくとも一つの抵抗素子と、
バーチャルショートのノードと低電源電圧側の電源との間に、当該ノードから電源が側に向かって順方向となるように挿入されたダイオードと、を含む
光読出装置。
【請求項６】
上記読出部は、
上記オペアンプの出力と基準電位との間に接続された抵抗素子を有する
請求項５記載の光読出装置。
【請求項７】
上記読出部は、
上記ノードと上記オペアンプの出力端子との間に少なくとも1つの容量素子、もしくは少なくとも1つの容量素子と抵抗素子が接続されることによってローパスフィルタが構成されている
請求項５または６記載の光読出装置。
【請求項８】
上記駆動段は、
複数の信号出力端子を含み、
上記読出部は、
上記信号出力端子に接続された複数の信号入力端子と、
上記各信号入力端子と上記ノードとの間に接続された複数の抵抗素子と、を含む
請求項５から７のいずれか一に記載の光読出装置。
【図１】
【図２】
【図３】
【図４】
【図２】
【図３】
【図４】
【公開番号】特開２０１０−１３０１８７（Ｐ２０１０−１３０１８７Ａ）
【公開日】平成２２年６月１０日（２０１０．６．１０）
【国際特許分類】
【出願番号】特願２００８−３０１０９１（Ｐ２００８−３０１０９１）
【出願日】平成２０年１１月２６日（２００８．１１．２６）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
【公開日】平成２２年６月１０日（２０１０．６．１０）
【国際特許分類】
【出願日】平成２０年１１月２６日（２００８．１１．２６）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
[ Back to top ]