【課題】ＲＦで動作するシングルエンド出力であるフィードバック型の広帯域増幅器における二次歪み耐性を向上させる。
【解決手段】主増幅ＭＯＳトランジスタＱ１を含むシングルエンド出力であるフィードバック型の主増幅器３１０における電圧−電流変換抵抗素子Ｒ１と並列に主増幅器３１０とは逆極性のＭＯＳトランジスタで構成されたバイパス回路３２０を設け、このバイパス回路３２０の副増幅ＭＯＳトランジスタＱ３へのバイアス値を所定値に合わせ込むことによって、主増幅器３１０に生じる二次歪成分のみに対し逆極性で且つ相似な特性を呈するバイパス作用信号を生成し、該バイパス作用信号で主増幅器３１０に生じる二次歪成分をバイパス回路３２０側に引き込むことによって、主増幅器３１０とバイパス回路３２０とを含む広帯域増幅器３００の二次歪み耐性を向上させる。 （もっと読む）

【課題】ＤＣオフセットキャンセル回路の回路規模と消費電力とを低減する。
【解決手段】差動増幅器５の非反転出力端子と反転出力端子にＤＣオフセットキャンセル回路５１の差動入力端子が接続され、キャンセル回路５１の出力信号は差動増幅器５の出力ＤＣオフセット電圧を低減する。回路５１はオンチップローパスフィルタ５１と直流制御増幅器５１２を有し、フィルタ５１１は第１定電流源ＣＳ１、差動対の第１と第２のトランジスタ素子Ｍp1、Ｍp2、オンチップ容量Ｃ１を含む。第１定電流源ＣＳ１は素子Ｍp1、Ｍp2の共通電極に接続され、回路５１の差動入力端子Ｖinp、Ｖiinは素子Ｍp1、Ｍp2の制御入力電極に接続される。オンチップ容量Ｃ１の一端と他端に素子Ｍp1、Ｍp2の出力電極とが接続され、直流制御増幅器５１２は容量Ｃ１の両端の電圧に直流的に応答する。 （もっと読む）

【課題】０ＶからＶＤＤの範囲でダイナミックに変化する差動入力電圧の全ての入力電圧範囲において出力電流を変化させることができる電圧電流変換回路を提供する。
【解決手段】電圧電流変換回路は、第１および第２の負荷抵抗と第１の電流源との間に接続された第１および第２のＭＯＳトランジスタと、第１および第２の負荷抵抗と第２の電流源との間に接続された第３および第４のＭＯＳトランジスタとを備える。第１および第４のＭＯＳトランジスタのゲートには差動入力電圧の一方および他方が入力され、第２および第３のＭＯＳトランジスタのゲートにはバイアス電圧が入力される。バイアス電圧は、差動入力電圧のいずれかが電源電圧のときを除いて第２および第３のＭＯＳトランジスタの両方がオンする電圧に設定されている。 （もっと読む）

【課題】ゲートリーク電流による影響を軽減させることができ、なおかつ、高周波ノイズに対する耐性を向上させることができるカレントミラー回路を提供する。
【解決手段】カレントミラー回路は、ミラー元となる第１のＭＯＳトランジスタと、ミラー先となる第２のＭＯＳトランジスタのゲートと、第１のＭＯＳトランジスタのゲートと第２のＭＯＳトランジスタのゲートとの間に、この順序で直列に接続された第４、第２、第１および第３の抵抗と、第１の抵抗および第３の抵抗の間のノード、ならびに、第２の抵抗および第４の抵抗の間のノードを入力とし、第１および第２の抵抗の間のノードを出力とする差動増幅回路とを備える。第３の抵抗は第１の抵抗よりも大きい抵抗値に設定され、第４の抵抗は第２の抵抗よりも大きい抵抗値に設定され、第３の抵抗は第４の抵抗よりも大きい抵抗値に設定されている。 （もっと読む）

【課題】送信パワーばらつきの低減と高調波歪みの低減を実現可能な高周波信号処理装置を提供する。
【解決手段】例えば、飽和領域に動作点が定められたプリドライバ回路ＰＤＲと、線形領域に動作点が定められ、高いＱ値を持つインダクタＬ１ａによって線形増幅動作を行う最終段ドライバ回路ＦＤＲとを備える。例えば、電圧制御発振回路ＶＣＯによって直接変調された信号は、その振幅レベルのばらつきがＰＤＲによって抑圧され、ＰＤＲで生じ得る高調波歪み成分（２ＨＤ，３ＨＤ）がＦＤＲのＬ１ａ等によって低減される。 （もっと読む）

【課題】バイアス電流を配給する際のノイズ耐性を大幅に向上させる。
【解決手段】基準バイアス電流回路１１は、基準バイアス電流Ｉｐと該基準バイアス電流Ｉｐと電流の極性が逆となる基準バイアス電流Ｉｎとを生成し、２本の配線を１ペアとしたバイアス電流用配線Ｈ１を介してバイアス電流回路２ａに供給する。ペアの配線のうち、一方の配線は他方の線の近傍に平行してレイアウトされており、これら配線の配線長が略同じとしている。バイアス電流回路２ａでは、基準バイアス電流Ｉｐを反転させ、基準バイアス電流Ｉｎに加算した後、必要なバイアス電流となるように調整し、バイアス電流を生成する。 （もっと読む）

【課題】アンプの動作周波数に依存性を有するバイアス電流を供給することにより、消費電流を大幅に低減する。
【解決手段】ＤＬＬ回路２は、入力されたクロック信号ＣＫに基づいて、該クロック信号ＣＫの周波数に比例関係を持つ制御電圧ＶＣＮＴＬを生成する。トランスリニア回路３は、ＤＬＬ回路２が生成した制御電圧ＶＣＮＴＬに基づいて、クロック信号ＣＫの周波数の２乗の関係を持つ電流を生成する。カレントミラー回路５は、トランスリニア回路３が生成した電流からアンプ電流を生成し、アンプ４のテール電流として該アンプ４に供給する。 （もっと読む）

【課題】電流検出精度が低下することを抑制することができる半導体装置を提供する。
【解決手段】メインＴｒ２のゲート電極およびセンスＴｒのゲート電極をゲート電圧を印加する共通のゲート端子と接続する。そして、センスＴｒ３にはゲート端子からそのままゲート電位が印加されると共に、メインＴｒ２にはセンスＴｒ３に印加されるゲート電位が第１、第２抵抗３１、３２によって抵抗分割された電位が印加され、メインＴｒ２のゲート−ソース間電圧と、センスＴｒ３のゲート−ソース間電圧とが等しくなるようにする。 （もっと読む）

【課題】線形性能が優れたＧｍアンプ、このＧｍアンプを用いて高速動作が可能で、入力電圧範囲が広く、かつ線形性能の優れたＧｍ−Ｃフィルタを提供する。
【解決手段】入力信号が端子１７、１８から供給され、ソース端子が電源端子に接続されるＭＯＳトランジスタ１１、１２、同相制御信号がゲート端子から供給されるＭＯＳトランジスタ１３、１４、出力信号を出力する出力端子対の平均電圧を一定にするためＭＯＳトランジスタ１３、１４のゲート端子に同相制御信号を出力する同相制御アンプ１５、入力信号を入力して、ＭＯＳトランジスタ１１、１２に入力される入力信号の大小に応じて基板電圧を制御する基板制御信号をＭＯＳトランジスタ１１、１２の基板端子に供給する基板電圧制御回路２１、２２によってＧｍアンプを構成する。 （もっと読む）

【課題】外部から入力される電圧の変動による演算増幅器の入力電圧の変動を増幅器としての機能を維持したまま十分に低減することができるシングル差動変換回路を提供する。
【解決手段】シングル差動変換回路を、入力信号と基準電圧を示す信号とがそれぞれ入力され、互いに極性が逆である反転入力端子１０４ａ、非反転入力端子１０４ｃと、互いに極性が逆である非反転出力端子１０４ｂ、反転出力端子１０４ｄと、を備える演算増幅器１０４と、２つの入力端子のうちの一の入力端子と、２つの出力端子のうち、この一の入力端子と極性が同じである出力端子との間に接続される正帰還インピーダンス素子１０３ａ）と、を含むように構成する。 （もっと読む）

【課題】スタート信号を用いて起動を行う基準電圧発生回路において、起動時に基準電圧発生回路の動作を適切に安定化する。
【解決手段】この基準電圧発生回路は、第１の電源電位及び第２の電源電位が供給されて基準電圧を発生する基準電圧発生回路であって、基準電流制御信号を生成して制御ノードに出力する第１の回路と、制御ノードにおける基準電流制御信号に従って電流を流すことにより、出力端子に基準電圧を出力する第２の回路と、スタート信号が活性化されたときに、制御ノードにおける基準電流制御信号を初期化する第３の回路とを具備し、第３の回路が、第２の電源電位と制御ノードとの間に直列に接続された第１のトランジスタ及び第２のトランジスタを含み、第１のトランジスタのゲートに、スタート信号が印加され、第２のトランジスタのゲートに、第２の回路が流す電流に基づく負帰還信号が印加される。 （もっと読む）

【課題】出力電圧におけるひずみを低減すること。
【解決手段】制御回路２７は、第１の差動対２１と高電位電源ＶＤとの間に接続されたトランジスタＴＰ１１に流れるバイアス電流ｉａ１と等しい電流ｉａ３を高電位電源ＶＤとノードＮ１３との間に生成する。また、制御回路２７は、バイアス電圧ＶＧ１に応じた電流ｉｂ２をノードＮ１３とグランドＧＮＤとの間に生成する。ノードＮ１３は、トランジスタＴＰ１３に接続され、電流源として動作するトランジスタＴＰ１２は、トランジスタＴＰ１３に流れる電流ｉａ５と等しいバイアス電流ｉａ２を第２の差動対２２に供給する。そして、制御回路２７は、入力電圧ＶＰがゲートに供給されるトランジスタＴＮ３３により、ノードＮ１３とグランドＧＮＤとの間に流れる電流を制限する。 （もっと読む）

【課題】面積の小さい定電流回路を提供する。
【解決手段】高い抵抗値の抵抗によらず、強反転領域・非飽和領域で動作するＮＭＯＳトランジスタ２３の高い抵抗値のオン抵抗により、定電流回路の定電流Ｉ１が少なくなる。よって、ＮＭＯＳトランジスタ２３の面積はこのトランジスタのオン抵抗の抵抗値と同じ抵抗値の抵抗の面積よりも小さいので、定電流回路の面積が小さくなる。 （もっと読む）

【課題】ＲＦ電力増幅器の高効率動作
【解決手段】入力電力は分割され、不均等にキャリア増幅器および複数のピーク増幅器に供給されることによって、増加された電力負荷効率（ＰＡＥ）および直線性を実現できる。それぞれのピーク増幅器は、キャリア増幅器へ提供される入力信号レベルより高い入力信号レベルを提供される。ピーク増幅器は、均等電力分割を用いて達成されえるよりも、より効率的にＲＦ信号によって持ち上げられえ、よってスレッショルド近くにトランジスタのトランスコンダクタンス特性を補償し、同じ効率についてのバックオフ能力を増し、または同じバックオフ点における直線性を改善しえる。 （もっと読む）

【課題】ラッチアップを阻止することができる信号増幅装置、ブリッジ接続型信号増幅装置、信号出力装置、ラッチアップ阻止方法、及びプログラムを提供する。
【解決手段】電源配線ＶＤＤに過電流が流れた場合、ＰＭＯＳトランジスタ１２を導通状態にすると共にＮＭＯＳトランジスタ１４を非導通状態にするように制御してから反転増幅回路１０２をパワーダウンさせるように制御し、接地配線ＧＮＤに過電流が流れた場合、ＰＭＯＳトランジスタ１２を非導通状態にすると共にＮＭＯＳトランジスタ１４を導通状態にするように制御してから反転増幅回路１０２をパワーダウンさせるように制御する。 （もっと読む）

【課題】保護対象のスイッチング素子のラッチアップを阻止することができる保護装置、相補型保護装置、信号出力装置及びプログラムを提供する。
【解決手段】ＰＭＯＳトランジスタ１０６に対して過電流が流れていない状態でＰＭＯＳトランジスタ１０６を非導通状態にする場合、ＰＭＯＳトランジスタ２０Ａ及びＰＭＯＳトランジスタ２２の各々を導通状態とするように制御し、ＰＭＯＳトランジスタ１０６に対して過電流が流れている状態でＰＭＯＳトランジスタ１０６を非道通状態にする場合、ＰＭＯＳトランジスタ２０Ａを導通状態にすると共にＰＭＯＳトランジスタ２２を非導通状態にするように制御する。 （もっと読む）

【課題】消費電流が小さな駆動回路を提供する。
【解決手段】駆動回路７６は、入力電位ＶＩよりも所定電圧高い電位をノードＮ２２に出力するレベルシフト回路６１と、ノードＮ２２の電位よりも所定電圧低い電位をノードＮ３０に出力するプルアップ回路３０と、入力電位ＶＩよりも所定電圧低い電位をノードＮ２７に出力するレベルシフト回路６３と、ノードＮ２７の電位よりも所定電圧高い電位をノードＮ３０に出力するプルダウン回路３３と、一方電極がそれぞれ信号φＢ，／φＢを受け、他方電極がそれぞれノードＮ２２，Ｎ２７に接続されたキャパシタ７６，７７とを備える。入力電位ＶＩの変化時、信号φＢ，／φＢは、それぞれパルス的に「Ｈ」レベルおよび「Ｌ」レベルになる。したがって、低消費電流化と応答速度の高速化が図られる。 （もっと読む）

【課題】より低い電源電圧で動作できる定電流回路を提供する。
【解決手段】電源電圧ＶＤＤがディプレッション型ＮＭＯＳトランジスタ１０のドレイン・ソース間電圧Ｖｄｓ１０とＮＭＯＳトランジスタ１５のゲート・ソース間電圧Ｖｇｓ１５との加算電圧よりも高ければ、定電流回路は動作できる。定電流回路の電源電圧ＶＤＤとして、１つのドレイン・ソース間電圧と１つのゲート・ソース間電圧との加算電圧が必要になり、１つのドレイン・ソース間電圧と２つのゲート・ソース間電圧との加算電圧は必要ならないので、定電流回路の最低動作電源電圧が低くなる。 （もっと読む）

【課題】自励型発振回路を備えるＤ級増幅装置における音質を従来から更に向上させることが可能な自励型発振回路等を提供する。
【解決手段】信号出力端子ＯＵＴに接続されたスイッチング素子１５Ａ及び１５Ｂと、信号入力端子ＩＮと、の間に接続される自励型発振回路ＳＢにおいて、入力端が信号入力端子ＩＮに接続され且つ増幅素子を含む電流駆動型の電圧／電流変換部１０と、電圧／電流変換部１０の出力端に一端が接続され且つ他端が直接接地された積分コンデンサ１１と、スイッチング素子１５Ａ及び１５Ｂの出力段と、積分コンデンサ１１の上記一端と、の間に接続された帰還抵抗１４と、積分コンデンサ１１の上記一端と、ゲートドライバ１３と、の間に接続されたヒステリシスコンパレータ１２と、を備える。 （もっと読む）

【課題】バイアス調整回路やプリドライバ回路が不要で、しかも出力波形の波形歪みを低減することが可能なドライバアンプ回路および通信システムを提供する。
【解決手段】スイッチングトランジスタＭ１１〜Ｍ１４を駆動するゲート電圧を均一にするため、スイッチングトランジスタＭ１１〜Ｍ１４を電源およびＧＮＤ側に配置し、さらに、スイッチングトランジスタＭ１１〜Ｍ１４の駆動振幅を安定させるために、各スイッチングトランジスタＭ１１のドレインと出力ノードＮＤ１１、ＮＤ１２間にそれぞれ第１から第４の抵抗素子Ｒ１１〜Ｒ１４を接続している。 （もっと読む）