【課題】入力信号を適切に減衰させるとともに減衰時にも音量を変化させる
【解決手段】増幅部２０は、入力端１２pおよび１２nの各々に互いに逆相で供給される入力信号ＳpおよびＳnに応じてパルス幅変調された出力信号ＱpおよびＱnを生成する。第１減衰部３０は、トランジスタＴR1と電圧印加回路３２とを含む。トランジスタＴR1は、入力端１２pから増幅部２０に至る入力経路１６aと入力端１２nから増幅部２０に至る入力経路１６bとの間に介挿される。電圧印加回路３２は、入力信号ＳpおよびＳnのレベルが所定値を上回る範囲で増加するほどトランジスタＴR1の両端間に流れる電流が増加するように、所定値に対応する制御電圧ＶCをトランジスタＴR1の制御端子に印加する。 （もっと読む）

【課題】製造上の素子の特性ばらつきや電源電圧の変更やばらつきに対しても安定化させる。
【解決手段】入力端子２と、入力端子に入力された入力信号を増幅するトランジスタ１と、トランジスタの出力信号を出力する出力端子３と、トランジスタの出力信号の帰還量として振幅を調整して出力する帰還量調整回路１０と、トランジスタに供給されるバイアス電流を生成するバイアス回路９と、帰還量調整回路の出力電圧と参照電圧とを比較して入力信号が前記トランジスタの利得抑圧を発生させることを判定したときトランジスタのバイアス電流を増加させるようにバイアス回路を動作させる差動電圧比較器１１と、参照電圧を生成して差動電圧比較器の一方の入力端に印加させる第１の第１の入力バイアス回路１２と、帰還量調整回路の出力電圧にバイアス電圧を付加して差動電圧比較器の他方の入力端に印加させる第２の第２の入力バイアス回路１３と、を備える低雑音増幅器。 （もっと読む）

【課題】光ファイバ受信器やハードディスクドライブ向けに、大きい帯域幅及び高利得ＴＩＡを提供する。
【解決手段】入れ子状のトランスインピーダンス増幅器（ＴＩＡ）回路は、入力及び出力を有する０次のＴＩＡと、第１の演算増幅器（オペアンプ）と、を備えている。オペアンプは、０次のＴＩＡの出力に接続する入力と、該入力によって駆動される第１のトランジスタと、第１のバイアス電圧によって駆動され且つ上記第１のトランジスタに接続する第２のトランジスタと、第２のトランジスタに接続する第１の電流源と、第１のトランジスタと第２のトランジスタの間のノードに存在する出力と、を備えている。 （もっと読む）

【課題】
ＰＷＭ制御を行うことなく、簡単な構成でＨブリッジ回路を駆動する。
【解決手段】
制御信号Ｖｓが与えられ、前記制御信号Ｖｓを前記基準値ｒｅｆに対して非反転増幅するアンプ１１および反転増幅するアンプ１２を備えるＨブリッジ制御部１０と、Ｈブリッジ回路２０とを備え、前記非反転増幅された制御信号Ｖｓが、第１トランジスタ２１、第４トランジスタ２４に入力され、前記反転増幅された制御信号Ｖｓが、第２トランジスタ２２、第３トランジスタ２３に入力される。第１トランジスタ２１と第４トランジスタ２４のうち、一方がリニア動作するとき他方が飽和動作し、また、前記第２トランジスタ２２と第３トランジスタ２３のうち、一方がリニア動作するとき他方が飽和動作するように構成する。 （もっと読む）

【課題】電力効率の低下を抑制する。
【解決手段】増幅部１は、電力ノードＮ１に供給される電力によって入力信号を増幅する。電源部２は、電力ノードＮ１に固定電圧の電力を供給する。電源部３は、入力信号のエンベロープに基づくエンベロープ信号と、電力ノードＮ１の電圧とに基づいて、電力ノードＮ１に可変電圧の電力を供給する。ＡＳ部４は、電源部２が電力ノードＮ１に電力を供給し、電源部３が電力ノードＮ１に電力を供給しない固定電圧電力モードにおいて、電力ノードＮ１のインピーダンスを下げる。合成部５は、固定電圧電力モードにおいて、電源部３がＡＳ部４による電力ノードＮ１の電圧変化によって、電力ノードＮ１に電力を供給しないように、エンベロープ信号にキャンセル信号を合成する。 （もっと読む）

【課題】トークカレントの低減を実現可能な高周波電力増幅装置を提供する。
【解決手段】例えば、出力レベルに応じていずれか一方が活性化されるパワーアンプ回路ＰＡ２ｍ，ＰＡ２ｓと、伝送線路ＬＮｍｎ，ＬＮｓｕｂを備え、ＬＮｍｎ，ＬＮｓｕｂが互いに近接配置された領域を持つ。ＬＮｓｕｂの他端（ＰＡ２ｓの出力ノード）は、ＰＡ２ｓが活性化された際、ＮＭＯＳトランジスタＭＮｓｗのオンに伴い接地電源電圧ＧＮＤとの間に容量Ｃ３が接続され、ＰＡ２ｍが活性化された際、ＭＮｓｗのオフに伴い開放状態とされる。ＰＡ２ｓが活性化された際、ＬＮｍｎとＬＮｓｕｂには同一方向の電流が流れるため、強め合う磁気結合が生じる。一方、ＰＡ２ｍが活性化された際、ＬＮｍｎに流れる電流と、ＭＮｓｗのオフ容量に伴いＬＮｓｕｂに洩れる電流とは反対方向となり、ＬＮｍｎとＬＮｓｕｂには弱め合う磁気結合が生じる。 （もっと読む）

【課題】回路面積が小さな電流源回路を提供する。
【解決手段】この電流源回路では、直流電圧Ｖ１に応じた値の参照電流Ｉ１を生成し、その電流Ｉ１のうちの電流ＩｒをダイオードＤ１に流し、残りの電流Ｉ１−ＩｒをダイオードＤ２に流し、ダイオードＤ１，Ｄ２のアノードの電圧ＶＲ１，ＶＲ２を差動増幅回路のトランジスタＱ１，Ｑ２のベースに与える。また、直流電圧Ｖ２に応じた値の参照電流Ｉ２を生成し、その電流Ｉ２を差動増幅回路の駆動電流とする。トランジスタＱ１のコレクタに流れる定電流Ｉｏ＝Ｉｒ・（Ｖ２／Ｖ１）が電流源回路の出力電流Ｉｏとなる。したがって、外付け用の端子および外部抵抗器が不要となる。 （もっと読む）

【課題】オーディオ信号の振幅レンジを拡大する。
【解決手段】ミュートトランジスタＭ１０は、ミュート対象となるオーディオ信号Ｓ２が伝搬する信号ライン１１２と接地端子１０８の間に設けられる。ミュート制御回路１２は、オーディオ信号Ｓ２の電圧レベルＶ２に応じて、非ミュート状態におけるミュートトランジスタＭ１０のゲート電圧Ｖｇを変化させる。ミュート制御回路１２は、オーディオ信号Ｓ２の電圧レベルＶ２が所定のしきい値電圧Ｖｔより高いとき、ミュートトランジスタＭ１０のゲートに接地電圧を供給する。オーディオ信号Ｓ２の電圧レベルＶ２がしきい値電圧Ｖｔより低いとき、ミュートトランジスタＭ１０のゲートに負電圧を供給する。 （もっと読む）

【課題】各動作モードにおいてレベルシフト回路を用いることなく所望の入力電圧範囲となる多入力差動増幅器を提供する。
【解決手段】差動部１は、バイアス部２と出力部３との間に設けられ、第一入力部１０と第二入力部２０とを有する。第一入力部１０は、ソースがバイアス部２と接続され、ドレインが出力部３と接続された１個のｎ型ＭＯＳＦＥＴ（Ｍ１１）からなる。第二入力部２０は、直列接続される２個のｎ型ＭＯＳＦＥＴ（Ｍ２１）、（Ｍ２２）と、直列接続される２個のｎ型ＭＯＳＦＥＴ（Ｍ２３）、（Ｍ２４）とが２列に並列接続される。また、入力端ＩＮａはＭ１１のゲートに接続され、入力端ＩＮｘはＭ２２とＭ２３のゲートに接続され、入力端ＩＮｙはＭ２１とＭ２４のゲートに接続される。バイアス部２は１つの定電流源２１を有し、出力部３は２つのｐ型ＭＯＳＦＥＴ（Ｑ１、Ｑ２）で構成のカレントミラー回路を有する。 （もっと読む）

【課題】効率をさらに高めて損失を低減することが可能なパワーアンプ回路と充放電制御装置とを提供することを目的とする。
【解決手段】負荷に供給する電圧を制御するパワーアンプ回路において、負荷の状態に対応して正電圧を出力するとともに負荷の他の状態に対応して負電圧を出力する内部電源と、負荷の電圧を検出する負荷電圧検出部とを備え、負荷電圧検出部で検出した負荷電圧に基づいて、負荷に供給する内部電源の出力電圧をフィードバック制御するパワーアンプ回路とする。さらに好ましくは、負荷に供給する電圧を、負荷に流れる電流が一定になるように制御するパワーアンプ回路とする。 （もっと読む）

【課題】基準電流の大きさを温度勾配を維持したまま調整することができる基準電流出力装置を提供する。
【解決手段】基準電圧・電流出力回路１２により基準電流ｉ３’を出力し、変換出力回路１４により、基準電圧・電流出力回路１２から出力された基準電圧を調整用電流ｉ４に変換して出力し、重畳出力部１６により、基準電流ｉ３’に調整用電流ｉ４を重畳して重畳電流ｉ６を出力する。 （もっと読む）

【課題】外付け抵抗の接続に不良が発生しても、正常な出力電流を得ることのできる定電流回路を提供する。
【解決手段】実施形態の定電流回路は、半導体集積回路に搭載され、出力電流を生成するカレントミラー回路１０３を備え、外部端子１０２に外付け抵抗Ｒｅｘｔを接続することにより、カレントミラー回路１０３へ供給する基準電流Ｉｓが生成される定電流回路であって、オープン状態検出回路１が、外部端子１０２がオープン状態となったことを検出すると、代替回路２が、基準電流Ｉｓに相当する代替電流Ｉａをカレントミラー回路１０３へ供給する。 （もっと読む）

【課題】電源電圧が低電圧化したときの動作不良の発生を抑制することのできるレベルシフト回路を提供する。
【解決手段】レベルシフト回路１は、第１の高電位電圧ＶＬを信号レベルとする入力信号Ｓｉに応じて相補的にスイッチング制御されるＮチャネルＭＯＳトランジスタＴＮ１，ＴＮ２を有するレベル変換部１０を備える。レベルシフト回路１は、第１の高電位電圧ＶＬの低下を検出したことを示す検出信号ＤＳを生成する検出部２０と、検出信号ＤＳに応じて、トランジスタＴＮ１，ＴＮ２の閾値電圧が低くなるようにトランジスタＴＮ１，ＴＮ２のボディバイアスＶｂｂを制御する制御部３０とを備える。 （もっと読む）

【課題】従来の差動増幅器は出力誤差が増大する問題がある。
【解決手段】本発明の差動増幅器は、内挿機能を有し、第１導電型トランジスタで形成される第１、第２の差動対（２１、２２）と、第２導電型トランジスタで形成される第３、第４の差動対（２３、２４）と、第１、第２の差動対に動作電流を供給する第１、第２の電流源（４１、４２）と、第３、第４の差動対に動作電流を供給する第３、第４の電流源（４３、４４）と、第１、第２の差動対にそれぞれ流れる電流量が第１、第２の電流源が出力する動作電流よりも小さくなる第１の動作範囲において、第１の差動対に供給される動作電流の変化点を制御する第１の制御回路５１と、第３、第４の差動対にそれぞれ流れる電流量が第３、第４の電流源が出力する動作電流よりも小さくなる第２の動作範囲において、第４の差動対に供給される動作電流の変化点を制御する第２の制御回路５２と、を有する。 （もっと読む）

【課題】電流共有増幅器を用いた信号増幅を提供する。
【解決手段】電力増幅器は増幅段を有する。増幅段はトランジスターを有する。また少なくとも１つの増幅段は駆動段を有する。増幅段は、第１のトランジスターと有し及び第１の出力電力と関連付けられた第１の増幅段、並びに第２の出力電力と関連付けられた第２のトランジスターを有する第２の増幅段、を有する。電流共有結合は、第１の増幅段と第２の増幅段を結合する。第１の増幅段と第２の増幅段は、電流共有結合を通じて電流を共有する。電流共有結合は、第１の出力電力と第２の出力電力のスケーリングを助ける。 （もっと読む）

【課題】画素のＳＮ比を改良するために読み取り回路によりもたらされるノイズを低減する。
【解決手段】少なくとも１つの抵抗式熱検出器（１０２）にバイアスをかけて読み取るための電子回路（１００）であって、抵抗式熱検出器の電気抵抗に変動があると、抵抗式熱検出器に一定値のバイアス電流を流すことによって抵抗式熱検出器にバイアスをかけることができるバイアス手段と、抵抗式熱検出器(１０２)の端子で電圧を電流に変換することができ、抵抗式熱検出器の端子の一つにゲートが電気的に接続させる少なくとも１つのＭＯＳ型トランジスタ（１０６）を備える変換手段と、変換手段のＭＯＳ型トランジスタのソースに電気的に接続されるベースクリップ電圧生成手段とを備える電子回路を提供する。 （もっと読む）

【課題】チップサイズを増加させることなく、使用する経路に応じてフィードバック経路の接続・未接続を切替えることができる電力増幅器を得る。
【解決手段】スイッチＳＷ１は、制御信号に従って入力端子Ｔｉｎ１を出力端子Ｔｏｕｔ１と出力端子Ｔｏｕｔ２の何れかに接続する１入力多出力のスイッチである。スイッチＳＷ１の入力端子Ｔｉｎ１は、トランジスタＴｒ１のコレクタ（出力端子）に接続されている。フィードバック経路１２は、スイッチＳＷ１の出力端子Ｔｏｕｒ１をトランジスタＴｒ１のベース（入力端子）に接続させる。 （もっと読む）

【課題】利得可変手段として連続したバイアス電流制御と、離散的に利得を変化させる可変利得手段を併せ持ち、出力電力に応じてバイアス電流を削減することで最大出力電力以外の出力条件でも消費電流の削減が可能な手段を提供する。
【解決手段】線形電力増幅器の初段増幅器１０２−１、１０２−２のバイアス電流を内部温度補償電流制御回路１０５が生成する。この内部温度補償電流制御回路１０５が出力する電流値は設定回路１０６によって決定される。設定回路１０６は線形電力増幅器の期待する後段増幅器１０３−１、１０３−２の増幅率及び線形電力増幅器の内部温度によって２つの温度補正特性を有する。 （もっと読む）

【課題】立ち上がり時間と立ち下がり時間の差を解消しつつ、動作に伴う貫通電流の発生が防止されたレベルシフト回路を提供する。
【解決手段】互いに同じ回路構成を有するレベルシフト回路ＬＶ１，ＬＶ２と、レベルシフト回路ＬＶ１，ＬＶ２に相補の入力信号をそれぞれ供給する入力回路と、レベルシフト回路ＬＶ１，ＬＶ２から出力される相補の出力信号を同相に変換した後に短絡する出力回路とを備える。本発明によれば、同じ回路構成を有する２つのレベルシフト回路ＬＶ１，ＬＶ２を用いるとともに、これらレベルシフト回路ＬＶ１，ＬＶ２から出力される相補の出力信号を同相に変換した後に短絡していることから、レベルシフト回路ＬＶ１，ＬＶ２の動作速度差による貫通電流の発生がほとんど生じない。 （もっと読む）

【課題】混合信号プロセスにおいてアナログ回路の性能を向上させる方法および装置を提供すること
【解決手段】順方向バイアスおよび修正された混合信号プロセスを用いた回路設計を用いて、アナログ回路性能を向上させる方法が提示される。複数のＮＭＯＳトランジスタおよびＰＭＯＳトランジスタを含む回路が規定される。ＮＭＯＳトランジスタのボディ端子は、第１の電圧ソースに連結され、ＰＭＯＳトランジスタのボディ端子は、第２の電圧ソースに連結される。回路内のトランジスタは、各選択されたＮＭＯＳトランジスタのボディ端子に該第１の電圧ソースを適用することと、各選択されたＰＭＯＳトランジスタのボディ端子に該第２の電圧ソースを適用することとによって、選択的にバイアスされる。一実施形態において、第１の電圧ソースおよび第２の電圧ソースは、順方向バイアスおよび逆方向バイアスをトランジスタのボディ端子に提供するように修正可能である。 （もっと読む）