【課題】 圧電アクチュエータの駆動用途などに用いられる、高電圧出力が要求されるＢＴＬ方式を用いた増幅回路において、より容易にポップノイズの発生を抑制することができる増幅回路を提供する。
【解決手段】 前段に低電圧で動作するＢＴＬ方式のシングル差動変換回路Ａ１、後段にシングル差動変換回路Ａ１の出力信号ＶＯＴ、ＶＯＢを増幅する増幅器Ａ２ａ、Ａ２ｂとを備えた増幅回路を構成する。シングル差動変換回路Ａ０のパワーオン時の遷移状態においては、後段の増幅器Ａ２ａ、Ａ２ｂのミュート機能を起動することで出力信号ＯＵＴＰ、ＯＵＴＮを０Ｖに固定し、出力ノイズの発生をマスクする。信号ＶＯＴ、ＶＯＢが安定した後、ミュート機能を解除する。 （もっと読む）

【課題】製造時の工程及び製品の消費電力の点で優れたレギュレータモジュール、及びそれを用いたバイアス回路を提供する。
【解決手段】パワーアンプモジュールとレギュレータモジュール８０１を含むパワーアンプをバイポーラトランジスタと電界効果トランジスタとを同一基板上に備える技術によって１チップで構成する。レギュレータモジュール８０１はデプリーション型トランジスタによる差動増幅回路を内包する。該差動増幅回路の一方のＦＥＴＱ４のソース端子を、ダイオード接続したバイポーラトランジスタＱ７を介して、ＦＥＴＱ３のソース端子と接続することで、バイポーラトランジスタＱ７の電位差をレギュレータの出力電圧とすることが可能となる。 （もっと読む）

【課題】アナログ入力モジュールを過電圧から保護すること。
【達成手段】本発明の保護装置は、複数のプラス／マイナスアナログ信号の電圧レベルがアナログ入力モジュールのプラス／マイナス動作電圧よりも大きい場合、前記複数のプラス／マイナスアナログ信号の電圧を前記アナログ入力モジュールに供給する安定化部を含む。 （もっと読む）

【課題】精度および高速性能を損なうことなくアンプシェア動作を実現可能なスイッチドキャパシタ増幅回路、パイプライン型ＡＤ変換器、および信号処理システムを提供する。
【解決手段】複数のスイッチドキャパシタ回路２１０，２２０で共有される演算増幅器ＡＭＰ１１を有し、複数のスイッチドキャパシタ回路は演算増幅器の入力および出力と切り離すように複数のスイッチが制御されて複数の容量で第１のアナログ信号をサンプリングするサンプルモードと、サンプリングした容量を演算増幅器の入力および出力と選択的に接続するように複数のスイッチが制御されて、演算増幅器のサンプルモードでサンプリングした信号と第２のアナログ信号との差分を２^N倍に増幅するホールドモードとが相補的に設定され、サンプルモード時に演算増幅器の入力および演算増幅器の内部における電圧が固定されていないノードを共通電位にリセットするスイッチｓｗｒを有する。 （もっと読む）

【課題】 負荷の変動に応じて定電流源に流す電流を変化させて過渡応答特性を高めることができるシリーズレギュレータの電圧制御用差動増幅回路を提供する。
【解決手段】 第１定電流源(Mp0)を有する差動入力段と、差動入力段の出力ノードの電位をゲート端子に受ける出力用ＭＯＳトランジスタ(Mn3)およびこれと直列に接続された第２定電流源(Mp3)を有する出力段とを備えた差動増幅回路に、前記第１定電流源または第２定電流源と並列に設けられた定電流用ＭＯＳトランジスタと、前記出力用ＭＯＳトランジスタと前記第２定電流源との接続ノードの電位がゲート端子に印加されたブースト電流制御用ＭＯＳトランジスタとを設け、差動入力段の一方の入力電圧が変化した際にブースト電流制御用ＭＯＳトランジスタがオンされて、前記定電流用ＭＯＳトランジスタの電流が前記第１定電流源または前記第２定電流源に加算されて差動入力段または出力段に流れるようにした。 （もっと読む）

【課題】低電圧のバッテリを用いて高電力を得ることが可能であり、且つ、低電力時の動作安定性を確保した高周波回路を提供する。
【解決手段】送信すべき高周波信号を増幅する増幅回路を複数並列に接続し、各増幅回路の出力を合成して空中線に供給する増幅部と、増幅部に低出力の動作をさせるローパワーモード時に、ローパワー信号を出力する制御部と、ローパワー信号によって複数の増幅回路のうち一部を停止させる動作抑制回路とを備えた。 （もっと読む）

【課題】従来の受光回路では、オフセット電圧を十分に抑制できない問題があった。
【解決手段】本発明の受光回路は、第１の基準電流Ｉ１１とフォトダイオードＰＤ１が受光した光の光量に応じて生成した受光電流Ｉｐｄ１とを加算した入力電流が入力され、入力電流に対応した信号電流Ｉｎを出力する第１のベース接地回路Ｑ１３と、第１の基準電流Ｉ１１に対応した電流量を有する第２の基準電流Ｉ１２が入力され、第２の基準電流Ｉ１２に対応したダミー電流Ｉｐを出力する第２のベース接地回路Ｑ１５と、出力端子と負極端子と正極端子とを備え、負極端子に信号電流Ｉｎが入力され、正極端子にダミー電流Ｉｐが入力される増幅回路と、出力端子と負極端子との間に接続される帰還抵抗Ｒ２と、基準電圧ＶＣが入力される基準電圧入力端子と正極端子との間に設けられるオフセット補正抵抗Ｒ１と、を有する。 （もっと読む）

【課題】 パワーダウンモードを含む複数の動作モードを有する半導体集積回路において、モード切り換えを行うモードコントロール回路の消費電力を少なくする。
【解決手段】 制御電圧ＶＣに基づきパワーダウンを設定するか解除するかの判定を行う回路としてオフセット付き電圧比較器３０Ａを設けた。制御電圧ＶＣがオフセット電圧Ｖ０よりも低く、オフセット付き電圧比較器３０Ａがパワーダウン解除信号ＭＤ０を非アクティブレベルとしている間は、基準電圧発生回路１０Ａを動作させず、制御電圧ＶＣとの比較に用いる基準電圧Ｖ１〜Ｖ３を出力させない。制御電圧ＶＣがオフセット電圧Ｖ０を越えて上昇し、パワーダウン解除信号ＭＤ０がアクティブレベルになったとき、基準電圧発生回路１０Ａを動作させ、基準電圧Ｖ１〜Ｖ３と制御電圧ＶＣとの比較によるモード切り換えを行わせる。 （もっと読む）

【課題】線形動作範囲の劣化を抑制することができる増幅回路を提供する。
【解決手段】増幅回路は、一対の相補信号がそれぞれ入力する入力端子であるエミッタＥと、制御端子であるベースＢと、出力端子であるコレクタＣと、を具備する一対のトランジスタＱ５及びＱ６を有するコモンベース回路３０と、一対のトランジスタＱ５及びＱ６が出力する一対の相補信号を差動増幅する差動増幅回路３２と、差動増幅回路３２が出力する一対の相補信号から、差動増幅回路３２が出力する一対の相補信号間のオフセットを調整するためのオフセット信号を生成し、オフセット信号を一対のトランジスタＱ５及びＱ６の制御端子Ｂにそれぞれ出力するオフセット信号生成回路４０と、を備える。 （もっと読む）

【課題】適切な利得制御を行うことが可能な電子回路を提供すること。
【解決手段】入力信号Ｉｉｎを増幅する増幅器１０と、増幅器１０から出力された出力信号Ｖｔｉａを、時定数に基づいて平均化して制御信号Ｖａｇｃを生成するとともに、時定数τｓ１と、時定数τｓ１より大きい時定数τｌ１との間で時定数を切り替え可能な制御回路２０と、制御信号Ｖａｇｃに基づいて第１時定数制御信号を生成し、制御回路２０の時定数を時定数τｓ１から時定数τｌ１に切り替える第１時定数制御回路３０と、増幅器１０から出力された出力信号Ｖｔｉａを、時定数τｓ１より大きく、かつ時定数τｌ１より小さい時定数τｌ２に基づいて平均化して第２時定数制御信号を生成し、制御回路２０の時定数を時定数τｌ１から時定数τｓ１へと切り替える第２時定数制御回路６０と、制御信号Ｖａｇｃに基づいて、入力信号Ｉｉｎをバイパスするバイパス回路４０と、を具備する電子回路。 （もっと読む）

【課題】高効率オーディオ増幅器システムを提供すること。
【解決手段】高効率増幅器システムであって、第１出力ステージによって増幅される第１の増幅された信号を出力するように構成される、第１出力ステージと、第１出力ステージと並列に連結される第２出力ステージであって、第２出力ステージによって増幅される第２の増幅された信号を出力するように構成される、第２出力ステージと、第１および第２出力ステージに含まれる複数のスイッチをコントロールするように動作可能なパルス幅変調器であって、パルス幅変調器が、さらに、第１および第２出力ステージから出力される電流を表す信号に基づいて、第１および第２出力ステージの出力電力のバランスを保つように動作可能である、パルス幅変調器とを含む、高効率増幅器システム。 （もっと読む）

【課題】入力電圧に対する出力電流の動作範囲の拡大できる電圧電流変換回路を提供する。
【解決手段】入力電圧ＩＮがトランジスターＭ４の閾値電圧以下の場合には、トランジスターＭ４はオフである。一方、トランジスターＭ９によって入力電圧ＩＮがレベルシフトされる。そのレベルシフト後の印加電圧ＶＡによってトランジスターＭ１０がオンし、Ｍ１０に流れるＩ１０が、トランジスターＭ１に流れるＩ１となる。また、入力電圧ＩＮがＭ４の閾値電圧を超える場合には、Ｍ４がオンし、Ｍ４に流れるＩ４と、Ｍ１０に流れるＩ１０との和が、Ｍ１に流れるＩ１となる。そして、Ｍ１，Ｍ２，Ｍ３によって形成されるカレントミラー回路によって、Ｍ１に流れるＩ１に応じた電流が、負荷回路１０，１２に供給される。 （もっと読む）

【課題】高利得特性を有するとともに、小型でかつ安定な差動増幅動作を実現した差動増幅回路を得る。
【解決手段】１対のバイポーラトランジスタ１、２と、１対のバイポーラトランジスタ１、２の各々に対する出力バイアス印加回路および入力バイアス印加回路と、１対のバイポーラトランジスタ１、２の２つの出力端子の一方を接地するための終端抵抗１５と、を備えている。１対のバイポーラトランジスタ１、２は、互いに異なるサイズからなり、２つの出力端子の他方は、振幅が大きい線路側に設けられている。 （もっと読む）

【課題】動作電源電圧以上のアナロ信号を入力するための回路の回路規模を削減できる半導体装置を提供する。
【解決手段】アナログ信号（ＩＳｉｎ）と基準電圧信号（ＨＡＶＣ）の夫々の外部入力端子からの入力に対して、対応する入力端子に一端が接続された入力抵抗素子（１１，２１）と、入力抵抗素子の他端に接続され電流経路を形成するトランジスタ（１４，２４）と、対応する入力抵抗素子の他端に接続して当該他端の電圧を所定の一定電圧とするように前記トランジスタのコンダクタンスをフィードバック制御する定電流回路（１６，２６）とを設け、アナログ信号側の前記トランジスタに流れる電流と基準電圧信号側の前記トランジスタに流れる電流とをカレントミラー回路で夫々鏡映し、前記カレントミラー回路で得られる一対のミラー電流に応ずる差動信号を差動回路（４０）に供給する。差動回路は差動信号の差に基づいてアナログ信号の信号成分を出力する。 （もっと読む）

【課題】パワーアンプのバイアスを変えて複数のモードを設定してもそれぞれに最適な温度補償を実現できる手段を提供する。
【解決手段】温度が下がった場合に減衰量が増加するアッテネータを並列に接続した３極管動作をさせるＦＥＴ１００でパワーアンプモジュールを構成する。ＦＥＴ１００のゲート電圧は制御電圧発生回路３００で制御する。この制御電圧発生回路３００により温度特性を決定することで最適な温度補償を実現可能ならしめる。 （もっと読む）

【課題】反転入力信号と非反転入力信号のうちの一方が複数であって、当該複数の入力信号を選択し、この選択した信号と反転入力信号と非反転入力信号のうちの他方との差を増幅することができる多入力差動増幅装置を提供する。
【解決手段】 反転入力端子と非反転入力端子とを有する差動増幅器１と、反転入力端子及び非反転入力端子の一方の入力端子（以下、第１の入力端子）に複数の該第１の入力端子用の入力信号（以下、第１の入力信号）IN-1~IN-3に応じた第１の入力電圧を印加し、かつ反転入力端子及び非反転入力端子の他方の入力端子（以下、第２の入力端子）に、１つの該第２の入力端子用の入力信号（以下、第２の入力信号）IN+に応じた第２の入力電圧を印加する入力部２と、を備え、入力部２は、第１の入力電圧と第２の入力電圧と間のオフセット電圧を補正するよう構成されている。 （もっと読む）

【課題】製造及び動作が簡単で、大きい帯域幅で動作することができる、プログラマブルデバイスを提供する。
【解決手段】積分器は、第１の電圧供給端子と第２の電圧供給端子との間に直列接続された、一対のｐチャネルトランジスタ、一対の可変抵抗手段、および一対のｎチャネルトランジスタを備える。ｐチャネルトランジスタのドレインが可変抵抗手段のドレインに電流を供給し、可変抵抗手段のソースがｎチャネルトランジスタのドレインに電流を供給する。ｐチャネルトランジスタのゲートは、可変抵抗手段において反対側のトランジスタのドレインに対し、フィードフォワード形態で接続されてもよい。一対のｎチャネルトランジスタのゲートに印加された相補的な入力信号によって駆動された積分器は、ｐチャネルトランジスタと可変抵抗手段との間のノードに相補的な出力を生成する。 （もっと読む）

【課題】ＭＯＳトランジスタのしきい値電圧の絶対値が低い場合でも優れた線形性能を確保しつつ、入力信号レベルを大きくすることができるオペレイショナル・トランスコンダクタンス・アンプを提供する。
【解決手段】信号が入力され、信号を出力するＮＭＯＳトランジスタ（以下、Ｔｒ）１１、１２、ドレインがＴｒ１１のソースに接続され、ゲートがＴｒ１２のソースに接続されるＴｒ１３、ドレインがＴｒ１２のソースに接続され、ゲートがＴｒ１１のソースに接続されるＴｒ１４、Ｔｒ１３に電流を供給する電流源１７、Ｔｒ１４に電流を供給する電流源１８、Ｔｒ１３のソースとＴｒ１４のソースとの間に接続される抵抗素子１９、Ｔｒ１３、１４に対し、それらトランジスタの動作点が飽和領域内の線形領域に近い側から遠い側に向かう方向にシフトするように電圧を印加する電圧源２１、２２によってＯＴＡを構成する。 （もっと読む）

【課題】回路を構成する素子数を削減すると共に、差動アンプのオフセットや抵抗の比精度による誤差を低減できるフォールデッドカスコード型の差動アンプ及び半導体装置を提供する。
【解決手段】フォールデッドカスコード型の差動アンプ１４の入力段３０をＨＶＭＯＳにより構成し、出力段３２をＬＶＭＯＳ２０により構成することにより、従来では、２つの差動アンプにより構成していた差動増幅アンプを１つの差動アンプ１４により構成することができる。 （もっと読む）

【課題】小さい振幅の入力信号に対しては、飽和増幅部が有するＤＣオフセットの影響をキャンセルし、大きい振幅の入力信号に対しては、オフセットの帰還量を制限して飽和増幅出力の品質低下を抑制することが可能な飽和増幅回路を提供する。
【解決手段】ＤＣオフセットをキャンセルするためのオフセットキャンセル回路１２を備えた多段の差動増幅器からなる飽和増幅回路であって、差動増幅器への入力信号の振幅を判定するレベル判定回路１５を有し、該レベル判定回路により予め定められた値より大きい振幅の入力信号と判定された場合は、前記のオフセットキャンセル回路１２の帰還機能を無効とする。 （もっと読む）