【課題】高電圧電源に接続される基準電圧回路であって、当該基準電圧回路が生成する基準電圧より高くて電圧変動の小さいクランプ電圧を電源電圧とするともに、当該クランプ電圧を小規模な回路で実現する基準電圧回路を提供することにある。
【解決手段】この基準電圧回路１００は電流供給回路３と定電圧回路１およびクランプ回路２で構成され、クランプ回路２のＰＭＯＳＦＥＴ９のゲートに基準電圧Ｖｒｅｆを入力してＰＭＯＳＦＥＴ９をソースフォロア回路として動作させることで、ソース電圧をクランプ電圧にクランプし、このソースと接続する定電圧回路１の電源端子８の電圧はこのクランプ電圧に決められる。 （もっと読む）

【課題】負荷側に出力を電流で受け渡すカレントミラー回路を備える差動増幅器の動作を高速化する。
【解決手段】差動増幅器を構成し、差動増幅器に対する２つの入力の内のそれぞれ１つが与えられる各トランジスタの端子の内で、差動増幅器の出力点となりうるそれぞれの端子の間に接続される回路素子を備える差動増幅器は、カレントミラー回路においてモニタ電流が流れるトランジスタに接続されるとともに、カレントミラー回路においてコピー電流が流れる第１のトランジスタと、前記出力が受け渡される負荷としての抵抗との間に接続される前記２つの入力のうちいずれか１つが与えられるトランジスタへの入力がＬの時にオフとなる第２のトランジスタと、第１のトランジスタと第２のトランジスタとの接続点とアースとの間に接続される電流源とをさらに備えることにより、上記課題の解決を図る。 （もっと読む）

【課題】入出力間オフセットの電源電圧付近におけるリニアリティを改善することが可能な差動増幅器、及びソースドライバを提供すること。
【解決手段】本発明にかかる差動増幅器１００は、入力対の一方が第１入力端子ＩＮ１をなす第１差動対１１１と、第１差動対１１１と並列に接続され、入力対の一方が第２入力端子ＩＮ２をなす、第１差動対１１１と同じ導電型の第２差動対１１２と、第１入力端子ＩＮ１に入力される第１入力電圧Ｖ_ｉｎ１が第１差動対１１１の動作しきい値以上、かつ第２入力端子ＩＮ２に入力される第２入力電圧Ｖ_ｉｎ２が第２差動対１１２の動作しきい値未満のときに、動作している第１差動対１１１の能力を低減する第１能力低減回路と、を備えるものである。 （もっと読む）

【課題】電源電圧が比較的小さい場合においても、性能劣化を起こさず、かつオーバードライブリカバリ可能な差動増幅回路を得る。
【解決手段】第１の出力部であるノードＮ１と電源Ｖddとの間にＰＭＯＳトランジスタＭＰ１及びＭＰ３が互いに並列に介挿され、第２の出力部であるノードＮ２と電源Ｖddとの間にＰＭＯＳトランジスタＭＰ２及びＭＰ４が互いに並列に介挿される。レプリカ回路４及びコンパレータ５によって、入力電圧Ｖinと基準電圧Ｖrefとの入力電位差が“０”のバランス状態時の出力電圧Ｖoutｐ及びＶoutｎは共に基準出力コモン電圧Ｖoutcm_idealに設定される。電源電圧Ｖddと出力コモン電圧Ｖoutcmとの電位差がダイオード接続されたＰＭＯＳトランジスタＭＰ１及びＭＰ２の閾値電圧Ｖthよりも低い値となるように、レプリカ回路４の基準出力コモン電圧Ｖoutcm_idealを設定する。 （もっと読む）

【課題】負荷（ＥＬ画素や信号線）に電流を供給するトランジスタにおいて、バラツキの影響を受けずに正確な電流を供給できる半導体装置を提供する。
【解決手段】増幅回路を使ったフィードバック回路を用いて、トランジスタの各端子の電圧を調節する。電流源回路から電流Ｉｄａｔａをトランジスタに入力して、トランジスタが電流Ｉｄａｔａを流すのに必要なゲート・ソース間電圧を、フィードバック回路を用いて設定する。フィードバック回路は、トランジスタが飽和領域で動作するように制御する。すると、電流Ｉｄａｔａを流すのに必要なゲート電圧が設定される。そして、設定されたトランジスタを用いれば、正確な電流を負荷（ＥＬ画素や信号線）に供給できる。なお、必要なゲート電圧を設定するとき、増幅回路を用いるので、すばやく設定できる。 （もっと読む）

【課題】入力容量および雑音を小さくした半導体集積回路装置を提供する。
【解決手段】半導体集積回路装置は、入力信号が入力される入力端子と出力信号が出力される出力端子とを有する増幅器と、バイアス電流を生成する第１のトランジスタを有し、前記バイアス電流により動作し、前記出力信号を入力してフィードバック信号を前記入力端子に供給するフィードバック回路と、を備え、前記第１のトランジスタのゲートに、前記出力信号とは逆相の信号が入力されることを特徴とする。 （もっと読む）

【課題】負荷への電流供給開始時の動作速度を調整することのできる出力回路を提供する。
【解決手段】出力端子ＯＵＴに接続される負荷へ電流を供給するＭＯＳトランジスタＭ１は、スイッチＳＷ１により、オペアンプＯＰ１の比較結果による制御状態とするか、オフ状態とするかが切り換えられる。可変電圧回路１は、電圧切り換え信号Ｋによる設定に応じて出力電圧を変化させる。スイッチＳＷ２は、オペアンプＯＰ１の反転入力端子に印加する電圧を、ＭＯＳトランジスタＭ１の出力電圧とするか、可変電圧回路１の出力電圧とするかを切り換える。 （もっと読む）

【課題】 少ない回路規模で位相特性を補償できる増幅器及び通信装置を提供する。
【解決手段】 正相入力信号を増幅して正相出力信号を生成し、逆相入力信号を増幅して逆相出力信号を生成する増幅器であって、正相入力信号を増幅して第1正相信号を生成し、逆相入力信号を増幅して第1逆相信号を生成する第1増幅回路と、正相入力信号を増幅して第2正相信号を生成し、逆相入力信号を増幅して第2逆相信号を生成する第１増幅部と、正相入力信号を増幅して第3正相信号を生成し、逆相入力信号を増幅して第3逆相信号を生成する第2増幅部を有する第2増幅回路と、を備え、正相出力信号が、第1正相信号と第2正相信号との和であり、逆相出力信号が第1逆相信号と第2逆相信号との和である、又は正相出力信号が、第1正相信号と第3逆相信号の和であり、逆相出力信号が第1逆相信号と第3正相信号との和であることを特徴とする増幅器を提供する。 （もっと読む）

【課題】衛星測位システム（ＳＰＳ）受信機のバイアス電流を調整する装置を提供する。
【解決手段】ＳＰＳ受信機は、該ＳＰＳ受信機についての異なる複数のバイアス電流設定に関連付けられる該ＳＰＳ受信機についての複数のモードのうちの１つで動作する。該複数のモードのうちの１つは、該ＳＰＳ受信機と並置される送信機の出力電力レベルに基づき選択される。該ＳＰＳ受信機内のＬＮＡ、ミキサ、及びまたはＬＯ生成器のバイアス電流は、該選択されたモードに基づき設定される。一構成において、送信機出力電力レベルが切り換えポイントより低い場合、ＳＰＳ受信機に対し、第１（例えば、低電力）モードが選択される。送信機出力電力レベルが切り換えポイントより高い場合、第２（例えば、高線形性）モードが選択される。第２モードは、第１モードより大きいＳＰＳ受信機についてのバイアス電流に関連付けられている。 （もっと読む）

【課題】バッテリ電圧の瞬時減電が発生した場合においても、ポップノイズの発生を防止しつつ、音切れの発生時間を短縮する。
【解決手段】リップル制御回路５は、電源電圧Ｖｂａｔが下がり電源電圧Ｖｂａｔとリップル端子電圧Ｒｉｐｐｌｅとの電位差がヘッドルーム電圧Ｖｈｒに達した場合、電源電圧Ｖｂａｔが一定のレベルを上回っている場合、リップル端子電圧Ｒｉｐｐｌｅが閾値Ｖｔｈ１に達するまで入力カップリング容量Ｃ１、ＡＣカップリング容量Ｃ３およびリップル容量Ｃ２を放電させ、電源電圧Ｖｂａｔが一定のレベル以下の場合、リップル端子電圧Ｒｉｐｐｌｅが閾値Ｖｔｈ２に達するまで入力カップリング容量Ｃ１、ＡＣカップリング容量Ｃ３およびリップル容量Ｃ２を放電させる。 （もっと読む）

【課題】ＲＦダウンコンバージョンミキサのための共通ゲート共通ソース相互コンダクタンスステージを提供する。
【解決手段】無線デバイス受信機チェーンは、共通ゲート共通ソース（ＣＧＣＳ）入力ステージ３１２を有するミキサ３１４を含む。チップ３０３外マッチングネットワーク３０８からの差動信号３１０、３１１は、ミキサのＣＧＣＳ入力ステージに入力されることができて、ミキサは、信号をベースバンドあるいはいくつかの中間周波数にダウンコンバートする。入力ステージは、共通ゲート構成における１ペアのＮＭＯＳトランジスタと、共通ソース構成における１ペアのＰＭＯＳトランジスタと、を含む。存在するＣＧＯ相互コンダクタンス入力構成に対する、ＣＧＣＳ入力ステージの潜在的な利点は、ＰＭＯＳ差動ペアを通して、共通のソースステージを加えることによって、相互コンダクタンス利得が、高いＱマッチングネットワークからデカップルされる。 （もっと読む）

【課題】従来回路に比して極力少ない回路素子の追加によって入力換算雑音電圧を増加させることなく、従来回路同様の回路安定性を保持したまま、スルーレートの増大を図る。
【解決手段】入力電圧が低電位から高電位に遷移する際、及び、高電位から低電位に遷移する際にのみ、一時的に位相補償用コンデンサ６１に電流を追加供給可能とした電流供給回路１００Ａ，１００Ｂ，１００Ｃが設けられ、回路動作の安定性を損なうことなく、スルーレートの増大が可能となっている。 （もっと読む）

本発明は、入力（１２）及び出力（１４）を有する「プッシュプル」型の増幅器に関する。増幅器は、２つの電源間（Ｖ⁺及びＶ^-）に反対に直列接続され、出力（１４）が双方の間が接続される２つの増幅トランジスタ（１８、２０）を含む主増幅ブランチと、
増幅された信号を入力としてそれぞれ受信するように入力（１２）に接続される増幅トランジスタ（１８、２０）それぞれのための制御回路（２２、２４）と、
を有する。主増幅ブランチは、トランジスタ（１８、２０）それぞれと出力（１４）との間に、非線形の応答を有するユニット（３８、４０）と、トランジスタ（１８、２０）それぞの制御回路（２２、２４）の入力において、線形応答を有するユニット（３８、４０）に最小電流の流れを与えるのに適する非線形補償信号導入手段（３０、３２）とを含む。 （もっと読む）

ヘテロ接合バイポーラトランジスタ及びロングゲート疑似格子整合高電子移動度トランジスタを備える回路ユニット（ＣＵ）。前記ロングゲート疑似格子整合高電子移動度トランジスタのソース（Ｓ）又はドレイン（Ｄ）が、前記ヘテロ接合バイポーラトランジスタのコレクタ（Ｃ）又はエミッタ（Ｅ）に電気的に結合される。 （もっと読む）

【課題】ＭＯＳ技術を使ったパワー素子を用いなくても、正確な負荷電流を供給しうる電流源を提供する。
【解決手段】電流源１０が、制御端子および制御パスを有するバイポーラトランジスタ１と、バイポーラトランジスタ１の制御パス上にあって、電気負荷Ｄ１と接続される第１の端子と、抵抗器４経由で基準電源端子と接続される第２の端子と、バイポーラトランジスタ１の制御端子に接続され、この制御端子に送られる制御電流を測定する測定装置２と、バイポーラトランジスタ１の制御電流が制御パス上に位置する第１の端子において補償されるように、測定装置２およびバイポーラトランジスタ１に接続された補償電流源３とを備える。 （もっと読む）

【課題】より安定して動作することが可能な半導体集積回路を提供する。
【解決手段】半導体集積回路は、第１の電流供給回路の他端にドレインが接続され、ダイオード接続された第１のＭＯＳトランジスタと、第１のＭＯＳトランジスタのソースにドレインが接続され、第１の電位と異なる第２の電位にソースが接続され、第１のＭＯＳトランジスタのゲートにゲートが接続された第２のＭＯＳトランジスタと、第２の電流供給回路の他端にドレインが接続され、第１のＭＯＳトランジスタのソースにソースが接続され、ダイオード接続された第３のＭＯＳトランジスタと、出力端子にドレインが接続され、第３のＭＯＳトランジスタのドレインにゲートが接続された第４のＭＯＳトランジスタと、第４のＭＯＳトランジスタのソースにドレインが接続され、第２の電位にソースが接続され、予め設定された電圧がゲートに印加された第５のＭＯＳトランジスタと、を備える。 （もっと読む）

【課題】広いレンジの入力電流をコピーすることが可能なカレントミラー回路を提供する。
【解決手段】カレントミラー回路１００は、入力端子Ｐ１に流れる入力電流Ｉｉｎをコピーし、出力端子Ｐ２から出力電流Ｉｏｕｔを出力する。第１トランジスタＭ１、第２トランジスタＭ２およびダイオードＤ１は、固定電圧が印加される電源端子Ｐ３と入力端子Ｐ１との間に順に直列に設けられる。第３トランジスタＭ３および第４トランジスタＭ４は、電源端子Ｐ３と出力端子Ｐ２の間に順に直列に設けられる。第１トランジスタＭ１のゲートおよび第３トランジスタＭ３のゲートは、第２トランジスタＭ２のドレインと接続される。第２トランジスタＭ２のゲートおよび第４トランジスタＭ４のゲートは入力端子Ｐ１に接続される。 （もっと読む）

【課題】バランスド受光入力に対応し、入力光電力によらず、出力振幅が入力振幅によらず常に一定振幅であり、ファイバ伝送状態により変化する入力に対し、自動利得制御が追従する広帯域な動作ができる光受信器を提供する。
【解決手段】受信した光信号を電気信号に変換する光受信手段と、この光受信手段からの電気信号を増幅する増幅手段と、この増幅手段で増幅された信号に対して線形動作を行い、線形動作を行った後に、入力振幅に対して一定の振幅を出力する利得制御手段を備えることを特徴とする。 （もっと読む）

【課題】出力端子の電位の変動が位相補償キャパシタを介して出力トランジスタのゲートの電位を変動させることによる貫通電流の発生を防ぐ。
【解決手段】演算増幅器１が、出力ＰＭＯＳトランジスタＭＰ６と、出力ＮＭＯＳトランジスタＭＮ６と、ノードＮ１と出力端子Ｖｏｕｔの間に接続された位相補償キャパシタＣ１と、ノードＮ２と出力端子Ｖｏｕｔの間に接続された位相補償キャパシタＣ２と、浮遊電流源６を構成しているＰＭＯＳトランジスタＭＰ５Ａ及びＮＭＯＳトランジスタＭＮ５Ａと、ノードＮ１と浮遊電流源６の間に接続されたＰＭＯＳトランジスタＭＰ５Ｂと、浮遊電流源６とノードＮ２の間に接続されたＮＭＯＳトランジスタＭＮ５Ｂとを備えている。ＰＭＯＳトランジスタＭＰ５Ａ、ＭＰ５Ｂのゲートは共通に接続され、ＮＭＯＳトランジスタＭＮ５Ａ、ＭＮ５Ｂのゲートは共通に接続されている。 （もっと読む）