【課題】高速なデータ信号のジッタ特性を容易に且つ正確に測定できるようにする。
【解決手段】被測定物１から繰り返し出力される所定パターンのＮＲＺ形式のデータ信号Ｄｒを信号変換手段２５によりＲＺ形式のデータ信号Ｄｒ′に変換し、そのＲＺ形式のデータ信号Ｄｒ′を、分周器２８においてＮＲＺ形式のデータ信号Ｄｒの符号周期内におけるデータの遷移回数と互いに素な値で分周することで、元のデータ信号より低いビットレートでありながら、元のデータ信号の符号周期内の全てのデータ遷移タイミングの情報が含まれるデータ信号Ｄｒ″を得て、そのジッタの測定をジッタ測定部３０で行う。 （もっと読む）

【課題】２本の信号線を備えたシールド付差動伝送路を用いて、上下非対称の信号を安価な装置で確実に全二重伝送可能な「非対称全二重伝送装置」とする。
【解決手段】２本の信号線とこれを覆う外皮導線からなるシールド付信号伝送路を用い、２本の信号線により差動信号で第１の信号を送信し、受信部でこれを受信する。この２本の信号線における差動信号受信部側で、他の信号をＳＳ変調部で変調して第１のディファレンシャルモードチョークを介し２本の信号線にコモンモードで出力する。この信号を第２のディファレンシャルモードチョークを介して受信し、ＳＳ復調部で復調して入力する。受信側にコモンモードチョークを備え、２本の信号線により第１の信号を差動信号送信部から差動信号受信部に伝送し、同時に同じ２本の信号線を用いて第１の信号よりもデータ量の少ない第２の信号を、ＳＳ変調復号信号入力部に逆方向に伝送する。 （もっと読む）

【課題】消費電力、回路面積を増やすことなく、プリエンファシス量の分解能を向上することが可能な出力バッファ回路、差動出力バッファ回路、調整回路及び調整機能付き出力バッファ回路、並びに伝送方法を提供する。
【解決手段】遅延回路２３と、反転回路２２と、出力バッファ３〜７とを備え、伝送線路２に論理信号を送信し、伝送線路２の信号減衰量に応じて、送信側で４種以上の信号電圧を有する波形を生成する機能を有する出力バッファ回路１０であって、出力バッファ３はオン抵抗に可変抵抗部分１２を有し、可変抵抗値の変更によりプリエンファシス量が変更される。出力バッファ３は、前段にセクレタ２０を有し、オン抵抗に可変抵抗部分１２を有しており、反転回路２２は、セレクタ論理により出力バッファ６に入力する信号を選択可能で、データ信号を反転し、そして、セレクタ論理のセレクト信号により、タップのプリエンファシス量を調整する。 （もっと読む）

【課題】アナログ回路に特性変動が生じた場合でも、正確な信号判定を可能とし、製品の歩留まりを低下させないＯＯＢ検出回路を提供する。
【解決手段】振幅判定回路１には、振幅判定回路１に設けられているバーストとスケルチを区別するための振幅閾値調整機構の設定を変える特性調整レジスタ１２が接続され、当該特性調整レジスタ１２は、自己判定回路１３によって制御される。そして、振幅判定回路１の出力は時間判定回路２に与えられるとともに、自己判定回路１３にも与えられ、自己判定回路１３は、振幅判定回路１の出力に基づいて、特性調整レジスタ１２を制御する。 （もっと読む）

【課題】高周波加速器では、高周波信号が基準信号発生器から高周波ケールを経て各加速空洞に分配されるが、この各加速空洞間で高周波位相を一定に保ち、位相変動を起さないことが必要である。そこで、高価で、複雑な機構を必要とする光ファイバを使用することなく、高周波ケーブルを使用して高精度、安価、単純な高周波信号分配システムが必要とされた。
【解決手段】高周波加速器の上り・下りの高周波信号をミキサーで混合することで全ての高周波信号分配箇所での位相にケーブル全体の電気長による位相を等しく加算でき、ケーブルの電気長変動による各分配箇所間での位相変動を受動的に補償する高周波信号の分配方法。 （もっと読む）

【課題】伝送線路間のインピーダンス不整合を検出する。
【解決手段】メモリモジュール１０４とＭＣＨ１０２とを相互に接続する伝送線路３０１，３０２と、伝送線路３０１のインピーダンスを記憶するＢＩＯＳ１０８と、伝送線路３０２のインピーダンスを記憶するＳＰＤチップ２２０とを備え、ＣＰＵ１０１は、ＢＩＯＳ１０８に記憶されたインピーダンスとＳＰＤチップ２２０に記憶されたインピーダンスとの整合情報をＭＣＨ１０２に出力する。ＭＣＨ１０２は、これに応じてＤＲＡＭ２００へのモードレジスタセットを実行し、ＤＲＡＭ２００のＯＤＴインピーダンスを変化させる。 （もっと読む）

【課題】既知のパルス幅を２種類有する光信号によりデータ伝送を行う受信機において、誤った信号を外部に送信する虞を低減することが可能な受信機を提供する。
【解決手段】光受信機１は、受信装置１１、及びパルス幅監視装置１２を備える構成である。パルス幅監視装置１２は、受信装置１１からの信号に基づいて、２種類の基準デジタル信号を生成し、これらの基準デジタル信号同士を比較する。そして、その比較結果から、受信装置１１からの信号に発生したパルス幅の変動を検出する。パルス幅の変動を検出した場合、パルス幅監視装置１２は、後段の回路への外部出力を停止する。 （もっと読む）

【課題】ミラーサブキャリア方式を用いて無線タグのデータを読み取る際の信頼度を高める。
【解決手段】２値化手段は、無線タグからの受信信号を２値化する。サンプリング手段（ＳＴ３〜ＳＴ６）は、２値化手段により２値化された受信信号を所定ビット単位毎にデータシンボルとしてサンプリングする。判定手段（ＳＴ７）は、サンプリング手段によりサンプリングされたデータシンボルの復号に関わる中心２ビットの正誤を判定する。修復手段（ＳＴ７）は、判定手段により誤りビットを検知すると、その誤りビットを反転させて修復する。 （もっと読む）

【課題】一つのコネクタ部のみで、煩雑な手間を要することなく、接続機器の種別を検出することが可能で、利便性を向上することが可能な通信システム、電子機器、および通信方法を提供する。
【解決手段】通信ケーブル１３０は、トランスミッタにより所定の電圧に駆動される第１の信号線１３１と、レシーバにより所定の電圧に駆動される第２の信号線１３２，１３３と、を含み、電子機器１０１，１０２は、コネクタ部に接続可能な第１の信号線１３１の電圧または第２の信号線１３２または１３３の電圧を検出し、接続相手側電子機器がレシーバであるかトランスミッタであるかを判別する検出制御部１１３，１２３を有する （もっと読む）

【課題】容易に同期外れの発生を防止することができ、周波数偏差の大きい発振素子を用いた低コストな装置構成とすることができる通信システムを提供すること。
【解決手段】通信システム１は、複数ビットからなるデジタル情報に対して、所定ビット数毎に、交互に値が異なる複数ビットからなる区切りデータを挿入するビット挿入部１００と、区切りデータが挿入されたデジタル情報を、デジタル信号に変換して送信する送信部１０１と、送信部１０１によって送信されたデジタル信号を受信してデジタル情報に変換する受信部１１０と、受信部１１０によって変換されたデジタル情報に含まれている区切りデータを認識し、認識結果に基づいてデジタル情報から区切りデータを削除するビット削除部１１１と、を備える。 （もっと読む）

【課題】差動伝送されるイーサネット（登録商標）信号のリアルタイム性を補う。
【解決手段】映像信号および音声信号はソース機器からシンク機器にＴＭＤＳ伝送される。ＴＭＤＳ伝送路とは別に設けられたリザーブライン３６２およびＨＰＤライン３６３を介して、イーサネット信号が双方向伝送されるとともに、シンク機器からソース機器にＳＰＤＩＦ信号が伝送される。イーサネット送受信回路１６０と２６０との間で双方向伝送されるイーサネット信号は、増幅器４２０および５２０によって差動伝送され、増幅器４３０および５３０によって受信される。ＳＰＤＩＦ送信回路２７０からのＳＰＤＩＦ信号は、加算器５７１および５７２によって同相伝送され、加算器４６０によって受信されてＳＰＤＩＦ受信回路１７０に供給される。 （もっと読む）

【課題】パルス幅変調方式を用いたデジタルシリアル通信において、低コスト化及び通信の安定化を図ると共に非同期システムに適用可能とする。
【解決手段】パルス幅変調したデジタル信号を送信する送信側と、ソフトウェアカウンタ機能を備え、デジタル信号の立上がりエッジと立下がりエッジ間に対応するカウント値をデジタル信号のパルス幅として取得する受信側とを有し、送信側は受信側との通信開始時において、「０」に対応するパルス幅を有する第１のデジタル信号と「１」に対応する第２のデジタル信号とを送信し、受信側は第１のデジタル信号のパルス幅に応じたカウント値を第１の判別用カウント値として取得すると共に第２のデジタル信号のパルス幅に応じたカウント値を第２の判別用カウント値として取得し、第１及び第２の判別用カウント値に基づいてデータに相当するデジタル信号の「０」「１」を判別する。 （もっと読む）

【課題】信号周波数帯域が制限される変調を行うことなく、歪みのないアナログ電気信号を一旦光信号に変換して伝送することができる信号伝送装置を提供する。
【解決手段】第１伝送用光ファイバー３６を介して伝送され且つ再変換された第１アナログオーディオ信号ＳＡ１と、第２伝送用光ファイバー４０を介して伝送され且つ再変換された反転第１アナログオーディオ信号ＳＡ1Nとの差動成分である、伝送後第１アナログオーディオ信号( 電気出力信号) ＳＡ１’が、差動増幅素子５０から出力されるので、第１ＬＥＤ３８および第２ＬＥＤ４２の電／光変換特性に由来する第１アナログオーディオ信号ＳＡ１および反転第１アナログオーディオ信号ＳＡ1Nの歪みが相互相殺されるので、信号周波数帯域が制限される変調を行うことなく、その差動増幅素子５０から出力される伝送後第１アナログオーディオ信号ＳＡ１’に含まれる歪みが好適に抑制される。 （もっと読む）

【課題】通信コントローラが自分の送信信号を折返し受信して該受信信号と送信信号とを比較する、という処理を行わない通信装置でも、その通信装置単体で送信異常を検出可能にする。
【解決手段】ＦｌｅｘＲａｙの通信プロトコルに則った車載ＥＣＵ１では、それの送信期間において、通信コントローラ１７からトランシーバ１３への送信要求信号線（ＴｘＥＮ）がローになり、その状態で通信コントローラ１７から送信信号線（ＴｘＤ）に出力される送信信号が、トランシーバ１３により通信線１０へ送出される。また、通信線１０上の信号はトランシーバ１３により受信されて、その受信信号が受信信号線（ＲｘＤ）に出力される。ここで、ＴｘＥＮがローの場合に、エッジ検出回路１９がＲｘＤに立ち上がりエッジが生じたか否かを監視する。そして、ＣＰＵ１５が、エッジ検出回路１９の監視結果を参照して、立ち上がりエッジが検出されていなければ送信異常と判断する。 （もっと読む）

【課題】双方向差動インタフェースを有するＤＵＴの試験装置を提供する。
【解決手段】メインドライバアンプＡＭＰ０は、ＤＵＴ１０２に送信すべきパターンデータＰＡＴにもとづいて第１差動信号Ｖｄを生成する。第１レプリカドライバアンプＡＭＰ１は、パターンデータＰＡＴにもとづいて第２差動信号Ｖｃｐを生成する。第２レプリカドライバアンプＡＭＰ２は、パターンデータＰＡＴにもとづいて第３差動信号Ｖｃｎを生成する。第１コンパレータＣＭＰ１は、ノードＮ１とノードＮ２の電圧を比較し、第２コンパレータＣＭＰ２はノードＮ３とノードＮ４の電圧を比較する。 （もっと読む）

【課題】半導体装置内のドライバ部（データ伝送路を駆動するドライバ部）において、線形なＩ−Ｖ特性をもつドライバ部を提供する。
【解決手段】本発明の半導体装置では、ドライバ２のプルアップ側において、抵抗素子が直列に挿入されたＰｃｈトランジスタＰ１、Ｐ２、Ｐ３を用意し、Ｐｃｈトランジスタ側のＯＮ抵抗と抵抗素子の抵抗値とを選択可能に構成する。また、ドライバ２のプルダウン側においても、抵抗素子が直列に挿入されたＮｃｈトランジスタＮ１、Ｎ２、Ｎ３を用意し、Ｎｃｈトランジスタ側のＯＮ抵抗と抵抗素子の抵抗値とを選択可能に構成する。そして、これらを任意に組み合わせる事で、線形なＩ−Ｖ特性をもつドライバ２を実現する。 （もっと読む）

【課題】 タイミングマージンを増大させる技法を提供する。
【解決手段】
符号器および復号器の実施形態が記載される。符号器は、データを一連の並列符号ワードに符号化する。各符号ワードは、２つの対応する出力ノードセットである第１のセットおよび第２のセット上の２つの論理値セット（例えば、論理０のセットおよび論理１のセット）として表される。符号器は、第１のノードセット上で一定数の０から１への遷移および第２のノードセット上で一定数の１から０への遷移だけ異なるように、現在の符号ワードを選択する。復号器は、符号ワードを受信し、前の符号ワード内で表されたシンボルが同じであるノード対上のシンボルを比較し、それら比較の結果を復号化することにより、復号化する。
（もっと読む）

【課題】
装置稼動中における高速伝送路の信号品質劣化を精度の良く予兆し、障害発生を回避する。
【解決手段】
装置稼動中の温度変化によるバッファのインピーダンス変動に追随して、最適なインピーダンス調整値を出力する調整値制御論理の出力調整値と、既に設定されているインピーダンス調整値を照合し、その照合結果を予兆報告として利用して、関係するバッファが含まれる線路の使用を制御することで、当該線路の障害発生を回避する。 （もっと読む）

【課題】変調効率を一層の向上したインパルス伝送方法、伝送システム、送信器および受信器の実現。
【解決手段】所定の時間幅のインパルス信号を伝送し、所定の時間幅のＮ（２≦Ｎ）倍以上の時間幅を１シンボル時間とし、所定の時間幅を所定の整数で除した値を基本遅延時間τとし、１シンボル時間内に、ｋ（０≦ｋ≦Ｎ）個の前ンパルス信号を、１シンボル時間の開始から基本遅延時間の整数倍だけ遅延させて配置する組合せでデータを表すインパルス伝送システムであって、送信データを、組合せに基づいてインパルス信号を含む送信信号に変換して出力する送信器１と、送信信号を受信し、受信した送信信号の１シンボル時間内におけるインパルス信号の配置の組合せからデータを再生する受信器２と、を備える。 （もっと読む）

【課題】 シリアルデータの高速化にともなう受信性能の低下および連続同符合データ受信によるクロックデータリカバリー回路の精度低下を防止し、尚且つ消費電力の低いクロックデータリカバリー回路を提供する。
【解決手段】 シリアルデータを受信するSerDes回路101と、並走クロック信号を受信する参照SerDes回路102とを有し、SerDes回路101は、参照SerDes回路102の生成した位相制御信号P_CSを用いて位相制御された再生クロックにより受信したシリアルデータの直列並列変換を行う。 （もっと読む）