【課題】プリエンファシス機能を有し、ジッタを低減する出力バッファ回路の提供。
【解決手段】第１の論理信号を入力して伝送線路（Ｌ）を駆動する第１のバッファ回路（Ｍ１）と、反転バッファ（Ｔ４，Ｔ５）と、反転バッファ（Ｔ４，Ｔ５）と第１の電源（ＶＤＤ）間に接続され、第１のスイッチ（Ｔ３）と、反転バッファ（Ｔ４，Ｔ５）と第２の電源（ＶＳＳ）間に接続され、第１のスイッチ（Ｔ３）と連動してオン・オフ制御される第２のスイッチ（Ｔ６）と、を備えたプリエンファシス制御用の第２のバッファ回路（Ｍ２）を備え、第１のバッファ回路（Ｍ１）の入力端（ＡＡ）と第２のバッファ回路（Ｍ２）の反転バッファ（Ｔ４，Ｔ５）と第１のスイッチ（Ｔ３）の接続点（ＡＣ）の間、第１のバッファ回路の入力端（ＡＡ）と反転バッファと第２のスイッチ（ＡＤ）の接続点の間に第１、第２の容量（Ｚ１，Ｚ２）を備える。 （もっと読む）

無線デバイスを作動させる方法。この方法では、第１の動作が、第１のアナログ符号語フォーマットに従って配列された第１のグループのウェーブレットを使用して無線信号に対して行われる（７２０）。次に、第２の動作が、第２のアナログ符号語フォーマットに従って配列された第２のグループのウェーブレットを使用して無線信号に対して行われる（７４０）。第１の符号語フォーマットの内容およびサイズは、第２の符号語フォーマットの内容およびサイズとは異なるものであってもよい。各アナログ符号語フォーマットに対して異なる特性を選択することにより、デバイスは各動作の性能を最適化することができる。これらの動作は受信プロセス（８００）中に行うこともできるし、送信プロセス（９００）中に行うこともできる。
（もっと読む）

【課題】 通信速度が高速化できる通信方法、及び受信装置を提供する。
【解決手段】 パルス列によってデータを表すデータ用パルス列２４を備え、データ用パルス列２４は、パルス区間Ｔ２を複数の時間スロットに細分化した各時間スロットにそれぞれチャンネルが割り付けられ、パルス区間Ｔ２の各チャンネルにおけるパルスの有無によって複数ビットのデータを表す通信フレームを用いる。そして、データ用パルス列２４におけるパルス区間Ｔ２の各チャンネルにおけるパルスの有無に基づき複数ビットのデータを取得するデータ取得部を備える。 （もっと読む）

【課題】 ３本の伝送路を用いてより高速にデータを伝送する。
【解決手段】 第１及び第２の３ビットラッチは、クロックＮ１００の立ち上がり及び立ち下がりで交互にホールド動作を繰り返す。第１の状態遷移部は、クロックの立ち上がりに対応して、３ビット信号Ｎ１５４〜Ｎ１５６をデータ１１２の値で決まる方向に遷移し、クロックでホールドして反転した結果を第１のラッチ出力Ｎ１３４〜Ｎ１３６へ出力する。第２の状態遷移部は、クロックの立ち上がりに対応して、３ビット信号Ｎ１３４〜Ｎ１３６を、データ１１３の値で決まる方向に遷移し、クロックでホールドして反転した結果を第１のラッチ出力Ｎ１５４〜Ｎ１５６へ出力する。第３の３ビット２入力１出力マルチプレクサは、クロックＮ１０２及びＮ１０３により第１及び第２の３ビットラッチの出力のうち後から変化した方を選択し、エンコード出力Ｎ１８７〜Ｎ１８９とする。 （もっと読む）

【課題】 ベースバンド同期用パルス列における同期信号パターンの繰り返し回数を減少させることにより通信を高速化することができる受信装置を提供する。
【解決手段】 無線信号を受信して通信フレームを復調するパルス復調部３と、ベースバンド同期用パルス列を記憶する記憶部４４と、通信フレームにおけるパルスの周期と同期して記憶部４４のアドレスを生成しつつパルス復調部３により復調されたベースバンド同期用パルス列を記憶部４４に記憶させる記憶制御部４２及びパルス同期カウンタ４５と、記憶部４４に記憶されたベースバンド同期用パルス列において同期信号パターンを探索し、同期信号パターンが探索されたアドレスに基づいて、ベースバンド同期タイミングを取得する同期タイミング取得部４３と、同期タイミング取得部４３から出力されたベースバンド同期信号ＳＹＮに基づいてデータ部からデータを取得するデータ取得部５とを備えた。 （もっと読む）

【課題】アナログ的調整は行わず、デジタル処理によって同期化することによって回路の複雑化を抑えるとともに、複数の非同期クロックで転送されるデータを元の同期した信号に再生する。
【解決手段】Ａ側機器１０１とＢ側機器間１０６でＬＶＤＳによって画像転送を行う画像転送装置において、前記Ａ側機器１０１は、前記Ａ側機器１０１から前記Ｂ側機器１０６に向けてラインの基準を示す信号及びその他制御信号を送信するトランスミッタ１０４を備え、前記Ｂ側機器１０６は、前記Ａ側機器１０１から前記ラインの基準を示す信号及びその他の制御信号を受け取るレシーバ１０９、前記ラインの基準を示す信号及びその他制御信号を送り返すトランスミッタ１０７，１０８、並びに前記ラインの基準を示す信号から所定のタイミング後、画像データを出力し、前記Ｂ側機器から送信するラインの基準を示す信号は、ＬＶＤＳデバイス毎に少なくとも１本分入力される。 （もっと読む）

【課題】 ＵＷＢ−ＩＲ方式の繰り返しパルス総数を制約なしに設定し、符号化ビットに対して重み付けを行うことで、伝送速度を落とすことなく高品質なデータ伝送を実現することができるＵＷＢ送信装置と受信装置を提供する。
【解決手段】 本発明の送信装置は、符号器２０、パルス発生器３０、送信制御器４０、並列直列変換器５０、及び、アンテナ９０を備え、パルス発生器３０は、第１パルス列発生器３１、第２パルス列発生器３２・・・、第ｎパルス列発生器３３を有する。情報信号源１０からｋビットの情報ビット列が入力され、符号器２０は、符号化率（ｋ／ｎ）で、ｋビットの情報ビット列を並列系列のｎビットの符号化ビット列に符号化し、パルス発生器３０においてｎ個の繰返しパルス列が生成されてアンテナ９０からＵＷＢ−ＩＲとして送信される。ｎ個の繰返しパルス列の繰返しパルスの個数は、通信路情報に基づいて適応的に決定される。 （もっと読む）

【課題】絶縁伝送手段としてのフォトカプラの問題点を解消できるようにして、優れた特性を備えた絶縁伝送方式のデジタル信号伝送装置を提供することにある。
【解決手段】デジタル信号伝送装置は、デジタル入力信号に応じた変調信号を変調部１００から生成し、パルストランス６を介して復調部２００に伝送する。復調部２００は、変調信号からデジタル入力信号の波形を復元した出力信号を生成する。 （もっと読む）

【課題】 電話線を流用することができるデータ通信用大規模集積回路、データ通信装置、データ通信システム、及びデータ通信方法を提供する。
【解決手段】 第１の送受信手段を用いて二線式の電話ケーブルにデータの振幅値が複数段階に変化するパルス振幅変調信号を授受することにより、単位時間内に伝達できる情報量がパルス変調信号の単位時間内に伝達できる情報量より多くなり、電話ケーブルを伝搬してきたパルス振幅変調信号の中から受信すべきパルス振幅変調信号だけをエコーキャンセラー110で取り出し、電話ケーブルを伝搬するパルス振幅変調信号の等化精度を送受信等化器109,112,114で改善することにより、データ形式が電話ケーブルに適合し、電話ケーブルを伝搬するパルス振幅変調信号の誤りを誤り訂正回路104,105で訂正することにより、データの品質が向上する。従って四線式ケーブルを用いる代わりに二線式の電話ケーブルで高速のデータを送受信することができる。 （もっと読む）

【課題】 簡易な構成で出力インピーダンスを素子のばらつきに関らず所望の値に調整できる上に、高速信号伝送に対応できるようにする。
【解決手段】 インピーダンス調整部と当該インピーダンス調整部と同じ構成を含み伝送線路の特性インピーダンスに整合する調整値を求めるダミー回路部とを有し、求められた調整値をインピーダンス調整部に設定することで、出力インピーダンスを特性インピーダンスに整合するように調整するインピーダンス整合部３Ｐ又は３Ｎを備えるので、出力部の出力インピーダンスを適正に調整して伝送線路の特性インピーダンスに整合させることができる。併せて、出力をＨレベル又はＬレベルに切換えるためにオン・オフ制御されるスイッチトランジスタ２Ｐ，２Ｎとともに、出力に定電流を重畳する定電流駆動部４Ｐ，４Ｎを備えるので、出力の高速化が可能であり、高速信号伝送に対応することも可能となる。 （もっと読む）

【課題】 本発明は、パルス駆動回路及びパルスリンギング抑圧回路において、入力信号が急激に変化するようなとき、例えば、周波数が高く、ゲインが高い時の入力信号の立ち上がり、立ち下がり時の電圧変動を出力信号に伝えてリンギングをリンギング抑制回路により有効に抑える様にする。又、リンギング抑制調整回路の制御信号を切り替えることによってリンギング抑制回路を調整し、入力信号の電圧変動を伝えるゲインと遅延時間をそれぞれ制御することで、リンギングが変化した場合に対してもリンギングを抑制する様に出来るものを得る。
【解決手段】 本発明のパルス駆動回路及びパルスリンギング抑圧回路は、パルス駆動回路１にリンギング抑制回路５ａ，５ｂを設け、入力パルスの立下り或いは立下りを出力信号の立ち上がり或いは立下りにより交流的に加算し、出力波形に生ずるリンギングを軽減すると共にリンギング抑制回路５ａ，５ｂの遅延量又は／及び遅延時間τを調整可能なものを得る。 （もっと読む）

【課題】 簡素な回路でパルス同期が取れた状態を維持することができる受信装置、パルス同期回路、及びこれに用いられる通信方法を提供する。
【解決手段】 オンオフキーイング方式により変調されたパルス列によってデータを表すデータ用パルス列のパルス区間を複数の時間スロットに細分化した各時間スロットにそれぞれチャンネルが割り付けられ、第１のチャンネルにおけるパルスの有無によってデータを表すと共に、第１のチャンネルとは異なる第２のチャンネルにパルス位置の同期を取るための同期用パルスを備えるものである通信フレームを受信して、第２のチャンネルに対応する期間である標準期間と進行期間と遅延期間とについてそれぞれ積分する同期用積分器２０２と、同期用積分器２０２による積分値が最大となった積分期間にパルス同期タイミングを一致させるパルス同期補正制御部２０９とを備えた。 （もっと読む）

信号の高速入力サンプリングのための信号サンプラ及び方法が記述される。第１のサンプラはクロック信号の立ち上がりエッジでデータ信号をサンプリングして第１のサンプリングされた信号を生成する。第２のサンプラは反転クロック信号の立ち下がりエッジでデータ信号をサンプリングして第２のサンプリングされた信号を生成する。第１及び第２のサンプリングされた信号は組み合わされて次の信号サンプラ出力を決定する。評価は、第１及び第２のサンプリングされた信号がアサートされたならば出力信号をアサートすること、第１及び第２のサンプリングされた信号がネゲートされたならば出力信号をネゲートすること、及び、第１及び第２のサンプリングされた信号が反対の論理状態であるならば出力信号を切り換えることを含む。信号サンプリングの信号サンプラ及び方法は、半導体ウェーハ上に作成されて電子システムに含まれる半導体デバイスに組み込まれる。
（もっと読む）

【課題】終端のオーバーシュートを十分に低減する終端回路を提供する。
【解決手段】
本発明に係る終端回路は、入力信号が印加される終端の電位の変動を検知する電位変動検知部と、電位変動検知部が、終端の電位が上昇したことを検知した場合に、終端から電流を引き込むことにより、入力信号が印加されることによる終端のオーバーシュートを低減する第１電流発生部とを備え、電位変動検知部は、基準電位に基づいて比較電位を生成する比較電位生成部と、終端の電位の上昇にともなって上昇した比較電位と基準電位とを比較し、比較結果を出力する電位比較部とを有する。 （もっと読む）

設計の重要要素である差動ドライバを使用する新規ドライバ回路を説明する。一般的に出力信号とその相補信号を提供するために、二つまたはそれ以上の出力をもつ従来の差動回路と異なり、差動ドライバの出力の一つは、信号線（２２ａ）上に出力信号を送るために接続されるが、差動ドライバ出力の他の一つは、例えば、コンデンサを介して、出力をパッケージグランドまたは電圧源に接続することにより、使用されずに終端される（２２ｂ）。ドライバ回路の機能は、従来のシングルエンドドライバ設計に対して、著しく改善される。
（もっと読む）

【課題】 有線伝送路を介してベースバンド信号および短パルス変調信号を送受信し、短パルス変調信号を正確に復調することができる多重伝送システムを提供すること。
【解決手段】 第１の送受信部１０および第２の送受信部２０は、光伝送路３０を介して接続されている。第１の送受信部１０は、データを変調することによって得られる短パルス変調信号を第１の光信号に変換して、第２の送受信部２０に送信する。第２の送受信部２０は、ベースバンド信号を第２の光信号に変換して、第１の送受信部１０に送信する。第２の送受信部２０において、遅延制御部１０８は、ベースバンド信号の立ち上がり、または立ち下がり期間中に短パルス変調信号のパルスを受信しないように、ベースバンド信号の遅延時間を制御する。また、短パルス変調信号のビットレートは、ベースバンド信号のビットレートの整数倍である。 （もっと読む）

【課題】 送信装置と受信装置の間で複数ビットのパラレルデータを伝送する際に、ビット間のデータ信号のばらつきを抑えながら高速伝送を実現する。
【解決手段】 送信側チップ７０１および受信側チップ７０２は、共通の基準信号から同期信号を生成する。パタン発生器７１１は、同期信号をトリガとしてトレーニングパタンを発生し、出力回路７１４は、トレーニングパタンおよび通常データを送信する。入力回路７２１は、クロック信号の位相を調整して、調整後のクロック信号と受信したデータ信号を出力する。パタン検出器７２２は、データ信号列からトレーニングパタンを検出してライトポインタ（ＷＰ）を初期化し、リードポインタ（ＲＰ）は同期信号により初期化される。リングバッファ７２４では、ライトポインタが示すバッファにデータ信号が格納され、リードポインタが示すバッファからデータが出力される。 （もっと読む）

【課題】 複数台の記憶装置の伝送に関する信号品質の劣化を防ぐ。
【解決手段】 記憶装置システムは、搭載された複数の記憶装置にそれぞれ接続される複数の信号伝送線路と、複数の信号伝送線路を介して複数の記憶装置との間でそれぞれ信号の送受を行う複数のシステム側通信部と、複数の記憶装置と複数のシステム側通信部との間でやり取りされる信号を入力し、入力された信号を、予め設定された補正パラメータに基づいて補正し、補正後の信号を出力する１又は複数の信号補正部とを備える。補正パラメータは、記憶装置とシステム側通信部との間の信号伝送線路の長さと、信号補正部に入力される信号の波長属性と、記憶装置に関する記憶装置属性とのうちの少なくとも一つに基づいて設定された値である。 （もっと読む）

【課題】 終端抵抗としてトランジスタを使用する終端回路の整合特性を向上させる。
【解決手段】 Ｐチャネル型ＭＯＳトランジスタ１１ａとＮチャネル型ＭＯＳトランジスタ１１ｂとの並列接続を伝送線路１０２と電源線１０３との間に備え、Ｐチャネル型ＭＯＳトランジスタ１１ｃとＮチャネル型ＭＯＳトランジスタ１１ｄとの並列接続を伝送線路１０２とグランド線１０４との間に備える。そして、これら全てをオンとしたときのオン抵抗によってテブナン終端を形成する。 （もっと読む）

【課題】ｃｏｍｍｏｎとなるＧＮＤの弱い状態（ＧＮＤ間にインピーダンスの発生するような）下において発生していたクロストークやグランドバウンスによる論理反転・発振等を回避することができるデータ転送方式を提供すること。
【解決手段】送信側領域と受信側領域との領域を持ち、送信側領域中には調整クロック制御手段、同期データラッチ、調整クロック・データラッチを具備し、受信側領域中には調整クロック制御手段、同期データラッチ、調整クロック・データラッチを具備し、前記調整クロック制御手段に対して制御パラメータを設定する調整クロック制御指示手段をシステム中に具備する。 （もっと読む）