出力装置、差動出力装置、半導体レーザ変調駆動装置、画像形成装置及び電子機器
【課題】 簡易な構成で出力インピーダンスを素子のばらつきに関らず所望の値に調整できる上に、高速信号伝送に対応できるようにする。
【解決手段】 インピーダンス調整部と当該インピーダンス調整部と同じ構成を含み伝送線路の特性インピーダンスに整合する調整値を求めるダミー回路部とを有し、求められた調整値をインピーダンス調整部に設定することで、出力インピーダンスを特性インピーダンスに整合するように調整するインピーダンス整合部３Ｐ又は３Ｎを備えるので、出力部の出力インピーダンスを適正に調整して伝送線路の特性インピーダンスに整合させることができる。併せて、出力をＨレベル又はＬレベルに切換えるためにオン・オフ制御されるスイッチトランジスタ２Ｐ，２Ｎとともに、出力に定電流を重畳する定電流駆動部４Ｐ，４Ｎを備えるので、出力の高速化が可能であり、高速信号伝送に対応することも可能となる。
【解決手段】 インピーダンス調整部と当該インピーダンス調整部と同じ構成を含み伝送線路の特性インピーダンスに整合する調整値を求めるダミー回路部とを有し、求められた調整値をインピーダンス調整部に設定することで、出力インピーダンスを特性インピーダンスに整合するように調整するインピーダンス整合部３Ｐ又は３Ｎを備えるので、出力部の出力インピーダンスを適正に調整して伝送線路の特性インピーダンスに整合させることができる。併せて、出力をＨレベル又はＬレベルに切換えるためにオン・オフ制御されるスイッチトランジスタ２Ｐ，２Ｎとともに、出力に定電流を重畳する定電流駆動部４Ｐ，４Ｎを備えるので、出力の高速化が可能であり、高速信号伝送に対応することも可能となる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高速電気信号伝送における出力装置、差動出力装置、半導体レーザ変調駆動装置、画像形成装置及び電子機器に関し、より詳細には、集積回路（ＩＣ）間若しくは印刷回路基板（ＰＣＢ）間の電気信号伝送において信号波形歪みの原因となる伝送線路と送信部とのインピーダンス不整合を防ぐためのインピーダンス整合部を持ち、かつ、高速化に対応した出力装置、差動出力装置、これらの出力装置を用いた半導体レーザ変調駆動装置、画像形成装置及び電子機器に関する。
【背景技術】
【０００２】
集積回路の出力ドライバ等の電子回路の出力信号を伝送路に伝送する際に、反射による伝送信号の波形歪みをなくすため、回路の出力インピーダンスと伝送路の特性インピーダンスとを整合させることが行われる。このインピーダンス整合方法としては、従来、終端抵抗で終端させる方法がとられている。
【０００３】
しかし、単純な終端抵抗ではプロセス上のばらつきがあり正確にインピーダンス整合をとることはできない。伝送速度の高速化に伴い益々インピーダンス不整合による波形の歪みや信号減衰が問題になっている。インピーダンス整合をより正確にとるために、終端抵抗を可変抵抗とし、伝送線路の電圧をモニタしＬレベルからＨレベルへの遷移時間を基準時間と比較し、その結果を可変抵抗にフィードバックする方法の提案例として特許文献１がある。また、半導体レーザ駆動部と半導体レーザ制御部との間の電気信号伝送における波形歪みを防ぐためにインピーダンス整合をとる方法の提案例として特許文献２がある。
【０００４】
【特許文献１】特開２００３−８４２１公報
【特許文献２】特開２００２−３２４９３７公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、益々信号伝送速度の高速化に伴い、伝送信号のモニタ用に出力端子に比較器などを接続するとその容量により出力波形がなまってしまい、伝送速度の向上の妨げになることが考えられる。また、時間測定や電圧比較のためにインピーダンス整合回路の大規模化や消費電流の増大が考えられる。また、出力装置が単純なスイッチ回路であると出力インピーダンスＲと出力の付加容量Ｃの積ＣＲ時定数によってスイッチングスピードが決まってしまい、それ以上の高速化はできない。また、出力端子のインダクタ成分による信号減衰により所望の出力スイングが伝送できない、といった高速化に伴う課題が考えられる。
【０００６】
本発明の目的は、簡易な構成で出力部の出力インピーダンスを素子のばらつきに関らず所望の値に調整することができる上に、高速信号伝送に対応できるようにすることである。
【課題を解決するための手段】
【０００７】
請求項１記載の発明は、伝送線路に対して伝送信号を出力する出力装置において、インピーダンス調整部と当該インピーダンス調整部と同じ構成を含み前記伝送線路の特性インピーダンスに整合する調整値を求めるダミー回路部とを有し、前記ダミー回路部で求められた調整値を前記インピーダンス調整部に設定することにより、出力インピーダンスを前記特性インピーダンスに整合するように調整するインピーダンス整合部と、このインピーダンス整合部に直列に接続されて前記出力をＨレベル又はＬレベルに切換えるためにオン・オフ制御されるスイッチトランジスタと、前記出力に対して定電流を重畳出力する定電流駆動部と、を備える。
【０００８】
請求項２記載の発明は、請求項１記載の出力装置において、前記インピーダンス調整部は、合成抵抗値を調整可能な可変抵抗部からなる。
【０００９】
請求項３記載の発明は、請求項２記載の出力装置において、前記可変抵抗部は、複数の抵抗と複数のトランジスタとにより構成されている。
【００１０】
請求項４記載の発明は、請求項３記載の出力装置において、前記可変抵抗部は、複数の前記抵抗を並列接続し、前記トランジスタをスイッチとして前記抵抗を選択することによりその合成インピーダンスを所望のインピーダンスに調整する。
【００１１】
請求項５記載の発明は、請求項２記載の出力装置において、前記可変抵抗部は、１つの抵抗と１つの抵抗用トランジスタとを直列接続してなり、前記抵抗用トランジスタのゲート電圧を調整することによりその合成インピーダンスを所望のインピーダンスに調整する。
【００１２】
請求項６記載の発明は、請求項２ないし５の何れか一記載の出力装置において、前記ダミー回路部は、前記可変抵抗部と同じ構成で同じサイズのダミー可変抵抗部と、前記スイッチトランジスタと同じサイズで前記ダミー可変抵抗部に直列接続されたダミートランジスタと、前記ダミー可変抵抗部と前記ダミートランジスタとの直列接続に電流を流すダミー電流源と、前記ダミー可変抵抗部と前記ダミートランジスタとの直列接続に電流を流したときの出力電圧を基準電圧と比較する比較器と、を備える。
【００１３】
請求項７記載の発明は、請求項２ないし５の何れか一記載の出力装置において、前記ダミー回路部は、前記可変抵抗部と同じ構成でサイズの異なるダミー可変抵抗部と、前記スイッチトランジスタとサイズが異なり前記ダミー可変抵抗部に直列接続されたダミートランジスタと、前記ダミー可変抵抗部と前記ダミートランジスタとの直列接続に電流を流すダミー電流源と、前記ダミー可変抵抗部と前記ダミートランジスタとの直列接続に電流を流したときの出力電圧を基準電圧と比較する比較器と、を備える。
【００１４】
請求項８記載の発明は、請求項２ないし５の何れか一記載の出力装置において、前記ダミー回路部は、前記可変抵抗部と同じ構成で同じサイズのダミー可変抵抗部と、前記スイッチトランジスタと同じサイズで前記ダミー可変抵抗部に直列接続されたダミートランジスタと、前記ダミー可変抵抗部と前記ダミートランジスタとの直列接続に電流を流すダミー電流源と、前記ダミー可変抵抗部の抵抗値を調整するための演算増幅器と、を備える。
【００１５】
請求項９記載の発明は、請求項２ないし５の何れか一記載の出力装置において、前記ダミー回路部は、前記可変抵抗部と同じ構成でサイズの異なるダミー可変抵抗部と、前記スイッチトランジスタとサイズが異なり前記ダミー可変抵抗部に直列接続されたダミートランジスタと、前記ダミー可変抵抗部と前記ダミートランジスタとの直列接続に電流を流すダミー電流源と、前記ダミー可変抵抗部の抵抗値を調整するための演算増幅器と、を備える。
【００１６】
請求項１０記載の発明は、請求項１ないし９の何れか一記載の出力装置において、前記定電流駆動部は、前記伝送線路に接続された出力端子に電源電圧から定電流を流し込む。
【００１７】
請求項１１記載の発明は、請求項１ないし９の何れか一記載の出力装置において、前記定電流駆動部は、前記伝送線路に接続された出力端子からＧＮＤに定電流を引き込む。
【００１８】
請求項１２記載の発明は、請求項１ないし９の何れか一記載の出力装置において、前記定電流駆動部は、前記伝送線路に接続された出力端子に電源電圧から定電流を流し込み、又は、前記出力端子からＧＮＤに定電流を引き込む。
【００１９】
請求項１３記載の発明は、請求項１ないし１２の何れか一記載の出力装置において、前記定電流駆動部は、定電流を生成するオン状態と定電流を生成しないオフ状態とに、制御信号によりスイッチング自在である。
【００２０】
請求項１４記載の発明は、請求項１３記載の出力装置において、前記定電流駆動部は、前記スイッチトランジスタが出力をＨレベルからＬレベル又はＬレベルからＨレベルに駆動する瞬間にオン・オフ状態がスイッチングされる。
【００２１】
請求項１５記載の発明は、請求項１ないし１４の何れか一記載の出力装置において、前記スイッチトランジスタのオン・オフ制御によりデータ送信を行い、前記定電流駆動部の定電流によりエンファシス・ディエンファシス機能を行う。
【００２２】
請求項１６記載の発明は、請求項１ないし１５の何れか一記載の出力装置において、前記定電流駆動部は、生成する定電流の値が可変自在である。
【００２３】
請求項１７記載の発明は、正転出力と反転出力との２出力で信号伝送を行う差動出力装置において、請求項１ないし１６の何れか一記載の出力装置を正転出力用及び反転出力用各々に備える。
【００２４】
請求項１８記載の発明は、各々別チップで構成された半導体レーザ駆動手段と半導体レーザ変調手段とを備える半導体レーザ変調駆動装置において、前記半導体レーザ変調手段は、当該半導体レーザ変調手段と前記半導体レーザ駆動手段との間の電気信号伝送を行う請求項１ないし１６の何れか一記載の出力装置又は請求項１７記載の差動出力装置を備える。
【００２５】
請求項１９記載の発明は、感光体に対して静電潜像を形成するための光書込みを行う半導体レーザを備える画像形成装置において、前記半導体レーザを駆動させる請求項１８記載の半導体レーザ変調駆動装置を備える。
【００２６】
請求項２０記載の発明は、各部を制御する集積回路や印刷回路基板を備える電子機器において、前記集積回路間又は印刷回路基板間の電気信号伝送を行う請求項１ないし１６の何れか一記載の出力装置又は請求項１７記載の差動出力装置を備える。
【発明の効果】
【００２７】
請求項１記載の発明によれば、インピーダンス調整部と当該インピーダンス調整部と同じ構成を含み伝送線路の特性インピーダンスに整合する調整値を求めるダミー回路部とを有し、ダミー回路部で求められた調整値をインピーダンス調整部に設定することにより、出力インピーダンスを前記特性インピーダンスに整合するように調整するインピーダンス整合部を備えているので、出力端子にモニタ用の比較器を接続したりすることなく、出力部の出力インピーダンスを適正に調整して伝送線路の特性インピーダンスに整合させることができ、かつ、インピーダンス整合部に直列に接続されて出力をＨレベル又はＬレベルに切換えるためにオン・オフ制御されるスイッチトランジスタとともに、出力に対して定電流を重畳出力する定電流駆動部を備えるので、出力の高速化が可能であり、高速信号伝送に対応することも可能となる。
【００２８】
請求項２ないし９記載の発明によれば、請求項１記載の発明を簡易な構成で実現することができる。加えて、請求項７又は９記載の発明によれば、ダミー回路側の合成抵抗値を大きめとすることでダミー電流源による定電流を低減させることができるので、消費電力の低減を図ることもできる。
【００２９】
請求項１０ないし１４記載の発明によれば、定電流駆動部が、出力端子に電流を供給したり、出力端子からＧＮＤに電流を引き込んだりするようにしたので、高速化に対応した出力装置を提供することができる。特に、請求項１４記載の発明によれば、この定電流のスイッチングタイミングをデータがＨレベルからＬレベル又はＬレベルからＨレベルへの遷移時に合わせることにより、出力端子への電荷の供給や出力端子からの引込みの速度を速くすることができ、データスイッチングの高速化を図ることができる。
【００３０】
請求項１５記載の発明によれば、出力端子のインダクタ成分による出力電圧の減衰を考慮して、データのスイッチング時に定電流駆動部から定電流を重畳することにより、あらかじめ出力電圧を大きめにしておくエンファシス機能や、同じデータが続いた時に逆に定電流駆動部で定電流を差し引くことにより２ビット目以降のデータの出力電圧を小さくするディエンファシス機能を持たせ、高速化に対応した出力装置を提供することができる。
【００３１】
請求項１６記載の発明によれば、定電流駆動部の電流の値を可変自在にしておくことにより、出力電圧のスイング量を調整することができ、かつ、エンファシス量やディエンファシス量を調整することもできる。
【００３２】
請求項１７記載の発明によれば、差動信号伝送においても簡易な構成で出力部の出力インピーダンスを補正することができ、高速化に対応することができる。
【００３３】
請求項１８記載の発明によれば、請求項１ないし１６記載の出力装置又は請求項１７記載の差動出力装置を備えるので、これらの請求項１ないし１７記載の発明の効果を奏する半導体レーザ変調駆動装置を提供することができる。
【００３４】
請求項１９記載の発明によれば、請求項１８記載の半導体レーザ変調駆動装置を備えるので、請求項１８記載の発明の効果を奏する画像形成装置を提供することができる。
【００３５】
請求項２０記載の発明によれば、集積回路間又は印刷回路基板間の電気信号伝送を行う請求項１ないし１６記載の出力装置又は請求項１７記載の差動出力装置を備えるので、これらの請求項１ないし１７記載の発明の効果を奏する電子機器を提供することができる。
【発明を実施するための最良の形態】
【００３６】
本発明を実施するための最良の形態を図面に基づいて説明する。
【００３７】
図１は、本実施の形態の高速電気信号伝送における出力装置の出力部の基本構成例を示す回路図である。本実施の形態の出力装置の出力部は、例えば集積回路（ＩＣチップ）中の出力部に相当し、出力端子１が伝送線路（図示せず）に接続されたもので、概略的には、データ出力を“１”（Ｈレベル）又は“０”（Ｌレベル）に切換えるために所定の制御信号によりオン・オフ制御されるＰ形ＦＥＴ，Ｎ形ＦＥＴ構成のスイッチトランジスタ２Ｐ，２Ｎと、当該出力部の出力インピーダンスを伝送線路の特性インピーダンスに合うように調整するためのＰ用、Ｎ用各々のインピーダンス整合部３Ｐ，３Ｎと、出力端子１に対して定電流を重畳出力するための電流量可変の電流源（定電流駆動部）４Ｐ，４Ｎと、により構成されている。これらの電流源４Ｐ，４Ｎも所定の制御信号によりオン・オフ自在とされている。即ち、定電流を生成するオン状態と、定電流を生成しないオフ状態とがスイッチング自在とされている。
【００３８】
ここで、これらの接続関係について説明する。まず、電源電圧ＶＣＣと接地ＧＮＤとの間には、スイッチトランジスタ２Ｐ、インピーダンス整合部３Ｐ、インピーダンス整合部３Ｎ、スイッチトランジスタ２Ｎが直列に接続され、インピーダンス整合部３Ｐ，３Ｎ間の接続中点が出力端子１に接続されている。また、電源電圧ＶＣＣと接地ＧＮＤとの間には、電流源４Ｐ，４Ｎが直列に接続され、これらの電流源４Ｐ，４Ｎ間の接続中点が出力端子１に接続されている。即ち、電流源４Ｐはスイッチトランジスタ２Ｐ、インピーダンス整合部３Ｐの直列回路に並列的に設けられ、電流源４Ｎはインピーダンス整合部３Ｎ、スイッチトランジスタ２Ｎの直列回路に並列的に設けられている。
【００３９】
このような構成において、スイッチトランジスタ２Ｐ，２Ｎをオン・オフさせることにより出力端子１から“１”又は“０”なるデータを出力することができる。ここに、データ出力時には、スイッチトランジスタ２Ｐ，２Ｎは何れか一方のみがオンする。インピーダンス整合部３Ｐ，３Ｎでは、後述するような構成により、当該出力装置の出力インピーダンスを所望の値に設定することができる。また、電流量可変の電流源４Ｐは電源電圧ＶＣＣから出力端子１に定電流を流し込み、電流量可変の電流源４Ｎは出力端子１から接地ＧＮＤに定電流を引き込んでいる。これらの電流源４Ｐ，４Ｎはオン・オフ信号により定電流をスイッチングさせることが可能である。この電流のスイッチングをデータが“１”（Ｈレベル）から“０”（Ｌレベル）又は“０”（Ｌレベル）から“１”（Ｈレベル）への遷移時に合わせることにより（スイッチトランジスタ２Ｐ，２Ｎのオン・オフに合わせる）、出力端子１への電荷の供給や引き込みのスピードを速くすることができ、データスイッチングの高速化が可能である。また、出力端子１のインダクタ成分による出力電圧の減衰を考慮して、データのスイッチング時に電流源４Ｐから定電流を重畳することにより、あらかじめ出力電圧を大きめにしておく機能（エンファシス機能：Emphasis機能）を持たせることができる。また、同じデータが続いた時に逆に電流源４Ｎで電流を差し引くことにより２ビット目以降のデータの出力電圧を小さくする機能（ディエンファシス機能：de-Emphasis機能）を持たせることができる。また、電流源４Ｐ，４Ｎの電流の値を可変にしておくことにより、出力電圧のスイング量を調整することができ、また、エンファシス量、ディエンファシス量を調整することができる。
【００４０】
図２は、インピーダンス整合部３Ｐ，３Ｎの概略構成例を示すブロック図である。インピーダンス整合部３Ｐ，３Ｎは、各々インピーダンス調整部としての可変抵抗部５Ｐ，５Ｎ及びダミー回路部６Ｐ，６Ｎの対で構成されている。ダミー回路部６Ｐ，６Ｎでは可変抵抗部５Ｐ，５Ｎとスイッチトランジスタ２Ｐ，２Ｎとの各々の直列インピーダンス（出力インピーダンス）が所望のインピーダンス（伝送線路の特性インピーダンス）になるような調整値として選択信号若しくはトランジスタのゲート電圧を生成し、その調整値を可変抵抗部５Ｐ，５Ｎに設定することで可変抵抗部５Ｐ，５Ｎの抵抗値（各々の合成インピーダンス）を補正する。
【００４１】
図３は、可変抵抗部５Ｎの構成例の一例を示す回路図である。本実施の形態の可変抵抗部５Ｎは、複数の抵抗Ｒ１，Ｒ１０，Ｒ１１，Ｒ１２，Ｒ１３の並列回路と、抵抗Ｒ１０，Ｒ１１，Ｒ１２，Ｒ１３に各々直列に接続されたＮ形ＦＥＴ構成のトランジスタＱ１０，Ｑ１１，Ｑ１２，Ｑ１３とよりなり、これらのトランジスタＱ１０，Ｑ１１，Ｑ１２，Ｑ１３は対応する選択信号ｃ１０，ｃ１１，ｃ１２，ｃ１３によりオン・オフ制御されるように構成されている。トランジスタが接続されていないトランジスタＲ１は基準抵抗として機能する。従って、当該可変抵抗部５Ｎにあっては、選択信号ｃ１０，ｃ１１，ｃ１２，ｃ１３を用いて抵抗Ｒ１に対して任意の抵抗Ｒ１０，Ｒ１１，Ｒ１２，Ｒ１３が並列接続状態となるようにトランジスタＱ１０，Ｑ１１，Ｑ１２，Ｑ１３をオン・オフ制御して合成抵抗値（合成インピーダンス値）が所望の値となるように調整することにより、基準抵抗Ｒ１の抵抗値（インピーダンス値）のばらつきを補正することが可能となる。
【００４２】
図４は、このような可変抵抗部５Ｎに対応するダミー回路部６Ｎの構成例の一例を示す回路図である。このダミー回路部６Ｎは、可変抵抗部５Ｎと同じ構成でサイズも同じダミー可変抵抗部７Ｎ（抵抗、トランジスタに同一符号を用い、ダッシュ記号′を付して示す）と、スイッチトランジスタ２Ｎと同じ構成・サイズでダミー可変抵抗部７Ｎに直列接続されたダミートランジスタ８Ｎと、ダミー可変抵抗部７Ｎとダミートランジスタ８Ｎとの直列回路に対して所定の定電流を流す定電流源構成のダミー電流源９Ｎと、ダミー可変抵抗部７Ｎとダミートランジスタ８Ｎとの直列回路に対して所定の定電流を流したときの出力電圧を所定の基準電圧と比較する比較器１０Ｎとにより構成されている。
【００４３】
このような構成において、ダミー回路部６Ｎの動作時にはダミートランジスタ８Ｎはオン状態とされている。そして、あらかじめ設定した定電流をダミー電流源９Ｎからダミー可変抵抗部７Ｎへ流しその出力電圧を比較器１０Ｎにおいて基準電圧と比較してその結果を出力する。トランジスタＱ１０′，Ｑ１１′，Ｑ１２′，Ｑ１３′に対する選択信号ｃ１０，ｃ１１，ｃ１２，ｃ１３はＨレベル又はＬレベルの２値の値をとる。選択信号選択信号ｃ１０，ｃ１１，ｃ１２，ｃ１３を、抵抗Ｒ１′，Ｒ１０′，Ｒ１１′，Ｒ１２′，Ｒ１３′の合成抵抗値が小から大、若しくは大から小になるように順次インクリメントし、比較結果が変化した時点の選択信号をレジスタ等に設定する。このとき、合成抵抗は電流値と基準電圧で決まる値となっている。例えば、ダミー電流源９Ｎから流す電流値を５ｍＡ、基準電圧を２５０ｍＶと設定すれば５０Ωの合成抵抗となる。このときの適応する選択信号を図３に示した可変抵抗部５Ｎ中の選択信号ｃ１０，ｃ１１，ｃ１２，ｃ１３に適用することによりスイッチトランジスタ２Ｎがオンした時の当該出力部の出力インピーダンスを所望のインピーダンスに設定することができる。
【００４４】
なお、図４に示すダミー回路部６Ｎの構成において、ダミー可変抵抗部７Ｎ中の抵抗Ｒ１′〜Ｒ１３′の抵抗値（サイズ）とダミートランジスタ８Ｎのサイズとを、各々可変抵抗部５Ｎ中の抵抗Ｒ１〜Ｒ１３の抵抗値（サイズ）とスイッチトランジスタ２Ｎのサイズとは異ならせ、ダミー回路部６Ｎの合成抵抗値を可変抵抗部５Ｎの合成抵抗値よりも大きくすることによりダミー電流源９Ｎの電流値を少なくすることができる。このとき、ダミー回路部６Ｎ中の抵抗Ｒ１′〜Ｒ１３′の抵抗値とダミートランジスタ８Ｎのソース・ドレイン間のオン抵抗値の比率を、可変抵抗部５Ｎ中の抵抗Ｒ１〜Ｒ１３の抵抗値とスイッチトランジスタ２Ｎのソース・ドレイン間のオン抵抗値の比率と同じになるようにしなければならない。
【００４５】
図５は、可変抵抗部５Ｐの構成例の一例を示す回路図である。本実施の形態の可変抵抗部５Ｐは、可変抵抗部５Ｎの場合と同様であり、複数の抵抗Ｒ２，Ｒ２０，Ｒ２１，Ｒ２２，Ｒ２３の並列回路と、抵抗Ｒ２０，Ｒ２１，Ｒ２２，Ｒ２３に各々直列に接続されたＰ形ＦＥＴ構成のトランジスタＱ２０，Ｑ２１，Ｑ２２，Ｑ２３とよりなり、これらのトランジスタＱ２０，Ｑ２１，Ｑ２２，Ｑ２３は対応する選択信号ｃ２０，ｃ２１，ｃ２２，ｃ２３によりオン・オフ制御されるように構成されている。トランジスタが接続されていないトランジスタＲ２は基準抵抗として機能する。従って、当該可変抵抗部５Ｐにあっては、選択信号ｃ２０，ｃ２１，ｃ２２，ｃ２３を用いて抵抗Ｒ２に対して任意の抵抗Ｒ２０，Ｒ２１，Ｒ２２，Ｒ２３が並列接続状態となるようにトランジスタＱ２０，Ｑ２１，Ｑ２２，Ｑ２３をオン・オフ制御して合成抵抗値（合成インピーダンス値）が所望の値となるように調整することにより、基準抵抗Ｒ２の抵抗値（インピーダンス値）のばらつきを補正することが可能となる。
【００４６】
図６は、このような可変抵抗部５Ｐに対応するダミー回路部６Ｐの構成例の一例を示す回路図である。このダミー回路部６Ｐは、可変抵抗部５Ｐと同じ構成でサイズも同じダミー可変抵抗部７Ｐ（抵抗、トランジスタに同一符号を用い、ダッシュ記号′を付して示す）と、スイッチトランジスタ２Ｐと同じ構成・サイズでダミー可変抵抗部７Ｐに直列接続されたダミートランジスタ８Ｐと、ダミー可変抵抗部７Ｐとダミートランジスタ８Ｐとの直列回路に対して所定の定電流を流す定電流源構成のダミー電流源９Ｐと、ダミー可変抵抗部７Ｐとダミートランジスタ８Ｐとの直列回路に対して所定の定電流を流したときの出力電圧を所定の基準電圧と比較する比較器１０Ｐとにより構成されている。
【００４７】
このような構成において、ダミー回路部６Ｐの動作時にはダミートランジスタ８Ｐはオン状態とされている。そして、あらかじめ設定した定電流をダミー可変抵抗部７Ｎからダミー電流源９Ｐへ流しその出力電圧を比較器１０Ｐにおいて基準電圧と比較してその結果を出力する。トランジスタＱ２０′，Ｑ２１′，Ｑ２２′，Ｑ２３′に対する選択信号ｃ２０，ｃ２１，ｃ２２，ｃ２３はＨレベル又はＬレベルの２値の値をとる。選択信号選択信号ｃ２０，ｃ２１，ｃ２２，ｃ２３を、抵抗Ｒ２′，Ｒ２０′，Ｒ２１′，Ｒ２２′，Ｒ２３′の合成抵抗値が小から大若しくは大から小になるように順次インクリメントし、比較結果が変化した時点の選択信号をレジスタ等に設定する。このとき、合成抵抗は図４の場合と同様に電流値と基準電圧で決まる値となっている。このときの適応する選択信号を図５に示した可変抵抗部５Ｐ中の選択信号ｃ２０，ｃ２１，ｃ２２，ｃ２３に適用することによりスイッチトランジスタ２Ｐがオンした時の当該出力部の出力インピーダンスを所望のインピーダンスに設定することができる。
【００４８】
なお、図６に示すダミー回路部６Ｐの構成において、ダミー可変抵抗部７Ｐ中の抵抗Ｒ２′〜Ｒ２３′の抵抗値（サイズ）とダミートランジスタ８Ｐのサイズとを、各々可変抵抗部５Ｐ中の抵抗Ｒ２〜Ｒ２３の抵抗値（サイズ）とスイッチトランジスタ２Ｐのサイズとは異ならせ、ダミー回路部６Ｐの合成抵抗値を可変抵抗部５Ｐの合成抵抗値よりも大きくすることによりダミー電流源９Ｐの電流値を少なくすることができる。このとき、ダミー回路部６Ｐ中の抵抗Ｒ２′〜Ｒ２３′の抵抗値とダミートランジスタ８Ｐのソース・ドレイン間のオン抵抗値の比率を、可変抵抗部５Ｐ中の抵抗Ｒ２〜Ｒ２３の抵抗値とスイッチトランジスタ２Ｐのソース・ドレイン間のオン抵抗値の比率と同じになるようにしなければならない。
【００４９】
図７は、可変抵抗部５Ｎの構成例の他例を示す回路図である。他例の構成例では、可変抵抗部５Ｎは、１つの抵抗Ｒ３とＮ形ＦＥＴ構成の抵抗用トランジスタＱ３との直列回路よりなる。即ち、抵抗Ｒ３の抵抗値のばらつきを補正するために抵抗用トランジスタＱ３を抵抗として用い、そのゲート電圧Ｖｃｏｎｔを変化させることにより抵抗値を調整し、抵抗Ｒ３と抵抗用トランジスタＲ３との合成抵抗（合成インピーダンス）が所望のインピーダンスとなるように調整するものである。
【００５０】
図８は、図７に示した可変抵抗部５Ｎに対応するダミー回路部６Ｎの構成例を示す回路図である。このダミー回路部６Ｎは、図７に示した可変抵抗部５Ｎと同じ構成でサイズも同じダミー可変抵抗部１１Ｎ（抵抗、トランジスタに同一符号を用い、ダッシュ記号′を付して示す）と、スイッチトランジスタ２Ｎと同じ構成・サイズでダミー可変抵抗部１１Ｎに直列に接続されたダミートランジスタ１２Ｎと、ダミー可変抵抗部１１Ｎとダミートランジスタ１２Ｎとの直列回路に対して所定の定電流を流す定電流源構成のダミー電流源１３Ｎと、ダミー可変抵抗部１１Ｎとダミートランジスタ１２Ｎとの直列回路に対して所定の定電流を流したときの出力電圧に基づきトランジスタＱ３′に対するゲート電圧Ｖｃｏｎｔを調整・制御するオペアンプ（演算増幅器）１４Ｎとにより構成されている。
【００５１】
このような構成において、ダミー回路部６Ｎの動作時にはダミートランジスタ１２Ｎはオン状態とされる。そして、あらかじめ設定した定電流をダミー電流源１３Ｎからダミー可変抵抗部１１Ｎに流しその出力電圧をオペアンプ１４Ｎに入力し、基準電圧とイマジナリショートになるよう負帰還をかけ、ゲート電圧Ｖｃｏｎｔを制御することによりトランジスタＱ３′の抵抗値を調整する。イマジナリショート時の合成抵抗は、ダミー電流源１３Ｎの電流値と基準電圧とで決まる値となっている。このときの適応するゲート電圧Ｖｃｏｎｔを図７に示した可変抵抗部５Ｎ中のゲート電圧Ｖｃｏｎｔとして抵抗用トランジスタＱ３に入力させることにより、スイッチトランジスタ２Ｎがオンしたときの当該出力部の出力インピーダンスを所望の値（伝送線路の特性インピーダンス）に設定することができる。
【００５２】
なお、図８に示すダミー回路部６Ｎの構成において、ダミー可変抵抗部１１Ｎ中の抵抗Ｒ３′の抵抗値（サイズ）とダミートランジスタ１２Ｎのサイズとを、各々可変抵抗部５Ｎ中の抵抗Ｒ３の抵抗値（サイズ）とスイッチトランジスタ２Ｎのサイズとは異ならせ、ダミー回路部６Ｎの合成抵抗値を可変抵抗部５Ｎの合成抵抗値よりも大きくすることによりダミー電流源１３Ｎの電流値を少なくすることができる。このとき、ダミー回路部６Ｎ中の抵抗Ｒ３′の抵抗値とダミートランジスタ１２Ｎのソース・ドレイン間のオン抵抗値の比率を、可変抵抗部５Ｎ中の抵抗Ｒ３の抵抗値とスイッチトランジスタ２Ｎのソース・ドレイン間のオン抵抗値の比率と同じになるようにしなければならない。
【００５３】
図９は、可変抵抗部５Ｐの構成例の他例を示す回路図である。他例の構成例では、図７の場合と同様に、可変抵抗部５Ｐは、Ｐ形ＦＥＴ構成の抵抗用トランジスタＱ４と１つの抵抗Ｒ４との直列回路よりなる。即ち、抵抗Ｒ４の抵抗値のばらつきを補正するために抵抗用トランジスタＱ４を抵抗として用い、そのゲート電圧Ｖｃｏｎｔを変化させることにより抵抗値を調整し、抵抗Ｒ４と抵抗用トランジスタＲ４との合成抵抗（合成インピーダンス）が所望のインピーダンスとなるように調整するものである。
【００５４】
図１０は、図９に示した可変抵抗部５Ｐに対応するダミー回路部６Ｐの構成例を示す回路図である。このダミー回路部６Ｐは、図９に示した可変抵抗部５Ｐと同じ構成でサイズも同じダミー可変抵抗部１１Ｐ（抵抗、トランジスタに同一符号を用い、ダッシュ記号′を付して示す）と、スイッチトランジスタ２Ｐと同じ構成・サイズでダミー可変抵抗部１１Ｐに直列に接続されたダミートランジスタ１２Ｐと、ダミー可変抵抗部１１Ｐとダミートランジスタ１２Ｐとの直列回路に対して所定の定電流を流す定電流源構成のダミー電流源１３Ｐと、ダミー可変抵抗部１１Ｐとダミートランジスタ１２Ｐとの直列回路に対して所定の定電流を流したときの出力電圧に基づきトランジスタＱ４′に対するゲート電圧Ｖｃｏｎｔを調整・制御するオペアンプ（演算増幅器）１４Ｐとにより構成されている。
【００５５】
このような構成において、ダミー回路部６Ｐの動作時にはダミートランジスタ１２Ｐはオン状態とされる。そして、あらかじめ設定した定電流をダミー可変抵抗部１１Ｐからダミー電流源１３Ｐへ流しその出力電圧をオペアンプ１４Ｐに入力し、基準電圧とイマジナリショートになるよう負帰還をかけ、ゲート電圧Ｖｃｏｎｔを制御することによりトランジスタＱ４′の抵抗値を調整する。イマジナリショート時の合成抵抗は、ダミー電流源１３Ｐの電流値と基準電圧とで決まる値となっている。このときの適応するゲート電圧Ｖｃｏｎｔを図９に示した可変抵抗部５Ｐ中のゲート電圧Ｖｃｏｎｔとして抵抗用トランジスタＱ４に入力させることにより、スイッチトランジスタ２Ｐがオンしたときの当該出力部の出力インピーダンスを所望の値（伝送線路の特性インピーダンス）に設定することができる。
【００５６】
なお、図１０に示すダミー回路部６Ｐの構成において、ダミー可変抵抗部１１Ｐ中の抵抗Ｒ４′の抵抗値（サイズ）とダミートランジスタ１２Ｐのサイズとを、各々可変抵抗部５Ｐ中の抵抗Ｒ４の抵抗値（サイズ）とスイッチトランジスタ２Ｐのサイズとは異ならせ、ダミー回路部６Ｐの合成抵抗値を可変抵抗部５Ｐの合成抵抗値よりも大きくすることによりダミー電流源１３Ｐの電流値を少なくすることができる。このとき、ダミー回路部６Ｐ中の抵抗Ｒ４′の抵抗値とダミートランジスタ１２Ｐのソース・ドレイン間のオン抵抗値の比率を、可変抵抗部５Ｐ中の抵抗Ｒ４の抵抗値とスイッチトランジスタ２Ｐのソース・ドレイン間のオン抵抗値の比率と同じになるようにしなければならない。
【００５７】
図１１は、電流量可変の電流源（定電流駆動部）４Ｐの構成例の一例を示す回路図である。本実施の形態の電流量可変の電流源４Ｐは、定電流源２１と、この定電流源２１に直列接続されたＰ形ＦＥＴ構成のトランジスタＱ５と、ゲートがこのトランジスタＱ５に共通接続されて各々トランジスタＱ５とともにカレントミラー回路を構成する複数個のトランジスタＱ５０，Ｑ５１，Ｑ５２，Ｑ５３と、これらのトランジスタＱ５０，Ｑ５１，Ｑ５２，Ｑ５３に直列接続され各々選択信号ｓ６０，ｓ６１，ｓ６２，ｓ６３により選択的にオン・オフ制御されるスイッチ用トランジスタＱ６０，Ｑ６１，Ｑ６２，Ｑ６３とにより構成されている。
【００５８】
このような構成により、選択信号ｓ６０，ｓ６１，ｓ６２，ｓ６３に基づきスイッチ用トランジスタＱ６０，Ｑ６１，Ｑ６２，Ｑ６３をオン・オフ制御することにより電流源４Ｐの出力をオン・オフさせると同時に、オンさせるトランジスタＱ５０，Ｑ５１，Ｑ５２，Ｑ５３を適宜代える若しくは複数個オンさせることにより電流源４Ｐから出力される定電流の値を可変させる。
【００５９】
図１２は、電流量可変の電流源（定電流駆動部）４Ｐの構成例の他例を示す回路図である。この例では、Ｐ形ＦＥＴ構成のトランジスタＱ７０ａ，Ｑ７０ｂ、Ｑ７１ａ，Ｑ７１ｂを用いて複数のカレントミラー回路を別個に形成してその出力をＯＲ接続するとともに、各々のカレントミラー回路用の定電流源２２，２３及びこれらのカレントミラー回路の動作を選択信号ｓ７０，ｓ７１に基づきオン・オフ制御するＰ形ＦＥＴ構成のスイッチ用トランジスタＱ７０ｃ，Ｑ７０ｄ、Ｑ７１ｃ，Ｑ７１ｄを含む構成とされている。
【００６０】
このような構成により、選択信号ｓ７０，ｓ７１に基づきスイッチ用トランジスタＱ７０ｃ，Ｑ７０ｄ、Ｑ７１ｃ，Ｑ７１ｄをオン・オフ制御することにより電流源４Ｐの出力をオン・オフさせると同時に、動作させるカレントミラー回路を適宜代える若しくは両方のカレントミラー回路を同時に動作させることにより、電流源４Ｐから出力される定電流の値を可変させる。
【００６１】
図１３は、電流量可変の電流源（定電流駆動部）４Ｎの構成例の一例を示す回路図である。本実施の形態の電流量可変の電流源４Ｎは、定電流源２４と、この定電流源２４に直列接続されたＮ形ＦＥＴ構成のトランジスタＱ８と、ゲートがこのトランジスタＱ８に共通接続されて各々トランジスタＱ８とともにカレントミラー回路を構成する複数個のトランジスタＱ８０，Ｑ８１，Ｑ８２，Ｑ８３と、これらのトランジスタＱ８０，Ｑ８１，Ｑ８２，Ｑ８３に直列接続され各々選択信号ｓ９０，ｓ９１，ｓ９２，ｓ９３により選択的にオン・オフ制御されるスイッチ用トランジスタＱ９０，Ｑ９１，Ｑ９２，Ｑ９３とにより構成されている。
【００６２】
このような構成により、選択信号ｓ９０，ｓ９１，ｓ９２，ｓ９３に基づきスイッチ用トランジスタＱ９０，Ｑ９１，Ｑ９２，Ｑ９３をオン・オフ制御することにより電流源４Ｎの出力をオン・オフさせると同時に、オンさせるトランジスタＱ９０，Ｑ９１，Ｑ９２，Ｑ９３を適宜代える若しくは複数個オンさせることにより電流源４Ｎから出力される定電流の値を可変させる。
【００６３】
図１４は、電流量可変の電流源（定電流駆動部）４Ｎの構成例の他例を示す回路図である。この例では、Ｎ形ＦＥＴ構成のトランジスタＱ１００ａ，Ｑ１００ｂ、Ｑ１０１ａ，Ｑ１０１ｂを用いて複数のカレントミラー回路を別個に形成してその出力をＯＲ接続するとともに、各々のカレントミラー回路用の定電流源２５，２６及びこれらのカレントミラー回路の動作を選択信号ｓ１００，ｓ１０１に基づきオン・オフ制御するＮ形ＦＥＴ構成のスイッチ用トランジスタＱ１００ｃ，Ｑ１００ｄ、Ｑ１０１ｃ，Ｑ１０１ｄを含む構成とされている。
【００６４】
このような構成により、選択信号ｓ１００，ｓ１０１に基づきスイッチ用トランジスタＱ１００ｃ，Ｑ１００ｄ、Ｑ１０１ｃ，Ｑ１０１ｄをオン・オフ制御することにより電流源４Ｎの出力をオン・オフさせると同時に、動作させるカレントミラー回路を適宜代える若しくは両方のカレントミラー回路を同時に動作させることにより、電流源４Ｎから出力される定電流の値を可変させる。
【００６５】
これらの例示した構成の電流量可変の電流源４Ｐ又は４ＮのスイッチングタイミングをデータがＨレベルからＬレベル又はＬレベルからＨレベルへの遷移時に合わせることにより、出力端子１への電荷の供給や引き込みのスピードを速くすることができ、データスイッチングの高速化が可能となる。また、出力端子１のインダクタ成分による出力電圧の減衰を考慮して、データのスイッチング時に電流源４Ｐから定電流を重畳することにより、あらかじめ出力電圧を大きめにしておく機能（エンファシス機能）を持たせることができる。また、同じデータが続いた時に逆に電流源４Ｎで電流を引き込むことにより２ビット目以降のデータの出力電圧を小さくする機能（ディエンファシス機能）を持たせることができる。また、電流源４Ｐ又は４Ｎの電流の値を可変自在にしておくことにより、出力電圧のスイング量を調整することができ、また、エンファシス量、ディエンファシス量を調整することが可能となる。
【００６６】
図１５は、正転出力と反転出力との２系統の出力で信号伝送を行う差動出力回路への適用例を示す概略回路図である。即ち、差動伝送方式の場合、図１５に示すように全く同じ構成の出力回路３１ａ，３１ｂを用意し、例えば出力回路３１ａが正転出力用、出力回路３１ｂが反転出力用となるように割り当て、出力端子１からの出力が正転出力Ｐと反転出力Ｎとなるように出力の極性のみを異ならせるように組合せればよい。
【００６７】
図１６は、前述したような出力回路の適用例として、半導体レーザ変調駆動装置への適用例を示す概略ブロック図である。この場合の半導体レーザ変調駆動装置４１は、例えば、半導体レーザ（図示せず）を実際に発光駆動させる半導体レーザ駆動手段４２と、この半導体レーザ駆動手段４２に対して画像データ等に応じた変調信号を出力するための半導体レーザ制御手段４３とを備えている。これらの半導体レーザ駆動手段４２及び半導体レーザ制御手段４３は、例えば、ＩＣチップにより構成され、両者間の信号伝送のために伝送線路４４ａ，４４ｂにより接続されている。
【００６８】
ここに、半導体レーザ制御手段４３の出力部と伝送線路４４ａ，４４ｂとの間には、前述したような構成の出力装置４５ａ，４５ｂ（差動出力回路用の出力装置３１ａ，３１ｂでもよい）が設けられている。
【００６９】
これにより、半導体レーザ制御手段４３側から半導体レーザ駆動手段４２側に対して反射の少ない変調信号を正確かつ高速に伝送することが可能となる。
【００７０】
図１７は、ラスタ走査型書き込み系を有する画像形成装置への適用例を示す制御系構成を含む斜視図である。まず、レーザ変調・駆動信号に基づき変調制御されたレーザ光を発する半導体レーザ５１が設けられ、この半導体レーザ５１からのレーザ光はコリメータレンズ５２により平行光束化され、シリンダレンズ５３によりビーム整形されてポリゴンミラー５４の１つのミラー面に入射する。このレーザ光はポリゴンミラー５４の高速回転に伴い主走査方向に偏向走査され、ｆθレンズ５５、折り返しミラー５６、トロイダルレンズ５７等を介して回転中の感光体５８表面に照射される。このとき、感光体５８は一様帯電済みであるので、レーザ光の偏向走査による照射を受けることにより、静電潜像が形成され、現像プロセス、転写プロセス等を経て、転写紙上に転写される。
【００７１】
このような画像形成装置において、画像濃度信号に基づき画像データ、ロードパルス等を生成する書込み制御信号生成部４６と、画像データ等に基づき変調信号を生成する画像クロック生成部及びパルス生成部４７とを有する半導体レーザ制御手段４３と、この半導体レーザ制御手段４３からの変調信号を受けて半導体レーザ５１に対してレーザ変調・駆動信号を出力する半導体レーザ駆動手段４２とによる半導体レーザ変調駆動装置４１を備える構成例である。なお、主走査方向の書込み開始位置は、水平同期センサ５９により検出され、書込み制御信号生成部４６に入力され、水平同期信号と画像信号に従い、ＬＤ変調信号を出力する。ここに、図１６で説明したように、ＩＣチップ構成の半導体レーザ制御手段４３の出力部に本発明の出力装置４５ａ，４５ｂが搭載され、これにより変調信号を反射が少なく正確かつ高速に伝送することが可能となる。
【００７２】
なお、上述の説明では、画像形成装置への適用例として説明したが、画像形成装置への適用に限らず、各部を制御する集積回路（ＩＣチップ）を備える電子機器において、集積回路間で伝送線路を介して電気信号伝送を行う場合であれば、その出力部に同様に適用することができる。これは、各部を制御する集積回路（ＩＣチップ）を備える場合に限らず、各部を制御する印刷配線基板（ＰＣＢ）を備える場合のＰＣＢ間で伝送線路を介して電気信号伝送を行う場合の出力部の場合にも同様に適用することができる。
【図面の簡単な説明】
【００７３】
【図１】本発明の一実施の形態の高速電気信号伝送における出力装置の出力部の基本構成例を示す回路図である。
【図２】インピーダンス整合部の概略構成例を示すブロック図である。
【図３】一方の可変抵抗部の構成例の一例を示す回路図である。
【図４】上記可変抵抗部に対応するダミー回路部の構成例の一例を示す回路図である。
【図５】他方の可変抵抗部の構成例の一例を示す回路図である。
【図６】上記可変抵抗部に対応するダミー回路部の構成例の一例を示す回路図である。
【図７】一方の可変抵抗部の構成例の他例を示す回路図である。
【図８】上記可変抵抗部に対応するダミー回路部の構成例の一例を示す回路図である。
【図９】他方の可変抵抗部の構成例の他例を示す回路図である。
【図１０】上記可変抵抗部に対応するダミー回路部の構成例の一例を示す回路図である。
【図１１】電流量可変の一方の電流源の構成例の一例を示す回路図である。
【図１２】その電流源の構成例の他例を示す回路図である。
【図１３】電流量可変の他方の電流源の構成例の一例を示す回路図である。
【図１４】その電流源の構成例の他例を示す回路図である。
【図１５】正転出力と反転出力との２系統の出力で信号伝送を行う差動出力回路への適用例を示す概略回路図である。
【図１６】半導体レーザ変調駆動装置への適用例を示す概略ブロック図である。
【図１７】ラスタ走査型書き込み系を有する画像形成装置への適用例を示す制御系構成を含む斜視図である。
【符号の説明】
【００７４】
１ 出力端子
２Ｐ，２Ｎ スイッチトランジスタ
３Ｐ，３Ｎ インピーダンス整合部
４Ｐ，４Ｎ 定電流駆動部
５Ｐ，５Ｎ 可変抵抗部、インピーダンス調整部
６Ｐ，６Ｎ ダミー回路部
７Ｐ，７Ｎ ダミー可変抵抗部
８Ｐ，８Ｎ ダミートランジスタ
９Ｐ，９Ｎ ダミー電流源
１０Ｐ，１０Ｎ 比較器
１１Ｐ，１１Ｎ ダミー可変抵抗部
１２Ｐ，１２Ｎ ダミートランジスタ
１３Ｐ，１３Ｎ ダミー電流源
１４Ｐ，１４Ｎ 演算増幅器
４１ 半導体レーザ変調駆動装置
４２ 半導体レーザ駆動手段
４３ 半導体レーザ制御手段
４４ａ，４４ｂ 伝送線路
４５ａ，４５ｂ 出力装置
５１ 半導体レーザ
５８ 感光体
【技術分野】
【０００１】
本発明は、高速電気信号伝送における出力装置、差動出力装置、半導体レーザ変調駆動装置、画像形成装置及び電子機器に関し、より詳細には、集積回路（ＩＣ）間若しくは印刷回路基板（ＰＣＢ）間の電気信号伝送において信号波形歪みの原因となる伝送線路と送信部とのインピーダンス不整合を防ぐためのインピーダンス整合部を持ち、かつ、高速化に対応した出力装置、差動出力装置、これらの出力装置を用いた半導体レーザ変調駆動装置、画像形成装置及び電子機器に関する。
【背景技術】
【０００２】
集積回路の出力ドライバ等の電子回路の出力信号を伝送路に伝送する際に、反射による伝送信号の波形歪みをなくすため、回路の出力インピーダンスと伝送路の特性インピーダンスとを整合させることが行われる。このインピーダンス整合方法としては、従来、終端抵抗で終端させる方法がとられている。
【０００３】
しかし、単純な終端抵抗ではプロセス上のばらつきがあり正確にインピーダンス整合をとることはできない。伝送速度の高速化に伴い益々インピーダンス不整合による波形の歪みや信号減衰が問題になっている。インピーダンス整合をより正確にとるために、終端抵抗を可変抵抗とし、伝送線路の電圧をモニタしＬレベルからＨレベルへの遷移時間を基準時間と比較し、その結果を可変抵抗にフィードバックする方法の提案例として特許文献１がある。また、半導体レーザ駆動部と半導体レーザ制御部との間の電気信号伝送における波形歪みを防ぐためにインピーダンス整合をとる方法の提案例として特許文献２がある。
【０００４】
【特許文献１】特開２００３−８４２１公報
【特許文献２】特開２００２−３２４９３７公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、益々信号伝送速度の高速化に伴い、伝送信号のモニタ用に出力端子に比較器などを接続するとその容量により出力波形がなまってしまい、伝送速度の向上の妨げになることが考えられる。また、時間測定や電圧比較のためにインピーダンス整合回路の大規模化や消費電流の増大が考えられる。また、出力装置が単純なスイッチ回路であると出力インピーダンスＲと出力の付加容量Ｃの積ＣＲ時定数によってスイッチングスピードが決まってしまい、それ以上の高速化はできない。また、出力端子のインダクタ成分による信号減衰により所望の出力スイングが伝送できない、といった高速化に伴う課題が考えられる。
【０００６】
本発明の目的は、簡易な構成で出力部の出力インピーダンスを素子のばらつきに関らず所望の値に調整することができる上に、高速信号伝送に対応できるようにすることである。
【課題を解決するための手段】
【０００７】
請求項１記載の発明は、伝送線路に対して伝送信号を出力する出力装置において、インピーダンス調整部と当該インピーダンス調整部と同じ構成を含み前記伝送線路の特性インピーダンスに整合する調整値を求めるダミー回路部とを有し、前記ダミー回路部で求められた調整値を前記インピーダンス調整部に設定することにより、出力インピーダンスを前記特性インピーダンスに整合するように調整するインピーダンス整合部と、このインピーダンス整合部に直列に接続されて前記出力をＨレベル又はＬレベルに切換えるためにオン・オフ制御されるスイッチトランジスタと、前記出力に対して定電流を重畳出力する定電流駆動部と、を備える。
【０００８】
請求項２記載の発明は、請求項１記載の出力装置において、前記インピーダンス調整部は、合成抵抗値を調整可能な可変抵抗部からなる。
【０００９】
請求項３記載の発明は、請求項２記載の出力装置において、前記可変抵抗部は、複数の抵抗と複数のトランジスタとにより構成されている。
【００１０】
請求項４記載の発明は、請求項３記載の出力装置において、前記可変抵抗部は、複数の前記抵抗を並列接続し、前記トランジスタをスイッチとして前記抵抗を選択することによりその合成インピーダンスを所望のインピーダンスに調整する。
【００１１】
請求項５記載の発明は、請求項２記載の出力装置において、前記可変抵抗部は、１つの抵抗と１つの抵抗用トランジスタとを直列接続してなり、前記抵抗用トランジスタのゲート電圧を調整することによりその合成インピーダンスを所望のインピーダンスに調整する。
【００１２】
請求項６記載の発明は、請求項２ないし５の何れか一記載の出力装置において、前記ダミー回路部は、前記可変抵抗部と同じ構成で同じサイズのダミー可変抵抗部と、前記スイッチトランジスタと同じサイズで前記ダミー可変抵抗部に直列接続されたダミートランジスタと、前記ダミー可変抵抗部と前記ダミートランジスタとの直列接続に電流を流すダミー電流源と、前記ダミー可変抵抗部と前記ダミートランジスタとの直列接続に電流を流したときの出力電圧を基準電圧と比較する比較器と、を備える。
【００１３】
請求項７記載の発明は、請求項２ないし５の何れか一記載の出力装置において、前記ダミー回路部は、前記可変抵抗部と同じ構成でサイズの異なるダミー可変抵抗部と、前記スイッチトランジスタとサイズが異なり前記ダミー可変抵抗部に直列接続されたダミートランジスタと、前記ダミー可変抵抗部と前記ダミートランジスタとの直列接続に電流を流すダミー電流源と、前記ダミー可変抵抗部と前記ダミートランジスタとの直列接続に電流を流したときの出力電圧を基準電圧と比較する比較器と、を備える。
【００１４】
請求項８記載の発明は、請求項２ないし５の何れか一記載の出力装置において、前記ダミー回路部は、前記可変抵抗部と同じ構成で同じサイズのダミー可変抵抗部と、前記スイッチトランジスタと同じサイズで前記ダミー可変抵抗部に直列接続されたダミートランジスタと、前記ダミー可変抵抗部と前記ダミートランジスタとの直列接続に電流を流すダミー電流源と、前記ダミー可変抵抗部の抵抗値を調整するための演算増幅器と、を備える。
【００１５】
請求項９記載の発明は、請求項２ないし５の何れか一記載の出力装置において、前記ダミー回路部は、前記可変抵抗部と同じ構成でサイズの異なるダミー可変抵抗部と、前記スイッチトランジスタとサイズが異なり前記ダミー可変抵抗部に直列接続されたダミートランジスタと、前記ダミー可変抵抗部と前記ダミートランジスタとの直列接続に電流を流すダミー電流源と、前記ダミー可変抵抗部の抵抗値を調整するための演算増幅器と、を備える。
【００１６】
請求項１０記載の発明は、請求項１ないし９の何れか一記載の出力装置において、前記定電流駆動部は、前記伝送線路に接続された出力端子に電源電圧から定電流を流し込む。
【００１７】
請求項１１記載の発明は、請求項１ないし９の何れか一記載の出力装置において、前記定電流駆動部は、前記伝送線路に接続された出力端子からＧＮＤに定電流を引き込む。
【００１８】
請求項１２記載の発明は、請求項１ないし９の何れか一記載の出力装置において、前記定電流駆動部は、前記伝送線路に接続された出力端子に電源電圧から定電流を流し込み、又は、前記出力端子からＧＮＤに定電流を引き込む。
【００１９】
請求項１３記載の発明は、請求項１ないし１２の何れか一記載の出力装置において、前記定電流駆動部は、定電流を生成するオン状態と定電流を生成しないオフ状態とに、制御信号によりスイッチング自在である。
【００２０】
請求項１４記載の発明は、請求項１３記載の出力装置において、前記定電流駆動部は、前記スイッチトランジスタが出力をＨレベルからＬレベル又はＬレベルからＨレベルに駆動する瞬間にオン・オフ状態がスイッチングされる。
【００２１】
請求項１５記載の発明は、請求項１ないし１４の何れか一記載の出力装置において、前記スイッチトランジスタのオン・オフ制御によりデータ送信を行い、前記定電流駆動部の定電流によりエンファシス・ディエンファシス機能を行う。
【００２２】
請求項１６記載の発明は、請求項１ないし１５の何れか一記載の出力装置において、前記定電流駆動部は、生成する定電流の値が可変自在である。
【００２３】
請求項１７記載の発明は、正転出力と反転出力との２出力で信号伝送を行う差動出力装置において、請求項１ないし１６の何れか一記載の出力装置を正転出力用及び反転出力用各々に備える。
【００２４】
請求項１８記載の発明は、各々別チップで構成された半導体レーザ駆動手段と半導体レーザ変調手段とを備える半導体レーザ変調駆動装置において、前記半導体レーザ変調手段は、当該半導体レーザ変調手段と前記半導体レーザ駆動手段との間の電気信号伝送を行う請求項１ないし１６の何れか一記載の出力装置又は請求項１７記載の差動出力装置を備える。
【００２５】
請求項１９記載の発明は、感光体に対して静電潜像を形成するための光書込みを行う半導体レーザを備える画像形成装置において、前記半導体レーザを駆動させる請求項１８記載の半導体レーザ変調駆動装置を備える。
【００２６】
請求項２０記載の発明は、各部を制御する集積回路や印刷回路基板を備える電子機器において、前記集積回路間又は印刷回路基板間の電気信号伝送を行う請求項１ないし１６の何れか一記載の出力装置又は請求項１７記載の差動出力装置を備える。
【発明の効果】
【００２７】
請求項１記載の発明によれば、インピーダンス調整部と当該インピーダンス調整部と同じ構成を含み伝送線路の特性インピーダンスに整合する調整値を求めるダミー回路部とを有し、ダミー回路部で求められた調整値をインピーダンス調整部に設定することにより、出力インピーダンスを前記特性インピーダンスに整合するように調整するインピーダンス整合部を備えているので、出力端子にモニタ用の比較器を接続したりすることなく、出力部の出力インピーダンスを適正に調整して伝送線路の特性インピーダンスに整合させることができ、かつ、インピーダンス整合部に直列に接続されて出力をＨレベル又はＬレベルに切換えるためにオン・オフ制御されるスイッチトランジスタとともに、出力に対して定電流を重畳出力する定電流駆動部を備えるので、出力の高速化が可能であり、高速信号伝送に対応することも可能となる。
【００２８】
請求項２ないし９記載の発明によれば、請求項１記載の発明を簡易な構成で実現することができる。加えて、請求項７又は９記載の発明によれば、ダミー回路側の合成抵抗値を大きめとすることでダミー電流源による定電流を低減させることができるので、消費電力の低減を図ることもできる。
【００２９】
請求項１０ないし１４記載の発明によれば、定電流駆動部が、出力端子に電流を供給したり、出力端子からＧＮＤに電流を引き込んだりするようにしたので、高速化に対応した出力装置を提供することができる。特に、請求項１４記載の発明によれば、この定電流のスイッチングタイミングをデータがＨレベルからＬレベル又はＬレベルからＨレベルへの遷移時に合わせることにより、出力端子への電荷の供給や出力端子からの引込みの速度を速くすることができ、データスイッチングの高速化を図ることができる。
【００３０】
請求項１５記載の発明によれば、出力端子のインダクタ成分による出力電圧の減衰を考慮して、データのスイッチング時に定電流駆動部から定電流を重畳することにより、あらかじめ出力電圧を大きめにしておくエンファシス機能や、同じデータが続いた時に逆に定電流駆動部で定電流を差し引くことにより２ビット目以降のデータの出力電圧を小さくするディエンファシス機能を持たせ、高速化に対応した出力装置を提供することができる。
【００３１】
請求項１６記載の発明によれば、定電流駆動部の電流の値を可変自在にしておくことにより、出力電圧のスイング量を調整することができ、かつ、エンファシス量やディエンファシス量を調整することもできる。
【００３２】
請求項１７記載の発明によれば、差動信号伝送においても簡易な構成で出力部の出力インピーダンスを補正することができ、高速化に対応することができる。
【００３３】
請求項１８記載の発明によれば、請求項１ないし１６記載の出力装置又は請求項１７記載の差動出力装置を備えるので、これらの請求項１ないし１７記載の発明の効果を奏する半導体レーザ変調駆動装置を提供することができる。
【００３４】
請求項１９記載の発明によれば、請求項１８記載の半導体レーザ変調駆動装置を備えるので、請求項１８記載の発明の効果を奏する画像形成装置を提供することができる。
【００３５】
請求項２０記載の発明によれば、集積回路間又は印刷回路基板間の電気信号伝送を行う請求項１ないし１６記載の出力装置又は請求項１７記載の差動出力装置を備えるので、これらの請求項１ないし１７記載の発明の効果を奏する電子機器を提供することができる。
【発明を実施するための最良の形態】
【００３６】
本発明を実施するための最良の形態を図面に基づいて説明する。
【００３７】
図１は、本実施の形態の高速電気信号伝送における出力装置の出力部の基本構成例を示す回路図である。本実施の形態の出力装置の出力部は、例えば集積回路（ＩＣチップ）中の出力部に相当し、出力端子１が伝送線路（図示せず）に接続されたもので、概略的には、データ出力を“１”（Ｈレベル）又は“０”（Ｌレベル）に切換えるために所定の制御信号によりオン・オフ制御されるＰ形ＦＥＴ，Ｎ形ＦＥＴ構成のスイッチトランジスタ２Ｐ，２Ｎと、当該出力部の出力インピーダンスを伝送線路の特性インピーダンスに合うように調整するためのＰ用、Ｎ用各々のインピーダンス整合部３Ｐ，３Ｎと、出力端子１に対して定電流を重畳出力するための電流量可変の電流源（定電流駆動部）４Ｐ，４Ｎと、により構成されている。これらの電流源４Ｐ，４Ｎも所定の制御信号によりオン・オフ自在とされている。即ち、定電流を生成するオン状態と、定電流を生成しないオフ状態とがスイッチング自在とされている。
【００３８】
ここで、これらの接続関係について説明する。まず、電源電圧ＶＣＣと接地ＧＮＤとの間には、スイッチトランジスタ２Ｐ、インピーダンス整合部３Ｐ、インピーダンス整合部３Ｎ、スイッチトランジスタ２Ｎが直列に接続され、インピーダンス整合部３Ｐ，３Ｎ間の接続中点が出力端子１に接続されている。また、電源電圧ＶＣＣと接地ＧＮＤとの間には、電流源４Ｐ，４Ｎが直列に接続され、これらの電流源４Ｐ，４Ｎ間の接続中点が出力端子１に接続されている。即ち、電流源４Ｐはスイッチトランジスタ２Ｐ、インピーダンス整合部３Ｐの直列回路に並列的に設けられ、電流源４Ｎはインピーダンス整合部３Ｎ、スイッチトランジスタ２Ｎの直列回路に並列的に設けられている。
【００３９】
このような構成において、スイッチトランジスタ２Ｐ，２Ｎをオン・オフさせることにより出力端子１から“１”又は“０”なるデータを出力することができる。ここに、データ出力時には、スイッチトランジスタ２Ｐ，２Ｎは何れか一方のみがオンする。インピーダンス整合部３Ｐ，３Ｎでは、後述するような構成により、当該出力装置の出力インピーダンスを所望の値に設定することができる。また、電流量可変の電流源４Ｐは電源電圧ＶＣＣから出力端子１に定電流を流し込み、電流量可変の電流源４Ｎは出力端子１から接地ＧＮＤに定電流を引き込んでいる。これらの電流源４Ｐ，４Ｎはオン・オフ信号により定電流をスイッチングさせることが可能である。この電流のスイッチングをデータが“１”（Ｈレベル）から“０”（Ｌレベル）又は“０”（Ｌレベル）から“１”（Ｈレベル）への遷移時に合わせることにより（スイッチトランジスタ２Ｐ，２Ｎのオン・オフに合わせる）、出力端子１への電荷の供給や引き込みのスピードを速くすることができ、データスイッチングの高速化が可能である。また、出力端子１のインダクタ成分による出力電圧の減衰を考慮して、データのスイッチング時に電流源４Ｐから定電流を重畳することにより、あらかじめ出力電圧を大きめにしておく機能（エンファシス機能：Emphasis機能）を持たせることができる。また、同じデータが続いた時に逆に電流源４Ｎで電流を差し引くことにより２ビット目以降のデータの出力電圧を小さくする機能（ディエンファシス機能：de-Emphasis機能）を持たせることができる。また、電流源４Ｐ，４Ｎの電流の値を可変にしておくことにより、出力電圧のスイング量を調整することができ、また、エンファシス量、ディエンファシス量を調整することができる。
【００４０】
図２は、インピーダンス整合部３Ｐ，３Ｎの概略構成例を示すブロック図である。インピーダンス整合部３Ｐ，３Ｎは、各々インピーダンス調整部としての可変抵抗部５Ｐ，５Ｎ及びダミー回路部６Ｐ，６Ｎの対で構成されている。ダミー回路部６Ｐ，６Ｎでは可変抵抗部５Ｐ，５Ｎとスイッチトランジスタ２Ｐ，２Ｎとの各々の直列インピーダンス（出力インピーダンス）が所望のインピーダンス（伝送線路の特性インピーダンス）になるような調整値として選択信号若しくはトランジスタのゲート電圧を生成し、その調整値を可変抵抗部５Ｐ，５Ｎに設定することで可変抵抗部５Ｐ，５Ｎの抵抗値（各々の合成インピーダンス）を補正する。
【００４１】
図３は、可変抵抗部５Ｎの構成例の一例を示す回路図である。本実施の形態の可変抵抗部５Ｎは、複数の抵抗Ｒ１，Ｒ１０，Ｒ１１，Ｒ１２，Ｒ１３の並列回路と、抵抗Ｒ１０，Ｒ１１，Ｒ１２，Ｒ１３に各々直列に接続されたＮ形ＦＥＴ構成のトランジスタＱ１０，Ｑ１１，Ｑ１２，Ｑ１３とよりなり、これらのトランジスタＱ１０，Ｑ１１，Ｑ１２，Ｑ１３は対応する選択信号ｃ１０，ｃ１１，ｃ１２，ｃ１３によりオン・オフ制御されるように構成されている。トランジスタが接続されていないトランジスタＲ１は基準抵抗として機能する。従って、当該可変抵抗部５Ｎにあっては、選択信号ｃ１０，ｃ１１，ｃ１２，ｃ１３を用いて抵抗Ｒ１に対して任意の抵抗Ｒ１０，Ｒ１１，Ｒ１２，Ｒ１３が並列接続状態となるようにトランジスタＱ１０，Ｑ１１，Ｑ１２，Ｑ１３をオン・オフ制御して合成抵抗値（合成インピーダンス値）が所望の値となるように調整することにより、基準抵抗Ｒ１の抵抗値（インピーダンス値）のばらつきを補正することが可能となる。
【００４２】
図４は、このような可変抵抗部５Ｎに対応するダミー回路部６Ｎの構成例の一例を示す回路図である。このダミー回路部６Ｎは、可変抵抗部５Ｎと同じ構成でサイズも同じダミー可変抵抗部７Ｎ（抵抗、トランジスタに同一符号を用い、ダッシュ記号′を付して示す）と、スイッチトランジスタ２Ｎと同じ構成・サイズでダミー可変抵抗部７Ｎに直列接続されたダミートランジスタ８Ｎと、ダミー可変抵抗部７Ｎとダミートランジスタ８Ｎとの直列回路に対して所定の定電流を流す定電流源構成のダミー電流源９Ｎと、ダミー可変抵抗部７Ｎとダミートランジスタ８Ｎとの直列回路に対して所定の定電流を流したときの出力電圧を所定の基準電圧と比較する比較器１０Ｎとにより構成されている。
【００４３】
このような構成において、ダミー回路部６Ｎの動作時にはダミートランジスタ８Ｎはオン状態とされている。そして、あらかじめ設定した定電流をダミー電流源９Ｎからダミー可変抵抗部７Ｎへ流しその出力電圧を比較器１０Ｎにおいて基準電圧と比較してその結果を出力する。トランジスタＱ１０′，Ｑ１１′，Ｑ１２′，Ｑ１３′に対する選択信号ｃ１０，ｃ１１，ｃ１２，ｃ１３はＨレベル又はＬレベルの２値の値をとる。選択信号選択信号ｃ１０，ｃ１１，ｃ１２，ｃ１３を、抵抗Ｒ１′，Ｒ１０′，Ｒ１１′，Ｒ１２′，Ｒ１３′の合成抵抗値が小から大、若しくは大から小になるように順次インクリメントし、比較結果が変化した時点の選択信号をレジスタ等に設定する。このとき、合成抵抗は電流値と基準電圧で決まる値となっている。例えば、ダミー電流源９Ｎから流す電流値を５ｍＡ、基準電圧を２５０ｍＶと設定すれば５０Ωの合成抵抗となる。このときの適応する選択信号を図３に示した可変抵抗部５Ｎ中の選択信号ｃ１０，ｃ１１，ｃ１２，ｃ１３に適用することによりスイッチトランジスタ２Ｎがオンした時の当該出力部の出力インピーダンスを所望のインピーダンスに設定することができる。
【００４４】
なお、図４に示すダミー回路部６Ｎの構成において、ダミー可変抵抗部７Ｎ中の抵抗Ｒ１′〜Ｒ１３′の抵抗値（サイズ）とダミートランジスタ８Ｎのサイズとを、各々可変抵抗部５Ｎ中の抵抗Ｒ１〜Ｒ１３の抵抗値（サイズ）とスイッチトランジスタ２Ｎのサイズとは異ならせ、ダミー回路部６Ｎの合成抵抗値を可変抵抗部５Ｎの合成抵抗値よりも大きくすることによりダミー電流源９Ｎの電流値を少なくすることができる。このとき、ダミー回路部６Ｎ中の抵抗Ｒ１′〜Ｒ１３′の抵抗値とダミートランジスタ８Ｎのソース・ドレイン間のオン抵抗値の比率を、可変抵抗部５Ｎ中の抵抗Ｒ１〜Ｒ１３の抵抗値とスイッチトランジスタ２Ｎのソース・ドレイン間のオン抵抗値の比率と同じになるようにしなければならない。
【００４５】
図５は、可変抵抗部５Ｐの構成例の一例を示す回路図である。本実施の形態の可変抵抗部５Ｐは、可変抵抗部５Ｎの場合と同様であり、複数の抵抗Ｒ２，Ｒ２０，Ｒ２１，Ｒ２２，Ｒ２３の並列回路と、抵抗Ｒ２０，Ｒ２１，Ｒ２２，Ｒ２３に各々直列に接続されたＰ形ＦＥＴ構成のトランジスタＱ２０，Ｑ２１，Ｑ２２，Ｑ２３とよりなり、これらのトランジスタＱ２０，Ｑ２１，Ｑ２２，Ｑ２３は対応する選択信号ｃ２０，ｃ２１，ｃ２２，ｃ２３によりオン・オフ制御されるように構成されている。トランジスタが接続されていないトランジスタＲ２は基準抵抗として機能する。従って、当該可変抵抗部５Ｐにあっては、選択信号ｃ２０，ｃ２１，ｃ２２，ｃ２３を用いて抵抗Ｒ２に対して任意の抵抗Ｒ２０，Ｒ２１，Ｒ２２，Ｒ２３が並列接続状態となるようにトランジスタＱ２０，Ｑ２１，Ｑ２２，Ｑ２３をオン・オフ制御して合成抵抗値（合成インピーダンス値）が所望の値となるように調整することにより、基準抵抗Ｒ２の抵抗値（インピーダンス値）のばらつきを補正することが可能となる。
【００４６】
図６は、このような可変抵抗部５Ｐに対応するダミー回路部６Ｐの構成例の一例を示す回路図である。このダミー回路部６Ｐは、可変抵抗部５Ｐと同じ構成でサイズも同じダミー可変抵抗部７Ｐ（抵抗、トランジスタに同一符号を用い、ダッシュ記号′を付して示す）と、スイッチトランジスタ２Ｐと同じ構成・サイズでダミー可変抵抗部７Ｐに直列接続されたダミートランジスタ８Ｐと、ダミー可変抵抗部７Ｐとダミートランジスタ８Ｐとの直列回路に対して所定の定電流を流す定電流源構成のダミー電流源９Ｐと、ダミー可変抵抗部７Ｐとダミートランジスタ８Ｐとの直列回路に対して所定の定電流を流したときの出力電圧を所定の基準電圧と比較する比較器１０Ｐとにより構成されている。
【００４７】
このような構成において、ダミー回路部６Ｐの動作時にはダミートランジスタ８Ｐはオン状態とされている。そして、あらかじめ設定した定電流をダミー可変抵抗部７Ｎからダミー電流源９Ｐへ流しその出力電圧を比較器１０Ｐにおいて基準電圧と比較してその結果を出力する。トランジスタＱ２０′，Ｑ２１′，Ｑ２２′，Ｑ２３′に対する選択信号ｃ２０，ｃ２１，ｃ２２，ｃ２３はＨレベル又はＬレベルの２値の値をとる。選択信号選択信号ｃ２０，ｃ２１，ｃ２２，ｃ２３を、抵抗Ｒ２′，Ｒ２０′，Ｒ２１′，Ｒ２２′，Ｒ２３′の合成抵抗値が小から大若しくは大から小になるように順次インクリメントし、比較結果が変化した時点の選択信号をレジスタ等に設定する。このとき、合成抵抗は図４の場合と同様に電流値と基準電圧で決まる値となっている。このときの適応する選択信号を図５に示した可変抵抗部５Ｐ中の選択信号ｃ２０，ｃ２１，ｃ２２，ｃ２３に適用することによりスイッチトランジスタ２Ｐがオンした時の当該出力部の出力インピーダンスを所望のインピーダンスに設定することができる。
【００４８】
なお、図６に示すダミー回路部６Ｐの構成において、ダミー可変抵抗部７Ｐ中の抵抗Ｒ２′〜Ｒ２３′の抵抗値（サイズ）とダミートランジスタ８Ｐのサイズとを、各々可変抵抗部５Ｐ中の抵抗Ｒ２〜Ｒ２３の抵抗値（サイズ）とスイッチトランジスタ２Ｐのサイズとは異ならせ、ダミー回路部６Ｐの合成抵抗値を可変抵抗部５Ｐの合成抵抗値よりも大きくすることによりダミー電流源９Ｐの電流値を少なくすることができる。このとき、ダミー回路部６Ｐ中の抵抗Ｒ２′〜Ｒ２３′の抵抗値とダミートランジスタ８Ｐのソース・ドレイン間のオン抵抗値の比率を、可変抵抗部５Ｐ中の抵抗Ｒ２〜Ｒ２３の抵抗値とスイッチトランジスタ２Ｐのソース・ドレイン間のオン抵抗値の比率と同じになるようにしなければならない。
【００４９】
図７は、可変抵抗部５Ｎの構成例の他例を示す回路図である。他例の構成例では、可変抵抗部５Ｎは、１つの抵抗Ｒ３とＮ形ＦＥＴ構成の抵抗用トランジスタＱ３との直列回路よりなる。即ち、抵抗Ｒ３の抵抗値のばらつきを補正するために抵抗用トランジスタＱ３を抵抗として用い、そのゲート電圧Ｖｃｏｎｔを変化させることにより抵抗値を調整し、抵抗Ｒ３と抵抗用トランジスタＲ３との合成抵抗（合成インピーダンス）が所望のインピーダンスとなるように調整するものである。
【００５０】
図８は、図７に示した可変抵抗部５Ｎに対応するダミー回路部６Ｎの構成例を示す回路図である。このダミー回路部６Ｎは、図７に示した可変抵抗部５Ｎと同じ構成でサイズも同じダミー可変抵抗部１１Ｎ（抵抗、トランジスタに同一符号を用い、ダッシュ記号′を付して示す）と、スイッチトランジスタ２Ｎと同じ構成・サイズでダミー可変抵抗部１１Ｎに直列に接続されたダミートランジスタ１２Ｎと、ダミー可変抵抗部１１Ｎとダミートランジスタ１２Ｎとの直列回路に対して所定の定電流を流す定電流源構成のダミー電流源１３Ｎと、ダミー可変抵抗部１１Ｎとダミートランジスタ１２Ｎとの直列回路に対して所定の定電流を流したときの出力電圧に基づきトランジスタＱ３′に対するゲート電圧Ｖｃｏｎｔを調整・制御するオペアンプ（演算増幅器）１４Ｎとにより構成されている。
【００５１】
このような構成において、ダミー回路部６Ｎの動作時にはダミートランジスタ１２Ｎはオン状態とされる。そして、あらかじめ設定した定電流をダミー電流源１３Ｎからダミー可変抵抗部１１Ｎに流しその出力電圧をオペアンプ１４Ｎに入力し、基準電圧とイマジナリショートになるよう負帰還をかけ、ゲート電圧Ｖｃｏｎｔを制御することによりトランジスタＱ３′の抵抗値を調整する。イマジナリショート時の合成抵抗は、ダミー電流源１３Ｎの電流値と基準電圧とで決まる値となっている。このときの適応するゲート電圧Ｖｃｏｎｔを図７に示した可変抵抗部５Ｎ中のゲート電圧Ｖｃｏｎｔとして抵抗用トランジスタＱ３に入力させることにより、スイッチトランジスタ２Ｎがオンしたときの当該出力部の出力インピーダンスを所望の値（伝送線路の特性インピーダンス）に設定することができる。
【００５２】
なお、図８に示すダミー回路部６Ｎの構成において、ダミー可変抵抗部１１Ｎ中の抵抗Ｒ３′の抵抗値（サイズ）とダミートランジスタ１２Ｎのサイズとを、各々可変抵抗部５Ｎ中の抵抗Ｒ３の抵抗値（サイズ）とスイッチトランジスタ２Ｎのサイズとは異ならせ、ダミー回路部６Ｎの合成抵抗値を可変抵抗部５Ｎの合成抵抗値よりも大きくすることによりダミー電流源１３Ｎの電流値を少なくすることができる。このとき、ダミー回路部６Ｎ中の抵抗Ｒ３′の抵抗値とダミートランジスタ１２Ｎのソース・ドレイン間のオン抵抗値の比率を、可変抵抗部５Ｎ中の抵抗Ｒ３の抵抗値とスイッチトランジスタ２Ｎのソース・ドレイン間のオン抵抗値の比率と同じになるようにしなければならない。
【００５３】
図９は、可変抵抗部５Ｐの構成例の他例を示す回路図である。他例の構成例では、図７の場合と同様に、可変抵抗部５Ｐは、Ｐ形ＦＥＴ構成の抵抗用トランジスタＱ４と１つの抵抗Ｒ４との直列回路よりなる。即ち、抵抗Ｒ４の抵抗値のばらつきを補正するために抵抗用トランジスタＱ４を抵抗として用い、そのゲート電圧Ｖｃｏｎｔを変化させることにより抵抗値を調整し、抵抗Ｒ４と抵抗用トランジスタＲ４との合成抵抗（合成インピーダンス）が所望のインピーダンスとなるように調整するものである。
【００５４】
図１０は、図９に示した可変抵抗部５Ｐに対応するダミー回路部６Ｐの構成例を示す回路図である。このダミー回路部６Ｐは、図９に示した可変抵抗部５Ｐと同じ構成でサイズも同じダミー可変抵抗部１１Ｐ（抵抗、トランジスタに同一符号を用い、ダッシュ記号′を付して示す）と、スイッチトランジスタ２Ｐと同じ構成・サイズでダミー可変抵抗部１１Ｐに直列に接続されたダミートランジスタ１２Ｐと、ダミー可変抵抗部１１Ｐとダミートランジスタ１２Ｐとの直列回路に対して所定の定電流を流す定電流源構成のダミー電流源１３Ｐと、ダミー可変抵抗部１１Ｐとダミートランジスタ１２Ｐとの直列回路に対して所定の定電流を流したときの出力電圧に基づきトランジスタＱ４′に対するゲート電圧Ｖｃｏｎｔを調整・制御するオペアンプ（演算増幅器）１４Ｐとにより構成されている。
【００５５】
このような構成において、ダミー回路部６Ｐの動作時にはダミートランジスタ１２Ｐはオン状態とされる。そして、あらかじめ設定した定電流をダミー可変抵抗部１１Ｐからダミー電流源１３Ｐへ流しその出力電圧をオペアンプ１４Ｐに入力し、基準電圧とイマジナリショートになるよう負帰還をかけ、ゲート電圧Ｖｃｏｎｔを制御することによりトランジスタＱ４′の抵抗値を調整する。イマジナリショート時の合成抵抗は、ダミー電流源１３Ｐの電流値と基準電圧とで決まる値となっている。このときの適応するゲート電圧Ｖｃｏｎｔを図９に示した可変抵抗部５Ｐ中のゲート電圧Ｖｃｏｎｔとして抵抗用トランジスタＱ４に入力させることにより、スイッチトランジスタ２Ｐがオンしたときの当該出力部の出力インピーダンスを所望の値（伝送線路の特性インピーダンス）に設定することができる。
【００５６】
なお、図１０に示すダミー回路部６Ｐの構成において、ダミー可変抵抗部１１Ｐ中の抵抗Ｒ４′の抵抗値（サイズ）とダミートランジスタ１２Ｐのサイズとを、各々可変抵抗部５Ｐ中の抵抗Ｒ４の抵抗値（サイズ）とスイッチトランジスタ２Ｐのサイズとは異ならせ、ダミー回路部６Ｐの合成抵抗値を可変抵抗部５Ｐの合成抵抗値よりも大きくすることによりダミー電流源１３Ｐの電流値を少なくすることができる。このとき、ダミー回路部６Ｐ中の抵抗Ｒ４′の抵抗値とダミートランジスタ１２Ｐのソース・ドレイン間のオン抵抗値の比率を、可変抵抗部５Ｐ中の抵抗Ｒ４の抵抗値とスイッチトランジスタ２Ｐのソース・ドレイン間のオン抵抗値の比率と同じになるようにしなければならない。
【００５７】
図１１は、電流量可変の電流源（定電流駆動部）４Ｐの構成例の一例を示す回路図である。本実施の形態の電流量可変の電流源４Ｐは、定電流源２１と、この定電流源２１に直列接続されたＰ形ＦＥＴ構成のトランジスタＱ５と、ゲートがこのトランジスタＱ５に共通接続されて各々トランジスタＱ５とともにカレントミラー回路を構成する複数個のトランジスタＱ５０，Ｑ５１，Ｑ５２，Ｑ５３と、これらのトランジスタＱ５０，Ｑ５１，Ｑ５２，Ｑ５３に直列接続され各々選択信号ｓ６０，ｓ６１，ｓ６２，ｓ６３により選択的にオン・オフ制御されるスイッチ用トランジスタＱ６０，Ｑ６１，Ｑ６２，Ｑ６３とにより構成されている。
【００５８】
このような構成により、選択信号ｓ６０，ｓ６１，ｓ６２，ｓ６３に基づきスイッチ用トランジスタＱ６０，Ｑ６１，Ｑ６２，Ｑ６３をオン・オフ制御することにより電流源４Ｐの出力をオン・オフさせると同時に、オンさせるトランジスタＱ５０，Ｑ５１，Ｑ５２，Ｑ５３を適宜代える若しくは複数個オンさせることにより電流源４Ｐから出力される定電流の値を可変させる。
【００５９】
図１２は、電流量可変の電流源（定電流駆動部）４Ｐの構成例の他例を示す回路図である。この例では、Ｐ形ＦＥＴ構成のトランジスタＱ７０ａ，Ｑ７０ｂ、Ｑ７１ａ，Ｑ７１ｂを用いて複数のカレントミラー回路を別個に形成してその出力をＯＲ接続するとともに、各々のカレントミラー回路用の定電流源２２，２３及びこれらのカレントミラー回路の動作を選択信号ｓ７０，ｓ７１に基づきオン・オフ制御するＰ形ＦＥＴ構成のスイッチ用トランジスタＱ７０ｃ，Ｑ７０ｄ、Ｑ７１ｃ，Ｑ７１ｄを含む構成とされている。
【００６０】
このような構成により、選択信号ｓ７０，ｓ７１に基づきスイッチ用トランジスタＱ７０ｃ，Ｑ７０ｄ、Ｑ７１ｃ，Ｑ７１ｄをオン・オフ制御することにより電流源４Ｐの出力をオン・オフさせると同時に、動作させるカレントミラー回路を適宜代える若しくは両方のカレントミラー回路を同時に動作させることにより、電流源４Ｐから出力される定電流の値を可変させる。
【００６１】
図１３は、電流量可変の電流源（定電流駆動部）４Ｎの構成例の一例を示す回路図である。本実施の形態の電流量可変の電流源４Ｎは、定電流源２４と、この定電流源２４に直列接続されたＮ形ＦＥＴ構成のトランジスタＱ８と、ゲートがこのトランジスタＱ８に共通接続されて各々トランジスタＱ８とともにカレントミラー回路を構成する複数個のトランジスタＱ８０，Ｑ８１，Ｑ８２，Ｑ８３と、これらのトランジスタＱ８０，Ｑ８１，Ｑ８２，Ｑ８３に直列接続され各々選択信号ｓ９０，ｓ９１，ｓ９２，ｓ９３により選択的にオン・オフ制御されるスイッチ用トランジスタＱ９０，Ｑ９１，Ｑ９２，Ｑ９３とにより構成されている。
【００６２】
このような構成により、選択信号ｓ９０，ｓ９１，ｓ９２，ｓ９３に基づきスイッチ用トランジスタＱ９０，Ｑ９１，Ｑ９２，Ｑ９３をオン・オフ制御することにより電流源４Ｎの出力をオン・オフさせると同時に、オンさせるトランジスタＱ９０，Ｑ９１，Ｑ９２，Ｑ９３を適宜代える若しくは複数個オンさせることにより電流源４Ｎから出力される定電流の値を可変させる。
【００６３】
図１４は、電流量可変の電流源（定電流駆動部）４Ｎの構成例の他例を示す回路図である。この例では、Ｎ形ＦＥＴ構成のトランジスタＱ１００ａ，Ｑ１００ｂ、Ｑ１０１ａ，Ｑ１０１ｂを用いて複数のカレントミラー回路を別個に形成してその出力をＯＲ接続するとともに、各々のカレントミラー回路用の定電流源２５，２６及びこれらのカレントミラー回路の動作を選択信号ｓ１００，ｓ１０１に基づきオン・オフ制御するＮ形ＦＥＴ構成のスイッチ用トランジスタＱ１００ｃ，Ｑ１００ｄ、Ｑ１０１ｃ，Ｑ１０１ｄを含む構成とされている。
【００６４】
このような構成により、選択信号ｓ１００，ｓ１０１に基づきスイッチ用トランジスタＱ１００ｃ，Ｑ１００ｄ、Ｑ１０１ｃ，Ｑ１０１ｄをオン・オフ制御することにより電流源４Ｎの出力をオン・オフさせると同時に、動作させるカレントミラー回路を適宜代える若しくは両方のカレントミラー回路を同時に動作させることにより、電流源４Ｎから出力される定電流の値を可変させる。
【００６５】
これらの例示した構成の電流量可変の電流源４Ｐ又は４ＮのスイッチングタイミングをデータがＨレベルからＬレベル又はＬレベルからＨレベルへの遷移時に合わせることにより、出力端子１への電荷の供給や引き込みのスピードを速くすることができ、データスイッチングの高速化が可能となる。また、出力端子１のインダクタ成分による出力電圧の減衰を考慮して、データのスイッチング時に電流源４Ｐから定電流を重畳することにより、あらかじめ出力電圧を大きめにしておく機能（エンファシス機能）を持たせることができる。また、同じデータが続いた時に逆に電流源４Ｎで電流を引き込むことにより２ビット目以降のデータの出力電圧を小さくする機能（ディエンファシス機能）を持たせることができる。また、電流源４Ｐ又は４Ｎの電流の値を可変自在にしておくことにより、出力電圧のスイング量を調整することができ、また、エンファシス量、ディエンファシス量を調整することが可能となる。
【００６６】
図１５は、正転出力と反転出力との２系統の出力で信号伝送を行う差動出力回路への適用例を示す概略回路図である。即ち、差動伝送方式の場合、図１５に示すように全く同じ構成の出力回路３１ａ，３１ｂを用意し、例えば出力回路３１ａが正転出力用、出力回路３１ｂが反転出力用となるように割り当て、出力端子１からの出力が正転出力Ｐと反転出力Ｎとなるように出力の極性のみを異ならせるように組合せればよい。
【００６７】
図１６は、前述したような出力回路の適用例として、半導体レーザ変調駆動装置への適用例を示す概略ブロック図である。この場合の半導体レーザ変調駆動装置４１は、例えば、半導体レーザ（図示せず）を実際に発光駆動させる半導体レーザ駆動手段４２と、この半導体レーザ駆動手段４２に対して画像データ等に応じた変調信号を出力するための半導体レーザ制御手段４３とを備えている。これらの半導体レーザ駆動手段４２及び半導体レーザ制御手段４３は、例えば、ＩＣチップにより構成され、両者間の信号伝送のために伝送線路４４ａ，４４ｂにより接続されている。
【００６８】
ここに、半導体レーザ制御手段４３の出力部と伝送線路４４ａ，４４ｂとの間には、前述したような構成の出力装置４５ａ，４５ｂ（差動出力回路用の出力装置３１ａ，３１ｂでもよい）が設けられている。
【００６９】
これにより、半導体レーザ制御手段４３側から半導体レーザ駆動手段４２側に対して反射の少ない変調信号を正確かつ高速に伝送することが可能となる。
【００７０】
図１７は、ラスタ走査型書き込み系を有する画像形成装置への適用例を示す制御系構成を含む斜視図である。まず、レーザ変調・駆動信号に基づき変調制御されたレーザ光を発する半導体レーザ５１が設けられ、この半導体レーザ５１からのレーザ光はコリメータレンズ５２により平行光束化され、シリンダレンズ５３によりビーム整形されてポリゴンミラー５４の１つのミラー面に入射する。このレーザ光はポリゴンミラー５４の高速回転に伴い主走査方向に偏向走査され、ｆθレンズ５５、折り返しミラー５６、トロイダルレンズ５７等を介して回転中の感光体５８表面に照射される。このとき、感光体５８は一様帯電済みであるので、レーザ光の偏向走査による照射を受けることにより、静電潜像が形成され、現像プロセス、転写プロセス等を経て、転写紙上に転写される。
【００７１】
このような画像形成装置において、画像濃度信号に基づき画像データ、ロードパルス等を生成する書込み制御信号生成部４６と、画像データ等に基づき変調信号を生成する画像クロック生成部及びパルス生成部４７とを有する半導体レーザ制御手段４３と、この半導体レーザ制御手段４３からの変調信号を受けて半導体レーザ５１に対してレーザ変調・駆動信号を出力する半導体レーザ駆動手段４２とによる半導体レーザ変調駆動装置４１を備える構成例である。なお、主走査方向の書込み開始位置は、水平同期センサ５９により検出され、書込み制御信号生成部４６に入力され、水平同期信号と画像信号に従い、ＬＤ変調信号を出力する。ここに、図１６で説明したように、ＩＣチップ構成の半導体レーザ制御手段４３の出力部に本発明の出力装置４５ａ，４５ｂが搭載され、これにより変調信号を反射が少なく正確かつ高速に伝送することが可能となる。
【００７２】
なお、上述の説明では、画像形成装置への適用例として説明したが、画像形成装置への適用に限らず、各部を制御する集積回路（ＩＣチップ）を備える電子機器において、集積回路間で伝送線路を介して電気信号伝送を行う場合であれば、その出力部に同様に適用することができる。これは、各部を制御する集積回路（ＩＣチップ）を備える場合に限らず、各部を制御する印刷配線基板（ＰＣＢ）を備える場合のＰＣＢ間で伝送線路を介して電気信号伝送を行う場合の出力部の場合にも同様に適用することができる。
【図面の簡単な説明】
【００７３】
【図１】本発明の一実施の形態の高速電気信号伝送における出力装置の出力部の基本構成例を示す回路図である。
【図２】インピーダンス整合部の概略構成例を示すブロック図である。
【図３】一方の可変抵抗部の構成例の一例を示す回路図である。
【図４】上記可変抵抗部に対応するダミー回路部の構成例の一例を示す回路図である。
【図５】他方の可変抵抗部の構成例の一例を示す回路図である。
【図６】上記可変抵抗部に対応するダミー回路部の構成例の一例を示す回路図である。
【図７】一方の可変抵抗部の構成例の他例を示す回路図である。
【図８】上記可変抵抗部に対応するダミー回路部の構成例の一例を示す回路図である。
【図９】他方の可変抵抗部の構成例の他例を示す回路図である。
【図１０】上記可変抵抗部に対応するダミー回路部の構成例の一例を示す回路図である。
【図１１】電流量可変の一方の電流源の構成例の一例を示す回路図である。
【図１２】その電流源の構成例の他例を示す回路図である。
【図１３】電流量可変の他方の電流源の構成例の一例を示す回路図である。
【図１４】その電流源の構成例の他例を示す回路図である。
【図１５】正転出力と反転出力との２系統の出力で信号伝送を行う差動出力回路への適用例を示す概略回路図である。
【図１６】半導体レーザ変調駆動装置への適用例を示す概略ブロック図である。
【図１７】ラスタ走査型書き込み系を有する画像形成装置への適用例を示す制御系構成を含む斜視図である。
【符号の説明】
【００７４】
１ 出力端子
２Ｐ，２Ｎ スイッチトランジスタ
３Ｐ，３Ｎ インピーダンス整合部
４Ｐ，４Ｎ 定電流駆動部
５Ｐ，５Ｎ 可変抵抗部、インピーダンス調整部
６Ｐ，６Ｎ ダミー回路部
７Ｐ，７Ｎ ダミー可変抵抗部
８Ｐ，８Ｎ ダミートランジスタ
９Ｐ，９Ｎ ダミー電流源
１０Ｐ，１０Ｎ 比較器
１１Ｐ，１１Ｎ ダミー可変抵抗部
１２Ｐ，１２Ｎ ダミートランジスタ
１３Ｐ，１３Ｎ ダミー電流源
１４Ｐ，１４Ｎ 演算増幅器
４１ 半導体レーザ変調駆動装置
４２ 半導体レーザ駆動手段
４３ 半導体レーザ制御手段
４４ａ，４４ｂ 伝送線路
４５ａ，４５ｂ 出力装置
５１ 半導体レーザ
５８ 感光体
【特許請求の範囲】
【請求項１】
伝送線路に対して伝送信号を出力する出力装置において、
インピーダンス調整部と当該インピーダンス調整部と同じ構成を含み前記伝送線路の特性インピーダンスに整合する調整値を求めるダミー回路部とを有し、前記ダミー回路部で求められた調整値を前記インピーダンス調整部に設定することにより、出力インピーダンスを前記特性インピーダンスに整合するように調整するインピーダンス整合部と、
このインピーダンス整合部に直列に接続されて前記出力をＨレベル又はＬレベルに切換えるためにオン・オフ制御されるスイッチトランジスタと、
前記出力に対して定電流を重畳出力する定電流駆動部と、
を備えることを特徴とする出力装置。
【請求項２】
前記インピーダンス調整部は、合成抵抗値を調整可能な可変抵抗部からなる、ことを特徴とする請求項１記載の出力装置。
【請求項３】
前記可変抵抗部は、複数の抵抗と複数のトランジスタとにより構成されている、ことを特徴とする請求項２記載の出力装置。
【請求項４】
前記可変抵抗部は、複数の前記抵抗を並列接続し、前記トランジスタをスイッチとして前記抵抗を選択することによりその合成インピーダンスを所望のインピーダンスに調整する、ことを特徴とする請求項３記載の出力装置。
【請求項５】
前記可変抵抗部は、１つの抵抗と１つの抵抗用トランジスタとを直列接続してなり、前記抵抗用トランジスタのゲート電圧を調整することによりその合成インピーダンスを所望のインピーダンスに調整する、ことを特徴とする請求項２記載の出力装置。
【請求項６】
前記ダミー回路部は、
前記可変抵抗部と同じ構成で同じサイズのダミー可変抵抗部と、
前記スイッチトランジスタと同じサイズで前記ダミー可変抵抗部に直列接続されたダミートランジスタと、
前記ダミー可変抵抗部と前記ダミートランジスタとの直列接続に電流を流すダミー電流源と、
前記ダミー可変抵抗部と前記ダミートランジスタとの直列接続に電流を流したときの出力電圧を基準電圧と比較する比較器と、
を備えることを特徴とする請求項２ないし５の何れか一記載の出力装置。
【請求項７】
前記ダミー回路部は、
前記可変抵抗部と同じ構成でサイズの異なるダミー可変抵抗部と、
前記スイッチトランジスタとサイズが異なり前記ダミー可変抵抗部に直列接続されたダミートランジスタと、
前記ダミー可変抵抗部と前記ダミートランジスタとの直列接続に電流を流すダミー電流源と、
前記ダミー可変抵抗部と前記ダミートランジスタとの直列接続に電流を流したときの出力電圧を基準電圧と比較する比較器と、
を備えることを特徴とする請求項２ないし５の何れか一記載の出力装置。
【請求項８】
前記ダミー回路部は、
前記可変抵抗部と同じ構成で同じサイズのダミー可変抵抗部と、
前記スイッチトランジスタと同じサイズで前記ダミー可変抵抗部に直列接続されたダミートランジスタと、
前記ダミー可変抵抗部と前記ダミートランジスタとの直列接続に電流を流すダミー電流源と、
前記ダミー可変抵抗部の抵抗値を調整するための演算増幅器と、
を備えることを特徴とする請求項２ないし５の何れか一記載の出力装置。
【請求項９】
前記ダミー回路部は、
前記可変抵抗部と同じ構成でサイズの異なるダミー可変抵抗部と、
前記スイッチトランジスタとサイズが異なり前記ダミー可変抵抗部に直列接続されたダミートランジスタと、
前記ダミー可変抵抗部と前記ダミートランジスタとの直列接続に電流を流すダミー電流源と、
前記ダミー可変抵抗部の抵抗値を調整するための演算増幅器と、
を備えることを特徴とする請求項２ないし５の何れか一記載の出力装置。
【請求項１０】
前記定電流駆動部は、前記伝送線路に接続された出力端子に電源電圧から定電流を流し込む、ことを特徴とする請求項１ないし９の何れか一記載の出力装置。
【請求項１１】
前記定電流駆動部は、前記伝送線路に接続された出力端子からＧＮＤに定電流を引き込む、ことを特徴とする請求項１ないし９の何れか一記載の出力装置。
【請求項１２】
前記定電流駆動部は、前記伝送線路に接続された出力端子に電源電圧から定電流を流し込み、又は、前記出力端子からＧＮＤに定電流を引き込む、ことを特徴とする請求項１ないし９の何れか一記載の出力装置。
【請求項１３】
前記定電流駆動部は、定電流を生成するオン状態と定電流を生成しないオフ状態とに、制御信号によりスイッチング自在である、ことを特徴とする請求項１ないし１２の何れか一記載の出力装置。
【請求項１４】
前記定電流駆動部は、前記スイッチトランジスタが出力をＨレベルからＬレベル又はＬレベルからＨレベルに駆動する瞬間にオン・オフ状態がスイッチングされる、ことを特徴とする請求項１３記載の出力装置。
【請求項１５】
前記スイッチトランジスタのオン・オフ制御によりデータ送信を行い、前記定電流駆動部の定電流によりエンファシス・ディエンファシス機能を行う、ことを特徴とする請求項１ないし１４の何れか一記載の出力装置。
【請求項１６】
前記定電流駆動部は、生成する定電流の値が可変自在である、ことを特徴とする請求項１ないし１５の何れか一記載の出力装置。
【請求項１７】
正転出力と反転出力との２出力で信号伝送を行う差動出力装置において、
請求項１ないし１６の何れか一記載の出力装置を正転出力用及び反転出力用各々に備えることを特徴とする差動出力装置。
【請求項１８】
各々別チップで構成された半導体レーザ駆動手段と半導体レーザ変調手段とを備える半導体レーザ変調駆動装置において、
前記半導体レーザ変調手段は、当該半導体レーザ変調手段と前記半導体レーザ駆動手段との間の電気信号伝送を行う請求項１ないし１６の何れか一記載の出力装置又は請求項１７記載の差動出力装置を備える、ことを特徴とする半導体レーザ変調駆動装置。
【請求項１９】
感光体に対して静電潜像を形成するための光書込みを行う半導体レーザを備える画像形成装置において、
前記半導体レーザを駆動させる請求項１８記載の半導体レーザ変調駆動装置を備える、ことを特徴とする画像形成装置。
【請求項２０】
各部を制御する集積回路や印刷回路基板を備える電子機器において、
前記集積回路間又は印刷回路基板間の電気信号伝送を行う請求項１ないし１６の何れか一記載の出力装置又は請求項１７記載の差動出力装置を備える、ことを特徴とする電子機器。
【請求項１】
伝送線路に対して伝送信号を出力する出力装置において、
インピーダンス調整部と当該インピーダンス調整部と同じ構成を含み前記伝送線路の特性インピーダンスに整合する調整値を求めるダミー回路部とを有し、前記ダミー回路部で求められた調整値を前記インピーダンス調整部に設定することにより、出力インピーダンスを前記特性インピーダンスに整合するように調整するインピーダンス整合部と、
このインピーダンス整合部に直列に接続されて前記出力をＨレベル又はＬレベルに切換えるためにオン・オフ制御されるスイッチトランジスタと、
前記出力に対して定電流を重畳出力する定電流駆動部と、
を備えることを特徴とする出力装置。
【請求項２】
前記インピーダンス調整部は、合成抵抗値を調整可能な可変抵抗部からなる、ことを特徴とする請求項１記載の出力装置。
【請求項３】
前記可変抵抗部は、複数の抵抗と複数のトランジスタとにより構成されている、ことを特徴とする請求項２記載の出力装置。
【請求項４】
前記可変抵抗部は、複数の前記抵抗を並列接続し、前記トランジスタをスイッチとして前記抵抗を選択することによりその合成インピーダンスを所望のインピーダンスに調整する、ことを特徴とする請求項３記載の出力装置。
【請求項５】
前記可変抵抗部は、１つの抵抗と１つの抵抗用トランジスタとを直列接続してなり、前記抵抗用トランジスタのゲート電圧を調整することによりその合成インピーダンスを所望のインピーダンスに調整する、ことを特徴とする請求項２記載の出力装置。
【請求項６】
前記ダミー回路部は、
前記可変抵抗部と同じ構成で同じサイズのダミー可変抵抗部と、
前記スイッチトランジスタと同じサイズで前記ダミー可変抵抗部に直列接続されたダミートランジスタと、
前記ダミー可変抵抗部と前記ダミートランジスタとの直列接続に電流を流すダミー電流源と、
前記ダミー可変抵抗部と前記ダミートランジスタとの直列接続に電流を流したときの出力電圧を基準電圧と比較する比較器と、
を備えることを特徴とする請求項２ないし５の何れか一記載の出力装置。
【請求項７】
前記ダミー回路部は、
前記可変抵抗部と同じ構成でサイズの異なるダミー可変抵抗部と、
前記スイッチトランジスタとサイズが異なり前記ダミー可変抵抗部に直列接続されたダミートランジスタと、
前記ダミー可変抵抗部と前記ダミートランジスタとの直列接続に電流を流すダミー電流源と、
前記ダミー可変抵抗部と前記ダミートランジスタとの直列接続に電流を流したときの出力電圧を基準電圧と比較する比較器と、
を備えることを特徴とする請求項２ないし５の何れか一記載の出力装置。
【請求項８】
前記ダミー回路部は、
前記可変抵抗部と同じ構成で同じサイズのダミー可変抵抗部と、
前記スイッチトランジスタと同じサイズで前記ダミー可変抵抗部に直列接続されたダミートランジスタと、
前記ダミー可変抵抗部と前記ダミートランジスタとの直列接続に電流を流すダミー電流源と、
前記ダミー可変抵抗部の抵抗値を調整するための演算増幅器と、
を備えることを特徴とする請求項２ないし５の何れか一記載の出力装置。
【請求項９】
前記ダミー回路部は、
前記可変抵抗部と同じ構成でサイズの異なるダミー可変抵抗部と、
前記スイッチトランジスタとサイズが異なり前記ダミー可変抵抗部に直列接続されたダミートランジスタと、
前記ダミー可変抵抗部と前記ダミートランジスタとの直列接続に電流を流すダミー電流源と、
前記ダミー可変抵抗部の抵抗値を調整するための演算増幅器と、
を備えることを特徴とする請求項２ないし５の何れか一記載の出力装置。
【請求項１０】
前記定電流駆動部は、前記伝送線路に接続された出力端子に電源電圧から定電流を流し込む、ことを特徴とする請求項１ないし９の何れか一記載の出力装置。
【請求項１１】
前記定電流駆動部は、前記伝送線路に接続された出力端子からＧＮＤに定電流を引き込む、ことを特徴とする請求項１ないし９の何れか一記載の出力装置。
【請求項１２】
前記定電流駆動部は、前記伝送線路に接続された出力端子に電源電圧から定電流を流し込み、又は、前記出力端子からＧＮＤに定電流を引き込む、ことを特徴とする請求項１ないし９の何れか一記載の出力装置。
【請求項１３】
前記定電流駆動部は、定電流を生成するオン状態と定電流を生成しないオフ状態とに、制御信号によりスイッチング自在である、ことを特徴とする請求項１ないし１２の何れか一記載の出力装置。
【請求項１４】
前記定電流駆動部は、前記スイッチトランジスタが出力をＨレベルからＬレベル又はＬレベルからＨレベルに駆動する瞬間にオン・オフ状態がスイッチングされる、ことを特徴とする請求項１３記載の出力装置。
【請求項１５】
前記スイッチトランジスタのオン・オフ制御によりデータ送信を行い、前記定電流駆動部の定電流によりエンファシス・ディエンファシス機能を行う、ことを特徴とする請求項１ないし１４の何れか一記載の出力装置。
【請求項１６】
前記定電流駆動部は、生成する定電流の値が可変自在である、ことを特徴とする請求項１ないし１５の何れか一記載の出力装置。
【請求項１７】
正転出力と反転出力との２出力で信号伝送を行う差動出力装置において、
請求項１ないし１６の何れか一記載の出力装置を正転出力用及び反転出力用各々に備えることを特徴とする差動出力装置。
【請求項１８】
各々別チップで構成された半導体レーザ駆動手段と半導体レーザ変調手段とを備える半導体レーザ変調駆動装置において、
前記半導体レーザ変調手段は、当該半導体レーザ変調手段と前記半導体レーザ駆動手段との間の電気信号伝送を行う請求項１ないし１６の何れか一記載の出力装置又は請求項１７記載の差動出力装置を備える、ことを特徴とする半導体レーザ変調駆動装置。
【請求項１９】
感光体に対して静電潜像を形成するための光書込みを行う半導体レーザを備える画像形成装置において、
前記半導体レーザを駆動させる請求項１８記載の半導体レーザ変調駆動装置を備える、ことを特徴とする画像形成装置。
【請求項２０】
各部を制御する集積回路や印刷回路基板を備える電子機器において、
前記集積回路間又は印刷回路基板間の電気信号伝送を行う請求項１ないし１６の何れか一記載の出力装置又は請求項１７記載の差動出力装置を備える、ことを特徴とする電子機器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【公開番号】特開２００６−６０７５１（Ｐ２００６−６０７５１Ａ）
【公開日】平成１８年３月２日（２００６．３．２）
【国際特許分類】
【出願番号】特願２００４−２４３４４７（Ｐ２００４−２４３４４７）
【出願日】平成１６年８月２４日（２００４．８．２４）
【出願人】（０００００６７４７）株式会社リコー (37,907)
【Ｆターム（参考）】
【公開日】平成１８年３月２日（２００６．３．２）
【国際特許分類】
【出願日】平成１６年８月２４日（２００４．８．２４）
【出願人】（０００００６７４７）株式会社リコー (37,907)
【Ｆターム（参考）】
[ Back to top ]