ガラス基体の第１面を半導体ウェファーに直接又は間接的に接触させるステップと、ガラス基体の第１面に対向するガラス基体の第２面の温度が、第１面の温度より低くなるよう、ガラス基体及び半導体ウェファーの少なくとも一方を加熱するステップと、ガラス基体と半導体ウェファーとを横断して電圧を印加するステップと、接触、加熱、及び電圧を維持することにより、電気分解によって、半導体ウェファーとガラス基体との陽極接合を誘導するステップと、を有して成る、半導体オンガラス（ＳＯＧ）構造体を形成する方法及び装置。
（もっと読む）

【課題】複数の基板処理プロセスに関するデータの相互比較を容易とし、基板処理装置や基板処理プロセスにおける異常検出を容易とする。
【解決手段】群管理装置は、データを基板処理装置から受信する通信手段と、通信手段が受信したデータを読み出し可能に格納する格納手段と、データ検索条件の入力を受け付けて格納手段を検索し、読み出したデータを時系列に重ね合わせてグラフ化することで、時系列グラフを作成すると共に、時系列グラフ中における特異点の指定を受け付け、格納手段から読み出したデータおよび特異点を基板処理プロセスと対応させつつグラフ化することで、プロセス比較グラフを作成するグラフ作成手段と、を備える。 （もっと読む）

【課題】ＩＩＩ族窒化物半導体層の欠落部分の少ない高品質のＩＩＩ族窒化物半導体層接合基板の製造方法を提供する。
【解決手段】本ＩＩＩ族窒化物半導体接合基板の製造方法は、主表面２０ｍに現れる表面異状領域２２の大きさおよび密度が所定の範囲内のＩＩＩ族窒化物半導体基板２０を準備する工程と、ＩＩＩ族窒化物半導体基板２０の主表面２０ｍ側にイオンを注入する工程と、ＩＩＩ族窒化物半導体基板２０の主表面２０ｍに異種基板１０を接合する工程と、ＩＩＩ族窒化物半導体基板２０をイオンが注入された領域２０ｉで分離して異種基板１０に接合したＩＩＩ族窒化物半導体層２０ａを形成することにより、ＩＩＩ族窒化物半導体層接合基板１を得る工程と、を備える。 （もっと読む）

【課題】真空吸着機構からの基板の落下を防止する。
【解決手段】基板を保持する保持領域を有する本体と、本体における保持領域の外周に配され、保持領域を下向きにして本体が支持された状態で本体の落下を防止する落下防止部材が係合する係合部とを備える基板ホルダが提供される。また、基板を保持する保持領域および保持領域の外周に配された係合部を有する基板ホルダをその保持領域が下方を向いた状態で保持する上ステージと、上ステージに保持された基板ホルダの係合部に係合して基板ホルダの落下を防止する落下防止位置と、基板ホルダの外方へ退避する退避位置との間で移動可能な落下防止部材とを備えるステージ装置が提供される。 （もっと読む）

【課題】 露光装置に組み込まれたソフトウェアを情報処理装置が更新するのに有利な露光装置および更新方法を提供する。
【解決手段】 露光装置は、露光装置に組み込まれたソフトウェアを更新する情報処理装置と接続する第１インターフェースと、通信網と接続する第２インターフェースと、前記第２インターフェースを前記通信網との通信が不能な状態にし、その上で、前記第１インターフェースを前記情報処理装置との通信が可能な状態にする切り替えを行って、前記ソフトウェアを前記情報処理装置が更新することを可能にするように、前記１インターフェースと前記２インターフェースとを制御する制御部と、を備える。 （もっと読む）

【課題】半導体層の界面に生じるダングリングボンドをフッ素で終端することで、界面準位を低減することができ、また、低熱履歴のプロセスでも活性領域のみへ効率よくフッ素を導入することができる半導体基板を提供する。
【解決手段】フッ素拡散防止膜６と該フッ素拡散防止膜６上に形成されたフッ素を含有するシリコン酸化膜７からなる絶縁層９と、前記絶縁層９上に形成された半導体層８と、を含み、前記半導体層８とフッ素を含有する前記シリコン酸化膜７とが接触していることを特徴とする。 （もっと読む）

【課題】炭化シリコンを含む半導体基板の新たな作製方法を提供することを目的の一とする。または、炭化シリコンを用いた半導体装置を提供することを目的の一とする。
【解決手段】炭化シリコン基板にイオンを添加することにより、炭化シリコン基板中に脆化領域を形成し、炭化シリコン基板とベース基板とを絶縁層を介して貼り合わせ、炭化シリコン基板を加熱して、脆化領域において炭化シリコン基板を分離することにより、ベース基板上に絶縁層を介して炭化シリコン層を形成し、炭化シリコン層を１０００℃〜１３００℃の温度で熱処理して、炭化シリコン層の欠陥を低減することにより半導体基板を作製する。または、上述のようにして形成された半導体基板を用いて半導体装置を作製する。 （もっと読む）

【課題】半導体ウェハ単位でＡＰＣを行う場合の運用性を向上可能な半導体装置の製造方法を提供する。
【解決手段】例えば、今回ロット（＃１）を対象として露光処理後にレジストパターン寸法の計測が行われ、この計測値を反映して次回ロット（＃２）における各半導体ウェハ単位の露光条件が算出される際に、今回ロット（＃１）の露光着工枚数が足りないような状況や、今回ロット（＃１）内の計測枚数が不足するような状況が生じる。そこで、露光着工枚数が足りない状況（例えば、スロット１〜１２内の１１，１２が存在しない状況）では、近似式による外挿計算を利用して１２枚分の計測値を導出し、計測枚数が不足する状況（例えば、スロット１〜１２内の１，６，１２の分しか得られない状況）では、近似式による内挿計算を用いて１２枚分の計測値を導出する。 （もっと読む）

【課題】半導体装置の製造過程において生じるウエハ外周部分からのパーティクルの発生を防止し、十分な歩留りを実現する。
【解決手段】ウエハにゲート電極となる導電膜４、５を形成する第一工程と、導電膜４、５の中の、ウエハの外周部分に形成された導電膜４、５の上に選択的に保護膜７を形成する第二工程と、導電膜４、５の上に第一レジストパターンを形成し、前記第一レジストパターンをマスクとして導電膜４、５をエッチングすることにより、ゲート電極を形成する第三工程と、前記ゲート電極を覆う層間絶縁膜を形成する第四工程と、前記層間絶縁膜の上に第二レジストパターンを形成し、前記第二レジストパターンをマスクとして前記層間絶縁膜をエッチングすることにより、コンタクトホールを形成する第五工程と、を有する半導体装置の製造方法を提供する。 （もっと読む）

【課題】 本発明では剥離技術を用いることにより様々な基板上に薄膜素子を形成し、従
来の技術では不可能であると考えられていた部分に薄膜素子を形成することにより、省ス
ペース化を図ると共に耐衝撃性やフレキシビリティに優れた半導体装置を提供する。
【解決手段】 本発明では、剥離技術を用いて一旦基板から剥離させた膜厚５０μｍ以下
の素子形成層を基板上に固着することにより、様々な基板上に薄膜素子を形成することを
特徴とする。例えば、可撓性基板上に固着された薄膜素子をパネルの裏面に貼り付けたり
、直接パネルの裏面に固着したり、さらには、パネルに貼り付けられたＦＰＣ上に薄膜素
子を固着することにより、省スペース化を図ることができる。 （もっと読む）