【課題】 集積回路を有するシリコン基板および薄膜受動素子を備えた半導体装置において、汎用性を有するようにする。
【解決手段】 ベース板１上には、上面に集積回路６を有するシリコン基板５および該シリコン基板５上に集積回路６に電気的に接続されて設けられた複数の柱状電極１４を有する半導体構成体３と、上面に薄膜抵抗体（薄膜受動素子）２５を有するシリコン基板２３および該シリコン基板２３上に薄膜抵抗体２５に電気的に接続されて設けられた複数の柱状電極３３を有する受動素子構成体２１とが設けられている。この場合、受動素子構成体２１は半導体構成体３とは別個であるので、その薄膜受動素子を選定するすることにより、汎用性を有するものとすることができる。 （もっと読む）

【課題】 製造効率を向上できる半導体装置および半導体装置の製造方法を提供すること。
【解決手段】 半導体装置２１は、半導体基板１に形成された貫通孔の内側面を被覆する側壁絶縁膜４と、貫通孔内に位置する充填部６ａと貫通孔外に位置する接続部６ｂとを有する導体６を備える。半導体基板１の主面上に、半導体基板１の貫通孔に連通する貫通孔を各々有する電極パッド５と金属被膜８とを備える。半導体基板１の裏面に、導体６に接続された裏面配線１６を備え、この裏面配線１６にバンプ１７が接続されている。金属被膜８は、導体の接続部６ｂをマスクとしてパターニングされたものであり、この金属被膜８の外周縁と接続部６ｂの外周縁は略同一の平面形状を有する。 （もっと読む）

【課題】 薄型かつ多機能で、基板実装性の高い半導体パッケージを提供する。
【解決手段】 絶縁膜と、前記絶縁膜の一方主面に設けられた第１の電子部品と、前記絶
縁膜の一方主面と反対側の他方主面に、外方に突出するようにして設けられた第２の電子
部品と、前記第２の電子部品と同様に、前記他方主面に、外方に突出するようにして設け
られた外部出力端子と、前記絶縁膜の内部に設けられた、前記第１の電子部品と第２の電
子部品とを前記外部出力端子に導通させる内部配線とを備えた半導体パッケージであって
、前記絶縁膜が、互いに対向する第１絶縁膜と第２絶縁膜とからなり、前記内部配線が、
前記第１絶縁膜と第２絶縁膜との間に配され、前記外部出力端子の突出先端が、前記第２
の電子部品の突出先端よりも外方に突出している半導体パッケージとする。 （もっと読む）

【課題】 各分割基板の辺部の台座部に対する接合面積を大きくして十分な接合強度を得ることができるようにすると共に、接着剤によって妨げられることなくシールド部材を立設することができるようにし、また、各分割基板サイズの小型化とこれに伴うモジュール自体の小型とを実現することができる高周波モジュール及び無線通信機を提供する。
【解決手段】 高周波モジュールは、基板体２とパッケージ３とでなる。基板体２は分割基板２１〜２５の組み合わせでなり、パッケージ３はケーシング４と蓋５とでなる。ケーシング４には、第１及び第２台座部４１ａ〜４１ｈ，４２ａ〜４２ｈが枠状に設けられ、各台座部４１ａ〜４１ｈ，４２ａ〜４２ｈの上面４１ｓ，４２ｓには、第１及び壁第２部４１ｔ，４２ｔがそれぞれ立設されている。基板２１〜２５の辺部が、台座部の上面４１ｓ，４２ｓに載置されると共に壁部４１ｔ，４２ｔの側面に当接され、接着剤で接合されている。 （もっと読む）

【課題】フリップチップ実装半導体とはんだ実装部品が混載した電子機器において、両者を近接して短時間で効率よく実装することができない課題に関し、新規なフラックス塗布方法およびはんだ供給方法を提案し、電子機器の小型化に適した実装方法を提供するものである。
【解決手段】半導体チップを回路基板上にフリップチップ実装した後、フラックスを部品搭載ランド部に一括転写塗布し、その上に、フラックス浸透性の基材に複数のはんだ片を保持した構造のはんだチップを載置し、チップ部品を前記はんだチップ上に載置し、リフローして回路基板に接続させる。 （もっと読む）

【課題】 半導体装置の性能を向上させる。
【解決手段】 ＬＤＭＯＳＦＥＴのゲート電極３０およびｎ⁺型ソース領域５３上にサリサイド工程により金属シリサイド膜６４を形成し、ｎ^-型オフセットドレイン領域３３、ｎ型オフセットドレイン領域５１およびｎ⁺型ドレイン領域５２上にはこの金属シリサイド膜を形成しない。ゲート電極３０のドレイン側の側壁上には、絶縁膜を介して、シリコン膜からなるサイドウォールスペーサが形成され、このサイドウォールスペーサによりフィールドプレート電極４４が形成される。フィールドプレート電極４４はゲート電極３０上に延在しておらず、サリサイド工程ではゲート電極３０の上面の全面に金属シリサイド膜６４が形成される。 （もっと読む）

【課題】非常に薄いにもかかわらず、頑丈で曲げに堅固なチップモジュールを提供する。
【解決手段】集積回路を含むチップ２を有するチップモジュール１に関する。チップモジュールは、チップ２の接続平面に平行に延びる第１の部分４と、平面に角度をなして延びる少なくとも１つの第２の部分５とを有する、チップに接続された補強要素８を備え、チップ２は、補強要素８の該第１の部分４に力が適合された態様で接続されていることを特徴とする。 （もっと読む）

本発明は、カード本体（１１）と、少なくとも１つの溝（１２ａ，１２ｂ）と、導電性構造体とを有し、
前記溝（１２ａ，１２ｂ）が、チップモジュール（１６）の端部領域（１６ａ）にモジュール接続部（１７）を有するチップモジュール（１６）少なくとも１つを受け取るために配置され、そして
前記導電性構造体が、カード本体（１１）中に埋め込まれ、そして、本体接触接続部（１３）、特にチップモジュール（１６）の端部領域（１６ａ）の下に配置されているアンテナ接続部をもつアンテナを有している、
チップカード及びその製造方法に関する。弾性で導電性の材料から形成され、そして局所的に付与されていることが好ましい接着部（１４）によって、組み立てられたチップモジュール（１６）が、圧力を加えられると接続部（１３，１７）間に接触を生じるように、モジュール接続部（１７）と本体接触接続部（１３）との間に配置されている。
（もっと読む）

【課題】優れた高周波伝送特性と高信頼性を両立した半導体装置およびその製造方法を提供する。
【解決手段】支持基板１１と、支持基板１１の第１面１１ａ側に設けられた多層配線層１２と、支持基板１１の第２面１１ｂ側に設けられた多層絶縁層１３と、支持基板１１と多層絶縁層１３とを連通する開口部１１−１、１３−１に装着された半導体チップ１４と、半導体チップ１４を覆い開口部１１−１、１３−１を充填する樹脂部１５と、多層配線層１２の表面に設けられた電極パッド１６に接続されたデカップリングキャパシタ１８等から構成される。デカップリングキャパシタ１８を半導体チップ１４に近接して設けると共に支持基板１１の多層配線層１２の反対側に多層絶縁層１３を設けて、熱膨張係数差による反りや歪みを抑制する。 （もっと読む）

【課題】生産性に優れ、製品の一段の薄型化・小型化・高機能化が可能な半導体パッケージの構造と半導体パッケージの製造方法を提供する。
【解決手段】導体層が積層された接着性と熱可塑性を有する第１の樹脂層９を加熱し、第１の樹脂層９に半導体素子２の端子部に形成された突起状のバンプ３を埋設して、導体層とバンプ３を接合させ、導体層をパターニングして第１の回路導体１０ａを形成し、バンプ３と対応する第１の回路導体１０ａの所定位置に導電性を有する接合粒子１１を配置して、第１の回路導体１０ａと接合粒子１１を接合させ、別の導体層が積層された接着性と熱可塑性を有する第２の樹脂層１２を加熱し、第２の樹脂層１２に接合粒子１１を埋設して、第２の樹脂層１２の別の導体層と接合粒子１１を接合させ、第２の樹脂層１２の別の導体層をパターニングして第２の回路導体１０ｂを形成する構成である。 （もっと読む）