本発明は、エネルギバンドギャップが可逆的に変化されることができる半導体装置に関する。本発明の発想は、例えば、相変化材料３０７のような、適切にアドレス指定された場合に体積の可逆的変化を呈する材料３０７と機械的に接触状態にある半導体材料３０６に基づく装置を提供することにある。前記装置は、例えば、発光、スイッチ及びメモリの用途において実施されることができる。前記半導体材料は、前記相変化材料に局所的な体積の変化を生じさせることにより、可逆的に歪まされることができる。前記半導体材料の得られるバンドギャップの変化は、例えばＬＥＤ又はレーザから、発せられる光の色を調整するのに利用されることができる。他の分野の用途においては、半導体接合における接触抵抗が制御されることができ、このフィーチャは、メモリ及びスイッチにおいて非常に有利である。
（もっと読む）

【課題】 複数の抵抗状態の間で可逆的に切り替えることができるメモリ素子を含むデバイスのような超小型電子デバイスを提供する。
【解決手段】 メモリ素子は、第１の数の電極と、２電極のサブグループ間の第２の数の導電性チャネルとを含み、チャネルは、異なる状態間で可逆的に切り替え可能な電気抵抗を呈し、前記第１の数は２より大きく、前記第２の数は前記第１の数を２で割った数より多い。導電性チャネルは、遷移金属酸化物材料において与えられ、それは、電極と遷移金属酸化物材料との間の界面における切り替え現象に起因する可逆的に切り替え可能な抵抗を呈する。 （もっと読む）

本書に記載する発明には、供与体サブユニット（１２）；受容体サブユニット（１６）；及び芳香族架橋性サブユニット（２０）であって、１つ又は複数の芳香族架橋性サブユニット２０を含み且つ受容体サブユニット１６を芳香族架橋性サブユニット２０に結合するための芳香族架橋性サブユニット（２０）、を含んで成る分子スイッチ（１０）が包含され、この場合、芳香族架橋性サブユニット２０は、低い電界電圧において分子スイッチ１０を分極及び脱分極させるように配座する。 （もっと読む）

分子メモリ、すなわち、電荷蓄積用分子を組み込んだメモリについて開示した。分子メモリセル、分子メモリアレイ、および分子メモリを含む電子デバイスについても開示した。また、分子メモリ製造のためのプロセスシステムおよびプロセス方法についても同様に開示した。さらに、半導体デバイスおよび相互配線を分子メモリとモノリシックに製造することを可能にする分子メモリ製造方法についても開示した。
（もっと読む）

【課題】
【解決手段】混合原子価導電性酸化物を用いたメモリが開示されている。そのメモリは、酸素欠乏状態で導電性が下がる混合原子価導電性酸化物と、酸素に対する電解質であり、酸素イオンの移動を引き起こすのに有効な電場を促進する電解質トンネル障壁と、を備える。 （もっと読む）

ポリマーメモリセル（１０２、２００）がその内部に記憶されたデータ用の可変保持時間を呈することができるようにするシステムおよび手法が提供される。保持時間のそのような設定は、ポリマーメモリセル（１０２、２００）に採用されたプログラミングモードおよび／または材料のタイプに依存し得る。短い保持時間は、低電流または低電界によってポリマーメモリセル（１０２、２００）をプログラミングすることによって得ることができる。同様に、長い保持時間は、ポリマーメモリセル（１０２、２００）をプログラミングするために高電流または高電界を採用することによって得ることができる。
（もっと読む）

ポリマーメモリセル（２１５、６４０）の動作に関連するしきい値を、作製後の段階中に調整された電界および／または電圧パルス幅をそれに印加することによって調節するためのシステムおよび方法が提供される。プログラミングしきい値のそのようなカスタマイゼーションは通常、回路設計の柔軟性を高めるために、メモリセル（２１５、６４０）をプログラミングするどのサイクルででも得ることができる。したがって、この発明は、電流−電圧ドメインおよび／または周波数−時間ドメインの双方を供給して、ポリマーメモリセル（２１５、６４０）のプログラムしきい値の調節を容易にする。
（もっと読む）

【構成】抵抗可変メモリ・ディバイスのアグロメレーション防止および温度安定性を実現する方法および装置である。一実施形態によれば，少なくとも１つの錫−カルコゲナイド層と少なくとも１つのカルコゲナイド・ガラス層とが近接した抵抗可変メモリ・ディバイスが提供される。この発明はさらに，そのようなメモリ・ディバイスの形成方法に関する。 （もっと読む）

メモリデバイス、及び関連する製造及び動作の方法を説明している。該メモリデバイスは、移動電荷キャリアを支持する基板(120)を具えている少なくとも１つのメモリユニットを含む。該基板表面上には絶縁部(130、132、134)が形成され、該絶縁部の両側に第１及び第２基板領域(122、124)を形成している。該第１及び第２基板領域は、絶縁部によって形成された細長チャネル(140)によって接続されている。メモリユニットは、前記第１及び第２領域間の所定の電位差でチャネルが第１及び第２領域間に第１のコンダクタンスを与える第１の状態と、前記所定の電位差でチャネルが第１及び第２領域間に第２の異なるコンダクタンスを与える第２の状態との間で切り換え可能である。メモリユニットを第１の状態に変更するため、前記メモリユニットの第１及び第２領域に第１の電位差を、そしてメモリユニットを第２の状態に変更するため第２の異なる電位差を印加するよう、書き込み回路(150)が構成されている。メモリユニットの状態を読み出すため、メモリユニットの第１及び第２領域に前記所定の電位差を印加するよう、読み出し回路(150)が構成されている。
（もっと読む）

メモリセルと一体化されたダイオード構成要素を形成し、メモリセルのアレイのプログラミングを容易にするシステムおよび方法が提供されている。このようなダイオード構成要素は、非対称の半導体特性を有するパッシブ層とアクティブ層とを備えたメモリセルのｐｎ接合の一部であり得る。そのような配置にすることで、トランジスタタイプの電圧制御の数と関連する電力消費を減らし、一方で、パッシブアレイの一部として個々のメモリセルのプログラミングを可能にする。さらに、システムにより、メモリセルがウェハ表面上に効率的に配置され、かつ、回路設計に利用できるダイスペース量を増加する。
（もっと読む）