はんだバンプ、半導体チップ、半導体チップの製造方法、導電接続構造体、および導電接続構造体の製造方法
【課題】高い接続信頼性で半導体チップと基板とを導電接続できるはんだバンプ、はんだバンプを有する半導体チップ、半導体チップの製造方法、導電接続構造体、および導電接続構造体の製造方法を提供する。
【解決手段】半導体チップ２の接続電極３と基板１１とを接続するはんだバンプ６やはんだ接合部１７にフィラー５を含有させ、はんだ接合部１７における接続電極３側部分のフィラーの密度を基板１１側のフィラー密度より大きくした。はんだ接合部１７中のフィラー５を半導体チップ２の接続電極３近傍の応力集中位置に偏析させた。これにより、はんだ冷却凝固時の、はんだ接合部１７における半導体チップ２の接続電極３近傍の収縮量がフィラー５により減少して、接続電極３の周縁部の発生応力が軽減され、接合部分近傍のクラックの発生を防止できる。
【解決手段】半導体チップ２の接続電極３と基板１１とを接続するはんだバンプ６やはんだ接合部１７にフィラー５を含有させ、はんだ接合部１７における接続電極３側部分のフィラーの密度を基板１１側のフィラー密度より大きくした。はんだ接合部１７中のフィラー５を半導体チップ２の接続電極３近傍の応力集中位置に偏析させた。これにより、はんだ冷却凝固時の、はんだ接合部１７における半導体チップ２の接続電極３近傍の収縮量がフィラー５により減少して、接続電極３の周縁部の発生応力が軽減され、接合部分近傍のクラックの発生を防止できる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体チップと基板とを接続するはんだバンプ、このはんだバンプを有する半導体チップ、この半導体チップの製造方法、導電接続構造体、およびこの導電接続構造体の製造方法に関するものである。
【背景技術】
【０００２】
半導体チップを、配線パターンが形成された基板の実装用電極に実装する方法として、予め半導体チップと基板の電極とに、はんだバンプやはんだプリコートを施し、これらのはんだ部同士（すなわち、はんだバンプとはんだプリコート）を接続することによって、半導体チップと基板とを電気的、物理的に接続する方法が知られている。はんだの接続に関しては、フラックスを用いることが一般的であったが、近年の接続ピッチの縮小化により、特に１５０μｍよりも小さい接続ピッチではフラックスの洗浄が困難になりつつあるため、フラックスを用いず、半導体チップと基板の電極とを位置決めした後に、はんだを加熱溶融させることではんだ部同士を接続させることが主流になりつつある。はんだ部の接続後には、はんだ接合部の補強と信頼性確保との目的で、半導体チップと基板との間にアンダーフィル樹脂が充填され、このアンダーフィル樹脂を熱処理にて硬化させることで実装作業が完了する。
【０００３】
ただし、上記の接続方法において、接続時に溶融したはんだ接合部が、この後に冷却される時に、各部材の収縮率の不均等による収縮応力が発生する。特に、半導体チップの接続電極の外周部への応力集中が顕著であり、半導体チップの接続電極や、はんだバンプを溶融したはんだ接合部へのクラックなどを生じることがあり、この不具合が問題となっていた。
【０００４】
この問題に対する、従来の対策例として、はんだバンプのはんだ（はんだ材料）中に樹脂微粒子を含有させて応力を緩和する方法が挙げられる（たとえば特許文献１参照）。図１１は、前記特許文献１に記載された従来のはんだバンプの構造を示すものであり、２０ははんだバンプ、１ははんだバンプ２０のはんだ（はんだ材料）、２は半導体チップ、３は半導体チップ２の接続電極、２１は樹脂微粒子である。図１１に示すように、はんだバンプ２０のはんだ１中に、樹脂微粒子２１がほぼ均一に分散した状態で含有されており、樹脂微粒子２１の弾性により、冷却時に発生する応力を緩和させるよう図られている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００５−１０８８７１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、前記従来のはんだバンプ２０の構成では、樹脂微粒子２１がはんだバンプ２０のはんだ１中にほぼ均一に分散しているため、最も応力が集中する半導体チップ２の接続電極３の外周部（図１１に示す場合は、接続電極３にアンダーバンプメタル４が形成されている場合を示しており、この場合にはアンダーバンプメタル４の外周部）に発生する応力を必ずしも十分には緩和できなかった。
【０００７】
本発明は、上記現状に鑑みて前記課題を解決するもので、高い接続信頼性で半導体チップと基板とを導電接続できるはんだバンプ、このはんだバンプを有する半導体チップ、この半導体チップの製造方法、導電接続構造体、およびこの導電接続構造体の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、本発明のはんだバンプは、半導体チップの接続電極に設けられ、前記半導体チップの接続電極と基板とを接続するはんだバンプであって、前記はんだバンプのはんだよりも熱膨張率が低いフィラーを含有し、先端部のフィラーの密度が、基部のフィラー密度より大きいことを特徴とする。
【０００９】
なお、フィラーは、表面が多孔質であることが好ましい。フィラーの表面が多孔質であると、はんだの接合時に、はんだの表面に生じることが多い酸化膜を、フィラーでより良好に破壊できて、良好に接合できる。また、フィラーは、線膨張係数が０．１×１０−６／℃〜１１×１０−６／℃で、かつ比重が１．０ｇ／ｃｍ３〜６．０ｇ／ｃｍ３であることが好ましい。
【００１０】
また、本発明の半導体チップは、前記はんだバンプを有することを特徴とする。また、本発明の半導体チップは、前記はんだバンプが、アンダーバンプメタルを介して半導体チップの接続電極に設けられており、前記アンダーバンプメタルに段差部が形成され、前記はんだバンプの基部が、前記段差部を包含する姿勢で設けられていることを特徴とする。このように、半導体チップの接続電極に設けられたアンダーバンプメタルに段差部が形成されていると、アンダーバンプメタルとはんだバンプとが接合する段差部に集中してフィラーが偏析するため、応力集中を効果的に軽減できてクラックの発生を防止できる。
【００１１】
また、本発明は、はんだバンプを有する半導体チップを製造する方法であって、前記半導体チップにフィラー入りのはんだバンプを形成する形成工程と、前記フィラーを含有したはんだを溶融する溶融工程とを有し、前記溶融工程中で、前記半導体チップの上にはんだバンプが配置されている状態で前記半導体チップに振動を印加して、前記はんだバンプ中で前記フィラーを偏析させることを特徴とする。この方法によれば、半導体チップに振動を印加させることにより、比重の小さいフィラーをはんだバンプの先端部に良好に偏析させることができる。
【００１２】
また、本発明の導電接続構造体は、半導体チップの接続電極に設けられたはんだバンプと、基板に設けられたはんだ部とが接合されてなるはんだ接合部を有し、前記はんだ接合部を介して前記半導体チップが前記基板に実装された導電接続構造体であって、前記はんだ接合部のはんだよりも熱膨張率が低いフィラーを含有し、前記はんだ接合部における接続電極側部分のフィラーの密度が前記基板側のフィラー密度より大きいことを特徴とする。なお、好ましくは、前記はんだ接合部における接続電極側部分のフィラー密度が、２０〜５０体積％であるとよく、さらに好ましくは、前記はんだ接合部における接続電極側部分のフィラー密度が、３５〜５０体積％であるとよい。
【００１３】
本構成によって、はんだ接合部における接続電極側部分のはんだ材料の一部が、熱膨張率が低いフィラーに置き換えられた状態となるので、はんだ冷却凝固時の、はんだ接合部の接続電極側部分の収縮量が前記フィラーにより減少し、はんだ接合部と半導体チップの接続電極との接合部分のクラックを防止することができる。
【００１４】
また、本発明の導電接続構造体は、前記はんだ接合部が、アンダーバンプメタルを介して半導体チップの接続電極に接続されており、前記アンダーバンプメタルに段差部が形成され、前記はんだ接合部の前記アンダーバンプメタルとの接続部が、前記段差部を包含する姿勢で設けられていることを特徴とする。このように、半導体チップの接続電極に設けられたアンダーバンプメタルに段差部が形成されていると、アンダーバンプメタルとはんだ接合部とが接合する段差部に集中してフィラーが偏析するため、応力集中を効果的に軽減できてクラックの発生を防止できる。
【００１５】
また、本発明は、前記導電接続構造体を製造する方法であって、前記半導体チップを基板の所定位置に接触させる配置工程と、前記半導体チップのはんだバンプを溶融させる溶融工程とを有し、前記溶融工程において、前記基板の上に前記半導体前記チップが配置されている状態で基板または前記半導体チップに振動を印加することで、前記はんだバンプ中で前記フィラーを偏析させて前記はんだ接合部を形成することを特徴とする。この方法によれば、基板または半導体チップに振動を印加させることにより、比重の小さいフィラーをはんだ接合部の接続電極側箇所に良好に偏析させることができる。
【発明の効果】
【００１６】
本発明のはんだバンプや、はんだバンプを有する半導体チップ、導電接続構造体を用いることで、半導体チップと基板との接合部分のクラックを防止することができて、ひいては導電接続構造体の信頼性を向上することができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の実施の形態１に係る導電接続構造体（フィラーを含有するはんだバンプ（はんだ接合部）を用いて半導体チップと基板とが接続されてなる導電接続構造体）の断面図（はんだ冷却後の状態）
【図２】同実施の形態１に係る、フィラーを含有するはんだバンプを形成した半導体チップの断面図
【図３】本発明の実施の形態１に係る、フィラーを含有するＳＯＰの断面図
【図４】本発明の実施の形態１に係る、はんだ溶融前の導電接続構造体の断面図
【図５】本発明の実施の形態１に係る、超音波印加中の導電接続構造体の断面図
【図６】本発明の実施の形態１に係る、酸化膜破壊後の導電接続構造体の断面図
【図７】本発明の実施の形態２に係る導電接続構造体の断面図（はんだ冷却後の状態）
【図８】本発明の実施の形態２に係る、フィラーを含有するはんだバンプを形成した半導体チップの断面図
【図９】本発明の実施の形態３に係る導電接続構造体の断面図（はんだ冷却後の状態）
【図１０】本発明の実施の形態３に係る、フィラーを含有するはんだバンプを形成した半導体チップの断面図
【図１１】樹脂微粒子を含有する従来のはんだバンプを形成した半導体チップの断面図
【発明を実施するための形態】
【００１８】
以下、本発明の実施の形態について、図面を参照しながら説明する。
（実施の形態１）
図１および図２は、本発明の実施の形態１に係るはんだ接合部およびはんだバンプの断面図である。なお、図１、図２において、図１１に示す従来のはんだバンプ２０と同じ構成要素については同じ符号を用いる。
【００１９】
図２に示すように、本発明のはんだバンプ６は、半導体チップ２の接続電極３と基板１１とを接続するためのはんだバンプ６であって、はんだバンプ６が微細なフィラー５を含有している。そして、はんだバンプ６の先端部、つまり、はんだバンプ６における接続電極３から離れた箇所の、フィラー密度が、はんだバンプ６の基部、つまり、はんだバンプ６における半導体チップ２の接続電極３近傍箇所の、フィラー密度より大きく構成されている。ここで、フィラー５は、はんだバンプ６のはんだ（はんだ材料）１や後述するはんだプリコート１４のはんだ（はんだ材料）１よりも熱膨張率が低いものが用いられている。また、図１に示すように、半導体チップ２に形成されたはんだバンプ６と、基板１１の基板電極１２に形成されたはんだ部としてのはんだプリコート１４とが接合されて、これらのはんだバンプ６とはんだプリコート１４との接合体であるはんだ接合部１７を介して、半導体チップ２と基板１１とが接続されてなる導電接続構造体１６が形成（製造）されている。そして、はんだ接合部１７のはんだ１よりも熱膨張率が低いフィラー５を含有し、はんだ接合部１７における接続電極側３部分のフィラー５の密度が基板１１側のフィラー密度より大きく構成されている。
【００２０】
次に、図２〜図６を参照しながら、半導体チップ２と基板１１とを接合する前の、半導体チップ２へのはんだバンプ６の形成状態や、基板１１へのはんだプリコート１４の形成状態、ならびに、これらの半導体チップ２と基板１１とが接合されてなる導電接続構造体１６の形成（製造）工程などを順に説明する。
【００２１】
図２は、半導体チップ２と基板１１とを接合する前の、半導体チップ２へのはんだバンプ６の形成状態を示す断面図である。図２に示すように、半導体チップ２上には、１２０μｍピッチで一般的な接続電極３が形成されており、更に接続電極３上に、ニッケルを主成分としたアンダーバンプメタル（以降、ＵＢＭとする）４が形成され、その上に、微細なフィラー５を含有したはんだ１からなるはんだバンプ６が形成されている。本実施の形態では、アルミニウムの接続電極３上に、ニッケルからなるＵＢＭ４を無電解メッキにて形成している。また、はんだバンプ６のはんだ１の材料としてはＳｎ−３Ａｇ−０．５Ｃｕを使用した。さらに、接合時のバンプショートを回避しつつ、接合強度を確保するために、ＵＢＭ４の直径とはんだバンプ６の直径とはそれぞれ６０μｍ、はんだバンプ６の高さを３０μｍとした。
【００２２】
はんだバンプ６に含有させるフィラー５の材料は、はんだ１より比重が小さく、熱膨張率（線膨張係数）が低いものが用いられる。このフィラー５の材料としては、シリカ、アルミナ、炭化珪素、窒化珪素、ジルコニア、マイカなどが挙げられる。中でも比重が２．０ｇ／ｃｍ３と軽く、線膨張係数が０．５×１０−６／℃と非常に小さいシリカが好適である。本実施の形態では、フィラー５の材料として、直径０．５μｍ、表面積７ｍ２／ｇの多孔質シリカを採用した。ここで、フィラー５は、線膨張係数が０．１×１０−６／℃〜１１×１０−６／℃で、かつ比重が１．０ｇ／ｃｍ３〜６．０ｇ／ｃｍ３であることが好ましい。なお、図２において、７ははんだ１の表面に形成された酸化膜、８は半導体チップ２上に形成されているパッシベーション膜、９はＰＢＯ（ポリベンゾオキサゾール）などからなる樹脂層である。
【００２３】
はんだバンプ６の形成工程（製造工程）としては、予め前記フィラー５を含有したはんだペーストを、半導体チップ２が多数形成された半導体ウェハにマスク印刷した後、バッチ型リフロー装置にて加熱してはんだ１を溶融させ、その後、冷却することによって形成した。
【００２４】
なお、はんだ１の供給方法は、前記方法に限らず、例えばメッキ液にフィラー５を混入させ、メッキによって供給する、あるいはフィラー５を含有したはんだボールをはんだボール搭載機で搭載、供給する方法などが挙げられる。また、フィラー５を含有したフラックスを、はんだバンプ６の形成後に塗布、加熱、一体化させることで、フィラー５を後から供給することも可能である。
【００２５】
はんだ１の溶融時には、半導体チップ２の上に、はんだバンプ６が配置されている状態で、はんだ１中に含有した比重の小さいフィラー５を、はんだバンプ６の上層に浮上させるために、主に水平方向に振動を加えている。具体的には、Ｓｎ−３Ａｇ−０．５Ｃｕのはんだ１はその融点が２２０℃前後であるため、はんだ１の溶融時の最高温度を２５０±５℃、１０±３ｓｅｃで設定し、この最高温度到達中に半導体チップ２に５μｍ幅、１００ＫＨｚで振動を加えた。これにより、はんだバンプ６のはんだ１よりも比重の小さいフィラー５が、はんだ１中を浮き上がり、はんだバンプ６の先端部（上層部）に集まることになる。
【００２６】
このはんだバンプ６を有する半導体チップ２の製造方法によれば、はんだバンプ６の全体ではなく、はんだバンプ６の先端部（上層部）にのみフィラー５を偏析させることが可能であり、本実施の形態では、はんだバンプ６の先端部（上層部）５μｍ中に、はんだ１との体積比１０〜２５％で偏析できるよう、フィラー５の含有量を調整している。なお、はんだ１の溶融時に半導体チップ２に振動を加えることにより、フィラー５のはんだバンプ６の先端部への移動が促進され、この際の振動の方向は水平方向でなくても、移動促進効果を有する。しかし、振動方向を水平とすると、フィラー５が上方へ移動し易くなり、短い時間で能率的にフィラー５をはんだバンプ６の先端部（上層部）に集めることができる。
【００２７】
前記のようにして、フィラー５を含有したはんだバンプ６を形成した半導体チップ２が多数形成された半導体ウェハを、一般的な工程と同様に、薄板化、小片化を行う。こうして、フィラー５を含有したはんだバンプ６を接続電極３の表面に有する半導体チップ２が形成される。
【００２８】
一方、図３は、はんだ部の一例としてのはんだプリコート（以降、ＳＯＰと称す）１４を形成した基板１１を示している。基板（配線基板）１１としては、ビルドアップ基板を採用した。ただし、基板１１はビルドアップ基板に限定されるものではなく、接合ピッチやコストの観点から、例えばシリコンインターポーザや一般の樹脂基板を採用することも可能である。この基板１１上には、半導体チップ２の接続電極３と対向する位置に、半導体チップ２と同様に基板電極１２が形成されている。なお、図３において、１５は基板１１のソルダーレジストである。
【００２９】
はんだバンプ６を用いた接続には、基板電極１２にもはんだプリコート１４を設けて行うことが一般的であり、図３に示すように、本実施の形態では、半導体チップ２のはんだバンプ６と同様に、基板１１にもフィラー５を含有させたはんだ１からなるＳＯＰ１４を形成した。基板１１のソルダーレジスト１５の開口径は６０μｍ、厚みは３５μｍであり、ソルダーレジスト１５の表面より１５±５μｍ突出するようにＳＯＰ１４を形成した。ＳＯＰ１４のはんだ１の材料は、半導体チップ２側のはんだバンプ６と同様にＳｎ−３Ａｇ−０．５Ｃｕである。
【００３０】
ＳＯＰ１４の形成方法は、はんだバンプ６と同様な方法で形成できるが、必ずしも同様な方法に特定されるものではなく、今回は予め前記フィラー５を含有したはんだペーストを基板１１にマスク印刷した後、バッチ型リフロー装置にて加熱して、はんだ１を溶融、冷却し、基板内高さバラツキを抑えるために圧延レベリングを実施した。このＳＯＰ１４の形成にも、半導体チップ２のはんだバンプ６の形成と同様の配置構成（基板１１の基板電極１２の上方にはんだプリコート１４を配置した配置構成）ならびに加熱・水平振幅条件を印加し、ＳＯＰ１４の先端部（上層部）に微細フィラー５を偏析させた。
【００３１】
次に、上記のようにして形成された半導体チップ２を、基板１１上にフリップチップ実装する。今回は、接合ピッチが１２０μｍと狭ピッチであったため、フラックス洗浄の困難さを回避するために、フラックスレスはんだ接合を採用した。
【００３２】
まず、図４に示すように、基板１１の上方に半導体チップ２を位置させて、半導体チップ２を基板１１上に搭載した。半導体チップ２は２００℃、基板１１は１００℃となるように、半導体チップ２側の吸着ツールとステージの温度設定を行った後、半導体チップ２の接続電極３と基板１１の基板電極１２とが対向する位置で搭載した。この時、はんだバンプ６のはんだ１およびＳＯＰ１４のはんだ１は溶融しておらず、半導体チップ２へのダメージを考慮して、１バンプ当たり１ｇ程度の荷重で搭載した。
【００３３】
次に、半導体チップ２側の吸着ツールを昇温させ、はんだ１の融点以上である２６０℃で５ｓｅｃ加熱して、はんだバンプ６のはんだ１およびＳＯＰ１４のはんだ１を溶融させる。通常、はんだ１の表面には数ｎｍ程度の酸化膜７が形成されており、溶融状態のはんだ１を押圧したのみでは、はんだバンプ６とＳＯＰ１４とは接合されない。そこで、図５に示すように、基板１１の上方に半導体チップ２が配置されている状態で、基板１を水平方向に２０μｍ幅、１０Ｈｚで５ｓｅｃ振動させ（例えば超音波を印加して振動させ）、はんだ１の酸化膜７同士を擦りあわせることで、酸化膜７の破壊を行っている。本実施の形態によれば、はんだバンプ６とＳＯＰ１４との接点付近には、フィラー５が偏析しており、はんだ１の溶融時でも固体であるフィラー５は、酸化膜７の破壊に効果的に機能する。本実施の形態では多孔質のフィラー５を採用しており、このように多孔質のフィラー５を採用することで、酸化膜７をより良好に破壊できて更に効果的となる。
【００３４】
次に、図６に示すように、はんだバンプ６とＳＯＰ１４との接合点付近から酸化膜７が破壊され、両者の接合が進むにつれて、はんだ１よりも比重の小さいフィラー５は、より上層への浮上を開始し、最終的には図１に示すように、はんだバンプ６とＳＯＰ１４とが接合されてなるはんだ接合部１７における、半導体チップ２の接続側電極８側（より詳しくは半導体チップ２のＵＢＭ４の近傍、５μｍ）のはんだ１中に、２０〜５０％の体積比でフィラー５が偏析する。
【００３５】
この時、はんだ接合部１７と接するＵＢＭ４のニッケルとパッシベーション膜８のＳｉＮとの線膨張係数はともに１４×１０−６／℃であり、はんだ接合部１７におけるＵＢＭ４近傍のはんだ１中に体積比で約３７％のフィラー５が偏析したとき、ＵＢＭ４及びパッシベーション膜８の線膨張係数と、フィラー５を含んだはんだ１の見かけ上の線膨張係数がほぼ一致し、半導体チップ２の接続電極３近傍の応力を大幅に低減することができる。
【００３６】
はんだ接合部１７の接続電極３（ＵＢＭ４）近傍箇所の最適なフィラー５の含有量は、はんだ１とフィラー５との組合せによって異なり、例えばＳｎ−３Ａｇ−０．５Ｃｕのはんだ１に対して、炭化珪素の場合は約４５％、窒化珪素の場合は約４２％が最適なフィラー５の含有量となる。よって、好ましくは、３５〜５０％の体積比でフィラー５が偏析するのがよい。
【００３７】
ここで、フィラー５の含有量が最適値に大きく満たない場合、フィラー５を含んだはんだ１の見かけ上の線膨張係数と、ＵＢＭ４及びパッシベーション膜８の線膨張係数との格差が縮まらず、応力低減効果が低下する。一方、フィラー５の含有量が体積比５０％を超えると、半導体チップ２の接続電極３と基板電極１２との接続抵抗が上昇するため、電気特性を満たすことが困難になる。
【００３８】
その後、半導体チップ２側の吸着ツールを２００℃まで冷却することで、はんだ接合部１７のはんだ１を凝固させ、導電接続構造体１６を形成する。この後、半導体チップ２と基板１１との間隙にアンダーフィル材を充填、硬化させることで、実装構造として完成となる。
【００３９】
かかる構成によれば、はんだ接合部１７における、半導体チップ２のＵＢＭ４近傍に温度変化に対する伸縮量（すなわち熱膨張率）が低いフィラー５が偏析し、温度変化に対する伸縮量が低減する。したがって、はんだ冷却凝固時の、半導体チップ２の接続電極３近傍のはんだバンプ６の収縮量がフィラー５により減少して、前記収縮による応力の発生も減少し、はんだ接合部１７における半導体チップ２の接続電極３との接合部分近傍箇所のクラックの発生を防止することができる。この結果、導電接続構造体１６の信頼性を向上することができる。
【００４０】
（実施の形態２）
図７、図８は、本発明の実施の形態２におけるはんだ接合部１７やはんだバンプ６などの断面図であり、図７は、導電接続構造体１６が形成された状態でのはんだ接合部１７などの断面図を示し、図８は、基板１１と接合される前の、はんだバンプ６を半導体チップ２に形成した状態のはんだバンプ６の断面図である。なお、図７、図８において、実施の形態１と同じ構成要素については同じ符号を用い、説明を省略する。
【００４１】
図７、図８に示すように、この実施の形態２においては、半導体チップ２の接続電極３上に、ニッケルを主成分としたＵＢＭ４を、段差部４ｃを有する凸型に形成している点が、上記実施の形態１とは異なっている。ここで、ＵＢＭ４の形状、形成方法は、中央部４ａと周縁部４ｂとに高低差があり（中央部４ａが高く、周縁部４ｂが低ければ）、段差部４ｃを有していれば限定されるものではなく、例えば、電解メッキを複数回行うことで、階段状にすることで高低差とする方法などが挙げられる。本実施の形態では、図８に示すように、アルミニウムの接続電極３上に、電解ニッケルメッキで６０μｍ径１μｍ厚で形成した後、４０μｍ径３μｍ厚で２段目のメッキを行うことで階段状の段差部４ｃを有するＵＢＭ４を形成した。
【００４２】
この後、実施の形態１と同様の工程を経て、はんだバンプ６の形成、ＳＯＰ１４の形成、および半導体チップ２と基板１１との接続を行い、図７に示すような導電接続構造体１８を形成した。
【００４３】
かかる構造によれば、図７に示すように、最も応力が集中する半導体チップ２の接続電極３の周縁部（この実施の形態では、ＵＢＭ４の周縁部４ｂ）に形成された段差部４ｃに集中してフィラー５が偏析するため、より効果的に半導体チップ２の接続電極３近傍の応力を低減することができる。したがって、クラックの発生をより確実に防止することができ、さらに、はんだ接合部１７と広い面積で平面状に接する中央部４ａ付近のフィラー５を少なめに抑えることができるため、フィラー５の含有による接続抵抗の上昇を抑えることができる。
【００４４】
なお、上記のように、ＵＢＭ４に階段状の段差部４ｃを形成することにより、極めて良好にＵＢＭ４の段差部４ｃや周縁部４ｂの近傍に集中してフィラー５を偏析させることができて、クラックの発生を確実に防止することができるが、これに限るものではない。すなわち、図９に示すように、無電解メッキにて、高アスペクトのＵＢＭ４を形成し、周縁部の曲線をもって高低差としても、図１０に示すように、ＵＢＭ４の周縁部４ｂの近傍に集中してフィラー５を偏析させることができて、クラックの発生をより確実に防止することができると同時に、フィラー５の含有による接続抵抗の上昇を抑えることができる。
【産業上の利用可能性】
【００４５】
本発明に係るはんだバンプ、半導体チップ、半導体チップの製造方法、導電接続構造体、および導電接続構造体の形成方法は、半導体チップと基板とをはんだバンプを介して接続する各種の導電接続構造体に適用できる。
【符号の説明】
【００４６】
１ はんだ
２ 半導体チップ
３ 接続電極
４ アンダーバンプメタル（ＵＢＭ）
５ 微細フィラー
６ はんだバンプ
７ 酸化膜
８ パッシベーション膜
９ 樹脂層
１１ 基板（配線基板）
１２ 基板電極
１４ はんだプリコート
１５ ソルダーレジスト
１６、１８ 導電接続構造体
１７ はんだ接合部
【技術分野】
【０００１】
本発明は、半導体チップと基板とを接続するはんだバンプ、このはんだバンプを有する半導体チップ、この半導体チップの製造方法、導電接続構造体、およびこの導電接続構造体の製造方法に関するものである。
【背景技術】
【０００２】
半導体チップを、配線パターンが形成された基板の実装用電極に実装する方法として、予め半導体チップと基板の電極とに、はんだバンプやはんだプリコートを施し、これらのはんだ部同士（すなわち、はんだバンプとはんだプリコート）を接続することによって、半導体チップと基板とを電気的、物理的に接続する方法が知られている。はんだの接続に関しては、フラックスを用いることが一般的であったが、近年の接続ピッチの縮小化により、特に１５０μｍよりも小さい接続ピッチではフラックスの洗浄が困難になりつつあるため、フラックスを用いず、半導体チップと基板の電極とを位置決めした後に、はんだを加熱溶融させることではんだ部同士を接続させることが主流になりつつある。はんだ部の接続後には、はんだ接合部の補強と信頼性確保との目的で、半導体チップと基板との間にアンダーフィル樹脂が充填され、このアンダーフィル樹脂を熱処理にて硬化させることで実装作業が完了する。
【０００３】
ただし、上記の接続方法において、接続時に溶融したはんだ接合部が、この後に冷却される時に、各部材の収縮率の不均等による収縮応力が発生する。特に、半導体チップの接続電極の外周部への応力集中が顕著であり、半導体チップの接続電極や、はんだバンプを溶融したはんだ接合部へのクラックなどを生じることがあり、この不具合が問題となっていた。
【０００４】
この問題に対する、従来の対策例として、はんだバンプのはんだ（はんだ材料）中に樹脂微粒子を含有させて応力を緩和する方法が挙げられる（たとえば特許文献１参照）。図１１は、前記特許文献１に記載された従来のはんだバンプの構造を示すものであり、２０ははんだバンプ、１ははんだバンプ２０のはんだ（はんだ材料）、２は半導体チップ、３は半導体チップ２の接続電極、２１は樹脂微粒子である。図１１に示すように、はんだバンプ２０のはんだ１中に、樹脂微粒子２１がほぼ均一に分散した状態で含有されており、樹脂微粒子２１の弾性により、冷却時に発生する応力を緩和させるよう図られている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００５−１０８８７１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、前記従来のはんだバンプ２０の構成では、樹脂微粒子２１がはんだバンプ２０のはんだ１中にほぼ均一に分散しているため、最も応力が集中する半導体チップ２の接続電極３の外周部（図１１に示す場合は、接続電極３にアンダーバンプメタル４が形成されている場合を示しており、この場合にはアンダーバンプメタル４の外周部）に発生する応力を必ずしも十分には緩和できなかった。
【０００７】
本発明は、上記現状に鑑みて前記課題を解決するもので、高い接続信頼性で半導体チップと基板とを導電接続できるはんだバンプ、このはんだバンプを有する半導体チップ、この半導体チップの製造方法、導電接続構造体、およびこの導電接続構造体の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、本発明のはんだバンプは、半導体チップの接続電極に設けられ、前記半導体チップの接続電極と基板とを接続するはんだバンプであって、前記はんだバンプのはんだよりも熱膨張率が低いフィラーを含有し、先端部のフィラーの密度が、基部のフィラー密度より大きいことを特徴とする。
【０００９】
なお、フィラーは、表面が多孔質であることが好ましい。フィラーの表面が多孔質であると、はんだの接合時に、はんだの表面に生じることが多い酸化膜を、フィラーでより良好に破壊できて、良好に接合できる。また、フィラーは、線膨張係数が０．１×１０−６／℃〜１１×１０−６／℃で、かつ比重が１．０ｇ／ｃｍ３〜６．０ｇ／ｃｍ３であることが好ましい。
【００１０】
また、本発明の半導体チップは、前記はんだバンプを有することを特徴とする。また、本発明の半導体チップは、前記はんだバンプが、アンダーバンプメタルを介して半導体チップの接続電極に設けられており、前記アンダーバンプメタルに段差部が形成され、前記はんだバンプの基部が、前記段差部を包含する姿勢で設けられていることを特徴とする。このように、半導体チップの接続電極に設けられたアンダーバンプメタルに段差部が形成されていると、アンダーバンプメタルとはんだバンプとが接合する段差部に集中してフィラーが偏析するため、応力集中を効果的に軽減できてクラックの発生を防止できる。
【００１１】
また、本発明は、はんだバンプを有する半導体チップを製造する方法であって、前記半導体チップにフィラー入りのはんだバンプを形成する形成工程と、前記フィラーを含有したはんだを溶融する溶融工程とを有し、前記溶融工程中で、前記半導体チップの上にはんだバンプが配置されている状態で前記半導体チップに振動を印加して、前記はんだバンプ中で前記フィラーを偏析させることを特徴とする。この方法によれば、半導体チップに振動を印加させることにより、比重の小さいフィラーをはんだバンプの先端部に良好に偏析させることができる。
【００１２】
また、本発明の導電接続構造体は、半導体チップの接続電極に設けられたはんだバンプと、基板に設けられたはんだ部とが接合されてなるはんだ接合部を有し、前記はんだ接合部を介して前記半導体チップが前記基板に実装された導電接続構造体であって、前記はんだ接合部のはんだよりも熱膨張率が低いフィラーを含有し、前記はんだ接合部における接続電極側部分のフィラーの密度が前記基板側のフィラー密度より大きいことを特徴とする。なお、好ましくは、前記はんだ接合部における接続電極側部分のフィラー密度が、２０〜５０体積％であるとよく、さらに好ましくは、前記はんだ接合部における接続電極側部分のフィラー密度が、３５〜５０体積％であるとよい。
【００１３】
本構成によって、はんだ接合部における接続電極側部分のはんだ材料の一部が、熱膨張率が低いフィラーに置き換えられた状態となるので、はんだ冷却凝固時の、はんだ接合部の接続電極側部分の収縮量が前記フィラーにより減少し、はんだ接合部と半導体チップの接続電極との接合部分のクラックを防止することができる。
【００１４】
また、本発明の導電接続構造体は、前記はんだ接合部が、アンダーバンプメタルを介して半導体チップの接続電極に接続されており、前記アンダーバンプメタルに段差部が形成され、前記はんだ接合部の前記アンダーバンプメタルとの接続部が、前記段差部を包含する姿勢で設けられていることを特徴とする。このように、半導体チップの接続電極に設けられたアンダーバンプメタルに段差部が形成されていると、アンダーバンプメタルとはんだ接合部とが接合する段差部に集中してフィラーが偏析するため、応力集中を効果的に軽減できてクラックの発生を防止できる。
【００１５】
また、本発明は、前記導電接続構造体を製造する方法であって、前記半導体チップを基板の所定位置に接触させる配置工程と、前記半導体チップのはんだバンプを溶融させる溶融工程とを有し、前記溶融工程において、前記基板の上に前記半導体前記チップが配置されている状態で基板または前記半導体チップに振動を印加することで、前記はんだバンプ中で前記フィラーを偏析させて前記はんだ接合部を形成することを特徴とする。この方法によれば、基板または半導体チップに振動を印加させることにより、比重の小さいフィラーをはんだ接合部の接続電極側箇所に良好に偏析させることができる。
【発明の効果】
【００１６】
本発明のはんだバンプや、はんだバンプを有する半導体チップ、導電接続構造体を用いることで、半導体チップと基板との接合部分のクラックを防止することができて、ひいては導電接続構造体の信頼性を向上することができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の実施の形態１に係る導電接続構造体（フィラーを含有するはんだバンプ（はんだ接合部）を用いて半導体チップと基板とが接続されてなる導電接続構造体）の断面図（はんだ冷却後の状態）
【図２】同実施の形態１に係る、フィラーを含有するはんだバンプを形成した半導体チップの断面図
【図３】本発明の実施の形態１に係る、フィラーを含有するＳＯＰの断面図
【図４】本発明の実施の形態１に係る、はんだ溶融前の導電接続構造体の断面図
【図５】本発明の実施の形態１に係る、超音波印加中の導電接続構造体の断面図
【図６】本発明の実施の形態１に係る、酸化膜破壊後の導電接続構造体の断面図
【図７】本発明の実施の形態２に係る導電接続構造体の断面図（はんだ冷却後の状態）
【図８】本発明の実施の形態２に係る、フィラーを含有するはんだバンプを形成した半導体チップの断面図
【図９】本発明の実施の形態３に係る導電接続構造体の断面図（はんだ冷却後の状態）
【図１０】本発明の実施の形態３に係る、フィラーを含有するはんだバンプを形成した半導体チップの断面図
【図１１】樹脂微粒子を含有する従来のはんだバンプを形成した半導体チップの断面図
【発明を実施するための形態】
【００１８】
以下、本発明の実施の形態について、図面を参照しながら説明する。
（実施の形態１）
図１および図２は、本発明の実施の形態１に係るはんだ接合部およびはんだバンプの断面図である。なお、図１、図２において、図１１に示す従来のはんだバンプ２０と同じ構成要素については同じ符号を用いる。
【００１９】
図２に示すように、本発明のはんだバンプ６は、半導体チップ２の接続電極３と基板１１とを接続するためのはんだバンプ６であって、はんだバンプ６が微細なフィラー５を含有している。そして、はんだバンプ６の先端部、つまり、はんだバンプ６における接続電極３から離れた箇所の、フィラー密度が、はんだバンプ６の基部、つまり、はんだバンプ６における半導体チップ２の接続電極３近傍箇所の、フィラー密度より大きく構成されている。ここで、フィラー５は、はんだバンプ６のはんだ（はんだ材料）１や後述するはんだプリコート１４のはんだ（はんだ材料）１よりも熱膨張率が低いものが用いられている。また、図１に示すように、半導体チップ２に形成されたはんだバンプ６と、基板１１の基板電極１２に形成されたはんだ部としてのはんだプリコート１４とが接合されて、これらのはんだバンプ６とはんだプリコート１４との接合体であるはんだ接合部１７を介して、半導体チップ２と基板１１とが接続されてなる導電接続構造体１６が形成（製造）されている。そして、はんだ接合部１７のはんだ１よりも熱膨張率が低いフィラー５を含有し、はんだ接合部１７における接続電極側３部分のフィラー５の密度が基板１１側のフィラー密度より大きく構成されている。
【００２０】
次に、図２〜図６を参照しながら、半導体チップ２と基板１１とを接合する前の、半導体チップ２へのはんだバンプ６の形成状態や、基板１１へのはんだプリコート１４の形成状態、ならびに、これらの半導体チップ２と基板１１とが接合されてなる導電接続構造体１６の形成（製造）工程などを順に説明する。
【００２１】
図２は、半導体チップ２と基板１１とを接合する前の、半導体チップ２へのはんだバンプ６の形成状態を示す断面図である。図２に示すように、半導体チップ２上には、１２０μｍピッチで一般的な接続電極３が形成されており、更に接続電極３上に、ニッケルを主成分としたアンダーバンプメタル（以降、ＵＢＭとする）４が形成され、その上に、微細なフィラー５を含有したはんだ１からなるはんだバンプ６が形成されている。本実施の形態では、アルミニウムの接続電極３上に、ニッケルからなるＵＢＭ４を無電解メッキにて形成している。また、はんだバンプ６のはんだ１の材料としてはＳｎ−３Ａｇ−０．５Ｃｕを使用した。さらに、接合時のバンプショートを回避しつつ、接合強度を確保するために、ＵＢＭ４の直径とはんだバンプ６の直径とはそれぞれ６０μｍ、はんだバンプ６の高さを３０μｍとした。
【００２２】
はんだバンプ６に含有させるフィラー５の材料は、はんだ１より比重が小さく、熱膨張率（線膨張係数）が低いものが用いられる。このフィラー５の材料としては、シリカ、アルミナ、炭化珪素、窒化珪素、ジルコニア、マイカなどが挙げられる。中でも比重が２．０ｇ／ｃｍ３と軽く、線膨張係数が０．５×１０−６／℃と非常に小さいシリカが好適である。本実施の形態では、フィラー５の材料として、直径０．５μｍ、表面積７ｍ２／ｇの多孔質シリカを採用した。ここで、フィラー５は、線膨張係数が０．１×１０−６／℃〜１１×１０−６／℃で、かつ比重が１．０ｇ／ｃｍ３〜６．０ｇ／ｃｍ３であることが好ましい。なお、図２において、７ははんだ１の表面に形成された酸化膜、８は半導体チップ２上に形成されているパッシベーション膜、９はＰＢＯ（ポリベンゾオキサゾール）などからなる樹脂層である。
【００２３】
はんだバンプ６の形成工程（製造工程）としては、予め前記フィラー５を含有したはんだペーストを、半導体チップ２が多数形成された半導体ウェハにマスク印刷した後、バッチ型リフロー装置にて加熱してはんだ１を溶融させ、その後、冷却することによって形成した。
【００２４】
なお、はんだ１の供給方法は、前記方法に限らず、例えばメッキ液にフィラー５を混入させ、メッキによって供給する、あるいはフィラー５を含有したはんだボールをはんだボール搭載機で搭載、供給する方法などが挙げられる。また、フィラー５を含有したフラックスを、はんだバンプ６の形成後に塗布、加熱、一体化させることで、フィラー５を後から供給することも可能である。
【００２５】
はんだ１の溶融時には、半導体チップ２の上に、はんだバンプ６が配置されている状態で、はんだ１中に含有した比重の小さいフィラー５を、はんだバンプ６の上層に浮上させるために、主に水平方向に振動を加えている。具体的には、Ｓｎ−３Ａｇ−０．５Ｃｕのはんだ１はその融点が２２０℃前後であるため、はんだ１の溶融時の最高温度を２５０±５℃、１０±３ｓｅｃで設定し、この最高温度到達中に半導体チップ２に５μｍ幅、１００ＫＨｚで振動を加えた。これにより、はんだバンプ６のはんだ１よりも比重の小さいフィラー５が、はんだ１中を浮き上がり、はんだバンプ６の先端部（上層部）に集まることになる。
【００２６】
このはんだバンプ６を有する半導体チップ２の製造方法によれば、はんだバンプ６の全体ではなく、はんだバンプ６の先端部（上層部）にのみフィラー５を偏析させることが可能であり、本実施の形態では、はんだバンプ６の先端部（上層部）５μｍ中に、はんだ１との体積比１０〜２５％で偏析できるよう、フィラー５の含有量を調整している。なお、はんだ１の溶融時に半導体チップ２に振動を加えることにより、フィラー５のはんだバンプ６の先端部への移動が促進され、この際の振動の方向は水平方向でなくても、移動促進効果を有する。しかし、振動方向を水平とすると、フィラー５が上方へ移動し易くなり、短い時間で能率的にフィラー５をはんだバンプ６の先端部（上層部）に集めることができる。
【００２７】
前記のようにして、フィラー５を含有したはんだバンプ６を形成した半導体チップ２が多数形成された半導体ウェハを、一般的な工程と同様に、薄板化、小片化を行う。こうして、フィラー５を含有したはんだバンプ６を接続電極３の表面に有する半導体チップ２が形成される。
【００２８】
一方、図３は、はんだ部の一例としてのはんだプリコート（以降、ＳＯＰと称す）１４を形成した基板１１を示している。基板（配線基板）１１としては、ビルドアップ基板を採用した。ただし、基板１１はビルドアップ基板に限定されるものではなく、接合ピッチやコストの観点から、例えばシリコンインターポーザや一般の樹脂基板を採用することも可能である。この基板１１上には、半導体チップ２の接続電極３と対向する位置に、半導体チップ２と同様に基板電極１２が形成されている。なお、図３において、１５は基板１１のソルダーレジストである。
【００２９】
はんだバンプ６を用いた接続には、基板電極１２にもはんだプリコート１４を設けて行うことが一般的であり、図３に示すように、本実施の形態では、半導体チップ２のはんだバンプ６と同様に、基板１１にもフィラー５を含有させたはんだ１からなるＳＯＰ１４を形成した。基板１１のソルダーレジスト１５の開口径は６０μｍ、厚みは３５μｍであり、ソルダーレジスト１５の表面より１５±５μｍ突出するようにＳＯＰ１４を形成した。ＳＯＰ１４のはんだ１の材料は、半導体チップ２側のはんだバンプ６と同様にＳｎ−３Ａｇ−０．５Ｃｕである。
【００３０】
ＳＯＰ１４の形成方法は、はんだバンプ６と同様な方法で形成できるが、必ずしも同様な方法に特定されるものではなく、今回は予め前記フィラー５を含有したはんだペーストを基板１１にマスク印刷した後、バッチ型リフロー装置にて加熱して、はんだ１を溶融、冷却し、基板内高さバラツキを抑えるために圧延レベリングを実施した。このＳＯＰ１４の形成にも、半導体チップ２のはんだバンプ６の形成と同様の配置構成（基板１１の基板電極１２の上方にはんだプリコート１４を配置した配置構成）ならびに加熱・水平振幅条件を印加し、ＳＯＰ１４の先端部（上層部）に微細フィラー５を偏析させた。
【００３１】
次に、上記のようにして形成された半導体チップ２を、基板１１上にフリップチップ実装する。今回は、接合ピッチが１２０μｍと狭ピッチであったため、フラックス洗浄の困難さを回避するために、フラックスレスはんだ接合を採用した。
【００３２】
まず、図４に示すように、基板１１の上方に半導体チップ２を位置させて、半導体チップ２を基板１１上に搭載した。半導体チップ２は２００℃、基板１１は１００℃となるように、半導体チップ２側の吸着ツールとステージの温度設定を行った後、半導体チップ２の接続電極３と基板１１の基板電極１２とが対向する位置で搭載した。この時、はんだバンプ６のはんだ１およびＳＯＰ１４のはんだ１は溶融しておらず、半導体チップ２へのダメージを考慮して、１バンプ当たり１ｇ程度の荷重で搭載した。
【００３３】
次に、半導体チップ２側の吸着ツールを昇温させ、はんだ１の融点以上である２６０℃で５ｓｅｃ加熱して、はんだバンプ６のはんだ１およびＳＯＰ１４のはんだ１を溶融させる。通常、はんだ１の表面には数ｎｍ程度の酸化膜７が形成されており、溶融状態のはんだ１を押圧したのみでは、はんだバンプ６とＳＯＰ１４とは接合されない。そこで、図５に示すように、基板１１の上方に半導体チップ２が配置されている状態で、基板１を水平方向に２０μｍ幅、１０Ｈｚで５ｓｅｃ振動させ（例えば超音波を印加して振動させ）、はんだ１の酸化膜７同士を擦りあわせることで、酸化膜７の破壊を行っている。本実施の形態によれば、はんだバンプ６とＳＯＰ１４との接点付近には、フィラー５が偏析しており、はんだ１の溶融時でも固体であるフィラー５は、酸化膜７の破壊に効果的に機能する。本実施の形態では多孔質のフィラー５を採用しており、このように多孔質のフィラー５を採用することで、酸化膜７をより良好に破壊できて更に効果的となる。
【００３４】
次に、図６に示すように、はんだバンプ６とＳＯＰ１４との接合点付近から酸化膜７が破壊され、両者の接合が進むにつれて、はんだ１よりも比重の小さいフィラー５は、より上層への浮上を開始し、最終的には図１に示すように、はんだバンプ６とＳＯＰ１４とが接合されてなるはんだ接合部１７における、半導体チップ２の接続側電極８側（より詳しくは半導体チップ２のＵＢＭ４の近傍、５μｍ）のはんだ１中に、２０〜５０％の体積比でフィラー５が偏析する。
【００３５】
この時、はんだ接合部１７と接するＵＢＭ４のニッケルとパッシベーション膜８のＳｉＮとの線膨張係数はともに１４×１０−６／℃であり、はんだ接合部１７におけるＵＢＭ４近傍のはんだ１中に体積比で約３７％のフィラー５が偏析したとき、ＵＢＭ４及びパッシベーション膜８の線膨張係数と、フィラー５を含んだはんだ１の見かけ上の線膨張係数がほぼ一致し、半導体チップ２の接続電極３近傍の応力を大幅に低減することができる。
【００３６】
はんだ接合部１７の接続電極３（ＵＢＭ４）近傍箇所の最適なフィラー５の含有量は、はんだ１とフィラー５との組合せによって異なり、例えばＳｎ−３Ａｇ−０．５Ｃｕのはんだ１に対して、炭化珪素の場合は約４５％、窒化珪素の場合は約４２％が最適なフィラー５の含有量となる。よって、好ましくは、３５〜５０％の体積比でフィラー５が偏析するのがよい。
【００３７】
ここで、フィラー５の含有量が最適値に大きく満たない場合、フィラー５を含んだはんだ１の見かけ上の線膨張係数と、ＵＢＭ４及びパッシベーション膜８の線膨張係数との格差が縮まらず、応力低減効果が低下する。一方、フィラー５の含有量が体積比５０％を超えると、半導体チップ２の接続電極３と基板電極１２との接続抵抗が上昇するため、電気特性を満たすことが困難になる。
【００３８】
その後、半導体チップ２側の吸着ツールを２００℃まで冷却することで、はんだ接合部１７のはんだ１を凝固させ、導電接続構造体１６を形成する。この後、半導体チップ２と基板１１との間隙にアンダーフィル材を充填、硬化させることで、実装構造として完成となる。
【００３９】
かかる構成によれば、はんだ接合部１７における、半導体チップ２のＵＢＭ４近傍に温度変化に対する伸縮量（すなわち熱膨張率）が低いフィラー５が偏析し、温度変化に対する伸縮量が低減する。したがって、はんだ冷却凝固時の、半導体チップ２の接続電極３近傍のはんだバンプ６の収縮量がフィラー５により減少して、前記収縮による応力の発生も減少し、はんだ接合部１７における半導体チップ２の接続電極３との接合部分近傍箇所のクラックの発生を防止することができる。この結果、導電接続構造体１６の信頼性を向上することができる。
【００４０】
（実施の形態２）
図７、図８は、本発明の実施の形態２におけるはんだ接合部１７やはんだバンプ６などの断面図であり、図７は、導電接続構造体１６が形成された状態でのはんだ接合部１７などの断面図を示し、図８は、基板１１と接合される前の、はんだバンプ６を半導体チップ２に形成した状態のはんだバンプ６の断面図である。なお、図７、図８において、実施の形態１と同じ構成要素については同じ符号を用い、説明を省略する。
【００４１】
図７、図８に示すように、この実施の形態２においては、半導体チップ２の接続電極３上に、ニッケルを主成分としたＵＢＭ４を、段差部４ｃを有する凸型に形成している点が、上記実施の形態１とは異なっている。ここで、ＵＢＭ４の形状、形成方法は、中央部４ａと周縁部４ｂとに高低差があり（中央部４ａが高く、周縁部４ｂが低ければ）、段差部４ｃを有していれば限定されるものではなく、例えば、電解メッキを複数回行うことで、階段状にすることで高低差とする方法などが挙げられる。本実施の形態では、図８に示すように、アルミニウムの接続電極３上に、電解ニッケルメッキで６０μｍ径１μｍ厚で形成した後、４０μｍ径３μｍ厚で２段目のメッキを行うことで階段状の段差部４ｃを有するＵＢＭ４を形成した。
【００４２】
この後、実施の形態１と同様の工程を経て、はんだバンプ６の形成、ＳＯＰ１４の形成、および半導体チップ２と基板１１との接続を行い、図７に示すような導電接続構造体１８を形成した。
【００４３】
かかる構造によれば、図７に示すように、最も応力が集中する半導体チップ２の接続電極３の周縁部（この実施の形態では、ＵＢＭ４の周縁部４ｂ）に形成された段差部４ｃに集中してフィラー５が偏析するため、より効果的に半導体チップ２の接続電極３近傍の応力を低減することができる。したがって、クラックの発生をより確実に防止することができ、さらに、はんだ接合部１７と広い面積で平面状に接する中央部４ａ付近のフィラー５を少なめに抑えることができるため、フィラー５の含有による接続抵抗の上昇を抑えることができる。
【００４４】
なお、上記のように、ＵＢＭ４に階段状の段差部４ｃを形成することにより、極めて良好にＵＢＭ４の段差部４ｃや周縁部４ｂの近傍に集中してフィラー５を偏析させることができて、クラックの発生を確実に防止することができるが、これに限るものではない。すなわち、図９に示すように、無電解メッキにて、高アスペクトのＵＢＭ４を形成し、周縁部の曲線をもって高低差としても、図１０に示すように、ＵＢＭ４の周縁部４ｂの近傍に集中してフィラー５を偏析させることができて、クラックの発生をより確実に防止することができると同時に、フィラー５の含有による接続抵抗の上昇を抑えることができる。
【産業上の利用可能性】
【００４５】
本発明に係るはんだバンプ、半導体チップ、半導体チップの製造方法、導電接続構造体、および導電接続構造体の形成方法は、半導体チップと基板とをはんだバンプを介して接続する各種の導電接続構造体に適用できる。
【符号の説明】
【００４６】
１ はんだ
２ 半導体チップ
３ 接続電極
４ アンダーバンプメタル（ＵＢＭ）
５ 微細フィラー
６ はんだバンプ
７ 酸化膜
８ パッシベーション膜
９ 樹脂層
１１ 基板（配線基板）
１２ 基板電極
１４ はんだプリコート
１５ ソルダーレジスト
１６、１８ 導電接続構造体
１７ はんだ接合部
【特許請求の範囲】
【請求項１】
半導体チップの接続電極に設けられ、前記半導体チップの接続電極と基板とを接続するはんだバンプであって、前記はんだバンプのはんだよりも熱膨張率が低いフィラーを含有し、先端部のフィラーの密度が、基部のフィラー密度より大きいことを特徴とするはんだバンプ。
【請求項２】
フィラーは、表面が多孔質であることを特徴とする請求項１に記載のはんだバンプ。
【請求項３】
フィラーは、線膨張係数が０．１×１０−６／℃〜１１×１０−６／℃で、かつ比重が１．０ｇ／ｃｍ３〜６．０ｇ／ｃｍ３であることを特徴とする請求項１または２に記載のはんだバンプ。
【請求項４】
請求項１〜３の何れか１項に記載のはんだバンプを有することを特徴とする半導体チップ。
【請求項５】
前記はんだバンプが、アンダーバンプメタルを介して半導体チップの接続電極に設けられており、前記アンダーバンプメタルに段差部が形成され、前記はんだバンプの基部が、前記段差部を包含する姿勢で設けられていることを特徴とする請求項４に記載の半導体チップ。
【請求項６】
請求項４または５に記載の半導体チップを製造する方法であって、
前記半導体チップにフィラー入りのはんだバンプを形成する形成工程と、
前記フィラーを含有したはんだを溶融する溶融工程とを有し、
前記溶融工程中で、前記半導体チップの上にはんだバンプが配置されている状態で前記半導体チップに振動を印加して、前記はんだバンプ中で前記フィラーを偏析させることを特徴とする半導体チップの製造方法。
【請求項７】
半導体チップの接続電極に設けられたはんだバンプと、基板に設けられたはんだ部とが接合されてなるはんだ接合部を有し、前記はんだ接合部を介して前記半導体チップが前記基板に実装された導電接続構造体であって、前記はんだ接合部のはんだよりも熱膨張率が低いフィラーを含有し、前記はんだ接合部における接続電極側部分のフィラーの密度が前記基板側のフィラー密度より大きいことを特徴とする導電接続構造体。
【請求項８】
前記はんだ接合部における接続電極側部分のフィラーの密度が、２０〜５０体積％であることを特徴とする請求項７記載の導電接続構造体。
【請求項９】
前記はんだ接合部における接続電極側部分のフィラーの密度が、３５〜５０体積％であることを特徴とする請求項７記載の導電接続構造体。
【請求項１０】
フィラーは、表面が多孔質であることを特徴とする請求項７〜９の何れか１項に記載の導電接続構造体。
【請求項１１】
フィラーは、線膨張係数が０．１×１０−６／℃〜１１×１０−６／℃で、かつ比重が１．０ｇ／ｃｍ３〜６．０ｇ／ｃｍ３であることを特徴とする請求項７〜１０の何れか１項に記載の導電接続構造体。
【請求項１２】
前記はんだ接合部が、アンダーバンプメタルを介して半導体チップの接続電極に接続されており、前記アンダーバンプメタルに段差部が形成され、前記はんだ接合部の前記アンダーバンプメタルとの接続部が、前記段差部を包含する姿勢で設けられていることを特徴とする請求項７〜１１の何れか１項に記載の導電接続構造体。
【請求項１３】
請求項７〜１２の何れか１項に記載の導電接続構造体を製造する方法であって、
前記半導体チップを基板の所定位置に接触させる配置工程と、
前記半導体チップのはんだバンプを溶融させる溶融工程とを有し、
前記溶融工程において、前記基板の上に前記半導体前記チップが配置されている状態で基板または前記半導体チップに振動を印加することで、前記はんだバンプ中で前記フィラーを偏析させて前記はんだ接合部を形成することを特徴とする導電接続構造体の製造方法。
【請求項１】
半導体チップの接続電極に設けられ、前記半導体チップの接続電極と基板とを接続するはんだバンプであって、前記はんだバンプのはんだよりも熱膨張率が低いフィラーを含有し、先端部のフィラーの密度が、基部のフィラー密度より大きいことを特徴とするはんだバンプ。
【請求項２】
フィラーは、表面が多孔質であることを特徴とする請求項１に記載のはんだバンプ。
【請求項３】
フィラーは、線膨張係数が０．１×１０−６／℃〜１１×１０−６／℃で、かつ比重が１．０ｇ／ｃｍ３〜６．０ｇ／ｃｍ３であることを特徴とする請求項１または２に記載のはんだバンプ。
【請求項４】
請求項１〜３の何れか１項に記載のはんだバンプを有することを特徴とする半導体チップ。
【請求項５】
前記はんだバンプが、アンダーバンプメタルを介して半導体チップの接続電極に設けられており、前記アンダーバンプメタルに段差部が形成され、前記はんだバンプの基部が、前記段差部を包含する姿勢で設けられていることを特徴とする請求項４に記載の半導体チップ。
【請求項６】
請求項４または５に記載の半導体チップを製造する方法であって、
前記半導体チップにフィラー入りのはんだバンプを形成する形成工程と、
前記フィラーを含有したはんだを溶融する溶融工程とを有し、
前記溶融工程中で、前記半導体チップの上にはんだバンプが配置されている状態で前記半導体チップに振動を印加して、前記はんだバンプ中で前記フィラーを偏析させることを特徴とする半導体チップの製造方法。
【請求項７】
半導体チップの接続電極に設けられたはんだバンプと、基板に設けられたはんだ部とが接合されてなるはんだ接合部を有し、前記はんだ接合部を介して前記半導体チップが前記基板に実装された導電接続構造体であって、前記はんだ接合部のはんだよりも熱膨張率が低いフィラーを含有し、前記はんだ接合部における接続電極側部分のフィラーの密度が前記基板側のフィラー密度より大きいことを特徴とする導電接続構造体。
【請求項８】
前記はんだ接合部における接続電極側部分のフィラーの密度が、２０〜５０体積％であることを特徴とする請求項７記載の導電接続構造体。
【請求項９】
前記はんだ接合部における接続電極側部分のフィラーの密度が、３５〜５０体積％であることを特徴とする請求項７記載の導電接続構造体。
【請求項１０】
フィラーは、表面が多孔質であることを特徴とする請求項７〜９の何れか１項に記載の導電接続構造体。
【請求項１１】
フィラーは、線膨張係数が０．１×１０−６／℃〜１１×１０−６／℃で、かつ比重が１．０ｇ／ｃｍ３〜６．０ｇ／ｃｍ３であることを特徴とする請求項７〜１０の何れか１項に記載の導電接続構造体。
【請求項１２】
前記はんだ接合部が、アンダーバンプメタルを介して半導体チップの接続電極に接続されており、前記アンダーバンプメタルに段差部が形成され、前記はんだ接合部の前記アンダーバンプメタルとの接続部が、前記段差部を包含する姿勢で設けられていることを特徴とする請求項７〜１１の何れか１項に記載の導電接続構造体。
【請求項１３】
請求項７〜１２の何れか１項に記載の導電接続構造体を製造する方法であって、
前記半導体チップを基板の所定位置に接触させる配置工程と、
前記半導体チップのはんだバンプを溶融させる溶融工程とを有し、
前記溶融工程において、前記基板の上に前記半導体前記チップが配置されている状態で基板または前記半導体チップに振動を印加することで、前記はんだバンプ中で前記フィラーを偏析させて前記はんだ接合部を形成することを特徴とする導電接続構造体の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【公開番号】特開２０１０−２１９５０７（Ｐ２０１０−２１９５０７Ａ）
【公開日】平成２２年９月３０日（２０１０．９．３０）
【国際特許分類】
【出願番号】特願２０１０−２８３４２（Ｐ２０１０−２８３４２）
【出願日】平成２２年２月１２日（２０１０．２．１２）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
【公開日】平成２２年９月３０日（２０１０．９．３０）
【国際特許分類】
【出願日】平成２２年２月１２日（２０１０．２．１２）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
[ Back to top ]