インクジェット式記録ヘッド及びその製造方法、インクジェット式記録装置
【課題】インクジェット式記録ヘッドの低コスト化を可能としたインクジェット式記録ヘッド及びその製造方法、インクジェット式記録装置を提供する。
【解決手段】基板1と、基板1に形成された圧力発生室10と、基板1の表面側に形成されて圧力発生室10を覆う振動膜20と、基板1の表面側であって振動膜20を挟んで圧力発生室10と対向する領域に形成された圧電素子30と、基板1の表面側に形成されて圧電素子30に接続する配線34、35と、IC素子50(基板51と、基板51の表面に形成されたドライバ回路52と、基板51の表面側に形成されてドライバ回路52に接続するバンプ電極53と、を含む。)と、凹部41aを有する封止板40と、を備える。バンプ電極53は配線34、35に接合され、封止板40は、IC素子50と圧電素子30とを凹部41aの内側に収納した状態で、基板1の表面側に取り付けられている。
【解決手段】基板1と、基板1に形成された圧力発生室10と、基板1の表面側に形成されて圧力発生室10を覆う振動膜20と、基板1の表面側であって振動膜20を挟んで圧力発生室10と対向する領域に形成された圧電素子30と、基板1の表面側に形成されて圧電素子30に接続する配線34、35と、IC素子50(基板51と、基板51の表面に形成されたドライバ回路52と、基板51の表面側に形成されてドライバ回路52に接続するバンプ電極53と、を含む。)と、凹部41aを有する封止板40と、を備える。バンプ電極53は配線34、35に接合され、封止板40は、IC素子50と圧電素子30とを凹部41aの内側に収納した状態で、基板1の表面側に取り付けられている。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、インクジェット式記録ヘッド及びその製造方法、インクジェット式記録装置に関する。
【背景技術】
【0002】
この種の従来技術としては、例えば特許文献1に開示されたものがある。即ち、この特許文献1には、インクジェット式記録ヘッドにおいて、圧電素子を駆動するための回路(ドライバ回路、又は、駆動回路ともいう。)がIC素子として別基板に製造され、この別基板に製造されたIC素子が記録ヘッドに装着され、各圧電素子とIC素子との接続がワイヤーボンディングにより行われた構造が開示されている。
しかしながら、インク液を吐出するノズル開口部は高密度化が進んでおり、ワイヤーボンディングによる上記の接続は限界に近づきつつある。このような課題に対し、ドライバ回路を別基板に形成するのではなく、例えば特許文献2の実施形態1等に開示されているように、記録ヘッドを構成する流路形成基板に直接形成することを行えば、ワイヤーボンディングに依らずにドライバ回路と圧電素子とを電気的に接続することが可能となるので、ノズル開口部の高密度化に対応することが可能となる。
【特許文献1】特開2002−254639号公報
【特許文献2】特開2001−205815号公報
【発明の開示】
【発明が解決しようとする課題】
【0003】
ところで、IC素子は、1枚の基板にできるだけ多くの個数を敷き詰めて(即ち、できるだけ密に配置して)製造することにより、その低コスト化が図られている。これは、IC素子の一般的な製造方法である。しかしながら、特許文献2では、流路形成基板にIC素子の他、圧力発生室やリザーバ等を形成しているため、IC素子を密に配置することができない。このため、一般的な製造方法と比べて、基板1枚当たりのIC素子の収量は少なく、IC素子1個当たりの製造コストは高くなりがちであった。
【0004】
また、この流路形成基板には、IC素子が形成された後で、圧力発生室と圧電アクチュエータ及びリザーバが形成される。このため、流路形成基板に最初に形成されたIC素子が正常に動作する良品であったとしても、その後に形成されるアクチュエータが正常に動作しない不良品であった場合には、流路形成基板は不良品として扱われる。つまり、流路形成基板の歩留りは、IC素子の歩留りだけでなくアクチュエータの歩留りにも依存する。流路形成基板は、IC素子とアクチュエータが正常に動作し、且つ、圧力発生室とリザーバが規格通りの形に作られて初めて、良品として認められる。それゆえ、特に、製造工程(即ち、IC素子と、圧力発生室と、圧電アクチュエータ及びリザーバの各形成工程を含む)の後半で不良品が多発した場合には、その不良品に対して施された製造工程の前半が無駄となり、流路形成基板の製造コストが著しく上昇してしまう可能性があった。
【0005】
このように、特許文献2では、IC素子を密に配置することができないため、IC素子の製造コストは高くなりがちであった。また、このIC素子と、圧電アクチュエータ及び圧力発生室等を同一基板に形成しているため、特に製造工程の後半で不良品が多発した場合には、製造工程の前半が無駄となり、流路形成基板の製造コストが著しく上昇してしまう可能性があった。このため、インクジェット式記録ヘッドの低コスト化は困難である、という課題があった。
そこで、本発明はこのような課題に着目してなされたものであって、インクジェット式記録ヘッドの低コスト化を可能としたインクジェット式記録ヘッド及びその製造方法、インクジェット式記録装置の提供を目的とする。
【課題を解決するための手段】
【0006】
〔発明1〕 発明1のインクジェット式記録ヘッドは、第1基板と、前記第1基板に形成された圧力発生室と、前記第1基板の一方の面側に形成されて前記圧力発生室を覆う振動膜と、前記第1基板の一方の面側であって前記振動膜を挟んで前記圧力発生室と対向する領域に形成された圧電素子と、前記第1基板の一方の面側に形成されて前記圧電素子に接続する配線層と、第2基板と、前記第2基板の一方の面に形成された集積回路と、前記第2基板の一方の面側に形成されて前記集積回路に接続するバンプ電極と、凹部を有する第3基板と、を備え、前記バンプ電極は前記配線層に接合され、前記第3基板は、前記集積回路及び前記バンプ電極が形成された前記第2基板と前記圧電素子とを前記凹部の内側に収納した状態で、前記第1基板の一方の面側に取り付けられていることを特徴とするものである。ここで、本発明の「集積回路」は、例えば、インクジェット式記録ヘッドを駆動するためのドライバ回路である。
【0007】
このような構成であれば、バンプ電極を介して集積回路と圧電素子とが電気的に接続されるので、上記の接続をワイヤーボンディングにより行う場合と比べて、ノズル開口部の高密度化が可能である。
また、集積回路と圧力発生室とを別基板に形成されているので、集積回路を製造する際に、できるだけ多くの集積回路を第2基板の一方の面に敷き詰めて(即ち、できるだけ密に配置して)製造することができる。これにより、基板1枚当たりの集積回路の収量を多くすることができ、集積回路の低コスト化を図ることができる。
【0008】
さらに、第1基板に圧力発生室と圧電素子とを形成し、第2基板に集積回路を形成しているので、これらを同一基板に形成する場合と比べて、不良品の発生工程を第1基板側と第2基板側とに分散させることができ、不良品を製造工程のできるだけ早い段階でスクリーニングすることができる。これにより、良品のみを組み合わせてインクジェット式記録ヘッドを製造することができるので、インクジェット式記録ヘッドの低コスト化が可能となる。
【0009】
〔発明2〕 発明2のインクジェット式記録ヘッドは、発明1のインクジェット式記録ヘッドにおいて、前記第1基板の他方の面側に取り付けられる第4基板、をさらに備え、前記第4基板には、前記圧力発生室に連通するノズル開口部が形成されていることを特徴とするものである。ここで、「他方の面」とは、一方の面とは反対側を向く面のことである。
このような構成であれば、第1基板の他方の面に向けてインク液を吐出することができる。
〔発明3〕 発明3のインクジェット式記録ヘッドは、発明1又は発明2のインクジェット式記録ヘッドにおいて、前記第3基板に形成されて前記圧力発生室に連通するリザーバ、をさらに備えることを特徴とするものである。
このような構成であれば、リザーバから圧力発生室にインク液を供給することができる。
【0010】
〔発明4〕 発明4のインクジェット式記録ヘッドは、発明1から発明3の何れか一のインクジェット式記録ヘッドにおいて、前記圧電素子の上方に前記第2基板が配置されると共に、前記圧電素子と前記第2基板との間には隙間が設けられていることを特徴とするものである。
このような構成であれば、第2基板を用いて圧電素子を保護することができると共に、第2基板と圧電素子との間に、圧電素子が伸長、縮小するためのスペースを確保することができる。
〔発明5〕 発明5のインクジェット式記録装置は、発明1から発明4の何れか一のインクジェット式記録ヘッドを具備したことを特徴とするものである。
このような構成であれば、発明1から発明4のインクジェット式記録ヘッドが応用されるので、インクジェット式記録装置の小型化と低コスト化が可能である。
【0011】
〔発明6〕 発明6のインクジェット式記録ヘッドの製造方法は、第1基板に圧力発生室を形成する工程と、前記第1基板の一方の面側に、前記圧力発生室を覆う振動膜を形成する工程と、前記第1基板の一方の面側であって前記振動膜を挟んで前記圧力発生室と対向する領域に圧電素子を形成する工程と、前記第1基板の一方の面側に、前記圧電素子に接続する配線層を形成する工程と、第2基板の一方の面に集積回路を形成する工程と、前記第2基板の一方の面側に、前記集積回路に接続するバンプ電極を形成する工程と、前記第2基板の一方の面を前記第1基板の一方の面に対向させて、前記バンプ電極を前記配線層に接合する工程と、前記集積回路及び前記バンプ電極が形成された前記第2基板と前記圧電素子とを第3基板が有する凹部の内側に収納した状態で、前記第3基板を前記第1基板の一方の面側に取り付ける工程と、を含むことを特徴とするものである。
【0012】
このような製造方法であれば、発明1のインクジェット式記録ヘッドを製造することができるため、ノズル開口部の高密度化が可能である。また、集積回路を製造する際に、できるだけ多くの集積回路を第2基板の一方の面に敷き詰めて製造することができるので、集積回路の低コスト化を図ることができる。さらに、不良品を製造工程のできるだけ早い段階でスクリーニングすることができ、良品のみを組み合わせてインクジェット式記録ヘッドを製造することができる。これにより、インクジェット式記録ヘッドの低コスト化が可能となる。
【発明を実施するための最良の形態】
【0013】
以下、本発明の実施の形態について図面を参照しながら説明する。なお、以下に説明する各図において、同一の構成を有する部分には同一の符号を付し、その重複する説明は省略する。
(1)第1実施形態
図1は、本発明の実施形態に係るインクジェット式記録ヘッド100の構成例を示す断面図である。図1に示すように、このインクジェット式記録ヘッド100は、例えば基板1と、振動膜20と、圧電素子(即ち、ピエゾ素子)30と、圧電素子30と対向する領域に凹部41aを有する封止板40と、IC素子50と、ノズルプレート60と、を備える。これらの中で、基板1は、例えば面方位(100)のバルクシリコン基板である。この基板1は、例えば50μm〜500μmの厚さを有する。
【0014】
図2は、基板1の構成例を示す平面図である。図2に示すように、この基板1は、個々に区画された複数本のインク流路5が形成されている。ここで、インク流路とは、インク液が流れる経路のことである。一つのインク流路5には、導入部8と、狭窄部9と、圧力発生室10とがそれぞれ含まれる。導入部8は、後述のリザーバからインク液の供給を受ける空間部である。また、狭窄部9は、窄まって狭く形成された空間部である。この狭窄部9が導入部8と圧力発生室10との間にあることによって、圧力発生室10で生じた圧力の導入部8側への漏れが抑制される。なお、図1に示した基板1の断面は、図2をX2−X´2線で切断したときの断面に対応している。
【0015】
また、図1に示すように、基板1の裏面にはノズルプレート60が接合されている。このノズルプレート60は、例えば面方位(100)のバルクシリコン基板からなり、その表面から裏面にかけて貫通孔が設けられている。この貫通孔がノズル開口部62である。ノズル開口部62は圧力発生室10に連通している。なお、インク液に圧力を与える圧力発生室10の容積とノズル開口部62の大きさは、インク液の吐出量とその吐出スピード、吐出周波数などに応じて最適化されている。
【0016】
振動膜20は弾性膜であり、基板1の表面上に形成されて圧力発生室10を覆っている。また、圧電素子30は、振動膜20を介して圧力発生室10の真上に形成されている。この圧電素子30は、下部電極31と、下部電極31上に形成された圧電体32と、圧電体32上に形成された上部電極33とを有する。ここで、下部電極31は、例えば複数個の圧電素子30にわたる共通の電極である。また、圧電体32は、電圧を加えると伸長、収縮する、又は、歪みが生じるような誘電体であり、例えば、チタン酸ジルコン酸鉛(PZT)である。さらに、上部電極33は、下部電極31とは異なり共通の電極ではなく、個々の圧電体と1:1で対応した個別の電極である。このような構成の圧電素子30は、個々の圧力発生室10の真上にそれぞれ設けられている。また、圧電素子30に繋がる配線34、35が基板1の表面上に形成されている。配線34は下部電極31を引き出すための配線であり、配線35は上部電極33を引き出すための配線である。
【0017】
一方、封止板40は例えばバルクシリコン基板からなる。この封止板40の表面であって圧電素子30と対向する領域には、圧電素子30とIC素子50とを封止(即ち、密封)するための凹部41aと、凹部41aを囲む凸部41bとが設けられている。図1に示すように、封止板40の凸部41bは基板1の表面に接着剤等を介して接合されている。また、封止板40の凹部41aには、その内側の面(即ち、側面及び底面)とIC素子50とが接触しないように、十分な広さが確保されている。
さらに、この封止板40には、その表面から裏面にかけて形成された貫通穴が形成されている。この貫通穴が、外部からインク液の供給を受けるリザーバ45である。リザーバ45は、前述の全ての圧力発生室10の容積よりも十分に大きい容積を持つように、大きく形成されている。
【0018】
IC素子50は、基板51と、基板51の表面に形成されたドライバ回路52と、複数個のバンプ電極53とを備える。ここで、基板51は、例えばバルクシリコン基板、又は、SOI基板である。SOI基板とは、支持基板上に絶縁層を介して単結晶シリコンが形成された基板のことである。支持基板は、例えばバルクシリコン基板である。
ドライバ回路52は、圧電素子30を駆動するための回路である。バンプ電極53は、ドライバ回路52に対して外部から電源や信号を授受するための端子である。これらのバンプ電極53は、配線34、35にそれぞれ電気的に接続されている。図1に示すように、IC素子50は圧電素子30を覆うように基板1の表面上に取り付けられている。そして、バンプ電極53が有する厚みによって、ドライバ回路52の表面と圧電素子30との間には一定の隙間が確保されている。
【0019】
図3は、バンプ電極53の構成例を示す断面図である。図3に示すように、ドライバ回路52の表面には、アルミニウム(Al)などで構成されたパッド電極81が形成され、その周りにはシリコン窒化膜(SiN)などの絶縁材料で構成されるパッシベーション膜83が形成されている。すなわち、パッシベーション膜83は、パッド電極を露出させた状態でドライバ回路52の表面を覆っている。
【0020】
上記のパッシベーション膜83上におけるパッド電極81から離れた位置には弾性を有する内部樹脂(バンプコア)53aが突出するように形成されている。この内部樹脂53aは、例えばパッシベーション膜83の表面に弾性樹脂膜をコーティングし、その後エッチングなどのパターニング処理を行うことにより形成されている。また、内部樹脂53aの表面には導電膜53bが形成されており、この導電膜53bはパッド電極81に電気的に接続されている。この導電膜53bは、Au、Cu、Ni等の導電膜を蒸着やスパッタリングなどによって成膜し、パターニング処理を行うことにより形成されている。また、銅(Cu)、ニッケル(Ni)、Alなどで構成された下地の導電膜の表面をさらにAuメッキ等で覆うことにより、導電膜53bの導電接触性が高められていても良い。このような内部樹脂53aと導電膜53bとによって、バンプ電極53が構成されている。
なお、バンプ電極53の構成は上記に限定されるものではない。例えば、図1又は図3に示す半球状のバンプ電極53全体が、Au、Cu、Ni等の導電膜だけで構成されていても良い。
【0021】
図4は、圧電素子30と、封止板40及びIC素子50の位置関係の一例を示す図である。この図4は、図1において振動膜20よりも上側の部分を、その下側から見上げた図に対応している。図4に示すように、圧電素子30は平面視で一方向(例えば、横方向)に細長く形成されており、これらが一方向と平面視で直交する他方向(例えば、縦方向)に一定の間隔で多数配置されている。また、これら圧電素子30と平面視で重なるように複数個のIC素子50が配置されおり、1つのIC素子50が複数個の圧電素子30を個々に駆動するようになっている。
【0022】
このような構成のインクジェット式記録ヘッド100は、図示しない外部インク供給手段からリザーバ45にインク液を取り込み、図中の矢印で示すように、リザーバ45からノズル開口部62に至るまでの間をインク液で満たしておく。そして、IC素子50からの記録信号に従い、圧電素子30の上部電極33と下部電極31との間に電圧を印加して圧電体32を伸長、収縮させ、又は、歪みを生じさせる。これにより、振動膜20が変形して圧力発生室10内の圧力が高まり、ノズル開口部62からインク液が吐出される。
【0023】
次に、上記のインクジェット式記録ヘッド100の製造方法について説明する。図5〜図9は、本発明の第1実施形態に係るインクジェット式記録ヘッド100の製造方法を示す断面図である。
図5(a)に示すように、まず始めに、例えばバルクシリコンからなる基板1を用意する。次に、フォトリソグラフィー及びエッチング技術により、基板1の表面側を部分的にエッチングして、インク流路となる領域に溝部61を形成する。次に、図5(b)に示すように、基板1の表面全体に犠牲膜63を形成して溝部61を埋め込む。犠牲膜63の厚さは、例えば、基板1の表面からの溝部61の底面までの深さと略同一の厚さ、又はそれ以上の厚さとする。次に、例えばCMP(Chemical Mechanical Polish)により、犠牲膜63に平坦化処理を施して、溝部61以外の領域から犠牲膜63を除去する。これにより、図5(c)に示すように、溝部61内にのみ犠牲膜63を残すことができる。
【0024】
なお、犠牲膜63は、後の工程で除去される。このため、犠牲膜63には、基板1に対してエッチングの選択性が高い膜(即ち、所定のエッチング条件において基板1よりもエッチングされ易い膜)を用いることが好ましい。例えば、基板1がSiからなる場合は、犠牲膜63にSiO2膜又はSiGe膜を用いることができる。犠牲膜63としてのSiO2膜は、エッチングレートが比較的速いPSG膜でも良い。
また、溝部61内への犠牲膜63の形成方法は上記の方法(即ち、CVDによる成膜工程と、CMPによる平坦化工程の組み合わせ)に限定されない。例えば、1μm以下の超微粒子をヘリウム(He)等のガスの圧力によって高速で基板1に衝突させることにより成膜するいわゆるガスデポジション法或いはジェットモールディング法と呼ばれる方法を用いて、犠牲膜63を形成しても良い。このような方法によれば、CMPによる平坦化工程を経なくても、溝部61内に犠牲膜63を埋め込むように形成する(即ち、充填する)ことができる。
【0025】
次に、図6(a)に示すように、基板1の表面上及び犠牲膜63上に振動膜20を形成する。振動膜20は上述したように弾性膜であり、例えばSiO2膜又は酸化ジルコニウム(ZrO2)、若しくはこれらを積層した膜からなり、その厚さは例えば1〜2μmである。振動膜20にZrO2を用いる場合は、例えば、O2を含んだプラズマでジルコニウム(Zr)をスパッタ成膜(反応性スパッタ成膜)することにより、ZrO2を形成する。或いは、基板1の表面上及び犠牲膜63上にZrを形成し、その後、Zrを500〜1200℃の拡散炉で熱酸化することにより、ZrO2を形成すれば良い。なお、振動膜20の材料は上記の種類に限定されないが、犠牲膜63を除去する工程でエッチングされない若しくはエッチングされにくい材料を用いることが好ましい。
【0026】
次に、図6(b)に示すように、個々の圧力発生室10に対応して振動膜20上に圧電素子30を形成する。ここでは、例えば、スパッタリング法により振動膜20上に下部電極膜を形成する。この下部電極膜の材料としては、白金(Pt)、イリジウム(Ir)等が好適である。その理由は、スパッタリング法やゾル−ゲル法で成膜する後述の圧電体膜は、成膜後に大気雰囲気下又は酸素雰囲気下で600〜1000℃程度の温度で焼成して結晶化させる必要があるからである。下部電極膜の材料には、このような高温、酸化雰囲気下で導電性を保持することができるような材料を選択して用いる必要がある。特に、圧電体膜としてチタン酸ジルコン酸鉛(PZT)を用いる場合には、酸化鉛の拡散による導電性の変化が少ないような材料を選択して用いることが望ましい。このような条件を満たす材料として、Pt、Ir等が好適である。次に、フォトリソグラフィー及びエッチング技術により、下部電極膜を部分的にエッチングして、共通電極としての形状を有した下部電極31を形成する。
【0027】
そして、圧電体膜を成膜する。ここでは、例えば、金属有機物を触媒に溶解・分散したいわゆるゾルを塗布し乾燥してゲル化し、さらに高温で焼結すること(即ち、ゾルーゲル法)で圧電体膜を形成する。圧電体膜の材料としては、PZT系の材料が好適であり、その場合の焼結温度は例えば700℃程度である。なお、この圧電体膜の成膜方法は、ゾルーゲル法に限定されず、例えば、スパッタリング法、又は、MOD法(有機金属熱塗布分解法)などのスピンコート法により成膜しても良い。或いは、ゾルーゲル法又はスパッタリング法若しくはMOD法等によりPZTの前駆体膜を形成後、アルカリ水溶液中での高圧処理法にて低温で結晶成長させる方法により成膜しても良い。このような方法により形成される圧電体膜の厚さは、例えば0.2〜5μmである。
【0028】
次に、上部電極膜を成膜する。上部電極膜は、導電性の高い材料であれば良く、Al、金(Au)、ニッケル(Ni)、Pt等の金属膜や、導電性酸化物等を使用することができる。次に、フォトリソグラフィー及びエッチング技術により、上部電極膜及び圧電体膜を順次、部分的にエッチングして、所定形状の上部電極33と圧電体32とを形成する。これにより、振動膜20上に、下部電極31と圧電体32と上部電極33とからなる圧電素子30が完成する。なお、本実施形態では、下部電極31を圧電素子30の共通電極とし、上部電極33を圧電素子30の個別電極とする場合について説明したが、ドライバ回路52や配線の都合でこれを逆にしても良い。つまり、下部電極31を個別電極とし、上部電極33を共通電極としても良い。
【0029】
次に、基板1の表面全体に導電膜を形成する。この導電膜には、例えば、Al、Au、Ni、Pt等の金属膜を使用することができる。そして、フォトリソグラフィー及びエッチング技術により、導電膜を部分的にエッチングする。これにより、図6(c)に示すように、共通の電極である下部電極31を基板1の表面に引き出す配線34と、個々の圧電素子30の上部電極33を基板1の表面に引き出す配線35とを形成する。
【0030】
なお、本実施形態では、図示しないが、配線34、35を形成する前に、圧電素子30を覆うように保護膜を形成しても良い。保護膜は例えばアルミナ(Al2O3)であり、その形成は例えばスパッタリング法、ALD(Atomic Layer Deposition)、又は、MOCVD(Metal Organic CVD)で行うことができる。このように、圧電素子30を覆う保護膜を形成する場合は、フォトリソグラフィー及びエッチング技術により、保護膜を部分的にエッチングして下部電極31上及び上部電極33上にそれぞれコンタクトホールを形成し、このコンタクトホールを埋め込むように配線34、35を形成すれば良い。
【0031】
次に、IC素子50の製造工程について説明する。
図7(a)に示すように、まず、基板51の表面に圧電素子30を駆動するためのドライバ回路52を形成する。ここでは、例えば図10に示すように、半導体プロセス(即ち、成膜工程、フォトリソグラフィー工程及びエッチング工程など)を用いて、半導体基板(以下、ウエーハともいう。)51の表面に複数個のドライバ回路52を敷き詰めて製造する。次に、図7(b)に示すように、このドライバ回路52の表面にバンプ電極53を形成する。バンプ電極53は例えば内部樹脂53aと導電膜53bとにより構成され、その形成方法は上述した通りである。その後、図10に示すように、ウエーハ51をダイシングラインに沿ってダイシング(即ち、切断)し、複数個のIC素子50をそれぞれ個片化する。このようなIC素子50の製造工程は、基板1や封止板40の製造工程と前後して、或いは並行して行うことができる。
【0032】
次に、封止板40の製造工程について説明する。
図8(a)に示すように、まず、封止板40として、例えばバルクシリコン基板を用意する。次に、フォトリソグラフィー及びエッチング技術により、封止板40の表面を部分的にエッチングして、圧電素子とIC素子とを封止するための凹部41aを形成する。ここでは、例えば、図4に示したように、凹部41aの広さが(封止の対象とする)圧電素子30やIC素子50の占有面積よりも大きく、しかも、その深さが圧電素子30やIC素子50の厚さよりも大きくなるように、凹部41aを形成する。これにより、圧電素子30やIC素子50をまとめて封止可能な凹部41aを形成することができる。
【0033】
次に、図8(b)に示すように、フォトリソグラフィー及びエッチング技術により、封止板40を部分的にエッチングして貫通させ、貫通穴からなるリザーバ45を形成する。ここでは、例えば、水酸化カリウム(KOH)水溶液を用いたウェットエッチング、又は、ドライエッチングにより、リザーバ45を形成する。
次に、図6(c)に示した基板1と、図7(b)に示したIC素子50と、図8(b)に示した封止板40等を組み合わせる工程について説明する。
【0034】
図9に示すように、まず、個片化されたIC素子50を基板1の表面側に取り付ける(即ち、実装する)。ここでは、IC素子50の表面を基板1の表面に向け、この状態で複数個のバンプ電極53が配線34、35とそれぞれ正しく重なるように、IC素子50と基板1とを位置合わせする。そして、このように位置合わせした状態で、バンプ電極53を配線34、35に接合する。次に、リザーバ45が形成された封止板40を、接着剤等を介して基板1の表面側に取り付ける。ここでは、圧電素子30及びIC素子50が凹部41aの内側に正しく収納されるように、封止板40と基板1とを位置合わせする。そして、このように位置合わせした状態で、封止板40の表面を基板1の表面に接合する。これにより、圧電素子30とIC素子50は封止板40によって封止される。また、リザーバ45は、導入部8が形成される領域と対向して配置される。
【0035】
次に、基板1の裏面を研削して溝部61(例えば、図5参照。)の底面を開口させる。この研削により、基板1の裏面から犠牲膜63(例えば、図5参照。)が露出することとなる。また、この研削と前後して、封止板40をマスクに振動膜20をエッチングして除去し、リザーバ45の底面に犠牲膜63の一部を露出させる。そして、リザーバ45と、基板1の裏面に開口した溝部61の底面とを介して、犠牲膜63をエッチングする。これにより、犠牲膜63が完全に取り除かれ、導入部8と狭窄部9及び圧力発生室10を含むインク流路5が形成される。犠牲膜63のエッチングはドライエッチング又はウェットエッチングのどちらで行っても良いが、ここでは、基板1のエッチング速度よりも犠牲膜63のエッチング速度の方が大きいエッチングガス、又はエッチング液を用いて犠牲膜63をエッチングする。例えば、基板1と封止板40がSiで、犠牲膜63がSiO2膜の場合には、上記の条件を満たすエッチングガスの一例として四フッ化炭素(CF4)を使用することができ、又、同条件を満たすエッチング液の一例としてフッ化水素溶液(HF)を使用することができる。
【0036】
その後、図9に示すように、ノズル開口部62が形成されたノズルプレート60を、接着剤等を介して基板1の裏面に接合する。以上のような工程を経て、図1に示したインクジェット式記録ヘッド100が完成する。
このように、本発明の第1実施形態によれば、バンプ電極53を介してドライバ回路52と圧電素子30とが電気的に接続されるので、このような接続をワイヤーボンディングにより行う場合と比べて、ノズル開口部62の高密度化が可能である。
また、IC素子50とインク流路5(導入部8と狭窄部9及び圧力発生室10を含む)とを別基板に形成しているので、IC素子50を製造する際に、できるだけ多くのIC素子50を半導体基板(ウエーハ)51の表面に敷き詰めて製造することができる。これにより、基板1枚当たりのIC素子50の収量を多くすることができ、IC素子50の低コスト化を図ることができる。
【0037】
さらに、基板1にインク流路5と圧電素子30を形成し、基板51にドライバ回路52を形成しているので、これらを同一基板に形成する場合と比べて、不良品の発生工程を基板1側と基板51側とに分散させることができ、不良品を製造工程のできるだけ早い段階でスクリーニングすることができる。これにより、良品のみを組み合わせてインクジェット式記録ヘッドを製造することができるので、インクジェット式記録ヘッドの低コスト化が可能となる。
また、上記のインクジェット式記録ヘッド100を具備したインクジェット式記録装置によれば、インクジェット式記録装置の低コスト化が可能である。
【0038】
(2)第2実施形態
上述の第1実施形態では、導入部8と狭窄部9及び圧力発生室10を含むインク流路5を基板1に形成する際に、基板1に溝部61を形成し、そこに犠牲膜63を埋め込む場合について説明した(例えば、図5参照。)。しかしながら、本発明では、犠牲膜63を用いなくてもインク流路5を形成することが可能である。この第2実施形態では、犠牲膜を必要としない、インク流路5の形成方法について説明する。
【0039】
図11及び図12は、本発明の第2実施形態に係るインクジェット式記録ヘッド100の製造方法を示す断面図である。
図11(a)に示すように、まず始めに、基板1を用意する。基板1には、面方位が(110)のバルクシリコン基板を用いることが好ましい。次に、基板1の表面上に振動膜20を形成する。上述したように、振動膜20は弾性膜であり、例えばSiO2膜又はZrO2、若しくはこれらを積層した膜からなり、その厚さは例えば1〜2μmである。
【0040】
次に、図11(b)に示すように、振動膜20上に、下部電極31と圧電体32と上部電極33とからなる圧電素子30を形成する。圧電素子30の形成方法は第1実施形態と同じである。即ち、振動膜20上に下部電極膜をまず成膜し、成膜された下部電極膜をパターニングして下部電極31を形成する。次に、下部電極31を覆うように圧電体膜をゾルーゲル法などで成膜し、さらに、圧電体膜上に上部電極膜を成膜する。そして、上部電極膜と圧電体膜をパターニングして、上部電極33と圧電体32を形成する。これにより、圧電素子30が完成する。
【0041】
次に、図11(b)において、圧電素子30を覆うように保護膜(図示せず)を形成する。保護膜は例えばAl2O3である。そして、この保護膜を部分的にエッチングして、上部電極33に至る開口部(図示せず)と、下部電極31に至る開口部(図示せず)をそれぞれ形成する。次に、これら開口部を埋め込むように基板1の表面全体に導電膜を形成する。そして、この導電膜を部分的にエッチングする。これにより、図11(c)に示すように、下部電極31を基板1の表面に引き出す配線34と、個々の圧電素子30の上部電極33を基板1の表面に引き出す配線35とを形成する。
【0042】
次に、図12(a)に示すように、個片化されたIC素子50を基板1の表面側に取り付ける(即ち、実装する)。IC素子50の形成方法は第1実施形態と同様であり、例えば図7(a)及び(b)と図10を参照しながら説明した通りである。また、IC素子の取り付け方法も第1実施形態と同様であり、IC素子50と基板1とを正しく位置合わせした状態で、複数個のバンプ電極53を配線34、35にそれぞれ接合する。
次に、リザーバ45が形成された封止板40を、接着剤等を介して基板1の表面側に取り付ける。封止板40の形成方法は第1実施形態と同様であり、例えば図11(a)及び(b)を参照しながら説明した通りである。また、封止板40の取り付け方法も第1実施形態と同様であり、封止板40と基板1とを正しく位置合わせした状態で、封止板40の表面を基板1の表面に接合する。これにより、圧電素子30とIC素子50は封止板40によって封止される。また、リザーバ45は、導入部8が形成される領域と対向して配置される。
【0043】
次に、図12(b)に示すように、基板1の裏面を所望の厚さまで研削する。例えば、厚さが650μm程度の基板1を、その厚さが50μm程度となるまで研削する。なお、このような研削を、封止板40を接合する前に行うと、基板1があたかも紙のように薄くて破れやすくなり、ハンドリングが極めて困難となる。従って、この研削は、封止板40を接合した後で行うことが好ましい。これにより、封止板40は基板1を支持する支持基板としても機能し、基板1を安定的にハンドリングすることができる。
次に、図12(c)に示すように、例えばフォトリソグラフィー及びエッチング技術により、基板1の裏面を部分的にエッチングして、導入部8と狭窄部9及び圧力発生室10を含むインク流路5を形成する。このエッチング処理は、ウェットエッチング、ドライエッチングのどちらで行うことも可能であるが、基板1が面方位(110)のバルクシリコン基板の場合は、KOH水溶液で異方的にエッチングすることができ、インク流路5の内側の側面を基板1の表裏面に対して垂直に形成することができる。
【0044】
これ以降の工程は、上記の第1実施形態と同じである。即ち、図9に示したように、ノズル開口部62が形成されたノズルプレート60を、接着剤等を介して基板1の裏面に接合する。これにより、図1に示したインクジェット式記録ヘッド100が完成する。
このように、本発明の第2実施形態によれば、インク流路5を形成する際に、犠牲膜63の形成を必要としないので、第1実施形態と比べて、工程数を減らすことができ、製造コストの削減に寄与することができる。
上記の第1、第2実施形態では、基板1が本発明の「第1基板」に対応し、基板51が本発明の「第2基板」に対応し、封止板40が本発明の「第3基板」に対応し、ノズルプレート60が本発明の「第4基板」に対応している。また、ドライバ回路52が本発明の「集積回路」に対応し、配線34、35が本発明の「配線層」に対応している。
【図面の簡単な説明】
【0045】
【図1】本発明の実施形態に係るインクジェット式記録ヘッド100の構成例を示す図。
【図2】基板1の構成例を示す図。
【図3】バンプ電極53の構成例を示す図。
【図4】圧電素子30と、封止板40及びIC素子50の位置関係の一例を示す図。
【図5】第1実施形態に係るインクジェット式記録ヘッド100の製造方法を示す図。
【図6】第1実施形態に係るインクジェット式記録ヘッド100の製造方法を示す図。
【図7】第1実施形態に係るインクジェット式記録ヘッド100の製造方法を示す図。
【図8】第1実施形態に係るインクジェット式記録ヘッド100の製造方法を示す図。
【図9】第1実施形態に係るインクジェット式記録ヘッド100の製造方法を示す図。
【図10】ダイシング前の半導体基板(ウエーハ)51の構成例を示す図。
【図11】第2実施形態に係るインクジェット式記録ヘッド100の製造方法を示す図。
【図12】第2実施形態に係るインクジェット式記録ヘッド100の製造方法を示す図。
【符号の説明】
【0046】
1、51 基板、5 インク流路、8 導入部、9 狭窄部、10 圧力発生室、20 振動膜、30 圧電素子、31 下部電極、32 圧電体、33 上部電極、34、35 配線、40 封止板、41a 凹部、41b 凸部、45 リザーバ、50 IC素子、52 ドライバ回路、53 バンプ電極、53a 内部樹脂、53b 導電膜、60 ノズルプレート、61 溝部、63 犠牲膜、62 ノズル開口部、100 インクジェット式記録ヘッド
【技術分野】
【0001】
本発明は、インクジェット式記録ヘッド及びその製造方法、インクジェット式記録装置に関する。
【背景技術】
【0002】
この種の従来技術としては、例えば特許文献1に開示されたものがある。即ち、この特許文献1には、インクジェット式記録ヘッドにおいて、圧電素子を駆動するための回路(ドライバ回路、又は、駆動回路ともいう。)がIC素子として別基板に製造され、この別基板に製造されたIC素子が記録ヘッドに装着され、各圧電素子とIC素子との接続がワイヤーボンディングにより行われた構造が開示されている。
しかしながら、インク液を吐出するノズル開口部は高密度化が進んでおり、ワイヤーボンディングによる上記の接続は限界に近づきつつある。このような課題に対し、ドライバ回路を別基板に形成するのではなく、例えば特許文献2の実施形態1等に開示されているように、記録ヘッドを構成する流路形成基板に直接形成することを行えば、ワイヤーボンディングに依らずにドライバ回路と圧電素子とを電気的に接続することが可能となるので、ノズル開口部の高密度化に対応することが可能となる。
【特許文献1】特開2002−254639号公報
【特許文献2】特開2001−205815号公報
【発明の開示】
【発明が解決しようとする課題】
【0003】
ところで、IC素子は、1枚の基板にできるだけ多くの個数を敷き詰めて(即ち、できるだけ密に配置して)製造することにより、その低コスト化が図られている。これは、IC素子の一般的な製造方法である。しかしながら、特許文献2では、流路形成基板にIC素子の他、圧力発生室やリザーバ等を形成しているため、IC素子を密に配置することができない。このため、一般的な製造方法と比べて、基板1枚当たりのIC素子の収量は少なく、IC素子1個当たりの製造コストは高くなりがちであった。
【0004】
また、この流路形成基板には、IC素子が形成された後で、圧力発生室と圧電アクチュエータ及びリザーバが形成される。このため、流路形成基板に最初に形成されたIC素子が正常に動作する良品であったとしても、その後に形成されるアクチュエータが正常に動作しない不良品であった場合には、流路形成基板は不良品として扱われる。つまり、流路形成基板の歩留りは、IC素子の歩留りだけでなくアクチュエータの歩留りにも依存する。流路形成基板は、IC素子とアクチュエータが正常に動作し、且つ、圧力発生室とリザーバが規格通りの形に作られて初めて、良品として認められる。それゆえ、特に、製造工程(即ち、IC素子と、圧力発生室と、圧電アクチュエータ及びリザーバの各形成工程を含む)の後半で不良品が多発した場合には、その不良品に対して施された製造工程の前半が無駄となり、流路形成基板の製造コストが著しく上昇してしまう可能性があった。
【0005】
このように、特許文献2では、IC素子を密に配置することができないため、IC素子の製造コストは高くなりがちであった。また、このIC素子と、圧電アクチュエータ及び圧力発生室等を同一基板に形成しているため、特に製造工程の後半で不良品が多発した場合には、製造工程の前半が無駄となり、流路形成基板の製造コストが著しく上昇してしまう可能性があった。このため、インクジェット式記録ヘッドの低コスト化は困難である、という課題があった。
そこで、本発明はこのような課題に着目してなされたものであって、インクジェット式記録ヘッドの低コスト化を可能としたインクジェット式記録ヘッド及びその製造方法、インクジェット式記録装置の提供を目的とする。
【課題を解決するための手段】
【0006】
〔発明1〕 発明1のインクジェット式記録ヘッドは、第1基板と、前記第1基板に形成された圧力発生室と、前記第1基板の一方の面側に形成されて前記圧力発生室を覆う振動膜と、前記第1基板の一方の面側であって前記振動膜を挟んで前記圧力発生室と対向する領域に形成された圧電素子と、前記第1基板の一方の面側に形成されて前記圧電素子に接続する配線層と、第2基板と、前記第2基板の一方の面に形成された集積回路と、前記第2基板の一方の面側に形成されて前記集積回路に接続するバンプ電極と、凹部を有する第3基板と、を備え、前記バンプ電極は前記配線層に接合され、前記第3基板は、前記集積回路及び前記バンプ電極が形成された前記第2基板と前記圧電素子とを前記凹部の内側に収納した状態で、前記第1基板の一方の面側に取り付けられていることを特徴とするものである。ここで、本発明の「集積回路」は、例えば、インクジェット式記録ヘッドを駆動するためのドライバ回路である。
【0007】
このような構成であれば、バンプ電極を介して集積回路と圧電素子とが電気的に接続されるので、上記の接続をワイヤーボンディングにより行う場合と比べて、ノズル開口部の高密度化が可能である。
また、集積回路と圧力発生室とを別基板に形成されているので、集積回路を製造する際に、できるだけ多くの集積回路を第2基板の一方の面に敷き詰めて(即ち、できるだけ密に配置して)製造することができる。これにより、基板1枚当たりの集積回路の収量を多くすることができ、集積回路の低コスト化を図ることができる。
【0008】
さらに、第1基板に圧力発生室と圧電素子とを形成し、第2基板に集積回路を形成しているので、これらを同一基板に形成する場合と比べて、不良品の発生工程を第1基板側と第2基板側とに分散させることができ、不良品を製造工程のできるだけ早い段階でスクリーニングすることができる。これにより、良品のみを組み合わせてインクジェット式記録ヘッドを製造することができるので、インクジェット式記録ヘッドの低コスト化が可能となる。
【0009】
〔発明2〕 発明2のインクジェット式記録ヘッドは、発明1のインクジェット式記録ヘッドにおいて、前記第1基板の他方の面側に取り付けられる第4基板、をさらに備え、前記第4基板には、前記圧力発生室に連通するノズル開口部が形成されていることを特徴とするものである。ここで、「他方の面」とは、一方の面とは反対側を向く面のことである。
このような構成であれば、第1基板の他方の面に向けてインク液を吐出することができる。
〔発明3〕 発明3のインクジェット式記録ヘッドは、発明1又は発明2のインクジェット式記録ヘッドにおいて、前記第3基板に形成されて前記圧力発生室に連通するリザーバ、をさらに備えることを特徴とするものである。
このような構成であれば、リザーバから圧力発生室にインク液を供給することができる。
【0010】
〔発明4〕 発明4のインクジェット式記録ヘッドは、発明1から発明3の何れか一のインクジェット式記録ヘッドにおいて、前記圧電素子の上方に前記第2基板が配置されると共に、前記圧電素子と前記第2基板との間には隙間が設けられていることを特徴とするものである。
このような構成であれば、第2基板を用いて圧電素子を保護することができると共に、第2基板と圧電素子との間に、圧電素子が伸長、縮小するためのスペースを確保することができる。
〔発明5〕 発明5のインクジェット式記録装置は、発明1から発明4の何れか一のインクジェット式記録ヘッドを具備したことを特徴とするものである。
このような構成であれば、発明1から発明4のインクジェット式記録ヘッドが応用されるので、インクジェット式記録装置の小型化と低コスト化が可能である。
【0011】
〔発明6〕 発明6のインクジェット式記録ヘッドの製造方法は、第1基板に圧力発生室を形成する工程と、前記第1基板の一方の面側に、前記圧力発生室を覆う振動膜を形成する工程と、前記第1基板の一方の面側であって前記振動膜を挟んで前記圧力発生室と対向する領域に圧電素子を形成する工程と、前記第1基板の一方の面側に、前記圧電素子に接続する配線層を形成する工程と、第2基板の一方の面に集積回路を形成する工程と、前記第2基板の一方の面側に、前記集積回路に接続するバンプ電極を形成する工程と、前記第2基板の一方の面を前記第1基板の一方の面に対向させて、前記バンプ電極を前記配線層に接合する工程と、前記集積回路及び前記バンプ電極が形成された前記第2基板と前記圧電素子とを第3基板が有する凹部の内側に収納した状態で、前記第3基板を前記第1基板の一方の面側に取り付ける工程と、を含むことを特徴とするものである。
【0012】
このような製造方法であれば、発明1のインクジェット式記録ヘッドを製造することができるため、ノズル開口部の高密度化が可能である。また、集積回路を製造する際に、できるだけ多くの集積回路を第2基板の一方の面に敷き詰めて製造することができるので、集積回路の低コスト化を図ることができる。さらに、不良品を製造工程のできるだけ早い段階でスクリーニングすることができ、良品のみを組み合わせてインクジェット式記録ヘッドを製造することができる。これにより、インクジェット式記録ヘッドの低コスト化が可能となる。
【発明を実施するための最良の形態】
【0013】
以下、本発明の実施の形態について図面を参照しながら説明する。なお、以下に説明する各図において、同一の構成を有する部分には同一の符号を付し、その重複する説明は省略する。
(1)第1実施形態
図1は、本発明の実施形態に係るインクジェット式記録ヘッド100の構成例を示す断面図である。図1に示すように、このインクジェット式記録ヘッド100は、例えば基板1と、振動膜20と、圧電素子(即ち、ピエゾ素子)30と、圧電素子30と対向する領域に凹部41aを有する封止板40と、IC素子50と、ノズルプレート60と、を備える。これらの中で、基板1は、例えば面方位(100)のバルクシリコン基板である。この基板1は、例えば50μm〜500μmの厚さを有する。
【0014】
図2は、基板1の構成例を示す平面図である。図2に示すように、この基板1は、個々に区画された複数本のインク流路5が形成されている。ここで、インク流路とは、インク液が流れる経路のことである。一つのインク流路5には、導入部8と、狭窄部9と、圧力発生室10とがそれぞれ含まれる。導入部8は、後述のリザーバからインク液の供給を受ける空間部である。また、狭窄部9は、窄まって狭く形成された空間部である。この狭窄部9が導入部8と圧力発生室10との間にあることによって、圧力発生室10で生じた圧力の導入部8側への漏れが抑制される。なお、図1に示した基板1の断面は、図2をX2−X´2線で切断したときの断面に対応している。
【0015】
また、図1に示すように、基板1の裏面にはノズルプレート60が接合されている。このノズルプレート60は、例えば面方位(100)のバルクシリコン基板からなり、その表面から裏面にかけて貫通孔が設けられている。この貫通孔がノズル開口部62である。ノズル開口部62は圧力発生室10に連通している。なお、インク液に圧力を与える圧力発生室10の容積とノズル開口部62の大きさは、インク液の吐出量とその吐出スピード、吐出周波数などに応じて最適化されている。
【0016】
振動膜20は弾性膜であり、基板1の表面上に形成されて圧力発生室10を覆っている。また、圧電素子30は、振動膜20を介して圧力発生室10の真上に形成されている。この圧電素子30は、下部電極31と、下部電極31上に形成された圧電体32と、圧電体32上に形成された上部電極33とを有する。ここで、下部電極31は、例えば複数個の圧電素子30にわたる共通の電極である。また、圧電体32は、電圧を加えると伸長、収縮する、又は、歪みが生じるような誘電体であり、例えば、チタン酸ジルコン酸鉛(PZT)である。さらに、上部電極33は、下部電極31とは異なり共通の電極ではなく、個々の圧電体と1:1で対応した個別の電極である。このような構成の圧電素子30は、個々の圧力発生室10の真上にそれぞれ設けられている。また、圧電素子30に繋がる配線34、35が基板1の表面上に形成されている。配線34は下部電極31を引き出すための配線であり、配線35は上部電極33を引き出すための配線である。
【0017】
一方、封止板40は例えばバルクシリコン基板からなる。この封止板40の表面であって圧電素子30と対向する領域には、圧電素子30とIC素子50とを封止(即ち、密封)するための凹部41aと、凹部41aを囲む凸部41bとが設けられている。図1に示すように、封止板40の凸部41bは基板1の表面に接着剤等を介して接合されている。また、封止板40の凹部41aには、その内側の面(即ち、側面及び底面)とIC素子50とが接触しないように、十分な広さが確保されている。
さらに、この封止板40には、その表面から裏面にかけて形成された貫通穴が形成されている。この貫通穴が、外部からインク液の供給を受けるリザーバ45である。リザーバ45は、前述の全ての圧力発生室10の容積よりも十分に大きい容積を持つように、大きく形成されている。
【0018】
IC素子50は、基板51と、基板51の表面に形成されたドライバ回路52と、複数個のバンプ電極53とを備える。ここで、基板51は、例えばバルクシリコン基板、又は、SOI基板である。SOI基板とは、支持基板上に絶縁層を介して単結晶シリコンが形成された基板のことである。支持基板は、例えばバルクシリコン基板である。
ドライバ回路52は、圧電素子30を駆動するための回路である。バンプ電極53は、ドライバ回路52に対して外部から電源や信号を授受するための端子である。これらのバンプ電極53は、配線34、35にそれぞれ電気的に接続されている。図1に示すように、IC素子50は圧電素子30を覆うように基板1の表面上に取り付けられている。そして、バンプ電極53が有する厚みによって、ドライバ回路52の表面と圧電素子30との間には一定の隙間が確保されている。
【0019】
図3は、バンプ電極53の構成例を示す断面図である。図3に示すように、ドライバ回路52の表面には、アルミニウム(Al)などで構成されたパッド電極81が形成され、その周りにはシリコン窒化膜(SiN)などの絶縁材料で構成されるパッシベーション膜83が形成されている。すなわち、パッシベーション膜83は、パッド電極を露出させた状態でドライバ回路52の表面を覆っている。
【0020】
上記のパッシベーション膜83上におけるパッド電極81から離れた位置には弾性を有する内部樹脂(バンプコア)53aが突出するように形成されている。この内部樹脂53aは、例えばパッシベーション膜83の表面に弾性樹脂膜をコーティングし、その後エッチングなどのパターニング処理を行うことにより形成されている。また、内部樹脂53aの表面には導電膜53bが形成されており、この導電膜53bはパッド電極81に電気的に接続されている。この導電膜53bは、Au、Cu、Ni等の導電膜を蒸着やスパッタリングなどによって成膜し、パターニング処理を行うことにより形成されている。また、銅(Cu)、ニッケル(Ni)、Alなどで構成された下地の導電膜の表面をさらにAuメッキ等で覆うことにより、導電膜53bの導電接触性が高められていても良い。このような内部樹脂53aと導電膜53bとによって、バンプ電極53が構成されている。
なお、バンプ電極53の構成は上記に限定されるものではない。例えば、図1又は図3に示す半球状のバンプ電極53全体が、Au、Cu、Ni等の導電膜だけで構成されていても良い。
【0021】
図4は、圧電素子30と、封止板40及びIC素子50の位置関係の一例を示す図である。この図4は、図1において振動膜20よりも上側の部分を、その下側から見上げた図に対応している。図4に示すように、圧電素子30は平面視で一方向(例えば、横方向)に細長く形成されており、これらが一方向と平面視で直交する他方向(例えば、縦方向)に一定の間隔で多数配置されている。また、これら圧電素子30と平面視で重なるように複数個のIC素子50が配置されおり、1つのIC素子50が複数個の圧電素子30を個々に駆動するようになっている。
【0022】
このような構成のインクジェット式記録ヘッド100は、図示しない外部インク供給手段からリザーバ45にインク液を取り込み、図中の矢印で示すように、リザーバ45からノズル開口部62に至るまでの間をインク液で満たしておく。そして、IC素子50からの記録信号に従い、圧電素子30の上部電極33と下部電極31との間に電圧を印加して圧電体32を伸長、収縮させ、又は、歪みを生じさせる。これにより、振動膜20が変形して圧力発生室10内の圧力が高まり、ノズル開口部62からインク液が吐出される。
【0023】
次に、上記のインクジェット式記録ヘッド100の製造方法について説明する。図5〜図9は、本発明の第1実施形態に係るインクジェット式記録ヘッド100の製造方法を示す断面図である。
図5(a)に示すように、まず始めに、例えばバルクシリコンからなる基板1を用意する。次に、フォトリソグラフィー及びエッチング技術により、基板1の表面側を部分的にエッチングして、インク流路となる領域に溝部61を形成する。次に、図5(b)に示すように、基板1の表面全体に犠牲膜63を形成して溝部61を埋め込む。犠牲膜63の厚さは、例えば、基板1の表面からの溝部61の底面までの深さと略同一の厚さ、又はそれ以上の厚さとする。次に、例えばCMP(Chemical Mechanical Polish)により、犠牲膜63に平坦化処理を施して、溝部61以外の領域から犠牲膜63を除去する。これにより、図5(c)に示すように、溝部61内にのみ犠牲膜63を残すことができる。
【0024】
なお、犠牲膜63は、後の工程で除去される。このため、犠牲膜63には、基板1に対してエッチングの選択性が高い膜(即ち、所定のエッチング条件において基板1よりもエッチングされ易い膜)を用いることが好ましい。例えば、基板1がSiからなる場合は、犠牲膜63にSiO2膜又はSiGe膜を用いることができる。犠牲膜63としてのSiO2膜は、エッチングレートが比較的速いPSG膜でも良い。
また、溝部61内への犠牲膜63の形成方法は上記の方法(即ち、CVDによる成膜工程と、CMPによる平坦化工程の組み合わせ)に限定されない。例えば、1μm以下の超微粒子をヘリウム(He)等のガスの圧力によって高速で基板1に衝突させることにより成膜するいわゆるガスデポジション法或いはジェットモールディング法と呼ばれる方法を用いて、犠牲膜63を形成しても良い。このような方法によれば、CMPによる平坦化工程を経なくても、溝部61内に犠牲膜63を埋め込むように形成する(即ち、充填する)ことができる。
【0025】
次に、図6(a)に示すように、基板1の表面上及び犠牲膜63上に振動膜20を形成する。振動膜20は上述したように弾性膜であり、例えばSiO2膜又は酸化ジルコニウム(ZrO2)、若しくはこれらを積層した膜からなり、その厚さは例えば1〜2μmである。振動膜20にZrO2を用いる場合は、例えば、O2を含んだプラズマでジルコニウム(Zr)をスパッタ成膜(反応性スパッタ成膜)することにより、ZrO2を形成する。或いは、基板1の表面上及び犠牲膜63上にZrを形成し、その後、Zrを500〜1200℃の拡散炉で熱酸化することにより、ZrO2を形成すれば良い。なお、振動膜20の材料は上記の種類に限定されないが、犠牲膜63を除去する工程でエッチングされない若しくはエッチングされにくい材料を用いることが好ましい。
【0026】
次に、図6(b)に示すように、個々の圧力発生室10に対応して振動膜20上に圧電素子30を形成する。ここでは、例えば、スパッタリング法により振動膜20上に下部電極膜を形成する。この下部電極膜の材料としては、白金(Pt)、イリジウム(Ir)等が好適である。その理由は、スパッタリング法やゾル−ゲル法で成膜する後述の圧電体膜は、成膜後に大気雰囲気下又は酸素雰囲気下で600〜1000℃程度の温度で焼成して結晶化させる必要があるからである。下部電極膜の材料には、このような高温、酸化雰囲気下で導電性を保持することができるような材料を選択して用いる必要がある。特に、圧電体膜としてチタン酸ジルコン酸鉛(PZT)を用いる場合には、酸化鉛の拡散による導電性の変化が少ないような材料を選択して用いることが望ましい。このような条件を満たす材料として、Pt、Ir等が好適である。次に、フォトリソグラフィー及びエッチング技術により、下部電極膜を部分的にエッチングして、共通電極としての形状を有した下部電極31を形成する。
【0027】
そして、圧電体膜を成膜する。ここでは、例えば、金属有機物を触媒に溶解・分散したいわゆるゾルを塗布し乾燥してゲル化し、さらに高温で焼結すること(即ち、ゾルーゲル法)で圧電体膜を形成する。圧電体膜の材料としては、PZT系の材料が好適であり、その場合の焼結温度は例えば700℃程度である。なお、この圧電体膜の成膜方法は、ゾルーゲル法に限定されず、例えば、スパッタリング法、又は、MOD法(有機金属熱塗布分解法)などのスピンコート法により成膜しても良い。或いは、ゾルーゲル法又はスパッタリング法若しくはMOD法等によりPZTの前駆体膜を形成後、アルカリ水溶液中での高圧処理法にて低温で結晶成長させる方法により成膜しても良い。このような方法により形成される圧電体膜の厚さは、例えば0.2〜5μmである。
【0028】
次に、上部電極膜を成膜する。上部電極膜は、導電性の高い材料であれば良く、Al、金(Au)、ニッケル(Ni)、Pt等の金属膜や、導電性酸化物等を使用することができる。次に、フォトリソグラフィー及びエッチング技術により、上部電極膜及び圧電体膜を順次、部分的にエッチングして、所定形状の上部電極33と圧電体32とを形成する。これにより、振動膜20上に、下部電極31と圧電体32と上部電極33とからなる圧電素子30が完成する。なお、本実施形態では、下部電極31を圧電素子30の共通電極とし、上部電極33を圧電素子30の個別電極とする場合について説明したが、ドライバ回路52や配線の都合でこれを逆にしても良い。つまり、下部電極31を個別電極とし、上部電極33を共通電極としても良い。
【0029】
次に、基板1の表面全体に導電膜を形成する。この導電膜には、例えば、Al、Au、Ni、Pt等の金属膜を使用することができる。そして、フォトリソグラフィー及びエッチング技術により、導電膜を部分的にエッチングする。これにより、図6(c)に示すように、共通の電極である下部電極31を基板1の表面に引き出す配線34と、個々の圧電素子30の上部電極33を基板1の表面に引き出す配線35とを形成する。
【0030】
なお、本実施形態では、図示しないが、配線34、35を形成する前に、圧電素子30を覆うように保護膜を形成しても良い。保護膜は例えばアルミナ(Al2O3)であり、その形成は例えばスパッタリング法、ALD(Atomic Layer Deposition)、又は、MOCVD(Metal Organic CVD)で行うことができる。このように、圧電素子30を覆う保護膜を形成する場合は、フォトリソグラフィー及びエッチング技術により、保護膜を部分的にエッチングして下部電極31上及び上部電極33上にそれぞれコンタクトホールを形成し、このコンタクトホールを埋め込むように配線34、35を形成すれば良い。
【0031】
次に、IC素子50の製造工程について説明する。
図7(a)に示すように、まず、基板51の表面に圧電素子30を駆動するためのドライバ回路52を形成する。ここでは、例えば図10に示すように、半導体プロセス(即ち、成膜工程、フォトリソグラフィー工程及びエッチング工程など)を用いて、半導体基板(以下、ウエーハともいう。)51の表面に複数個のドライバ回路52を敷き詰めて製造する。次に、図7(b)に示すように、このドライバ回路52の表面にバンプ電極53を形成する。バンプ電極53は例えば内部樹脂53aと導電膜53bとにより構成され、その形成方法は上述した通りである。その後、図10に示すように、ウエーハ51をダイシングラインに沿ってダイシング(即ち、切断)し、複数個のIC素子50をそれぞれ個片化する。このようなIC素子50の製造工程は、基板1や封止板40の製造工程と前後して、或いは並行して行うことができる。
【0032】
次に、封止板40の製造工程について説明する。
図8(a)に示すように、まず、封止板40として、例えばバルクシリコン基板を用意する。次に、フォトリソグラフィー及びエッチング技術により、封止板40の表面を部分的にエッチングして、圧電素子とIC素子とを封止するための凹部41aを形成する。ここでは、例えば、図4に示したように、凹部41aの広さが(封止の対象とする)圧電素子30やIC素子50の占有面積よりも大きく、しかも、その深さが圧電素子30やIC素子50の厚さよりも大きくなるように、凹部41aを形成する。これにより、圧電素子30やIC素子50をまとめて封止可能な凹部41aを形成することができる。
【0033】
次に、図8(b)に示すように、フォトリソグラフィー及びエッチング技術により、封止板40を部分的にエッチングして貫通させ、貫通穴からなるリザーバ45を形成する。ここでは、例えば、水酸化カリウム(KOH)水溶液を用いたウェットエッチング、又は、ドライエッチングにより、リザーバ45を形成する。
次に、図6(c)に示した基板1と、図7(b)に示したIC素子50と、図8(b)に示した封止板40等を組み合わせる工程について説明する。
【0034】
図9に示すように、まず、個片化されたIC素子50を基板1の表面側に取り付ける(即ち、実装する)。ここでは、IC素子50の表面を基板1の表面に向け、この状態で複数個のバンプ電極53が配線34、35とそれぞれ正しく重なるように、IC素子50と基板1とを位置合わせする。そして、このように位置合わせした状態で、バンプ電極53を配線34、35に接合する。次に、リザーバ45が形成された封止板40を、接着剤等を介して基板1の表面側に取り付ける。ここでは、圧電素子30及びIC素子50が凹部41aの内側に正しく収納されるように、封止板40と基板1とを位置合わせする。そして、このように位置合わせした状態で、封止板40の表面を基板1の表面に接合する。これにより、圧電素子30とIC素子50は封止板40によって封止される。また、リザーバ45は、導入部8が形成される領域と対向して配置される。
【0035】
次に、基板1の裏面を研削して溝部61(例えば、図5参照。)の底面を開口させる。この研削により、基板1の裏面から犠牲膜63(例えば、図5参照。)が露出することとなる。また、この研削と前後して、封止板40をマスクに振動膜20をエッチングして除去し、リザーバ45の底面に犠牲膜63の一部を露出させる。そして、リザーバ45と、基板1の裏面に開口した溝部61の底面とを介して、犠牲膜63をエッチングする。これにより、犠牲膜63が完全に取り除かれ、導入部8と狭窄部9及び圧力発生室10を含むインク流路5が形成される。犠牲膜63のエッチングはドライエッチング又はウェットエッチングのどちらで行っても良いが、ここでは、基板1のエッチング速度よりも犠牲膜63のエッチング速度の方が大きいエッチングガス、又はエッチング液を用いて犠牲膜63をエッチングする。例えば、基板1と封止板40がSiで、犠牲膜63がSiO2膜の場合には、上記の条件を満たすエッチングガスの一例として四フッ化炭素(CF4)を使用することができ、又、同条件を満たすエッチング液の一例としてフッ化水素溶液(HF)を使用することができる。
【0036】
その後、図9に示すように、ノズル開口部62が形成されたノズルプレート60を、接着剤等を介して基板1の裏面に接合する。以上のような工程を経て、図1に示したインクジェット式記録ヘッド100が完成する。
このように、本発明の第1実施形態によれば、バンプ電極53を介してドライバ回路52と圧電素子30とが電気的に接続されるので、このような接続をワイヤーボンディングにより行う場合と比べて、ノズル開口部62の高密度化が可能である。
また、IC素子50とインク流路5(導入部8と狭窄部9及び圧力発生室10を含む)とを別基板に形成しているので、IC素子50を製造する際に、できるだけ多くのIC素子50を半導体基板(ウエーハ)51の表面に敷き詰めて製造することができる。これにより、基板1枚当たりのIC素子50の収量を多くすることができ、IC素子50の低コスト化を図ることができる。
【0037】
さらに、基板1にインク流路5と圧電素子30を形成し、基板51にドライバ回路52を形成しているので、これらを同一基板に形成する場合と比べて、不良品の発生工程を基板1側と基板51側とに分散させることができ、不良品を製造工程のできるだけ早い段階でスクリーニングすることができる。これにより、良品のみを組み合わせてインクジェット式記録ヘッドを製造することができるので、インクジェット式記録ヘッドの低コスト化が可能となる。
また、上記のインクジェット式記録ヘッド100を具備したインクジェット式記録装置によれば、インクジェット式記録装置の低コスト化が可能である。
【0038】
(2)第2実施形態
上述の第1実施形態では、導入部8と狭窄部9及び圧力発生室10を含むインク流路5を基板1に形成する際に、基板1に溝部61を形成し、そこに犠牲膜63を埋め込む場合について説明した(例えば、図5参照。)。しかしながら、本発明では、犠牲膜63を用いなくてもインク流路5を形成することが可能である。この第2実施形態では、犠牲膜を必要としない、インク流路5の形成方法について説明する。
【0039】
図11及び図12は、本発明の第2実施形態に係るインクジェット式記録ヘッド100の製造方法を示す断面図である。
図11(a)に示すように、まず始めに、基板1を用意する。基板1には、面方位が(110)のバルクシリコン基板を用いることが好ましい。次に、基板1の表面上に振動膜20を形成する。上述したように、振動膜20は弾性膜であり、例えばSiO2膜又はZrO2、若しくはこれらを積層した膜からなり、その厚さは例えば1〜2μmである。
【0040】
次に、図11(b)に示すように、振動膜20上に、下部電極31と圧電体32と上部電極33とからなる圧電素子30を形成する。圧電素子30の形成方法は第1実施形態と同じである。即ち、振動膜20上に下部電極膜をまず成膜し、成膜された下部電極膜をパターニングして下部電極31を形成する。次に、下部電極31を覆うように圧電体膜をゾルーゲル法などで成膜し、さらに、圧電体膜上に上部電極膜を成膜する。そして、上部電極膜と圧電体膜をパターニングして、上部電極33と圧電体32を形成する。これにより、圧電素子30が完成する。
【0041】
次に、図11(b)において、圧電素子30を覆うように保護膜(図示せず)を形成する。保護膜は例えばAl2O3である。そして、この保護膜を部分的にエッチングして、上部電極33に至る開口部(図示せず)と、下部電極31に至る開口部(図示せず)をそれぞれ形成する。次に、これら開口部を埋め込むように基板1の表面全体に導電膜を形成する。そして、この導電膜を部分的にエッチングする。これにより、図11(c)に示すように、下部電極31を基板1の表面に引き出す配線34と、個々の圧電素子30の上部電極33を基板1の表面に引き出す配線35とを形成する。
【0042】
次に、図12(a)に示すように、個片化されたIC素子50を基板1の表面側に取り付ける(即ち、実装する)。IC素子50の形成方法は第1実施形態と同様であり、例えば図7(a)及び(b)と図10を参照しながら説明した通りである。また、IC素子の取り付け方法も第1実施形態と同様であり、IC素子50と基板1とを正しく位置合わせした状態で、複数個のバンプ電極53を配線34、35にそれぞれ接合する。
次に、リザーバ45が形成された封止板40を、接着剤等を介して基板1の表面側に取り付ける。封止板40の形成方法は第1実施形態と同様であり、例えば図11(a)及び(b)を参照しながら説明した通りである。また、封止板40の取り付け方法も第1実施形態と同様であり、封止板40と基板1とを正しく位置合わせした状態で、封止板40の表面を基板1の表面に接合する。これにより、圧電素子30とIC素子50は封止板40によって封止される。また、リザーバ45は、導入部8が形成される領域と対向して配置される。
【0043】
次に、図12(b)に示すように、基板1の裏面を所望の厚さまで研削する。例えば、厚さが650μm程度の基板1を、その厚さが50μm程度となるまで研削する。なお、このような研削を、封止板40を接合する前に行うと、基板1があたかも紙のように薄くて破れやすくなり、ハンドリングが極めて困難となる。従って、この研削は、封止板40を接合した後で行うことが好ましい。これにより、封止板40は基板1を支持する支持基板としても機能し、基板1を安定的にハンドリングすることができる。
次に、図12(c)に示すように、例えばフォトリソグラフィー及びエッチング技術により、基板1の裏面を部分的にエッチングして、導入部8と狭窄部9及び圧力発生室10を含むインク流路5を形成する。このエッチング処理は、ウェットエッチング、ドライエッチングのどちらで行うことも可能であるが、基板1が面方位(110)のバルクシリコン基板の場合は、KOH水溶液で異方的にエッチングすることができ、インク流路5の内側の側面を基板1の表裏面に対して垂直に形成することができる。
【0044】
これ以降の工程は、上記の第1実施形態と同じである。即ち、図9に示したように、ノズル開口部62が形成されたノズルプレート60を、接着剤等を介して基板1の裏面に接合する。これにより、図1に示したインクジェット式記録ヘッド100が完成する。
このように、本発明の第2実施形態によれば、インク流路5を形成する際に、犠牲膜63の形成を必要としないので、第1実施形態と比べて、工程数を減らすことができ、製造コストの削減に寄与することができる。
上記の第1、第2実施形態では、基板1が本発明の「第1基板」に対応し、基板51が本発明の「第2基板」に対応し、封止板40が本発明の「第3基板」に対応し、ノズルプレート60が本発明の「第4基板」に対応している。また、ドライバ回路52が本発明の「集積回路」に対応し、配線34、35が本発明の「配線層」に対応している。
【図面の簡単な説明】
【0045】
【図1】本発明の実施形態に係るインクジェット式記録ヘッド100の構成例を示す図。
【図2】基板1の構成例を示す図。
【図3】バンプ電極53の構成例を示す図。
【図4】圧電素子30と、封止板40及びIC素子50の位置関係の一例を示す図。
【図5】第1実施形態に係るインクジェット式記録ヘッド100の製造方法を示す図。
【図6】第1実施形態に係るインクジェット式記録ヘッド100の製造方法を示す図。
【図7】第1実施形態に係るインクジェット式記録ヘッド100の製造方法を示す図。
【図8】第1実施形態に係るインクジェット式記録ヘッド100の製造方法を示す図。
【図9】第1実施形態に係るインクジェット式記録ヘッド100の製造方法を示す図。
【図10】ダイシング前の半導体基板(ウエーハ)51の構成例を示す図。
【図11】第2実施形態に係るインクジェット式記録ヘッド100の製造方法を示す図。
【図12】第2実施形態に係るインクジェット式記録ヘッド100の製造方法を示す図。
【符号の説明】
【0046】
1、51 基板、5 インク流路、8 導入部、9 狭窄部、10 圧力発生室、20 振動膜、30 圧電素子、31 下部電極、32 圧電体、33 上部電極、34、35 配線、40 封止板、41a 凹部、41b 凸部、45 リザーバ、50 IC素子、52 ドライバ回路、53 バンプ電極、53a 内部樹脂、53b 導電膜、60 ノズルプレート、61 溝部、63 犠牲膜、62 ノズル開口部、100 インクジェット式記録ヘッド
【特許請求の範囲】
【請求項1】
第1基板と、
前記第1基板に形成された圧力発生室と、
前記第1基板の一方の面側に形成されて前記圧力発生室を覆う振動膜と、
前記第1基板の一方の面側であって前記振動膜を挟んで前記圧力発生室と対向する領域に形成された圧電素子と、
前記第1基板の一方の面側に形成されて前記圧電素子に接続する配線層と、
第2基板と、
前記第2基板の一方の面に形成された集積回路と、
前記第2基板の一方の面側に形成されて前記集積回路に接続するバンプ電極と、
凹部を有する第3基板と、を備え、
前記バンプ電極は前記配線層に接合され、
前記第3基板は、前記集積回路及び前記バンプ電極が形成された前記第2基板と前記圧電素子とを前記凹部の内側に収納した状態で、前記第1基板の一方の面側に取り付けられていることを特徴とするインクジェット式記録ヘッド。
【請求項2】
前記第1基板の他方の面側に取り付けられる第4基板、をさらに備え、
前記第4基板には、前記圧力発生室に連通するノズル開口部が形成されていることを特徴とする請求項1に記載のインクジェット式記録ヘッド。
【請求項3】
前記第3基板に形成されて前記圧力発生室に連通するリザーバ、をさらに備えることを特徴とする請求項1又は請求項2に記載のインクジェット式記録ヘッド。
【請求項4】
前記圧電素子の上方に前記第2基板が配置されると共に、前記圧電素子と前記第2基板との間には隙間が設けられていることを特徴とする請求項1から請求項3の何れか一項に記載のインクジェット式記録ヘッド。
【請求項5】
請求項1から請求項4の何れか一項に記載のインクジェット式記録ヘッドを具備したことを特徴とするインクジェット式記録装置。
【請求項6】
第1基板に圧力発生室を形成する工程と、
前記第1基板の一方の面側に、前記圧力発生室を覆う振動膜を形成する工程と、
前記第1基板の一方の面側であって前記振動膜を挟んで前記圧力発生室と対向する領域に圧電素子を形成する工程と、
前記第1基板の一方の面側に、前記圧電素子に接続する配線層を形成する工程と、
第2基板の一方の面に集積回路を形成する工程と、
前記第2基板の一方の面側に、前記集積回路に接続するバンプ電極を形成する工程と、
前記第2基板の一方の面を前記第1基板の一方の面に対向させて、前記バンプ電極を前記配線層に接合する工程と、
前記集積回路及び前記バンプ電極が形成された前記第2基板と前記圧電素子とを第3基板が有する凹部の内側に収納した状態で、前記第3基板を前記第1基板の一方の面側に取り付ける工程と、を含むことを特徴とするインクジェット式記録ヘッドの製造方法。
【請求項1】
第1基板と、
前記第1基板に形成された圧力発生室と、
前記第1基板の一方の面側に形成されて前記圧力発生室を覆う振動膜と、
前記第1基板の一方の面側であって前記振動膜を挟んで前記圧力発生室と対向する領域に形成された圧電素子と、
前記第1基板の一方の面側に形成されて前記圧電素子に接続する配線層と、
第2基板と、
前記第2基板の一方の面に形成された集積回路と、
前記第2基板の一方の面側に形成されて前記集積回路に接続するバンプ電極と、
凹部を有する第3基板と、を備え、
前記バンプ電極は前記配線層に接合され、
前記第3基板は、前記集積回路及び前記バンプ電極が形成された前記第2基板と前記圧電素子とを前記凹部の内側に収納した状態で、前記第1基板の一方の面側に取り付けられていることを特徴とするインクジェット式記録ヘッド。
【請求項2】
前記第1基板の他方の面側に取り付けられる第4基板、をさらに備え、
前記第4基板には、前記圧力発生室に連通するノズル開口部が形成されていることを特徴とする請求項1に記載のインクジェット式記録ヘッド。
【請求項3】
前記第3基板に形成されて前記圧力発生室に連通するリザーバ、をさらに備えることを特徴とする請求項1又は請求項2に記載のインクジェット式記録ヘッド。
【請求項4】
前記圧電素子の上方に前記第2基板が配置されると共に、前記圧電素子と前記第2基板との間には隙間が設けられていることを特徴とする請求項1から請求項3の何れか一項に記載のインクジェット式記録ヘッド。
【請求項5】
請求項1から請求項4の何れか一項に記載のインクジェット式記録ヘッドを具備したことを特徴とするインクジェット式記録装置。
【請求項6】
第1基板に圧力発生室を形成する工程と、
前記第1基板の一方の面側に、前記圧力発生室を覆う振動膜を形成する工程と、
前記第1基板の一方の面側であって前記振動膜を挟んで前記圧力発生室と対向する領域に圧電素子を形成する工程と、
前記第1基板の一方の面側に、前記圧電素子に接続する配線層を形成する工程と、
第2基板の一方の面に集積回路を形成する工程と、
前記第2基板の一方の面側に、前記集積回路に接続するバンプ電極を形成する工程と、
前記第2基板の一方の面を前記第1基板の一方の面に対向させて、前記バンプ電極を前記配線層に接合する工程と、
前記集積回路及び前記バンプ電極が形成された前記第2基板と前記圧電素子とを第3基板が有する凹部の内側に収納した状態で、前記第3基板を前記第1基板の一方の面側に取り付ける工程と、を含むことを特徴とするインクジェット式記録ヘッドの製造方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【公開番号】特開2010−69750(P2010−69750A)
【公開日】平成22年4月2日(2010.4.2)
【国際特許分類】
【出願番号】特願2008−240391(P2008−240391)
【出願日】平成20年9月19日(2008.9.19)
【出願人】(000002369)セイコーエプソン株式会社 (51,324)
【Fターム(参考)】
【公開日】平成22年4月2日(2010.4.2)
【国際特許分類】
【出願日】平成20年9月19日(2008.9.19)
【出願人】(000002369)セイコーエプソン株式会社 (51,324)
【Fターム(参考)】
[ Back to top ]