インバータ圧電発振器
【課題】インバータ圧電発振器から発生する雑音や、消費電流を低減する。
【解決手段】インバータ圧電発振器1は、インバータ10を備え、インバータ10の入出力間に圧電振動子X1と、動作電位設定用の高抵抗R3とを接続している。また、インバータ10の入力側と接地端子間には、コンデンサC2aを接続し、インバータ10の出力側と接地端子間には、コンデンサC3aを接続し、インバータ10の入力側と電源端子間には、コンデンサC2bを接続し、インバータ10の出力側と電源端子間には、コンデンサC3bを接続している。また、インバータ10の接地端子には、抵抗R2aを接続し、抵抗R2aの他端を接地する。一方、インバータ10の電源端子には、抵抗R2bを接続し、抵抗R2bの他端を電源に接続する共に、電源にはバイパス用のコンデンサC5を接続している。
【解決手段】インバータ圧電発振器1は、インバータ10を備え、インバータ10の入出力間に圧電振動子X1と、動作電位設定用の高抵抗R3とを接続している。また、インバータ10の入力側と接地端子間には、コンデンサC2aを接続し、インバータ10の出力側と接地端子間には、コンデンサC3aを接続し、インバータ10の入力側と電源端子間には、コンデンサC2bを接続し、インバータ10の出力側と電源端子間には、コンデンサC3bを接続している。また、インバータ10の接地端子には、抵抗R2aを接続し、抵抗R2aの他端を接地する。一方、インバータ10の電源端子には、抵抗R2bを接続し、抵抗R2bの他端を電源に接続する共に、電源にはバイパス用のコンデンサC5を接続している。
【発明の詳細な説明】
【技術分野】
【0001】
本発明はインバータ圧電発振器に関し、特に雑音の発生と消費電流を低減した発振回路を有するインバータ圧電発振器に関するものである。
【背景技術】
【0002】
安定した周波数信号を供給する圧電発振器は、通信機器、電子機器等にクロック源として広く用いられている。
図8は、従来のインバータ圧電発振器の回路構成を示す図である。インバータ圧電発振器11は、インバータ(INV)10を備え、インバータ10の入出力間に圧電振動子X1と、動作電位設定用の高抵抗R13とを接続している。また、インバータ10の入力側と接地(GND)間には、負荷容量の一部となるコンデンサC12を接続し、インバータ10の出力側と接地間には、負荷容量の一部となるコンデンサC13を接続している。また、インバータ10の出力側には、直流カット用のコンデンサC14接続し、コンデンサC14の他端をインバータ圧電発振器の出力端子(OUT)としている。さらに、インバータ10の電源端子と接地間には、バイパス用のコンデンサC15を接続し、インバータ10の電源端子と接地端子間に所定の電圧を印加することによりインバータ圧電発振器は発振する。
【0003】
次に、インバータ圧電発振器11の等価発振回路を図示して発振動作について説明する。
図9は、従来のインバータ圧電発振器の等価発振回路を示す図である。ここで、圧電振動子X1と抵抗R13からなる回路のインピーダンスをz11とし、コンデンサC12のインピーダンスをz12とし、コンデンサC13のインピーダンスをz13とする。また、インバータ10のPチャンネルMOS側の定電流源をgm’z12i11とし、インバータ10のNチャンネルMOS側の定電流源をgm’z12i11とし、gm=2gm’とする。そして、z11とz12に流れる電流をi11とし、z13に流れる電流をi13とすると、キルヒホッフの法則により(1)式と(2)式が得られる。
次に、(1)式、及び(2)式よりi13を消去し、発振条件であるi11≠0を当てはめると(3)式が得られる。
【0004】
次に、z12とz13は、(4)式、(5)式のように表せるので、これを(3)式に代入し、z11側から見た回路側の等価回路抵抗をRc、等価回路キャパシタンスをCcとすると、(6)式が得られる。但し、Rc、及びCcは、それぞれ(7)式と(8)式とする。
さらに、抵抗R13を回路側に含めた場合の等価回路抵抗と等価回路キャパシタンスをそれぞれRciとCciとして、その関係式を同様に求めると(9)式と(10)式が得られる。
次に、圧電振動子X1のモーションアーム(インダクタンスL11、キャパシタンスC11、抵抗R11)のインピーダンスをzMとする。そして、圧電振動子X1の端子間並列キャパシタンスをC10として、C10を前記Rci、及びCciに含めた合成等価回路抵抗と合成等価回路キャパシタンスを、それぞれRcciとCcciとすると、(11)式が得られる。但し、Rcci、及びCcciは、それぞれ(12)式と(13)式とする。
【0005】
次に、得られた関係式を用いて、従来のインバータ圧電発振器の発振特性に関するシミュレーションを行った。その結果を図10、図11に示す。
図10は、従来のインバータ圧電発振器の合成等価回路抵抗Rcciと合成等価回路キャパシタンスCcciの周波数特性を示すグラフ図である。図10は、負荷容量の一部となるコンデンサC12、C13をパラメータとし、グラフ図にあるコンデンサCは、C=C12=C13としたものである。また、抵抗R13は100kΩ、圧電振動子X1の端子間並列キャパシタンスC10は2pF、インバータ10の相互コンダクタンスgmは1mA/Vとしている。図10に示すように、C=5pFとすると、周波数Freq≒6MHz近辺で合成等価回路抵抗Rcciは、負性抵抗の最大値となるRcci≒−3kΩを示し、C=10pFとすると、周波数Freq≒2.5MHz近辺で合成等価回路抵抗Rcciは、負性抵抗の最大値となるRcci≒−7kΩを示し、それぞれ限られた範囲で負性抵抗を生じてインバータ圧電発振器は発振動作する。また、負性抵抗が生じる周波数範囲(Rcci<0)において、合成等価回路キャパシタンスCcciの最大値は、C=5pFのときに、最大値≒5pFを示し、C=10pFのときに、最大値≒7pFを示す。
【0006】
図11は、従来のインバータ圧電発振器の合成等価回路抵抗Rcci及び合成等価回路キャパシタンスCcciと、インバータ10の相互コンダクタンスgmとの関係を示すグラフ図である。図11は、負荷容量の一部となるコンデンサC12、C13をパラメータとし、グラフ図にあるコンデンサCは、C=C12=C13としたものである。また、周波数Freqは5MHz、抵抗R13は100kΩ、圧電振動子X1の端子間並列キャパシタンスC10は2pFとしている。図11に示すように、gm≒0.03mA/Vにおいては、コンデンサCがC=5pF、またはC=10pFのいずれであっても合成等価回路抵抗Rcciは、負性抵抗を失い、インバータ圧電発振器は発振を停止する。このとき、合成等価回路キャパシタンスCcciは、C=5pFの場合、Ccci≒4.5pFを示し、C=10pFの場合、Ccci≒7pFを示す。また、C=5pFとすると、gm≒2.5mA/Vで合成等価回路抵抗Rcciは、負性抵抗を失い、C=10pFとすると、gm≒10mA/Vで合成等価回路抵抗Rcciは、負性抵抗を失い、それぞれインバータ圧電発振器は発振を停止する。
【0007】
次に、従来の他のインバータ圧電発振器について説明する。
図12は、従来の他のインバータ圧電発振器の回路構成図である。第2の事例は、図8により説明した電源供給回路に抵抗R15を追加したものであり、他の回路構成は、図8と同様である。インバータ圧電発振器12は、抵抗R15をインバータ10の電源供給ラインに直列に挿入したもので、抵抗R15とバイパス用のコンデンサC15は、RCフィルタを構成してローパスフィルタとして機能する。従って、電源供給ラインに重畳する高周波雑音の除去に有効である。また、ローパスフィルタの特性は、(14)式により与えられ、抵抗R15とコンデンサC15の値により決定されるω0より高い周波数に対して−6dB/octの減衰特性を示す。
なお、上記したような従来のインバータ圧電発振器は特許文献1に開示されている。
また従来のインバータ圧電発振器の内容の基本的な動作については、非特許文献1及び非特許文献2に開示されている。
【特許文献1】特開平5−267935号公報
【非特許文献1】トランジスタ技術オリジナルNo.8 CMOSインバータ圧電発振回路,CQ出版社
【非特許文献2】時計用CMOS−ICの発振回路特性 1977,日本時計学会,No.82
【発明の開示】
【発明が解決しようとする課題】
【0008】
しかしながら、従来のインバータ圧電発振器においては、次のような問題があった。
図13は、CMOSインバータICの基本構成を示す等価回路である。インバータ圧電発振器に使用されるインバータは、一般的にCMOSタイプのインバータが使用される。図13に示すように、CMOSインバータICは、PチャネルMOSとNチャネルMOSとをカスコード接続し、これを電源(Vcc)と接地(GND)間に挿入した構成となっている。ここで、入力(IN)が「L」電圧のときは、PチャンネルMOSのソースとドレイン間が導通(ON状態)し、NチャンネルMOSのソースとドレイン間が断(OFF状態)となるので、出力(OUT)には「H」の電圧が現れる。
これに対して、入力が「H」電圧のときは、PチャンネルMOSがOFF状態となり、NチャンネルMOSがON状態となるので、出力には「L」の電圧が現れる。そこで、CMOSインバータICの入力にパルス信号を入力すると反転したパルス信号が出力される。
【0009】
ここで、CMOSインバータICへ入力したパルス信号が「L」電圧→「H」電圧、或いは「H」電圧→「L」電圧に変化したとき、PチャンネルMOSとNチャンネルMOSとが同時にON状態となる瞬間が存在することが知られている。これをCMOSインバータの遷移領域と呼んでいるが、この遷移領域にとどまる間に過大な電流(貫通電流)が流れるため電源ラインにスパイク状の雑音が発生する。
従って、この貫通電流の影響により、インバータ圧電発振器は、電源ラインに雑音を発生させる共に、インバータの遷移領域において、消費電流が増加するという問題があった。図12に示した従来のインバータ発振器においては、電源ラインにローパスフィルタとして機能するRCフィルタを備えて高周波雑音を低減するようにしているが、貫通電流によるスパイク状の雑音に対しては、ほとんど機能していない。
本発明は、上述したような問題を解決するためになされたものであって、インバータ圧電発振器から発生する雑音や、消費電流を低減することを目的とする。
【課題を解決するための手段】
【0010】
上記目的を達成するため、本発明のインバータ圧電発振器は、インバータと、該インバータの入出力間に接続される圧電振動子と、前記インバータの入力側と前記インバータの接地端子間に接続される第1のコンデンサと、前記インバータの出力側と前記インバータの接地端子間に接続される第2のコンデンサと、前記インバータの入力側と前記インバータの電源端子間に接続される第3のコンデンサと、前記インバータの出力側と前記インバータの電源端子間に接続される第4のコンデンサと、前記インバータの接地端子と接地との間に接続される第1の抵抗と、前記インバータの電源端子と電源との間に接続される第2の抵抗と、を備えることを特徴とする。
【0011】
このような本発明のインバータ圧電発振器によれば、インバータの電源端子、及び接地端子に対称となる回路網を接続し、発生するスパイク状の雑音をコンプリメント動作させることにより相殺した。従って、インバータが動作する際に発生するスパイク状の雑音が電源ラインに重畳されることを防止するように機能し、雑音発生の少ないインバータ圧電発振器を実現することができる。また、インバータ圧電発振器は、インバータの電源端子、及び接地端子に直列にそれぞれ抵抗を挿入したので、インバータが、遷移領域で動作して過大な貫通電流が流れた際に、貫通電流を制限することができ、インバータ圧電発振器の消費電流を低減することができる。
【0012】
また、本発明のインバータ圧電発振器は、インバータの電源端子と接地端子間に接続される第5のコンデンサを備えることを特徴とする。
このような本発明のインバータ圧電発振器によれば、インバータの電源端子と接地端子間にバイパスコンデンサを挿入したことにより、ローパス機能を有するRCフィルタが構成され、外部からの雑音の抑圧効果を高める共に、インバータの電源端子と接地端子間に漏洩する交流信号の抑圧効果を高めることができる。
【発明を実施するための最良の形態】
【0013】
以下、図示した実施形態に基づいて本発明を詳細に説明する。
図1は、本実施形態に係るインバータ圧電発振器の回路構成を示す図である。インバータ圧電発振器1は、インバータ(INV)10を備え、インバータ10の入出力間に圧電振動子X1と、動作電位設定用の高抵抗R3とを接続している。抵抗R3については、発振回路の動作電位を設定するが、他の回路素子の数値により不要とすることも可能である。
また、インバータ10の入力側とインバータ10の接地端子間には、負荷容量の一部となるコンデンサ(第1のコンデンサ)C2aを接続し、インバータ10の出力側とインバータ10の接地端子間には、負荷容量の一部となるコンデンサ(第2のコンデンサ)C3aを接続している。さらに、インバータ10の入力側とインバータ10の電源端子間には、負荷容量の一部となるコンデンサ(第3のコンデンサ)C2bを接続し、インバータ10の出力側とインバータ10の電源端子間には、負荷容量の一部となるコンデンサ(第4のコンデンサ)C3bを接続している。また、インバータ10の接地端子には、抵抗(第1の抵抗)R2aを接続し、抵抗R2aの他端を接地(GND)する。
【0014】
一方、インバータ10の電源端子には、抵抗(第2の抵抗)R2bを接続し、抵抗R2bの他端を電源(Vcc)に接続する共に、電源にはバイパス用のコンデンサC5を接続し、コンデンサC5の他端を接地する。インバータ10の出力側には、直流カット用のコンデンサC4接続し、コンデンサC4の他端をインバータ圧電発振器の出力端子としている。
この様に構成したインバータ圧電発振器1における発振の基本的なメカニズムは、周知のことであるので詳細な説明は省略するが、インバータ10に供給された励振信号は、インバータ10によって増幅されて180度位相変換され出力され、この出力信号の一部が圧電振動子X1に帰還されるので発振動作を持続する。
【0015】
本発明においては、発振回路の負荷容量となる2つのコンデンサを分割してインバータ10の接地端子側と電源端子側に配置し、インバータ10の接地端子と電源端子にはそれぞれ抵抗を接続し、抵抗を介してインバータ10に電源電圧を印加したことが特徴である。図1において、コンデンサC2aとコンデンサC2bを加算したものが従来例のコンデンサC12に相当し、コンデンサC3aとコンデンサC3bを加算したものが従来例のコンデンサC13に相当する。
また、インバータ10の接地端子に抵抗R2aを接続する共に、インバータ10の電源端子に抵抗R2bを接続し、インバータ10に抵抗R2a、R2bを介して電源電圧を印加することとした。従って、インバータ10の接地端子には、コンデンサC2a、C3a、及び抵抗R2aからなる回路網が接続され、一方、インバータ10の電源端子には、コンデンサC2b、C3b、及び抵抗R2bからなる回路網が接続される。この二つの回路網は、互いにインバータ10に対して対称な構成を有しており、インバータ10が、遷移領域で動作していて過大な貫通電流が流れた際に、インバータ10の接地端子と電源端子間に生ずるスパイク状の雑音は、コンプリメント動作されて相殺される。
従って、本発明によれば、インバータ圧電発振器1は、インバータ10が動作する際に発生するスパイク状の雑音が電源ラインに重畳されることを防止するように機能する。
【0016】
次に、本発明においては、前述したようにインバータ10の接地端子に抵抗R2aを接続すると共に、インバータ10の電源端子に抵抗R2bを接続し、インバータ10に抵抗R2a、R2bを介して電源電圧を印加している。従って、インバータ10が、遷移領域で動作していて過大な貫通電流が流れた際に、抵抗R2a、R2bにより貫通電流を制限することができ、インバータ圧電発振器の消費電流を低減することができる。
次に、本実施形態に係るインバータ圧電発振器1の等価発振回路の発振動作について説明する。
図2は、本実施形態に係るインバータ圧電発振器の等価発振回路を示す図である。ここで、図1において説明した負荷容量の一部となるコンデンサC2a、C2bについては、C2a=C2bとしてそれぞれをC2と記載した。また、負荷容量の一部となるコンデンサC3a、C3bについては、C3a=C3bとしてそれぞれをC3と記載した。
【0017】
さらに、抵抗R2a、R2bについては、R2a=R2bとしてそれぞれをR2と記載した。次に、圧電振動子X1と抵抗R3からなる回路のインピーダンスをz1とし、コンデンサC2のインピーダンスをz2とし、コンデンサC3のインピーダンスをz3とする。また、抵抗R2のインピーダンスをz4とする。さらに、インバータ10のPチャンネルMOS側の定電流源をgm’z2i2とし、インバータ10のNチャンネルMOS側の定電流源をgm’z2i2とし、gm=2gm’とする。そして、z1に流れる電流をi1とし、z2に流れる電流をi2とし、z3に流れる電流をi3とし、z4に流れる電流をi4とすると、キルヒホッフの法則により(15)式、(16)式、及び(17)式が得られる。
次に、(15)式、(16)式、及び(17)式よりi2、及びi3を消去し、発振条件であるi1≠0を当てはめると(18)式が得られる。
【0018】
次に、インピーダンスz2とz3は、(19)式、(20)式のように表せるので、これを(18)式に代入し、z1側から見た回路側の等価回路抵抗をRc、等価回路キャパシタンスをCcとすると、(21)式が得られる。但し、Rc、及びCcは、それぞれ(22)式と(23)式とする。
さらに、抵抗R3を回路側に含めた場合の等価回路抵抗と等価回路キャパシタンスをそれぞれRciとCciとして、その関係式を同様に求めると(24)式が得られる。但し、Rci、及びCciは、それぞれ(25)式と(26)式とする。
次に、圧電振動子X1のモーションアーム(インダクタンスL1、キャパシタンスC1、抵抗R1)のインピーダンスをzMとする。そして、圧電振動子X1の端子間並列キャパシタンスをC0として、C0を前記Rci、及びCciに含めた合成等価回路抵抗と合成等価回路キャパシタンスを、それぞれRcciとCcciとすると、(27)式が得られる。但し、Rcci、及びCcciは、それぞれ(28)式と(29)式とする。
【0019】
次に、上述した等価回路抵抗Rcと等価回路キャパシタンスCc、等価回路抵抗Rciと等価回路キャパシタンスCci、及び合成等価回路抵抗Rcciと合成等価回路キャパシタンスCcciの具体的な等価回路構成を図3に示す。図3(a)に示すように、等価回路抵抗Rcと等価回路キャパシタンスCcは、圧電振動子X1と抵抗R3からなるインピーダンスz1側から回路側を見た構成要素である。また、図3(b)に示すように、等価回路抵抗Rciと等価回路キャパシタンスCciは、インピーダンスz1に含まれていた抵抗R3を回路側に含めて圧電振動子X1から回路側を見た構成要素である。また、図3(c)に示すように、合成等価回路抵抗Rcciと合成等価回路キャパシタンスCcciは、圧電振動子X1のモーションアーム(インダクタンスL1、キャパシタンスC1、抵抗R1)のインピーダンスをzMとして、圧電振動子X1の端子間並列キャパシタンスC0を回路側に含めてzM側から回路側を見た構成要素である。
【0020】
次に、得られた関係式を用いて、本実施形態に係るインバータ圧電発振器の発振特性に関するシミュレーション行った。その結果を図4、図5、図6に示す。
図4は本実施形態に係るインバータ圧電発振器の等価回路抵抗Rciと合成等価回路抵抗Rcciの周波数特性、及び等価回路キャパシタンスCciと合成等価回路キャパシタンスCcciの周波数特性を示すグラフ図である。図4は、負荷容量の一部となるコンデンサC2、C3は、C2=C3=5pFとし、抵抗R3は100kΩ、圧電振動子X1の端子間並列キャパシタンスC0は2pF、インバータ10の相互コンダクタンスgmは1mA/Vとしている。
図4に示すように、等価回路抵抗Rciは、周波数Freq≒1.8MHz近辺で負性抵抗はピーク値Rci≒−170kΩを示し、周波数Freq≒1.7MHz〜6MHzの範囲で負性抵抗を生ずる。一方、合成等価回路抵抗Rcciは、周波数Freq≒3MHz近辺で負性抵抗はピーク値Rcci≒−7kΩを示し、周波数Freq≒1.7MHz〜6MHzの範囲で負性抵抗を生ずる。また、等価回路キャパシタンスCciは、等価回路抵抗Rciが負性抵抗を示す範囲で、Cci≒0.2〜4.5pF程度を示し、合成等価回路キャパシタンスCcciは、等価回路抵抗Rcciが負性抵抗を示す範囲で、Ccci≒2〜5pF程度を示している。
【0021】
図5は本実施形態に係るインバータ圧電発振器の合成等価回路抵抗Rcci及び合成等価回路キャパシタンスCcciと、インバータ10の相互コンダクタンスgmとの関係を示すグラフ図である。ここで、負荷容量の一部となるコンデンサC2、C3は、C2=C3=5pFとし、周波数Freqは5MHz、抵抗R3は100kΩ、圧電振動子X1の端子間並列キャパシタンスC0は2pFとしている。
図5に示すように、gm≒0.04mA/Vにおいて合成等価回路抵抗Rcciは、負性抵抗値の絶対値が最大となり、インバータ圧電発振器は、安定した定常状態の発振に移行する。そのとき、合成等価回路キャパシタンスCcciは、Ccci≒7pFを示す。発振回路は、発振信号が成長するに従い利得が減少する。そこで、発振回路の起動時には発振信号は微少信号であるので利得は大きいが、発振信号が成長するに従い利得は減少する。即ち、発振起動時はgmの値は大きいが、発振信号が成長するにしたがってgmの値は減少する。図5は、グラフの横軸(相互コンダクタンスgm軸)のおおよそ左側が発振回路の起動時の特性を示し、右側が発振信号の成長後の特性を示す。
【0022】
本実施形態に係るインバータ圧電発振器は、インバータ圧電発振器から発生する雑音や、消費電流を低減することができるが、従来のインバータ圧電発振器と比較しても同等な発振特性が得られる。以下、このことを説明するため、本実施形態に係るインバータ圧電発振器と従来のインバータ圧電発振器の発振特性とを比較して説明する。
図6は本実施形態に係るインバータ圧電発振器と従来のインバータ圧電発振器の合成等価回路抵抗Rcci及び合成等価回路キャパシタンスCcciの特性を示すグラフ図である。図6において、本発明におけるコンデンサC2、C3の条件は、C2=C3=5pF(但し、それぞれ2個使用している)とし、従来例におけるコンデンサC12、C13の条件は、C=C12=C13=9.5pFとしている。
また、周波数Freqは5MHzとし、本発明における抵抗R3の条件、及び従来例における抵抗R13の条件は、ともに100kΩとし、本発明における圧電振動子X1の端子間並列キャパシタンスC0、及び従来例における圧電振動子X1の端子間並列キャパシタンスC10は、ともに2pFとしている。図6に示すように、本実施形態に係るインバータ圧電発振器と従来のインバータ圧電発振器ともに、相互コンダクタンスgmが、gm≒0.04mA/Vにおいて発振回路は定常状態を示し、そのとき、本実施形態の合成等価回路キャパシタンスCcciはCcci≒7pFであり、従来の合成等価回路キャパシタンスCcciはCcci≒6.75pFである。従って、本実施形態に係るインバータ圧電発振器は従来のものと同等な発振特性を有していることが分かる。
【0023】
次に、本実施形態に係るインバータ圧電発振器の変形例について説明する。
図7は、本実施形態に係るインバータ圧電発振器の変形例を示す回路構成図である。図7に示したインバータ圧電発振器2は、インバータ10の電源端子と接地端子間にバイパス用のコンデンサ(第5のコンデンサ)C6を追加したものであり、他の構成要素は図1に示したインバータ圧電発振器と同一である。バイパス用のコンデンサC6を追加したことにより、インバータ10の接地端子側にもローパス機能を有するRCフィルタが構成され、電源端子側に構成されているRCフィルタとあわせて、外部からの雑音の抑圧効果を高める共に、インバータ10の電源端子と接地端子間に漏洩する交流信号の抑圧効果を高めることができる。
【図面の簡単な説明】
【0024】
【図1】本実施形態に係るインバータ圧電発振器の回路構成を示す図である。
【図2】本実施形態に係るインバータ圧電発振器の等価発振回路を示す図である。
【図3】等価回路抵抗Rcと等価回路キャパシタンスCc、等価回路抵抗Rciと等価回路キャパシタンスCci、及び合成等価回路抵抗Rcciと合成等価回路キャパシタンスCcciの等価回路構成を示す図である。
【図4】本実施形態に係るインバータ圧電発振器の等価回路抵抗Rciと合成等価回路抵抗Rcciの周波数特性、及び等価回路キャパシタンスCciと合成等価回路キャパシタンスCcciの周波数特性を示すグラフ図である。
【図5】本実施形態に係るインバータ圧電発振器の合成等価回路抵抗Rcci及び合成等価回路キャパシタンスCcciと、インバータ10の相互コンダクタンスgmとの関係を示すグラフ図である。
【図6】本実施形態に係るインバータ圧電発振器と従来のインバータ圧電発振器の合成等価回路抵抗Rcci及び合成等価回路キャパシタンスCcciの特性を示すグラフ図である。
【図7】本実施形態に係るインバータ圧電発振器の変形例を示す回路構成図である。
【図8】従来のインバータ圧電発振器の回路構成を示す図である。
【図9】従来のインバータ圧電発振器の等価発振回路を示す図である。
【図10】従来のインバータ圧電発振器の合成等価回路抵抗Rcciと合成等価回路キャパシタンスCcciの周波数特性を示すグラフ図である。
【図11】従来のインバータ圧電発振器の合成等価回路抵抗Rcci及び合成等価回路キャパシタンスCcciと、インバータ10の相互コンダクタンスgmとの関係を示すグラフ図である。
【図12】従来のインバータ圧電発振器の第2の事例を示す回路構成図である。
【図13】CMOSインバータICの基本構成を示す等価回路である。
【符号の説明】
【0025】
1、2…インバータ圧電発振器、C2a、C2b、C3a、C3b、C4、C5、C6…コンデンサ、R2a、R2b、R3…抵抗、X1…圧電振動子、Cc、Cci…等価回路キャパシタンス、Ccci…合成等価回路キャパシタンス、C0…端子間並列キャパシタンス、Rc、Rci…等価回路抵抗、Rcci…合成等価回路抵抗、C1…キャパシタンス、L1…インダクタンス、R1…抵抗
【技術分野】
【0001】
本発明はインバータ圧電発振器に関し、特に雑音の発生と消費電流を低減した発振回路を有するインバータ圧電発振器に関するものである。
【背景技術】
【0002】
安定した周波数信号を供給する圧電発振器は、通信機器、電子機器等にクロック源として広く用いられている。
図8は、従来のインバータ圧電発振器の回路構成を示す図である。インバータ圧電発振器11は、インバータ(INV)10を備え、インバータ10の入出力間に圧電振動子X1と、動作電位設定用の高抵抗R13とを接続している。また、インバータ10の入力側と接地(GND)間には、負荷容量の一部となるコンデンサC12を接続し、インバータ10の出力側と接地間には、負荷容量の一部となるコンデンサC13を接続している。また、インバータ10の出力側には、直流カット用のコンデンサC14接続し、コンデンサC14の他端をインバータ圧電発振器の出力端子(OUT)としている。さらに、インバータ10の電源端子と接地間には、バイパス用のコンデンサC15を接続し、インバータ10の電源端子と接地端子間に所定の電圧を印加することによりインバータ圧電発振器は発振する。
【0003】
次に、インバータ圧電発振器11の等価発振回路を図示して発振動作について説明する。
図9は、従来のインバータ圧電発振器の等価発振回路を示す図である。ここで、圧電振動子X1と抵抗R13からなる回路のインピーダンスをz11とし、コンデンサC12のインピーダンスをz12とし、コンデンサC13のインピーダンスをz13とする。また、インバータ10のPチャンネルMOS側の定電流源をgm’z12i11とし、インバータ10のNチャンネルMOS側の定電流源をgm’z12i11とし、gm=2gm’とする。そして、z11とz12に流れる電流をi11とし、z13に流れる電流をi13とすると、キルヒホッフの法則により(1)式と(2)式が得られる。
次に、(1)式、及び(2)式よりi13を消去し、発振条件であるi11≠0を当てはめると(3)式が得られる。
【0004】
次に、z12とz13は、(4)式、(5)式のように表せるので、これを(3)式に代入し、z11側から見た回路側の等価回路抵抗をRc、等価回路キャパシタンスをCcとすると、(6)式が得られる。但し、Rc、及びCcは、それぞれ(7)式と(8)式とする。
さらに、抵抗R13を回路側に含めた場合の等価回路抵抗と等価回路キャパシタンスをそれぞれRciとCciとして、その関係式を同様に求めると(9)式と(10)式が得られる。
次に、圧電振動子X1のモーションアーム(インダクタンスL11、キャパシタンスC11、抵抗R11)のインピーダンスをzMとする。そして、圧電振動子X1の端子間並列キャパシタンスをC10として、C10を前記Rci、及びCciに含めた合成等価回路抵抗と合成等価回路キャパシタンスを、それぞれRcciとCcciとすると、(11)式が得られる。但し、Rcci、及びCcciは、それぞれ(12)式と(13)式とする。
【0005】
次に、得られた関係式を用いて、従来のインバータ圧電発振器の発振特性に関するシミュレーションを行った。その結果を図10、図11に示す。
図10は、従来のインバータ圧電発振器の合成等価回路抵抗Rcciと合成等価回路キャパシタンスCcciの周波数特性を示すグラフ図である。図10は、負荷容量の一部となるコンデンサC12、C13をパラメータとし、グラフ図にあるコンデンサCは、C=C12=C13としたものである。また、抵抗R13は100kΩ、圧電振動子X1の端子間並列キャパシタンスC10は2pF、インバータ10の相互コンダクタンスgmは1mA/Vとしている。図10に示すように、C=5pFとすると、周波数Freq≒6MHz近辺で合成等価回路抵抗Rcciは、負性抵抗の最大値となるRcci≒−3kΩを示し、C=10pFとすると、周波数Freq≒2.5MHz近辺で合成等価回路抵抗Rcciは、負性抵抗の最大値となるRcci≒−7kΩを示し、それぞれ限られた範囲で負性抵抗を生じてインバータ圧電発振器は発振動作する。また、負性抵抗が生じる周波数範囲(Rcci<0)において、合成等価回路キャパシタンスCcciの最大値は、C=5pFのときに、最大値≒5pFを示し、C=10pFのときに、最大値≒7pFを示す。
【0006】
図11は、従来のインバータ圧電発振器の合成等価回路抵抗Rcci及び合成等価回路キャパシタンスCcciと、インバータ10の相互コンダクタンスgmとの関係を示すグラフ図である。図11は、負荷容量の一部となるコンデンサC12、C13をパラメータとし、グラフ図にあるコンデンサCは、C=C12=C13としたものである。また、周波数Freqは5MHz、抵抗R13は100kΩ、圧電振動子X1の端子間並列キャパシタンスC10は2pFとしている。図11に示すように、gm≒0.03mA/Vにおいては、コンデンサCがC=5pF、またはC=10pFのいずれであっても合成等価回路抵抗Rcciは、負性抵抗を失い、インバータ圧電発振器は発振を停止する。このとき、合成等価回路キャパシタンスCcciは、C=5pFの場合、Ccci≒4.5pFを示し、C=10pFの場合、Ccci≒7pFを示す。また、C=5pFとすると、gm≒2.5mA/Vで合成等価回路抵抗Rcciは、負性抵抗を失い、C=10pFとすると、gm≒10mA/Vで合成等価回路抵抗Rcciは、負性抵抗を失い、それぞれインバータ圧電発振器は発振を停止する。
【0007】
次に、従来の他のインバータ圧電発振器について説明する。
図12は、従来の他のインバータ圧電発振器の回路構成図である。第2の事例は、図8により説明した電源供給回路に抵抗R15を追加したものであり、他の回路構成は、図8と同様である。インバータ圧電発振器12は、抵抗R15をインバータ10の電源供給ラインに直列に挿入したもので、抵抗R15とバイパス用のコンデンサC15は、RCフィルタを構成してローパスフィルタとして機能する。従って、電源供給ラインに重畳する高周波雑音の除去に有効である。また、ローパスフィルタの特性は、(14)式により与えられ、抵抗R15とコンデンサC15の値により決定されるω0より高い周波数に対して−6dB/octの減衰特性を示す。
なお、上記したような従来のインバータ圧電発振器は特許文献1に開示されている。
また従来のインバータ圧電発振器の内容の基本的な動作については、非特許文献1及び非特許文献2に開示されている。
【特許文献1】特開平5−267935号公報
【非特許文献1】トランジスタ技術オリジナルNo.8 CMOSインバータ圧電発振回路,CQ出版社
【非特許文献2】時計用CMOS−ICの発振回路特性 1977,日本時計学会,No.82
【発明の開示】
【発明が解決しようとする課題】
【0008】
しかしながら、従来のインバータ圧電発振器においては、次のような問題があった。
図13は、CMOSインバータICの基本構成を示す等価回路である。インバータ圧電発振器に使用されるインバータは、一般的にCMOSタイプのインバータが使用される。図13に示すように、CMOSインバータICは、PチャネルMOSとNチャネルMOSとをカスコード接続し、これを電源(Vcc)と接地(GND)間に挿入した構成となっている。ここで、入力(IN)が「L」電圧のときは、PチャンネルMOSのソースとドレイン間が導通(ON状態)し、NチャンネルMOSのソースとドレイン間が断(OFF状態)となるので、出力(OUT)には「H」の電圧が現れる。
これに対して、入力が「H」電圧のときは、PチャンネルMOSがOFF状態となり、NチャンネルMOSがON状態となるので、出力には「L」の電圧が現れる。そこで、CMOSインバータICの入力にパルス信号を入力すると反転したパルス信号が出力される。
【0009】
ここで、CMOSインバータICへ入力したパルス信号が「L」電圧→「H」電圧、或いは「H」電圧→「L」電圧に変化したとき、PチャンネルMOSとNチャンネルMOSとが同時にON状態となる瞬間が存在することが知られている。これをCMOSインバータの遷移領域と呼んでいるが、この遷移領域にとどまる間に過大な電流(貫通電流)が流れるため電源ラインにスパイク状の雑音が発生する。
従って、この貫通電流の影響により、インバータ圧電発振器は、電源ラインに雑音を発生させる共に、インバータの遷移領域において、消費電流が増加するという問題があった。図12に示した従来のインバータ発振器においては、電源ラインにローパスフィルタとして機能するRCフィルタを備えて高周波雑音を低減するようにしているが、貫通電流によるスパイク状の雑音に対しては、ほとんど機能していない。
本発明は、上述したような問題を解決するためになされたものであって、インバータ圧電発振器から発生する雑音や、消費電流を低減することを目的とする。
【課題を解決するための手段】
【0010】
上記目的を達成するため、本発明のインバータ圧電発振器は、インバータと、該インバータの入出力間に接続される圧電振動子と、前記インバータの入力側と前記インバータの接地端子間に接続される第1のコンデンサと、前記インバータの出力側と前記インバータの接地端子間に接続される第2のコンデンサと、前記インバータの入力側と前記インバータの電源端子間に接続される第3のコンデンサと、前記インバータの出力側と前記インバータの電源端子間に接続される第4のコンデンサと、前記インバータの接地端子と接地との間に接続される第1の抵抗と、前記インバータの電源端子と電源との間に接続される第2の抵抗と、を備えることを特徴とする。
【0011】
このような本発明のインバータ圧電発振器によれば、インバータの電源端子、及び接地端子に対称となる回路網を接続し、発生するスパイク状の雑音をコンプリメント動作させることにより相殺した。従って、インバータが動作する際に発生するスパイク状の雑音が電源ラインに重畳されることを防止するように機能し、雑音発生の少ないインバータ圧電発振器を実現することができる。また、インバータ圧電発振器は、インバータの電源端子、及び接地端子に直列にそれぞれ抵抗を挿入したので、インバータが、遷移領域で動作して過大な貫通電流が流れた際に、貫通電流を制限することができ、インバータ圧電発振器の消費電流を低減することができる。
【0012】
また、本発明のインバータ圧電発振器は、インバータの電源端子と接地端子間に接続される第5のコンデンサを備えることを特徴とする。
このような本発明のインバータ圧電発振器によれば、インバータの電源端子と接地端子間にバイパスコンデンサを挿入したことにより、ローパス機能を有するRCフィルタが構成され、外部からの雑音の抑圧効果を高める共に、インバータの電源端子と接地端子間に漏洩する交流信号の抑圧効果を高めることができる。
【発明を実施するための最良の形態】
【0013】
以下、図示した実施形態に基づいて本発明を詳細に説明する。
図1は、本実施形態に係るインバータ圧電発振器の回路構成を示す図である。インバータ圧電発振器1は、インバータ(INV)10を備え、インバータ10の入出力間に圧電振動子X1と、動作電位設定用の高抵抗R3とを接続している。抵抗R3については、発振回路の動作電位を設定するが、他の回路素子の数値により不要とすることも可能である。
また、インバータ10の入力側とインバータ10の接地端子間には、負荷容量の一部となるコンデンサ(第1のコンデンサ)C2aを接続し、インバータ10の出力側とインバータ10の接地端子間には、負荷容量の一部となるコンデンサ(第2のコンデンサ)C3aを接続している。さらに、インバータ10の入力側とインバータ10の電源端子間には、負荷容量の一部となるコンデンサ(第3のコンデンサ)C2bを接続し、インバータ10の出力側とインバータ10の電源端子間には、負荷容量の一部となるコンデンサ(第4のコンデンサ)C3bを接続している。また、インバータ10の接地端子には、抵抗(第1の抵抗)R2aを接続し、抵抗R2aの他端を接地(GND)する。
【0014】
一方、インバータ10の電源端子には、抵抗(第2の抵抗)R2bを接続し、抵抗R2bの他端を電源(Vcc)に接続する共に、電源にはバイパス用のコンデンサC5を接続し、コンデンサC5の他端を接地する。インバータ10の出力側には、直流カット用のコンデンサC4接続し、コンデンサC4の他端をインバータ圧電発振器の出力端子としている。
この様に構成したインバータ圧電発振器1における発振の基本的なメカニズムは、周知のことであるので詳細な説明は省略するが、インバータ10に供給された励振信号は、インバータ10によって増幅されて180度位相変換され出力され、この出力信号の一部が圧電振動子X1に帰還されるので発振動作を持続する。
【0015】
本発明においては、発振回路の負荷容量となる2つのコンデンサを分割してインバータ10の接地端子側と電源端子側に配置し、インバータ10の接地端子と電源端子にはそれぞれ抵抗を接続し、抵抗を介してインバータ10に電源電圧を印加したことが特徴である。図1において、コンデンサC2aとコンデンサC2bを加算したものが従来例のコンデンサC12に相当し、コンデンサC3aとコンデンサC3bを加算したものが従来例のコンデンサC13に相当する。
また、インバータ10の接地端子に抵抗R2aを接続する共に、インバータ10の電源端子に抵抗R2bを接続し、インバータ10に抵抗R2a、R2bを介して電源電圧を印加することとした。従って、インバータ10の接地端子には、コンデンサC2a、C3a、及び抵抗R2aからなる回路網が接続され、一方、インバータ10の電源端子には、コンデンサC2b、C3b、及び抵抗R2bからなる回路網が接続される。この二つの回路網は、互いにインバータ10に対して対称な構成を有しており、インバータ10が、遷移領域で動作していて過大な貫通電流が流れた際に、インバータ10の接地端子と電源端子間に生ずるスパイク状の雑音は、コンプリメント動作されて相殺される。
従って、本発明によれば、インバータ圧電発振器1は、インバータ10が動作する際に発生するスパイク状の雑音が電源ラインに重畳されることを防止するように機能する。
【0016】
次に、本発明においては、前述したようにインバータ10の接地端子に抵抗R2aを接続すると共に、インバータ10の電源端子に抵抗R2bを接続し、インバータ10に抵抗R2a、R2bを介して電源電圧を印加している。従って、インバータ10が、遷移領域で動作していて過大な貫通電流が流れた際に、抵抗R2a、R2bにより貫通電流を制限することができ、インバータ圧電発振器の消費電流を低減することができる。
次に、本実施形態に係るインバータ圧電発振器1の等価発振回路の発振動作について説明する。
図2は、本実施形態に係るインバータ圧電発振器の等価発振回路を示す図である。ここで、図1において説明した負荷容量の一部となるコンデンサC2a、C2bについては、C2a=C2bとしてそれぞれをC2と記載した。また、負荷容量の一部となるコンデンサC3a、C3bについては、C3a=C3bとしてそれぞれをC3と記載した。
【0017】
さらに、抵抗R2a、R2bについては、R2a=R2bとしてそれぞれをR2と記載した。次に、圧電振動子X1と抵抗R3からなる回路のインピーダンスをz1とし、コンデンサC2のインピーダンスをz2とし、コンデンサC3のインピーダンスをz3とする。また、抵抗R2のインピーダンスをz4とする。さらに、インバータ10のPチャンネルMOS側の定電流源をgm’z2i2とし、インバータ10のNチャンネルMOS側の定電流源をgm’z2i2とし、gm=2gm’とする。そして、z1に流れる電流をi1とし、z2に流れる電流をi2とし、z3に流れる電流をi3とし、z4に流れる電流をi4とすると、キルヒホッフの法則により(15)式、(16)式、及び(17)式が得られる。
次に、(15)式、(16)式、及び(17)式よりi2、及びi3を消去し、発振条件であるi1≠0を当てはめると(18)式が得られる。
【0018】
次に、インピーダンスz2とz3は、(19)式、(20)式のように表せるので、これを(18)式に代入し、z1側から見た回路側の等価回路抵抗をRc、等価回路キャパシタンスをCcとすると、(21)式が得られる。但し、Rc、及びCcは、それぞれ(22)式と(23)式とする。
さらに、抵抗R3を回路側に含めた場合の等価回路抵抗と等価回路キャパシタンスをそれぞれRciとCciとして、その関係式を同様に求めると(24)式が得られる。但し、Rci、及びCciは、それぞれ(25)式と(26)式とする。
次に、圧電振動子X1のモーションアーム(インダクタンスL1、キャパシタンスC1、抵抗R1)のインピーダンスをzMとする。そして、圧電振動子X1の端子間並列キャパシタンスをC0として、C0を前記Rci、及びCciに含めた合成等価回路抵抗と合成等価回路キャパシタンスを、それぞれRcciとCcciとすると、(27)式が得られる。但し、Rcci、及びCcciは、それぞれ(28)式と(29)式とする。
【0019】
次に、上述した等価回路抵抗Rcと等価回路キャパシタンスCc、等価回路抵抗Rciと等価回路キャパシタンスCci、及び合成等価回路抵抗Rcciと合成等価回路キャパシタンスCcciの具体的な等価回路構成を図3に示す。図3(a)に示すように、等価回路抵抗Rcと等価回路キャパシタンスCcは、圧電振動子X1と抵抗R3からなるインピーダンスz1側から回路側を見た構成要素である。また、図3(b)に示すように、等価回路抵抗Rciと等価回路キャパシタンスCciは、インピーダンスz1に含まれていた抵抗R3を回路側に含めて圧電振動子X1から回路側を見た構成要素である。また、図3(c)に示すように、合成等価回路抵抗Rcciと合成等価回路キャパシタンスCcciは、圧電振動子X1のモーションアーム(インダクタンスL1、キャパシタンスC1、抵抗R1)のインピーダンスをzMとして、圧電振動子X1の端子間並列キャパシタンスC0を回路側に含めてzM側から回路側を見た構成要素である。
【0020】
次に、得られた関係式を用いて、本実施形態に係るインバータ圧電発振器の発振特性に関するシミュレーション行った。その結果を図4、図5、図6に示す。
図4は本実施形態に係るインバータ圧電発振器の等価回路抵抗Rciと合成等価回路抵抗Rcciの周波数特性、及び等価回路キャパシタンスCciと合成等価回路キャパシタンスCcciの周波数特性を示すグラフ図である。図4は、負荷容量の一部となるコンデンサC2、C3は、C2=C3=5pFとし、抵抗R3は100kΩ、圧電振動子X1の端子間並列キャパシタンスC0は2pF、インバータ10の相互コンダクタンスgmは1mA/Vとしている。
図4に示すように、等価回路抵抗Rciは、周波数Freq≒1.8MHz近辺で負性抵抗はピーク値Rci≒−170kΩを示し、周波数Freq≒1.7MHz〜6MHzの範囲で負性抵抗を生ずる。一方、合成等価回路抵抗Rcciは、周波数Freq≒3MHz近辺で負性抵抗はピーク値Rcci≒−7kΩを示し、周波数Freq≒1.7MHz〜6MHzの範囲で負性抵抗を生ずる。また、等価回路キャパシタンスCciは、等価回路抵抗Rciが負性抵抗を示す範囲で、Cci≒0.2〜4.5pF程度を示し、合成等価回路キャパシタンスCcciは、等価回路抵抗Rcciが負性抵抗を示す範囲で、Ccci≒2〜5pF程度を示している。
【0021】
図5は本実施形態に係るインバータ圧電発振器の合成等価回路抵抗Rcci及び合成等価回路キャパシタンスCcciと、インバータ10の相互コンダクタンスgmとの関係を示すグラフ図である。ここで、負荷容量の一部となるコンデンサC2、C3は、C2=C3=5pFとし、周波数Freqは5MHz、抵抗R3は100kΩ、圧電振動子X1の端子間並列キャパシタンスC0は2pFとしている。
図5に示すように、gm≒0.04mA/Vにおいて合成等価回路抵抗Rcciは、負性抵抗値の絶対値が最大となり、インバータ圧電発振器は、安定した定常状態の発振に移行する。そのとき、合成等価回路キャパシタンスCcciは、Ccci≒7pFを示す。発振回路は、発振信号が成長するに従い利得が減少する。そこで、発振回路の起動時には発振信号は微少信号であるので利得は大きいが、発振信号が成長するに従い利得は減少する。即ち、発振起動時はgmの値は大きいが、発振信号が成長するにしたがってgmの値は減少する。図5は、グラフの横軸(相互コンダクタンスgm軸)のおおよそ左側が発振回路の起動時の特性を示し、右側が発振信号の成長後の特性を示す。
【0022】
本実施形態に係るインバータ圧電発振器は、インバータ圧電発振器から発生する雑音や、消費電流を低減することができるが、従来のインバータ圧電発振器と比較しても同等な発振特性が得られる。以下、このことを説明するため、本実施形態に係るインバータ圧電発振器と従来のインバータ圧電発振器の発振特性とを比較して説明する。
図6は本実施形態に係るインバータ圧電発振器と従来のインバータ圧電発振器の合成等価回路抵抗Rcci及び合成等価回路キャパシタンスCcciの特性を示すグラフ図である。図6において、本発明におけるコンデンサC2、C3の条件は、C2=C3=5pF(但し、それぞれ2個使用している)とし、従来例におけるコンデンサC12、C13の条件は、C=C12=C13=9.5pFとしている。
また、周波数Freqは5MHzとし、本発明における抵抗R3の条件、及び従来例における抵抗R13の条件は、ともに100kΩとし、本発明における圧電振動子X1の端子間並列キャパシタンスC0、及び従来例における圧電振動子X1の端子間並列キャパシタンスC10は、ともに2pFとしている。図6に示すように、本実施形態に係るインバータ圧電発振器と従来のインバータ圧電発振器ともに、相互コンダクタンスgmが、gm≒0.04mA/Vにおいて発振回路は定常状態を示し、そのとき、本実施形態の合成等価回路キャパシタンスCcciはCcci≒7pFであり、従来の合成等価回路キャパシタンスCcciはCcci≒6.75pFである。従って、本実施形態に係るインバータ圧電発振器は従来のものと同等な発振特性を有していることが分かる。
【0023】
次に、本実施形態に係るインバータ圧電発振器の変形例について説明する。
図7は、本実施形態に係るインバータ圧電発振器の変形例を示す回路構成図である。図7に示したインバータ圧電発振器2は、インバータ10の電源端子と接地端子間にバイパス用のコンデンサ(第5のコンデンサ)C6を追加したものであり、他の構成要素は図1に示したインバータ圧電発振器と同一である。バイパス用のコンデンサC6を追加したことにより、インバータ10の接地端子側にもローパス機能を有するRCフィルタが構成され、電源端子側に構成されているRCフィルタとあわせて、外部からの雑音の抑圧効果を高める共に、インバータ10の電源端子と接地端子間に漏洩する交流信号の抑圧効果を高めることができる。
【図面の簡単な説明】
【0024】
【図1】本実施形態に係るインバータ圧電発振器の回路構成を示す図である。
【図2】本実施形態に係るインバータ圧電発振器の等価発振回路を示す図である。
【図3】等価回路抵抗Rcと等価回路キャパシタンスCc、等価回路抵抗Rciと等価回路キャパシタンスCci、及び合成等価回路抵抗Rcciと合成等価回路キャパシタンスCcciの等価回路構成を示す図である。
【図4】本実施形態に係るインバータ圧電発振器の等価回路抵抗Rciと合成等価回路抵抗Rcciの周波数特性、及び等価回路キャパシタンスCciと合成等価回路キャパシタンスCcciの周波数特性を示すグラフ図である。
【図5】本実施形態に係るインバータ圧電発振器の合成等価回路抵抗Rcci及び合成等価回路キャパシタンスCcciと、インバータ10の相互コンダクタンスgmとの関係を示すグラフ図である。
【図6】本実施形態に係るインバータ圧電発振器と従来のインバータ圧電発振器の合成等価回路抵抗Rcci及び合成等価回路キャパシタンスCcciの特性を示すグラフ図である。
【図7】本実施形態に係るインバータ圧電発振器の変形例を示す回路構成図である。
【図8】従来のインバータ圧電発振器の回路構成を示す図である。
【図9】従来のインバータ圧電発振器の等価発振回路を示す図である。
【図10】従来のインバータ圧電発振器の合成等価回路抵抗Rcciと合成等価回路キャパシタンスCcciの周波数特性を示すグラフ図である。
【図11】従来のインバータ圧電発振器の合成等価回路抵抗Rcci及び合成等価回路キャパシタンスCcciと、インバータ10の相互コンダクタンスgmとの関係を示すグラフ図である。
【図12】従来のインバータ圧電発振器の第2の事例を示す回路構成図である。
【図13】CMOSインバータICの基本構成を示す等価回路である。
【符号の説明】
【0025】
1、2…インバータ圧電発振器、C2a、C2b、C3a、C3b、C4、C5、C6…コンデンサ、R2a、R2b、R3…抵抗、X1…圧電振動子、Cc、Cci…等価回路キャパシタンス、Ccci…合成等価回路キャパシタンス、C0…端子間並列キャパシタンス、Rc、Rci…等価回路抵抗、Rcci…合成等価回路抵抗、C1…キャパシタンス、L1…インダクタンス、R1…抵抗
【特許請求の範囲】
【請求項1】
インバータと、該インバータの入出力間に接続される圧電振動子と、前記インバータの入力側と前記インバータの接地端子間に接続される第1のコンデンサと、前記インバータの出力側と前記インバータの接地端子間に接続される第2のコンデンサと、前記インバータの入力側と前記インバータの電源端子間に接続される第3のコンデンサと、前記インバータの出力側と前記インバータの電源端子間に接続される第4のコンデンサと、前記インバータの接地端子と接地との間に接続される第1の抵抗と、前記インバータの電源端子と電源との間に接続される第2の抵抗と、を備えることを特徴とするインバータ圧電発振器。
【請求項2】
前記インバータの電源端子と接地端子間に接続される第5のコンデンサを備えることを特徴とする請求項1に記載のインバータ圧電発振器。
【請求項1】
インバータと、該インバータの入出力間に接続される圧電振動子と、前記インバータの入力側と前記インバータの接地端子間に接続される第1のコンデンサと、前記インバータの出力側と前記インバータの接地端子間に接続される第2のコンデンサと、前記インバータの入力側と前記インバータの電源端子間に接続される第3のコンデンサと、前記インバータの出力側と前記インバータの電源端子間に接続される第4のコンデンサと、前記インバータの接地端子と接地との間に接続される第1の抵抗と、前記インバータの電源端子と電源との間に接続される第2の抵抗と、を備えることを特徴とするインバータ圧電発振器。
【請求項2】
前記インバータの電源端子と接地端子間に接続される第5のコンデンサを備えることを特徴とする請求項1に記載のインバータ圧電発振器。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【公開番号】特開2009−10563(P2009−10563A)
【公開日】平成21年1月15日(2009.1.15)
【国際特許分類】
【出願番号】特願2007−168598(P2007−168598)
【出願日】平成19年6月27日(2007.6.27)
【出願人】(000003104)エプソントヨコム株式会社 (1,528)
【Fターム(参考)】
【公開日】平成21年1月15日(2009.1.15)
【国際特許分類】
【出願日】平成19年6月27日(2007.6.27)
【出願人】(000003104)エプソントヨコム株式会社 (1,528)
【Fターム(参考)】
[ Back to top ]