キャパシタ
【課題】キャパシタの比誘電率を低下させることなく漏洩電流を効率的に減少させたキャパシタを提供すること。
【解決手段】下部電極層と、誘電体層と、上部電極層が順次積層された多層薄膜積層構造を持つキャパシタにおいて、前記下部電極層の主材料をＴｉＮまたはＺｒＮとし、前記下部電極層には酸素を含有せしめ、前記下部電極層中に含まれる酸素濃度の範囲を適切な値とする。
【解決手段】下部電極層と、誘電体層と、上部電極層が順次積層された多層薄膜積層構造を持つキャパシタにおいて、前記下部電極層の主材料をＴｉＮまたはＺｒＮとし、前記下部電極層には酸素を含有せしめ、前記下部電極層中に含まれる酸素濃度の範囲を適切な値とする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は誘電体層の上下を電極層で挟んだ積層薄膜構造を持つキャパシタに関する。より具体的には、誘電体層の上下を電極層で挟んだ積層薄膜構造を持ち、その電極層に酸素が含まれるようにしたキャパシタに関する。
【背景技術】
【０００２】
素子の高集積化が進む半導体装置の開発では、各素子の微細化が進められている。それに伴い、ＤＲＡＭ等のメモリセルを構成するキャパシタの占有面積も制約され、キャパシタの容量不足が懸念される。キャパシタの容量は、電極の表面積および誘電体の比誘電率に比例し、電極間の距離に反比例するためである。キャパシタが十分な容量を有していないと、外部からのノイズ信号等の影響でキャパシタの電荷が減少して誤動作し易くなり、ソフトエラーで代表されるようなエラーが生じてしまう。従って、要求されるメモリセルのキャパシタを具現するには、高い比誘電率を有し、且つ膜厚を薄くすることが必要である。
【０００３】
ＤＲＡＭのキャパシタ容量を増加させる手段として、容量絶縁膜として従来のＳｉＯ２膜、ＳｉＮ膜、あるいは両者を組み合わせたＳｉＯＮ膜よりも高い比誘電率を有しているＨｆＯ２、ＺｒＯ２、Ａｌ２Ｏ３を使用することが検討されている。また、最近では、薄い膜厚におけるさらに高い比誘電率の実現を目的として、ＨｆＯ２、ＺｒＯ２、Ａｌ２Ｏ３の積層構造や、ＨｆＯ２、ＺｒＯ２、Ａｌ２Ｏ３を部分的に窒化した容量絶縁膜であるＺｒＯＮ、ＨｆＯＮや、ＨｆＯ２、ＺｒＯ２、Ａｌ２Ｏ３に金属元素をドーピングした容量絶縁膜であるＺｒＡｌＯ、ＺｒＳｉＯ、ＨｆＡｌＯ、ＨｆＳｉＯや、それらをさらに部分的に窒化した容量絶縁膜であるＺｒＡｌＯＮ、ＺｒＳｉＯＮ、ＨｆＡｌＯＮ、ＨｆＳｉＯＮに関する研究が行われている。
【０００４】
例えば、特許文献１および特許文献２では、ＨｆＯ２やＺｒＯ２に金属元素としてアルミニウム（Ａｌ）、スカンジウム（Ｓｃ）、ランタン（Ｌａ）他をドーピングした容量絶縁膜材料が示されている。特許文献１では、ＨｆＯ２、ＺｒＯ２に上述の金属元素をドーピングすることで、誘電体材料の電子親和力を変更し、電子のバリアハイト、および正孔のバリアハイトを変更する。そして、ドーピング金属の存在により、結晶構造の形成が低減またはなくなるので、アモルファス誘電体材料が形成される傾向にあることが記載されている。
【０００５】
特許文献３では、容量絶縁膜として結晶質誘電体に非晶質酸化アルミニウムが含有したＡｌｘＭ（１−ｘ）Ｏｙ（ただし、ＭはＨｆ、Ｚｒなどの結晶質誘電体を形成し得る金属）から形成され、０．０５＜ｘ＜０．３の組成を有する非晶質膜が開示されている。この技術は、非晶質ジルコニウムアルミネートにおいて高い比誘電率を維持しながら容量絶縁膜の絶縁破壊を防止するという特徴がある。
【０００６】
非特許文献１では、マグネトロンスパッタリングにより作製したアモルファスのＺｒＯ２−Ａｌ２Ｏ３薄膜を１０００℃でアニールすると、正方晶もしくは単斜晶の結晶構造に結晶化することが記載されている。非特許文献１によれば、ＺｒとＡｌの原子比が７６対２４のときは単斜晶となり、５２対４８の場合は正方晶が優勢となる、と記載されている。
【０００７】
また、一方で、前述のように、キャパシタ特性向上のためにその誘電体層の膜厚は近年ますます薄膜化が要求されているため、漏洩電流を低減するための工夫も必要である。漏洩電流を低減するのに有効な技術として、例えば特許文献４に代表される、電極層の膜中に酸素を含有させる技術が挙げられる。特許文献４によれば、電極層に酸素が含まれるようにすることで、誘電体層から酸素が抜け出すことが防がれ、その結果漏洩電流の増加を抑えることができる、と記載されている。
【０００８】
ここで、薄膜を形成する方法、すなわち成膜方法について述べておく。電極層や誘電体層はＰＶＤ（Ｐｌａｓｍａ Ｖａｐｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法またはＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法あるいはＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法等の成膜方法を用いて形成できる。ＰＶＤ法は一般にスパッタ法と呼ばれ、Ａｒ雰囲気中にて対向設置した基板およびスパッタターゲット間に電圧をかけてプラズマ放電を起こし、基板上にスパッタターゲット材料を主成分とする薄膜を形成する成膜方法であり、スループットが高くカーボン等の膜中不純物が少ない薄膜が得られることが特長である。一方、ＣＶＤ法およびＡＬＤ法は、金属原料および酸化剤あるいは窒化剤を合成原料として導入し、過熱もしくはプラズマ等によりエネルギーを加えられた状態の基板上にて化学反応させることにより薄膜を形成する成膜方法であり、ステップカバレッジに優れた薄膜が得られることが特長である。ＣＶＤ法では複数種の合成原料を同時に導入して化学反応を連続的に起こすのに対し、ＡＬＤ法では合成原料を同時には導入せず、金属原料の導入と酸化剤あるいは窒化剤の導入を排気あるいはパージ処理を挟んで交互に繰り返すことで、化学反応を１原子層分ずつ断続的に起こしながら薄膜を成長させる。ＡＬＤ法では、カーボン等の膜中不純物が少なく、かつステップカバレッジに優れた薄膜が得られる。ＡＬＤ法に特有の合成原料導入と排気を交互に繰り返す成膜シーケンスはＡＬＤサイクルと呼ばれる。
【特許文献１】特開２００２−０３３３２０号公報
【特許文献２】特開２００１−０７７１１１号公報
【特許文献３】特開２００４−２１４３０４号公報
【特許文献４】特開平１１−０４０７７８号公報
【非特許文献１】ＰＨＹＳＩＣＡＬ ＲＥＶＩＥＷ Ｂ ３９−９， ｐ．６２３４−６２３７（１９８９）．
【発明の開示】
【発明が解決しようとする課題】
【０００９】
特許文献４では、電極層に酸素が含まれない構造よりも酸素が含まれる構造の場合に漏洩電流が少なくなるということは示されているが、電極層に含まれる酸素濃度の上限値に関する知見は述べられていない。誘電体層は下部電極層の上部に直接形成されるため、誘電体層の形成時には既にその直下に下部電極層が形成されている。従って、下部電極層に含まれる酸素濃度が適切な値を超えた場合には、その上部に誘電体層を形成する際に、下部電極層が酸素供給源として働いてしまい誘電体層の形成条件が所望の条件とは実質的に異なるものとなり、誘電体層の比誘電率が低下してしまうという新たな問題が発生する。
【００１０】
本発明はこの問題を解決するためのもので、その目的はキャパシタの比誘電率を低下させることなく漏洩電流を効率的に減少させたキャパシタを提供することにある。
【００１１】
なお、上記に従来技術として挙げた比誘電率の高い誘電体材料を構成する金属であるＨｆ、Ｚｒ、Ａｌは、いずれも電気陰性度の小さな元素であり酸素と結びつきやすい性質を持つため、特にこの問題の影響を受けやすいと考えられる。また、近年ではキャパシタの誘電体層を高品質に形成する方法としてＡＬＤ法もしくは原子層堆積法と呼ばれる成膜方法が普及しているが、この成膜方法は金属原料導入工程と酸化工程を１原子層ずつ繰り返すことを特徴とするために極めて精緻な形成条件制御が必要となるため、本発明が解決しようとする問題の影響を受けやすい成膜方法であると言える。
【課題を解決するための手段】
【００１２】
本発明のキャパシタは、下部電極層と、誘電体層と、上部電極層が順次積層された多層薄膜積層構造を持ち、前記下部電極層の主材料がＴｉＮまたはＺｒＮであり、前記下部電極層は酸素を含有させられており、前記下部電極層中に含まれる酸素濃度の範囲を本発明で開示される適切な値とすることを特徴とする。
【００１３】
より具体的には、前記下部電極層中に含まれる酸素濃度が２１ａｔ％未満であることを特徴とする。
【００１４】
また、前記下部電極層中に含まれる酸素濃度が１６ａｔ％以下であることを特徴とする。
【００１５】
また、前記下部電極層中に含まれる酸素濃度が１５ａｔ％以下であることを特徴とする。
【００１６】
また、前記下部電極層中に含まれる酸素濃度が１２ａｔ％以下であることを特徴とする。
【００１７】
また、前記下部電極層中に含まれる酸素濃度が６ａｔ％以下であることを特徴とする。
【００１８】
また、前記下部電極層の主材料がＴｉＮであることを特徴とする。
【００１９】
また、前記誘電体層の主材料がＺｒＯ２、ＨｆＯ２、Ａｌ２Ｏ３、ＺｒＡｌＯ、ＺｒＳｉＯ、ＨｆＡｌＯ、ＨｆＳｉＯ、ＺｒＯＮ、ＨｆＯＮ、ＺｒＡｌＯＮ、ＺｒＳｉＯＮ、ＨｆＡｌＯＮ、ＨｆＳｉＯＮのうちのいずれかであることを特徴とする。
【００２０】
また、前記誘電体層の主材料がＺｒＯ２であることを特徴とする。
【００２１】
また、前記誘電体層が原子層堆積法を用いて形成された誘電体層であることを特徴とする。
【発明の効果】
【００２２】
本発明によれば、比誘電率を低下させることなく漏洩電流を効率的に減少させたキャパシタを提供することができる。
【発明を実施するための最良の形態】
【００２３】
本発明の実施形態におけるキャパシタの断面図は図１に示されるとおりである。
【００２４】
本発明の実施形態におけるキャパシタの構造について図面を用いて説明する。図１に示されるように本発明の実施形態におけるキャパシタは、下部電極層１０１と、誘電体層１０２と、上部電極層１０３が基板側から順次積層されたキャパシタ構造である。下部電極層１０１の主材料はＴｉＮまたはＺｒＮであり、また下部電極層１０１はその膜中に適切な濃度範囲の酸素を含有させられている。具体的には、下部電極層１０１に含まれる酸素濃度が２１ａｔ％未満の時に本発明の効果が発現する。さらに、下部電極層１０１に含まれる酸素濃度を１６ａｔ％以下、１５ａｔ％以下、１２ａｔ％以下、および６ａｔ％以下の範囲にすると、段階的により大きな発明効果が得られる。本発明の効果は誘電体層１０２の材料が何であるかには依存せずに得られるが、誘電体層１０２の主材料がＺｒＯ２、ＨｆＯ２、Ａｌ２Ｏ３、ＺｒＡｌＯ、ＺｒＳｉＯ、ＨｆＡｌＯ、ＨｆＳｉＯ、ＺｒＯＮ、ＨｆＯＮ、ＺｒＡｌＯＮ、ＺｒＳｉＯＮ、ＨｆＡｌＯＮ、ＨｆＳｉＯＮのうちのいずれかである場合には、特に大きな効果が期待できるため、より好適と言える。また、上部電極層１０３の材料が何であるかについても特に限定無く本発明の効果が得られるが、上部電極層１０３の膜中に酸素が含有させられた構造の場合には、特許文献４に示される漏洩電流低減の効果がより高まるために、より好適と言える。
【００２５】
次に、本発明の実施形態のキャパシタを作製する手順について図面を用いて説明する。まず、基板上に下部電極層１０１を成膜形成する。ＴｉＮやＺｒＮに代表される窒化物導電体は、酸素吸蔵能力が高いため、下部電極層１０１の材料として用いることにより本発明を容易に実施することができる。下部電極層１０１はＰＶＤ法またはＣＶＤ法あるいはＡＬＤ法等の成膜方法により形成できる。下部電極層１０１をＰＶＤ法にて形成する場合は、Ａｒおよび窒素の混合雰囲気中にてＴｉあるいはＺｒのスパッタターゲットを用いた反応性スパッタを用いるのが好適である。また、下部電極層１０１をＣＶＤ法あるいはＡＬＤ法にて形成する場合は、例えばＴｉＮの場合、ＴｉＣｌ４およびＮＨ３を合成原料として供給し、過熱もしくはプラズマ等によりエネルギーを加えられた状態の基板上にて化学反応させるのが好適である。
【００２６】
ここで、下部電極層１０１の形成中もしくは形成後に、下部電極層１０１の膜中に目的濃度の酸素を含有させる処理を行う。具体的には、前記下部電極層１０１の形成中に酸素を含有させる処理としては、酸素含有雰囲気中スパッタにより下部電極層１０１を形成する処理、水蒸気含有雰囲気中ＣＶＤにより下部電極層１０１を形成する処理、および成膜シーケンスに水蒸気導入工程を含むＡＬＤにより下部電極層１０１を形成する処理などを用いることができ、また前記下部電極層１０１の形成後に酸素を含有させる処理としては、酸素含有雰囲気中プラズマ処理、および水蒸気含有雰囲気中加熱処理などを用いることができる。これらの処理のいずれを用いても本発明を実施することは可能であり処理条件を制御することで下部電極１０１の膜中に含有される酸素を目的濃度に調整することができるが、どの処理方法を用いるかにより、酸素含有量の制御のしやすさ、含有可能な酸素濃度の最大値、処理にかかる時間、処理にかかるコスト等は異なる。以下にそれぞれの処理方法の特徴について述べる。
【００２７】
まず、前記酸素含有雰囲気中スパッタにより下部電極層１０１を形成する処理について述べる。前記酸素含有雰囲気中スパッタにより下部電極層１０１を形成する処理は、酸素を含んだ混合雰囲気中にてスパッタ成膜を行う処理であり、例えばＴｉＮの場合、Ａｒおよび窒素に加え酸素をも含んだ混合雰囲気中にてＴｉスパッタターゲットと基板の間に電圧を印加しプラズマ放電を発生させて反応性スパッタを行うものである。前記酸素含有雰囲気中スパッタにより下部電極層１０１を形成する処理では、前記酸素を含んだ混合雰囲気中における酸素分圧、前記酸素を含んだ混合雰囲気の圧力、スパッタターゲットと基板の間にかける電圧、スパッタターゲットと基板の間の距離を制御することで含有させる酸素濃度を制御することができる。前記酸素含有雰囲気中スパッタにより下部電極層１０１を形成する処理では、前記酸素を含んだ混合雰囲気中における酸素分圧が高いほど含有させる酸素濃度を大きくすることができるが、前記酸素を含んだ混合雰囲気中における酸素分圧が同じ場合でも、前記酸素を含んだ混合雰囲気の圧力、スパッタターゲットと基板の間にかける電圧、スパッタターゲットと基板の間の距離が異なると下部電極層１０１に含有される酸素濃度は異なったものとなる。前記酸素含有雰囲気中スパッタにより下部電極層１０１を形成する処理は、酸素含有量を制御しやすく、含有可能な酸素濃度の最大値が大きく、また処理にかかる時間が短い点に優れた処理方法であるが、酸素を導入するための配管設備や流量制御設備等が必要であるため通常のスパッタ装置よりも高コストとなる。
【００２８】
次に、前記水蒸気含有雰囲気中ＣＶＤにより下部電極層１０１を形成する処理について述べる。前記水蒸気含有雰囲気中ＣＶＤにより下部電極層１０１を形成する処理は、水蒸気を含んだ雰囲気中にてＣＶＤ成膜を行う処理であり、例えばＴｉＮの場合、ＴｉＣｌ４およびＮＨ３に加えＨ２Ｏをも合成原料として供給し、過熱もしくはプラズマ等によりエネルギーを加えられた状態の基板上にて化学反応させるものである。前記水蒸気含有雰囲気中ＣＶＤにより下部電極層１０１を形成する処理では、供給された各原料は気化装置によりそれぞれ気体状態とされて反応容器へ導入され、基板の設置された反応容器内は全ての原料成分を含む混合蒸気雰囲気となる。前記水蒸気含有雰囲気中ＣＶＤにより下部電極層１０１を形成する処理では、水蒸気分圧、および基板温度を制御することで含有させる酸素濃度を制御することができる。前記水蒸気含有雰囲気中ＣＶＤにより下部電極層１０１を形成する処理では、前記水蒸気分圧、および前記基板温度が高いほど含有させる酸素濃度を大きくすることができる。前記水蒸気含有雰囲気中ＣＶＤにより下部電極層１０１を形成する処理は、酸素含有量を制御しやすく、含有可能な酸素濃度の最大値が大きい点に優れた処理方法であるが、Ｈ２Ｏ原料を供給するための設備、Ｈ２Ｏを気化させるための設備、および水蒸気を反応容器へ導入するための配管設備や流量制御設備等が必要であるため通常のＣＶＤ装置よりも高コストとなる。
【００２９】
次に、前記成膜シーケンスに水蒸気導入工程を含むＡＬＤにより下部電極層１０１を形成する処理について述べる。前記成膜シーケンスに水蒸気導入工程を含むＡＬＤにより下部電極層１０１を形成する処理は、水蒸気導入工程を含む成膜シーケンスにより構築したＡＬＤサイクルにてＡＬＤ成膜を行う処理であり、例えばＴｉＮの場合、ＴｉＣｌ４蒸気の導入工程、ＴｉＣｌ４蒸気の排気工程、ＮＨ３蒸気の導入工程、ＮＨ３蒸気の排気工程、ＴｉＣｌ４蒸気の導入工程、ＴｉＣｌ４蒸気の排気工程、水蒸気の導入工程、水蒸気の排気工程を順番に行う成膜シーケンスを１サイクルとして繰り返すようなＡＬＤサイクルにてＡＬＤ成膜を行うものである。前記成膜シーケンスに水蒸気導入工程を含むＡＬＤにより下部電極層１０１を形成する処理では、例えばＴｉＮの場合、導入する水蒸気の分圧、導入するＴｉＣｌ４蒸気の分圧、導入するＮＨ３蒸気の分圧、１サイクルのうちの全ての原料蒸気の導入工程の回数に対する水蒸気導入工程の回数の比率、および基板温度を制御することで含有させる酸素濃度を制御することができる。前記成膜シーケンスに水蒸気導入工程を含むＡＬＤにより下部電極層１０１を形成する処理では、例えばＴｉＮの場合、導入する水蒸気の分圧が高いほど、導入するＴｉＣｌ４蒸気の分圧あるいは導入するＮＨ３蒸気の分圧が低いほど、また１サイクルのうちの全ての原料蒸気の導入工程の回数に対する水蒸気導入工程の回数の比率が大きいほど含有させる酸素濃度を大きくすることができる。前記成膜シーケンスに水蒸気導入工程を含むＡＬＤにより下部電極層１０１を形成する処理は、含有可能な酸素濃度の最大値が大きく、また非常に精密な酸素含有量の制御を行うことができる点に優れた処理方法であるが、Ｈ２Ｏ原料を供給するための設備、Ｈ２Ｏを気化させるための設備、および水蒸気を反応容器へ導入するための配管設備や流量制御設備等が必要であるため通常のＡＬＤ装置よりも高コストであり、また原料や水蒸気の排気工程に要する時間が必要なため処理にかかる時間は比較的長くなる。
【００３０】
次に、前記酸素含有雰囲気中プラズマ処理について述べる。前記酸素含有雰囲気中プラズマ処理は、下部電極層１０１を形成後に、酸素を含んだ混合雰囲気中にてプラズマ放電を発生させ、そのプラズマ中に基板を静置する処理であり、例えば、Ａｒに加え酸素をも含んだ混合雰囲気中にてプラズマ照射を行うものである。例えばＴｉＮの場合には、前記混合雰囲気はＡｒおよび窒素に加え酸素をも含んだ混合雰囲気であっても良い。前記酸素含有雰囲気中プラズマ処理では、前記酸素を含んだ混合雰囲気中における酸素分圧、前記酸素を含んだ混合雰囲気の圧力、前記プラズマ放電の電圧、プラズマ発生源と基板の間の距離を制御することで含有させる酸素濃度を制御することができる。前記酸素含有雰囲気中プラズマ処理では、前記酸素を含んだ混合雰囲気中における酸素分圧が高いほど、前記プラズマ放電の電圧が高いほど、またプラズマ発生源と基板の間の距離が短いほど含有させる酸素濃度を大きくすることができる。前記酸素含有雰囲気中プラズマ処理は、酸素含有量を制御しやすく、処理にかかるコストも比較的に安価であり、処理にかかる時間が短い点に優れた処理方法であり、下部電極１０１を形成する成膜方法に何を用いるかに依存せずに下部電極層１０１の膜中に目的濃度の酸素を含有させることができる点も優れた特長と言える。
【００３１】
最後に、前記水蒸気含有雰囲気中加熱処理について述べる。前記水蒸気含有雰囲気中加熱処理は、下部電極層１０１を形成後に、温度および水蒸気分圧が管理された気体雰囲気下にて、一定温度、一定水蒸気分圧を保ちながら基板を静置する処理であり、処理温度、水蒸気分圧、処理時間を制御することで含有させる酸素濃度を制御することができる。前記水蒸気含有雰囲気中加熱処理では、温度を高温にするほど、水蒸気分圧を高くするほど、また処理時間を長くするほど含有させる酸素濃度を大きくすることができ、処理時間を長くすれば室温付近など比較的低温度にて実施することも可能である。前記水蒸気含有雰囲気中加熱処理は、含有可能な酸素濃度の最大値が小さく処理にかかる時間も比較的に長い点が欠点であるが、安価な処理装置にて実施でき、また処理にかかるコストも安価であるため本発明を最も容易に実施できる処理方法であり、下部電極１０１を形成する成膜方法に何を用いるかに依存せずに下部電極層１０１の膜中に目的濃度の酸素を含有させることができる点も優れた特長と言える。以上で下部電極層１０１の膜中に目的濃度の酸素を含有させるための各種処理方法に関する説明を終わる。
【００３２】
さらに、処理条件を制御することで下部電極１０１の膜中に含有される酸素を目的濃度に調整する際の注意点について述べておく。前記下部電極層１０１の形成後に酸素を含有させる処理は、処理条件だけでなく、前記下部電極層１０１の膜厚を変化させることによっても前記下部電極層１０１の膜中に含有させる酸素濃度を制御することが可能である。前記下部電極層１０１の形成後に酸素を含有させる処理では、処理条件が同一の場合には、前記下部電極層１０１の膜厚が厚いほど含有される酸素濃度は大きくなる。ただし、前記下部電極層１０１の膜厚は、デバイス設計上の制約を大きく受ける設計要素であるため、酸素濃度の調整を目的とした設計変更は現実的には大きな自由度を持たない場合が多いことも併せて述べておく。ここで、前記デバイス設計上の制約とは、具体的には、例えば、下部電極層１０１の膜厚を、電極として好適な機能すなわち良好な導電性や良好な被覆性あるいは埋め込み性を発現させるために好適な膜厚としなければならないなどの制約であり、個々のデバイスによりその制約内容は異なるものである。また、処理条件を制御することで下部電極１０１の膜中に含有される酸素を目的濃度に調整する際のさらなる注意点について述べる。前記下部電極層１０１の形成後に酸素を含有させる処理は、上述のように、下部電極１０１を形成する成膜方法に何を用いるかに依存せずに下部電極層１０１の膜中に目的濃度の酸素を含有させることができる点が特長のひとつであるが、下部電極層１０１を形成する成膜方法が異なると、前記下部電極層１０１の形成後に酸素を含有させる処理の処理条件が同一で下部電極層１０１の膜厚が同一の場合でも、結果として含有される酸素濃度は異なった値となる場合が多い。特に下部電極層１０１を形成する成膜方法がＣＶＤ法である場合には、前記下部電極層１０１の形成後に酸素を含有させる処理の処理条件が同一で下部電極層１０１の膜厚が同一の場合に含有される酸素濃度は、下部電極層１０１を形成する際の基板温度によっても大きく異なったものとなる。また、前期下部電極層１０１の形成にどのような成膜方法を用いた場合でも、その成膜室の構造や成膜条件が異なると、前記下部電極層１０１の形成後に酸素を含有させる処理の処理条件が同一で下部電極層１０１の膜厚が同一の場合に含有される酸素濃度は、ある程度異なったものとなる。このことは、前記下部電極層１０１の形成後に酸素を含有させる処理を用いて本発明を実施する場合、下部電極１０１を形成する成膜方法を変更する際には、変更前と同一の目的濃度に調整するためには前記下部電極層１０１の形成後に酸素を含有させる処理の処理条件を変更する必要があることを示しているが、また同時に他方では、前記下部電極層１０１の形成後に酸素を含有させる処理の処理条件や前記下部電極層１０１の膜厚に制約がある場合には、前記下部電極層１０１を形成する成膜方法を変更することにより含有される酸素濃度を調整することが可能であるとも言える。以上で下部電極層１０１の膜中に目的濃度の酸素を含有させる処理に関する説明を終わる。
【００３３】
なお、下部電極層１０１は、必ずしも基板上に直接形成される必要は無く、必要があるならば基板との密着性を高めるためのバッファー層の上部、あるいは他のデバイスの上部に形成されてもよい。
【００３４】
次に、前記下部電極層１０１の膜中に目的濃度の酸素を含有させる処理に続いて、下部電極層１０１の上部に誘電体層１０２を成膜形成する。誘電体層１０２はＰＶＤ法またはＣＶＤ法あるいはＡＬＤ法等の成膜方法により形成できる。キャパシタのトレンチ構造への被覆性の観点からは、誘電体層１０２の成膜方法としてはＣＶＤ法あるいはＡＬＤ法が好適である。また、誘電体層１０２に含まれるカーボンなどの不純物はキャパシタ特性を劣化させると考えられるため、誘電体層１０２の膜質の観点からは、ＰＶＤ法あるいはＡＬＤ法が好適である。それら双方の観点を考慮すると、誘電体層１０２の成膜方法としては、ＡＬＤ法を用いるのが最も好適であると言える。また、背景技術の項で述べたように誘電体層１０２の膜厚はできるだけ薄いことが望ましいが、薄い膜厚の誘電体層１０２を膜厚の制御性良く形成する観点からも誘電体層１０２の成膜方法としてはＡＬＤ法が好適である。さらに、本発明が解決しようとする課題の項でも述べたように、誘電体層１０２をＡＬＤ法により形成した場合には本発明の効果が最も大きく得られることが期待できる。誘電体層１０２をＰＶＤ法にて形成する場合は、本発明の実施形態におけるキャパシタの構造についての説明で述べた誘電体層１０２の材料を構成する金属であるＨｆ、Ｚｒ、Ａｌなどをスパッタターゲットとして用いるのが好適である。誘電体層１０２をＰＶＤ法にて形成する場合は、Ａｒ雰囲気中にて前記誘電体層１０２の材料を構成する金属の薄膜をスパッタ堆積した後に適切な酸化処理や窒化処理を行うことで目的の組成成分を持つ前記誘電体層１０２を形成する方法、あるいはＡｒおよび酸素や窒素の混合雰囲気中にて反応性スパッタを行うことで目的の組成成分を持つ前記誘電体層１０２を形成する方法などを用いることができる。また、前記誘電体層１０２をＣＶＤ法あるいはＡＬＤ法にて形成する場合は、前記誘電体層１０２の材料を構成する金属であるＨｆ、Ｚｒ、Ａｌを核として含む有機錯体、例えばＺｒＯ２の場合にはＴＥＭＡＺ（Ｔｅｔｒａｘｉｓ Ｅｔｈｉｌ Ｍｅｔｈｉｌ Ａｍｉｎｏ Ｚｉｒｃｏｎｉｕｍ）等およびオゾンを合成原料として供給し、過熱もしくはプラズマ等によりエネルギーを加えられた状態の基板上にて化学反応させるのが好適である。前記オゾンに替わりＨ２Ｏを合成原料として供給して同様の化学反応を起こすことも可能である。前記誘電体層１０２の目的組成成分がＺｒＯＮのような窒素を含むものであるときには、前記誘電体層１０２に対して別途適切な窒化処理を行う必要がある。
【００３５】
次に誘電体層１０２の上部に上部電極層１０３を成膜形成し、また必要に応じフォトリソグラフィーおよびエッチングの技術等を用いて適切なサイズに加工することで本発明の実施形態におけるキャパシタを完成する。上部電極層１０３はＰＶＤ法またはＣＶＤ法あるいはＡＬＤ法の成膜方法により形成でき、それら以外の成膜方法でもかまわない。上部電極層１０３をいずれの成膜方法で形成した場合でも本発明の効果は得られる。また、本発明の実施形態におけるキャパシタの構造についての説明で述べたように、上部電極１０３の膜中に酸素が含有させられた構造にすると、本発明はさらに好適となるが、その場合には、ここで、前記下部電極層１０１の膜中に目的濃度の酸素を含有させる処理と同様の上部電極層１０３の膜中に目的濃度の酸素を含有させる処理を行う必要がある。前期上部電極層１０３の膜中に目的濃度の酸素を含有させる処理は本発明の効果を得るために必須な処理ではなく、前記上部電極層１０３の膜中に目的濃度の酸素を含有させる処理を行わなくても、本発明の効果は発現する。
【実施例】
【００３６】
本発明の実施を行った例を以下に示す。
【００３７】
本発明の実施例におけるキャパシタの断面図は図２に示されるとおりである。
【００３８】
本発明の実施例におけるキャパシタの構造について図面を用いて説明する。図２に示されるように本発明の実施例におけるキャパシタは、下部電極層２０１と、誘電体層２０２と、上部電極層２０３が基板側から順次積層されたキャパシタ構造である。下部電極層２０１の主材料はＴｉＮであり、また下部電極層２０１はその膜中に酸素を含有させられている。本発明の実施例では下部電極層２０１の膜中に異なった濃度の酸素を含有させた複数のサンプルを作製した。具体的には、前記下部電極層２０１に含まれる酸素濃度が２１ａｔ％、１６ａｔ％、１５ａｔ％、１２ａｔ％、６ａｔ％である５種類のサンプルを本発明の実施例として作製した。本明細書においては、それら５種類のサンプルを順にサンプルＡ、サンプルＢ、サンプルＣ、サンプルＤ、サンプルＥと呼称することとする。また、酸素濃度を変化させた方法に関しては後述する。誘電体層２０２の材料はＺｒＯ２である。また、上部電極層２０３の材料はＡｕである。また、上部電極層２０３は膜中に酸素を含有させられていない。
【００３９】
次に、本発明の実施例のキャパシタを作製した手順について図面を用いて説明する。まず、基板上に下部電極層２０１を成膜形成した。前述のように下部電極層２０１の主材料はＴｉＮである。下部電極層２０１の成膜方法および膜厚を変化させることにより、前記５種類のサンプル、すなわち前記サンプルＡ、前記サンプルＢ、前記サンプルＣ、前記サンプルＤ、前記サンプルＥを本発明の実施例として作製した。下部電極層２０１の成膜方法はＰＶＤ法およびＣＶＤ法を用いた。下部電極層２０１をＰＶＤ法で作製したサンプルにおいては、Ａｒおよび窒素の混合雰囲気中にてＴｉのスパッタターゲットを用いた反応性スパッタを行った。また、下部電極層２０１をＣＶＤ法で作製したサンプルにおいては、ＴｉＣｌ４およびＮＨ３を合成原料として供給し、３００℃に過熱した基板上にて化学反応させた。また、下部電極層２０１の膜厚は、成膜時間を制御することにより、１０ｎｍから１００ｎｍの範囲で変化させた。前記５種類のサンプルそれぞれの成膜方法および膜厚は以下の通りである。前記サンプルＡは下部電極層２０１の成膜方法としてＣＶＤ法を用い、その膜厚は２０ｎｍとした。また、前記サンプルＢは下部電極層２０１の成膜方法としてＰＶＤ法を用い、その膜厚は１００ｎｍとした。また、前記サンプルＣは下部電極層２０１の成膜方法としてＰＶＤ法を用い、その膜厚は５０ｎｍとした。また、前記サンプルＤは下部電極層２０１の成膜方法としてＰＶＤ法を用い、その膜厚は２０ｎｍとした。また、前記サンプルＥは下部電極層２０１の成膜方法としてＰＶＤ法を用い、その膜厚は１０ｎｍとした。
【００４０】
次に、下部電極層２０１を形成後に前記水蒸気含有雰囲気中加熱処理を行った。下部電極層２０１を形成後の水蒸気含有雰囲気中加熱処理の処理条件は、前記５種類のサンプル全てに対し同一の処理条件とした。前記下部電極層２０１を形成後の水蒸気含有雰囲気中加熱処理の処理条件は、水蒸気分圧が２３００Ｐａ、処理温度が２８℃、処理時間は３００時間とした。
【００４１】
ここで、下部電極層２０１の膜中に含有させられた酸素濃度を調べるためＸＰＳ分析（Ｘ−ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）を行った。ＸＰＳ分析により調べられた、前記５種類のサンプルについての、下部電極層２０１の膜中に含有させられた酸素濃度はそれぞれ、本発明の実施例のキャパシタの構造に関する説明にて先述したとおりであり、ここで、明瞭化のためグラフ形式にて図３に示す。図３の横軸は前記５種類のサンプルの名称、縦軸はそれぞれの下部電極層２０１の膜中に含有させられた酸素濃度を示している。図３において、サンプルＡおよびサンプルＤの下部電極層の膜中に含有させられた酸素濃度を比較することで、下部電極層を形成する成膜方法が異なると、酸素を含有させる処理の処理条件が同一で下部電極層の膜厚が同一の場合でも、結果として含有される酸素濃度は大きく異なった値となることが明らかにわかる。また、同じく図３において、サンプルＢ、サンプルＣ、サンプルＤ、サンプルＥの下部電極層の膜中に含有させられた酸素濃度を比較することで、下部電極層の成膜方法が同一で酸素を含有させる処理の処理条件が同一の場合には、下部電極層の膜厚が厚いほど含有させられる酸素濃度が大きくなることが明らかにわかる。
【００４２】
次に、下部電極層２０１の上部に誘電体層２０２を成膜形成した。前述のように誘電体層２０２の材料はＺｒＯ２である。誘電体層２０２の成膜方法はＡＬＤ法を用い、ＴＥＭＡＺおよびＨ２Ｏを合成原料として供給し、ＴＥＭＡＺの導入工程、ＴＥＭＡＺの排気工程、Ｈ２Ｏの導入工程、Ｈ２Ｏの排気工程を順番に行う成膜シーケンスを１サイクルとして繰り返すＡＬＤサイクルにて、２５０℃に過熱したウェハ基板上にて化学反応させた。ＡＬＤサイクルのサイクル回数を制御することにより、前記５種類のサンプルそれぞれについて、誘電体層２０２の膜厚を３ｎｍから１０ｎｍの範囲で変化させた。
【００４３】
次に、誘電体層２０２の上部に上部電極層２０３を成膜形成し本発明の実施例のキャパシタを完成した。前述のように上部電極層２０３の材料はＡｕである。上部電極層２０３の成膜方法は真空蒸着法を用いた。前記真空蒸着法は、具体的には、真空中にてＡｕから成る蒸着ソースをタングステンフィラメントにより加熱融解、さらに蒸発させてウェハ上にＡｕ薄膜を堆積させるものである。キャパシタの電気特性を測定できるようにするため、上部電極２０３の成膜形成に際しては、ステンレス鋼製のメタルマスクを用いて、上部電極２０３の膜面方向から見た形状が直径１２０マイクロメートルの円形となるようにした。
【００４４】
さらに、完成した本発明の実施例のキャパシタの電気特性の測定を行い、前記５種類のサンプルそれぞれの比誘電率を求めた。本発明の実施例におけるキャパシタの電気特性の測定結果を図４に示す。図４の横軸は前記５種類のサンプルの下部電極２０１の膜中の酸素濃度、縦軸はそれぞれのサンプルの比誘電率を示している。なお、前記電気特性の測定の方法は、プローバーおよびＬＣＲメータを用いて、下部電極層２０１および上部電極層２０３の間に交流電圧をかけ、交流インピーダンス法にて本発明の実施例におけるキャパシタの静電容量を求めるものである。また、前記５種類のサンプルそれぞれの比誘電率は、前記本発明の実施例におけるキャパシタの静電容量、本発明の実施例におけるキャパシタの上部電極層２０３を膜面方向から見た形状の面積、本発明の実施例におけるキャパシタの誘電体層２０２の膜厚、および真空の比誘電率から下記の式１を用いて算出することができる。ここで、εｒはキャパシタの誘電率、Ｃはキャパシタの静電容量、ｄｒは誘電体層２０２の膜厚、ε０は真空の比誘電率、Ａはキャパシタの面積である。なお前記真空の比誘電率の値は８．８５×１０−１２Ｆ／ｍである。また別途、下部電極層２０１および上部電極層２０３の間に直流電圧をかけ、本発明の実施例のキャパシタは漏洩電流も充分に小さいことを確認した。
（式１） εｒ＝Ｃｄｒ／ε０Ａ
【００４５】
図４から、本発明の下部電極層の膜中に含有される酸素濃度と本発明のキャパシタの比誘電率との間に相関性が存在することは明らかである。本発明の下部電極層の膜中に含有される酸素濃度と本発明のキャパシタの比誘電率との間の相関性について、以下に述べる。図４を見ると、本発明のキャパシタの下部電極層に含まれる酸素濃度が２１ａｔ％未満の時に本発明の効果が発現し本発明のキャパシタの誘電率が大きくなることが明らかにわかる。また、同様に図４から、本発明のキャパシタの下部電極層に含まれる酸素濃度を１６ａｔ％以下、１５ａｔ％以下、１２ａｔ％以下、および６ａｔ％以下の範囲にすると、段階的により大きな発明効果が得られ本発明のキャパシタの誘電率がさらに大きくなることが明らかにわかる。
【００４６】
なお、ＸＰＳ分析においては、検出された元素のピーク位置に関する情報から、検出された元素の結合状態に関する知見も得られる。本発明の実施例におけるＸＰＳ分析からは、下部電極層の膜中に含有させられた酸素の結合状態に関して、Ｔｉとの結合状態をもった酸素の存在が確認され、同時にＨとの結合状態をもった大量の酸素の存在が示唆された。本発明の実施の形態の項で説明を述べた、水蒸気含有雰囲気中加熱処理以外の処理方法を行った本発明のキャパシタの下部電極層に関しても、含有された酸素の結合状態は同様のものである。Ｔｉは電気陰性度の小さな元素であり酸素と結びつきやすい性質を持つため、Ｔｉとの結合状態をもった酸素は比較的に反応性が低いと考えられる。このため本発明の発明者は、適切な値以上に含有された前記Ｈとの結合状態をもった酸素が、前期本発明が解決しようとする問題を引き起こす原因となっているのではないかと考察している。前記適切な値以上に含有された前記Ｈとの結合状態をもった酸素はＨ２Ｏの形で下部電極の膜中の結晶粒界などに取り込まれ含有されている可能性もある。
【００４７】
以上で本発明の実施例におけるキャパシタに関する説明を終わる。なお、本発明の実施例で示した構造および方法以外でも本発明の実施の形態で述べたような様々な構造および方法で本発明を実施することが可能である。さらには、本発明の技術的範囲は、上記した実施の形態に限定されるものではない。本発明の技術的範囲は、特許請求の範囲に基づいて定められ、本発明の属する技術分野における通常の知識を有する者であれば、本発明の趣旨から逸脱しない範囲で、多様な変形の実施形態が可能であることがわかる。したがって、前記変更した実施の形態についても特許請求の範囲に記載された発明の技術的範囲に属するものであることは言うまでもない。
【図面の簡単な説明】
【００４８】
【図１】本発明の実施形態のキャパシタの断面構造を示す図である。
【図２】本発明の実施例のキャパシタの断面構造を示す図である。
【図３】本発明の実施例のキャパシタの下部電極層の膜中に含有させられた酸素濃度を示す図である。
【図４】本発明の実施例のキャパシタの比誘電率と下部電極層の膜中に含有させられた酸素濃度との間の相関性を示す図である。
【符号の説明】
【００４９】
１０１ 本発明の実施形態の下部電極層
１０２ 本発明の実施形態の誘電体層
１０３ 本発明の実施形態の上部電極層
２０１ 本発明の実施例の下部電極層
２０２ 本発明の実施例の誘電体層
２０３ 本発明の実施例の上部電極層
【技術分野】
【０００１】
本発明は誘電体層の上下を電極層で挟んだ積層薄膜構造を持つキャパシタに関する。より具体的には、誘電体層の上下を電極層で挟んだ積層薄膜構造を持ち、その電極層に酸素が含まれるようにしたキャパシタに関する。
【背景技術】
【０００２】
素子の高集積化が進む半導体装置の開発では、各素子の微細化が進められている。それに伴い、ＤＲＡＭ等のメモリセルを構成するキャパシタの占有面積も制約され、キャパシタの容量不足が懸念される。キャパシタの容量は、電極の表面積および誘電体の比誘電率に比例し、電極間の距離に反比例するためである。キャパシタが十分な容量を有していないと、外部からのノイズ信号等の影響でキャパシタの電荷が減少して誤動作し易くなり、ソフトエラーで代表されるようなエラーが生じてしまう。従って、要求されるメモリセルのキャパシタを具現するには、高い比誘電率を有し、且つ膜厚を薄くすることが必要である。
【０００３】
ＤＲＡＭのキャパシタ容量を増加させる手段として、容量絶縁膜として従来のＳｉＯ２膜、ＳｉＮ膜、あるいは両者を組み合わせたＳｉＯＮ膜よりも高い比誘電率を有しているＨｆＯ２、ＺｒＯ２、Ａｌ２Ｏ３を使用することが検討されている。また、最近では、薄い膜厚におけるさらに高い比誘電率の実現を目的として、ＨｆＯ２、ＺｒＯ２、Ａｌ２Ｏ３の積層構造や、ＨｆＯ２、ＺｒＯ２、Ａｌ２Ｏ３を部分的に窒化した容量絶縁膜であるＺｒＯＮ、ＨｆＯＮや、ＨｆＯ２、ＺｒＯ２、Ａｌ２Ｏ３に金属元素をドーピングした容量絶縁膜であるＺｒＡｌＯ、ＺｒＳｉＯ、ＨｆＡｌＯ、ＨｆＳｉＯや、それらをさらに部分的に窒化した容量絶縁膜であるＺｒＡｌＯＮ、ＺｒＳｉＯＮ、ＨｆＡｌＯＮ、ＨｆＳｉＯＮに関する研究が行われている。
【０００４】
例えば、特許文献１および特許文献２では、ＨｆＯ２やＺｒＯ２に金属元素としてアルミニウム（Ａｌ）、スカンジウム（Ｓｃ）、ランタン（Ｌａ）他をドーピングした容量絶縁膜材料が示されている。特許文献１では、ＨｆＯ２、ＺｒＯ２に上述の金属元素をドーピングすることで、誘電体材料の電子親和力を変更し、電子のバリアハイト、および正孔のバリアハイトを変更する。そして、ドーピング金属の存在により、結晶構造の形成が低減またはなくなるので、アモルファス誘電体材料が形成される傾向にあることが記載されている。
【０００５】
特許文献３では、容量絶縁膜として結晶質誘電体に非晶質酸化アルミニウムが含有したＡｌｘＭ（１−ｘ）Ｏｙ（ただし、ＭはＨｆ、Ｚｒなどの結晶質誘電体を形成し得る金属）から形成され、０．０５＜ｘ＜０．３の組成を有する非晶質膜が開示されている。この技術は、非晶質ジルコニウムアルミネートにおいて高い比誘電率を維持しながら容量絶縁膜の絶縁破壊を防止するという特徴がある。
【０００６】
非特許文献１では、マグネトロンスパッタリングにより作製したアモルファスのＺｒＯ２−Ａｌ２Ｏ３薄膜を１０００℃でアニールすると、正方晶もしくは単斜晶の結晶構造に結晶化することが記載されている。非特許文献１によれば、ＺｒとＡｌの原子比が７６対２４のときは単斜晶となり、５２対４８の場合は正方晶が優勢となる、と記載されている。
【０００７】
また、一方で、前述のように、キャパシタ特性向上のためにその誘電体層の膜厚は近年ますます薄膜化が要求されているため、漏洩電流を低減するための工夫も必要である。漏洩電流を低減するのに有効な技術として、例えば特許文献４に代表される、電極層の膜中に酸素を含有させる技術が挙げられる。特許文献４によれば、電極層に酸素が含まれるようにすることで、誘電体層から酸素が抜け出すことが防がれ、その結果漏洩電流の増加を抑えることができる、と記載されている。
【０００８】
ここで、薄膜を形成する方法、すなわち成膜方法について述べておく。電極層や誘電体層はＰＶＤ（Ｐｌａｓｍａ Ｖａｐｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法またはＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法あるいはＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法等の成膜方法を用いて形成できる。ＰＶＤ法は一般にスパッタ法と呼ばれ、Ａｒ雰囲気中にて対向設置した基板およびスパッタターゲット間に電圧をかけてプラズマ放電を起こし、基板上にスパッタターゲット材料を主成分とする薄膜を形成する成膜方法であり、スループットが高くカーボン等の膜中不純物が少ない薄膜が得られることが特長である。一方、ＣＶＤ法およびＡＬＤ法は、金属原料および酸化剤あるいは窒化剤を合成原料として導入し、過熱もしくはプラズマ等によりエネルギーを加えられた状態の基板上にて化学反応させることにより薄膜を形成する成膜方法であり、ステップカバレッジに優れた薄膜が得られることが特長である。ＣＶＤ法では複数種の合成原料を同時に導入して化学反応を連続的に起こすのに対し、ＡＬＤ法では合成原料を同時には導入せず、金属原料の導入と酸化剤あるいは窒化剤の導入を排気あるいはパージ処理を挟んで交互に繰り返すことで、化学反応を１原子層分ずつ断続的に起こしながら薄膜を成長させる。ＡＬＤ法では、カーボン等の膜中不純物が少なく、かつステップカバレッジに優れた薄膜が得られる。ＡＬＤ法に特有の合成原料導入と排気を交互に繰り返す成膜シーケンスはＡＬＤサイクルと呼ばれる。
【特許文献１】特開２００２−０３３３２０号公報
【特許文献２】特開２００１−０７７１１１号公報
【特許文献３】特開２００４−２１４３０４号公報
【特許文献４】特開平１１−０４０７７８号公報
【非特許文献１】ＰＨＹＳＩＣＡＬ ＲＥＶＩＥＷ Ｂ ３９−９， ｐ．６２３４−６２３７（１９８９）．
【発明の開示】
【発明が解決しようとする課題】
【０００９】
特許文献４では、電極層に酸素が含まれない構造よりも酸素が含まれる構造の場合に漏洩電流が少なくなるということは示されているが、電極層に含まれる酸素濃度の上限値に関する知見は述べられていない。誘電体層は下部電極層の上部に直接形成されるため、誘電体層の形成時には既にその直下に下部電極層が形成されている。従って、下部電極層に含まれる酸素濃度が適切な値を超えた場合には、その上部に誘電体層を形成する際に、下部電極層が酸素供給源として働いてしまい誘電体層の形成条件が所望の条件とは実質的に異なるものとなり、誘電体層の比誘電率が低下してしまうという新たな問題が発生する。
【００１０】
本発明はこの問題を解決するためのもので、その目的はキャパシタの比誘電率を低下させることなく漏洩電流を効率的に減少させたキャパシタを提供することにある。
【００１１】
なお、上記に従来技術として挙げた比誘電率の高い誘電体材料を構成する金属であるＨｆ、Ｚｒ、Ａｌは、いずれも電気陰性度の小さな元素であり酸素と結びつきやすい性質を持つため、特にこの問題の影響を受けやすいと考えられる。また、近年ではキャパシタの誘電体層を高品質に形成する方法としてＡＬＤ法もしくは原子層堆積法と呼ばれる成膜方法が普及しているが、この成膜方法は金属原料導入工程と酸化工程を１原子層ずつ繰り返すことを特徴とするために極めて精緻な形成条件制御が必要となるため、本発明が解決しようとする問題の影響を受けやすい成膜方法であると言える。
【課題を解決するための手段】
【００１２】
本発明のキャパシタは、下部電極層と、誘電体層と、上部電極層が順次積層された多層薄膜積層構造を持ち、前記下部電極層の主材料がＴｉＮまたはＺｒＮであり、前記下部電極層は酸素を含有させられており、前記下部電極層中に含まれる酸素濃度の範囲を本発明で開示される適切な値とすることを特徴とする。
【００１３】
より具体的には、前記下部電極層中に含まれる酸素濃度が２１ａｔ％未満であることを特徴とする。
【００１４】
また、前記下部電極層中に含まれる酸素濃度が１６ａｔ％以下であることを特徴とする。
【００１５】
また、前記下部電極層中に含まれる酸素濃度が１５ａｔ％以下であることを特徴とする。
【００１６】
また、前記下部電極層中に含まれる酸素濃度が１２ａｔ％以下であることを特徴とする。
【００１７】
また、前記下部電極層中に含まれる酸素濃度が６ａｔ％以下であることを特徴とする。
【００１８】
また、前記下部電極層の主材料がＴｉＮであることを特徴とする。
【００１９】
また、前記誘電体層の主材料がＺｒＯ２、ＨｆＯ２、Ａｌ２Ｏ３、ＺｒＡｌＯ、ＺｒＳｉＯ、ＨｆＡｌＯ、ＨｆＳｉＯ、ＺｒＯＮ、ＨｆＯＮ、ＺｒＡｌＯＮ、ＺｒＳｉＯＮ、ＨｆＡｌＯＮ、ＨｆＳｉＯＮのうちのいずれかであることを特徴とする。
【００２０】
また、前記誘電体層の主材料がＺｒＯ２であることを特徴とする。
【００２１】
また、前記誘電体層が原子層堆積法を用いて形成された誘電体層であることを特徴とする。
【発明の効果】
【００２２】
本発明によれば、比誘電率を低下させることなく漏洩電流を効率的に減少させたキャパシタを提供することができる。
【発明を実施するための最良の形態】
【００２３】
本発明の実施形態におけるキャパシタの断面図は図１に示されるとおりである。
【００２４】
本発明の実施形態におけるキャパシタの構造について図面を用いて説明する。図１に示されるように本発明の実施形態におけるキャパシタは、下部電極層１０１と、誘電体層１０２と、上部電極層１０３が基板側から順次積層されたキャパシタ構造である。下部電極層１０１の主材料はＴｉＮまたはＺｒＮであり、また下部電極層１０１はその膜中に適切な濃度範囲の酸素を含有させられている。具体的には、下部電極層１０１に含まれる酸素濃度が２１ａｔ％未満の時に本発明の効果が発現する。さらに、下部電極層１０１に含まれる酸素濃度を１６ａｔ％以下、１５ａｔ％以下、１２ａｔ％以下、および６ａｔ％以下の範囲にすると、段階的により大きな発明効果が得られる。本発明の効果は誘電体層１０２の材料が何であるかには依存せずに得られるが、誘電体層１０２の主材料がＺｒＯ２、ＨｆＯ２、Ａｌ２Ｏ３、ＺｒＡｌＯ、ＺｒＳｉＯ、ＨｆＡｌＯ、ＨｆＳｉＯ、ＺｒＯＮ、ＨｆＯＮ、ＺｒＡｌＯＮ、ＺｒＳｉＯＮ、ＨｆＡｌＯＮ、ＨｆＳｉＯＮのうちのいずれかである場合には、特に大きな効果が期待できるため、より好適と言える。また、上部電極層１０３の材料が何であるかについても特に限定無く本発明の効果が得られるが、上部電極層１０３の膜中に酸素が含有させられた構造の場合には、特許文献４に示される漏洩電流低減の効果がより高まるために、より好適と言える。
【００２５】
次に、本発明の実施形態のキャパシタを作製する手順について図面を用いて説明する。まず、基板上に下部電極層１０１を成膜形成する。ＴｉＮやＺｒＮに代表される窒化物導電体は、酸素吸蔵能力が高いため、下部電極層１０１の材料として用いることにより本発明を容易に実施することができる。下部電極層１０１はＰＶＤ法またはＣＶＤ法あるいはＡＬＤ法等の成膜方法により形成できる。下部電極層１０１をＰＶＤ法にて形成する場合は、Ａｒおよび窒素の混合雰囲気中にてＴｉあるいはＺｒのスパッタターゲットを用いた反応性スパッタを用いるのが好適である。また、下部電極層１０１をＣＶＤ法あるいはＡＬＤ法にて形成する場合は、例えばＴｉＮの場合、ＴｉＣｌ４およびＮＨ３を合成原料として供給し、過熱もしくはプラズマ等によりエネルギーを加えられた状態の基板上にて化学反応させるのが好適である。
【００２６】
ここで、下部電極層１０１の形成中もしくは形成後に、下部電極層１０１の膜中に目的濃度の酸素を含有させる処理を行う。具体的には、前記下部電極層１０１の形成中に酸素を含有させる処理としては、酸素含有雰囲気中スパッタにより下部電極層１０１を形成する処理、水蒸気含有雰囲気中ＣＶＤにより下部電極層１０１を形成する処理、および成膜シーケンスに水蒸気導入工程を含むＡＬＤにより下部電極層１０１を形成する処理などを用いることができ、また前記下部電極層１０１の形成後に酸素を含有させる処理としては、酸素含有雰囲気中プラズマ処理、および水蒸気含有雰囲気中加熱処理などを用いることができる。これらの処理のいずれを用いても本発明を実施することは可能であり処理条件を制御することで下部電極１０１の膜中に含有される酸素を目的濃度に調整することができるが、どの処理方法を用いるかにより、酸素含有量の制御のしやすさ、含有可能な酸素濃度の最大値、処理にかかる時間、処理にかかるコスト等は異なる。以下にそれぞれの処理方法の特徴について述べる。
【００２７】
まず、前記酸素含有雰囲気中スパッタにより下部電極層１０１を形成する処理について述べる。前記酸素含有雰囲気中スパッタにより下部電極層１０１を形成する処理は、酸素を含んだ混合雰囲気中にてスパッタ成膜を行う処理であり、例えばＴｉＮの場合、Ａｒおよび窒素に加え酸素をも含んだ混合雰囲気中にてＴｉスパッタターゲットと基板の間に電圧を印加しプラズマ放電を発生させて反応性スパッタを行うものである。前記酸素含有雰囲気中スパッタにより下部電極層１０１を形成する処理では、前記酸素を含んだ混合雰囲気中における酸素分圧、前記酸素を含んだ混合雰囲気の圧力、スパッタターゲットと基板の間にかける電圧、スパッタターゲットと基板の間の距離を制御することで含有させる酸素濃度を制御することができる。前記酸素含有雰囲気中スパッタにより下部電極層１０１を形成する処理では、前記酸素を含んだ混合雰囲気中における酸素分圧が高いほど含有させる酸素濃度を大きくすることができるが、前記酸素を含んだ混合雰囲気中における酸素分圧が同じ場合でも、前記酸素を含んだ混合雰囲気の圧力、スパッタターゲットと基板の間にかける電圧、スパッタターゲットと基板の間の距離が異なると下部電極層１０１に含有される酸素濃度は異なったものとなる。前記酸素含有雰囲気中スパッタにより下部電極層１０１を形成する処理は、酸素含有量を制御しやすく、含有可能な酸素濃度の最大値が大きく、また処理にかかる時間が短い点に優れた処理方法であるが、酸素を導入するための配管設備や流量制御設備等が必要であるため通常のスパッタ装置よりも高コストとなる。
【００２８】
次に、前記水蒸気含有雰囲気中ＣＶＤにより下部電極層１０１を形成する処理について述べる。前記水蒸気含有雰囲気中ＣＶＤにより下部電極層１０１を形成する処理は、水蒸気を含んだ雰囲気中にてＣＶＤ成膜を行う処理であり、例えばＴｉＮの場合、ＴｉＣｌ４およびＮＨ３に加えＨ２Ｏをも合成原料として供給し、過熱もしくはプラズマ等によりエネルギーを加えられた状態の基板上にて化学反応させるものである。前記水蒸気含有雰囲気中ＣＶＤにより下部電極層１０１を形成する処理では、供給された各原料は気化装置によりそれぞれ気体状態とされて反応容器へ導入され、基板の設置された反応容器内は全ての原料成分を含む混合蒸気雰囲気となる。前記水蒸気含有雰囲気中ＣＶＤにより下部電極層１０１を形成する処理では、水蒸気分圧、および基板温度を制御することで含有させる酸素濃度を制御することができる。前記水蒸気含有雰囲気中ＣＶＤにより下部電極層１０１を形成する処理では、前記水蒸気分圧、および前記基板温度が高いほど含有させる酸素濃度を大きくすることができる。前記水蒸気含有雰囲気中ＣＶＤにより下部電極層１０１を形成する処理は、酸素含有量を制御しやすく、含有可能な酸素濃度の最大値が大きい点に優れた処理方法であるが、Ｈ２Ｏ原料を供給するための設備、Ｈ２Ｏを気化させるための設備、および水蒸気を反応容器へ導入するための配管設備や流量制御設備等が必要であるため通常のＣＶＤ装置よりも高コストとなる。
【００２９】
次に、前記成膜シーケンスに水蒸気導入工程を含むＡＬＤにより下部電極層１０１を形成する処理について述べる。前記成膜シーケンスに水蒸気導入工程を含むＡＬＤにより下部電極層１０１を形成する処理は、水蒸気導入工程を含む成膜シーケンスにより構築したＡＬＤサイクルにてＡＬＤ成膜を行う処理であり、例えばＴｉＮの場合、ＴｉＣｌ４蒸気の導入工程、ＴｉＣｌ４蒸気の排気工程、ＮＨ３蒸気の導入工程、ＮＨ３蒸気の排気工程、ＴｉＣｌ４蒸気の導入工程、ＴｉＣｌ４蒸気の排気工程、水蒸気の導入工程、水蒸気の排気工程を順番に行う成膜シーケンスを１サイクルとして繰り返すようなＡＬＤサイクルにてＡＬＤ成膜を行うものである。前記成膜シーケンスに水蒸気導入工程を含むＡＬＤにより下部電極層１０１を形成する処理では、例えばＴｉＮの場合、導入する水蒸気の分圧、導入するＴｉＣｌ４蒸気の分圧、導入するＮＨ３蒸気の分圧、１サイクルのうちの全ての原料蒸気の導入工程の回数に対する水蒸気導入工程の回数の比率、および基板温度を制御することで含有させる酸素濃度を制御することができる。前記成膜シーケンスに水蒸気導入工程を含むＡＬＤにより下部電極層１０１を形成する処理では、例えばＴｉＮの場合、導入する水蒸気の分圧が高いほど、導入するＴｉＣｌ４蒸気の分圧あるいは導入するＮＨ３蒸気の分圧が低いほど、また１サイクルのうちの全ての原料蒸気の導入工程の回数に対する水蒸気導入工程の回数の比率が大きいほど含有させる酸素濃度を大きくすることができる。前記成膜シーケンスに水蒸気導入工程を含むＡＬＤにより下部電極層１０１を形成する処理は、含有可能な酸素濃度の最大値が大きく、また非常に精密な酸素含有量の制御を行うことができる点に優れた処理方法であるが、Ｈ２Ｏ原料を供給するための設備、Ｈ２Ｏを気化させるための設備、および水蒸気を反応容器へ導入するための配管設備や流量制御設備等が必要であるため通常のＡＬＤ装置よりも高コストであり、また原料や水蒸気の排気工程に要する時間が必要なため処理にかかる時間は比較的長くなる。
【００３０】
次に、前記酸素含有雰囲気中プラズマ処理について述べる。前記酸素含有雰囲気中プラズマ処理は、下部電極層１０１を形成後に、酸素を含んだ混合雰囲気中にてプラズマ放電を発生させ、そのプラズマ中に基板を静置する処理であり、例えば、Ａｒに加え酸素をも含んだ混合雰囲気中にてプラズマ照射を行うものである。例えばＴｉＮの場合には、前記混合雰囲気はＡｒおよび窒素に加え酸素をも含んだ混合雰囲気であっても良い。前記酸素含有雰囲気中プラズマ処理では、前記酸素を含んだ混合雰囲気中における酸素分圧、前記酸素を含んだ混合雰囲気の圧力、前記プラズマ放電の電圧、プラズマ発生源と基板の間の距離を制御することで含有させる酸素濃度を制御することができる。前記酸素含有雰囲気中プラズマ処理では、前記酸素を含んだ混合雰囲気中における酸素分圧が高いほど、前記プラズマ放電の電圧が高いほど、またプラズマ発生源と基板の間の距離が短いほど含有させる酸素濃度を大きくすることができる。前記酸素含有雰囲気中プラズマ処理は、酸素含有量を制御しやすく、処理にかかるコストも比較的に安価であり、処理にかかる時間が短い点に優れた処理方法であり、下部電極１０１を形成する成膜方法に何を用いるかに依存せずに下部電極層１０１の膜中に目的濃度の酸素を含有させることができる点も優れた特長と言える。
【００３１】
最後に、前記水蒸気含有雰囲気中加熱処理について述べる。前記水蒸気含有雰囲気中加熱処理は、下部電極層１０１を形成後に、温度および水蒸気分圧が管理された気体雰囲気下にて、一定温度、一定水蒸気分圧を保ちながら基板を静置する処理であり、処理温度、水蒸気分圧、処理時間を制御することで含有させる酸素濃度を制御することができる。前記水蒸気含有雰囲気中加熱処理では、温度を高温にするほど、水蒸気分圧を高くするほど、また処理時間を長くするほど含有させる酸素濃度を大きくすることができ、処理時間を長くすれば室温付近など比較的低温度にて実施することも可能である。前記水蒸気含有雰囲気中加熱処理は、含有可能な酸素濃度の最大値が小さく処理にかかる時間も比較的に長い点が欠点であるが、安価な処理装置にて実施でき、また処理にかかるコストも安価であるため本発明を最も容易に実施できる処理方法であり、下部電極１０１を形成する成膜方法に何を用いるかに依存せずに下部電極層１０１の膜中に目的濃度の酸素を含有させることができる点も優れた特長と言える。以上で下部電極層１０１の膜中に目的濃度の酸素を含有させるための各種処理方法に関する説明を終わる。
【００３２】
さらに、処理条件を制御することで下部電極１０１の膜中に含有される酸素を目的濃度に調整する際の注意点について述べておく。前記下部電極層１０１の形成後に酸素を含有させる処理は、処理条件だけでなく、前記下部電極層１０１の膜厚を変化させることによっても前記下部電極層１０１の膜中に含有させる酸素濃度を制御することが可能である。前記下部電極層１０１の形成後に酸素を含有させる処理では、処理条件が同一の場合には、前記下部電極層１０１の膜厚が厚いほど含有される酸素濃度は大きくなる。ただし、前記下部電極層１０１の膜厚は、デバイス設計上の制約を大きく受ける設計要素であるため、酸素濃度の調整を目的とした設計変更は現実的には大きな自由度を持たない場合が多いことも併せて述べておく。ここで、前記デバイス設計上の制約とは、具体的には、例えば、下部電極層１０１の膜厚を、電極として好適な機能すなわち良好な導電性や良好な被覆性あるいは埋め込み性を発現させるために好適な膜厚としなければならないなどの制約であり、個々のデバイスによりその制約内容は異なるものである。また、処理条件を制御することで下部電極１０１の膜中に含有される酸素を目的濃度に調整する際のさらなる注意点について述べる。前記下部電極層１０１の形成後に酸素を含有させる処理は、上述のように、下部電極１０１を形成する成膜方法に何を用いるかに依存せずに下部電極層１０１の膜中に目的濃度の酸素を含有させることができる点が特長のひとつであるが、下部電極層１０１を形成する成膜方法が異なると、前記下部電極層１０１の形成後に酸素を含有させる処理の処理条件が同一で下部電極層１０１の膜厚が同一の場合でも、結果として含有される酸素濃度は異なった値となる場合が多い。特に下部電極層１０１を形成する成膜方法がＣＶＤ法である場合には、前記下部電極層１０１の形成後に酸素を含有させる処理の処理条件が同一で下部電極層１０１の膜厚が同一の場合に含有される酸素濃度は、下部電極層１０１を形成する際の基板温度によっても大きく異なったものとなる。また、前期下部電極層１０１の形成にどのような成膜方法を用いた場合でも、その成膜室の構造や成膜条件が異なると、前記下部電極層１０１の形成後に酸素を含有させる処理の処理条件が同一で下部電極層１０１の膜厚が同一の場合に含有される酸素濃度は、ある程度異なったものとなる。このことは、前記下部電極層１０１の形成後に酸素を含有させる処理を用いて本発明を実施する場合、下部電極１０１を形成する成膜方法を変更する際には、変更前と同一の目的濃度に調整するためには前記下部電極層１０１の形成後に酸素を含有させる処理の処理条件を変更する必要があることを示しているが、また同時に他方では、前記下部電極層１０１の形成後に酸素を含有させる処理の処理条件や前記下部電極層１０１の膜厚に制約がある場合には、前記下部電極層１０１を形成する成膜方法を変更することにより含有される酸素濃度を調整することが可能であるとも言える。以上で下部電極層１０１の膜中に目的濃度の酸素を含有させる処理に関する説明を終わる。
【００３３】
なお、下部電極層１０１は、必ずしも基板上に直接形成される必要は無く、必要があるならば基板との密着性を高めるためのバッファー層の上部、あるいは他のデバイスの上部に形成されてもよい。
【００３４】
次に、前記下部電極層１０１の膜中に目的濃度の酸素を含有させる処理に続いて、下部電極層１０１の上部に誘電体層１０２を成膜形成する。誘電体層１０２はＰＶＤ法またはＣＶＤ法あるいはＡＬＤ法等の成膜方法により形成できる。キャパシタのトレンチ構造への被覆性の観点からは、誘電体層１０２の成膜方法としてはＣＶＤ法あるいはＡＬＤ法が好適である。また、誘電体層１０２に含まれるカーボンなどの不純物はキャパシタ特性を劣化させると考えられるため、誘電体層１０２の膜質の観点からは、ＰＶＤ法あるいはＡＬＤ法が好適である。それら双方の観点を考慮すると、誘電体層１０２の成膜方法としては、ＡＬＤ法を用いるのが最も好適であると言える。また、背景技術の項で述べたように誘電体層１０２の膜厚はできるだけ薄いことが望ましいが、薄い膜厚の誘電体層１０２を膜厚の制御性良く形成する観点からも誘電体層１０２の成膜方法としてはＡＬＤ法が好適である。さらに、本発明が解決しようとする課題の項でも述べたように、誘電体層１０２をＡＬＤ法により形成した場合には本発明の効果が最も大きく得られることが期待できる。誘電体層１０２をＰＶＤ法にて形成する場合は、本発明の実施形態におけるキャパシタの構造についての説明で述べた誘電体層１０２の材料を構成する金属であるＨｆ、Ｚｒ、Ａｌなどをスパッタターゲットとして用いるのが好適である。誘電体層１０２をＰＶＤ法にて形成する場合は、Ａｒ雰囲気中にて前記誘電体層１０２の材料を構成する金属の薄膜をスパッタ堆積した後に適切な酸化処理や窒化処理を行うことで目的の組成成分を持つ前記誘電体層１０２を形成する方法、あるいはＡｒおよび酸素や窒素の混合雰囲気中にて反応性スパッタを行うことで目的の組成成分を持つ前記誘電体層１０２を形成する方法などを用いることができる。また、前記誘電体層１０２をＣＶＤ法あるいはＡＬＤ法にて形成する場合は、前記誘電体層１０２の材料を構成する金属であるＨｆ、Ｚｒ、Ａｌを核として含む有機錯体、例えばＺｒＯ２の場合にはＴＥＭＡＺ（Ｔｅｔｒａｘｉｓ Ｅｔｈｉｌ Ｍｅｔｈｉｌ Ａｍｉｎｏ Ｚｉｒｃｏｎｉｕｍ）等およびオゾンを合成原料として供給し、過熱もしくはプラズマ等によりエネルギーを加えられた状態の基板上にて化学反応させるのが好適である。前記オゾンに替わりＨ２Ｏを合成原料として供給して同様の化学反応を起こすことも可能である。前記誘電体層１０２の目的組成成分がＺｒＯＮのような窒素を含むものであるときには、前記誘電体層１０２に対して別途適切な窒化処理を行う必要がある。
【００３５】
次に誘電体層１０２の上部に上部電極層１０３を成膜形成し、また必要に応じフォトリソグラフィーおよびエッチングの技術等を用いて適切なサイズに加工することで本発明の実施形態におけるキャパシタを完成する。上部電極層１０３はＰＶＤ法またはＣＶＤ法あるいはＡＬＤ法の成膜方法により形成でき、それら以外の成膜方法でもかまわない。上部電極層１０３をいずれの成膜方法で形成した場合でも本発明の効果は得られる。また、本発明の実施形態におけるキャパシタの構造についての説明で述べたように、上部電極１０３の膜中に酸素が含有させられた構造にすると、本発明はさらに好適となるが、その場合には、ここで、前記下部電極層１０１の膜中に目的濃度の酸素を含有させる処理と同様の上部電極層１０３の膜中に目的濃度の酸素を含有させる処理を行う必要がある。前期上部電極層１０３の膜中に目的濃度の酸素を含有させる処理は本発明の効果を得るために必須な処理ではなく、前記上部電極層１０３の膜中に目的濃度の酸素を含有させる処理を行わなくても、本発明の効果は発現する。
【実施例】
【００３６】
本発明の実施を行った例を以下に示す。
【００３７】
本発明の実施例におけるキャパシタの断面図は図２に示されるとおりである。
【００３８】
本発明の実施例におけるキャパシタの構造について図面を用いて説明する。図２に示されるように本発明の実施例におけるキャパシタは、下部電極層２０１と、誘電体層２０２と、上部電極層２０３が基板側から順次積層されたキャパシタ構造である。下部電極層２０１の主材料はＴｉＮであり、また下部電極層２０１はその膜中に酸素を含有させられている。本発明の実施例では下部電極層２０１の膜中に異なった濃度の酸素を含有させた複数のサンプルを作製した。具体的には、前記下部電極層２０１に含まれる酸素濃度が２１ａｔ％、１６ａｔ％、１５ａｔ％、１２ａｔ％、６ａｔ％である５種類のサンプルを本発明の実施例として作製した。本明細書においては、それら５種類のサンプルを順にサンプルＡ、サンプルＢ、サンプルＣ、サンプルＤ、サンプルＥと呼称することとする。また、酸素濃度を変化させた方法に関しては後述する。誘電体層２０２の材料はＺｒＯ２である。また、上部電極層２０３の材料はＡｕである。また、上部電極層２０３は膜中に酸素を含有させられていない。
【００３９】
次に、本発明の実施例のキャパシタを作製した手順について図面を用いて説明する。まず、基板上に下部電極層２０１を成膜形成した。前述のように下部電極層２０１の主材料はＴｉＮである。下部電極層２０１の成膜方法および膜厚を変化させることにより、前記５種類のサンプル、すなわち前記サンプルＡ、前記サンプルＢ、前記サンプルＣ、前記サンプルＤ、前記サンプルＥを本発明の実施例として作製した。下部電極層２０１の成膜方法はＰＶＤ法およびＣＶＤ法を用いた。下部電極層２０１をＰＶＤ法で作製したサンプルにおいては、Ａｒおよび窒素の混合雰囲気中にてＴｉのスパッタターゲットを用いた反応性スパッタを行った。また、下部電極層２０１をＣＶＤ法で作製したサンプルにおいては、ＴｉＣｌ４およびＮＨ３を合成原料として供給し、３００℃に過熱した基板上にて化学反応させた。また、下部電極層２０１の膜厚は、成膜時間を制御することにより、１０ｎｍから１００ｎｍの範囲で変化させた。前記５種類のサンプルそれぞれの成膜方法および膜厚は以下の通りである。前記サンプルＡは下部電極層２０１の成膜方法としてＣＶＤ法を用い、その膜厚は２０ｎｍとした。また、前記サンプルＢは下部電極層２０１の成膜方法としてＰＶＤ法を用い、その膜厚は１００ｎｍとした。また、前記サンプルＣは下部電極層２０１の成膜方法としてＰＶＤ法を用い、その膜厚は５０ｎｍとした。また、前記サンプルＤは下部電極層２０１の成膜方法としてＰＶＤ法を用い、その膜厚は２０ｎｍとした。また、前記サンプルＥは下部電極層２０１の成膜方法としてＰＶＤ法を用い、その膜厚は１０ｎｍとした。
【００４０】
次に、下部電極層２０１を形成後に前記水蒸気含有雰囲気中加熱処理を行った。下部電極層２０１を形成後の水蒸気含有雰囲気中加熱処理の処理条件は、前記５種類のサンプル全てに対し同一の処理条件とした。前記下部電極層２０１を形成後の水蒸気含有雰囲気中加熱処理の処理条件は、水蒸気分圧が２３００Ｐａ、処理温度が２８℃、処理時間は３００時間とした。
【００４１】
ここで、下部電極層２０１の膜中に含有させられた酸素濃度を調べるためＸＰＳ分析（Ｘ−ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）を行った。ＸＰＳ分析により調べられた、前記５種類のサンプルについての、下部電極層２０１の膜中に含有させられた酸素濃度はそれぞれ、本発明の実施例のキャパシタの構造に関する説明にて先述したとおりであり、ここで、明瞭化のためグラフ形式にて図３に示す。図３の横軸は前記５種類のサンプルの名称、縦軸はそれぞれの下部電極層２０１の膜中に含有させられた酸素濃度を示している。図３において、サンプルＡおよびサンプルＤの下部電極層の膜中に含有させられた酸素濃度を比較することで、下部電極層を形成する成膜方法が異なると、酸素を含有させる処理の処理条件が同一で下部電極層の膜厚が同一の場合でも、結果として含有される酸素濃度は大きく異なった値となることが明らかにわかる。また、同じく図３において、サンプルＢ、サンプルＣ、サンプルＤ、サンプルＥの下部電極層の膜中に含有させられた酸素濃度を比較することで、下部電極層の成膜方法が同一で酸素を含有させる処理の処理条件が同一の場合には、下部電極層の膜厚が厚いほど含有させられる酸素濃度が大きくなることが明らかにわかる。
【００４２】
次に、下部電極層２０１の上部に誘電体層２０２を成膜形成した。前述のように誘電体層２０２の材料はＺｒＯ２である。誘電体層２０２の成膜方法はＡＬＤ法を用い、ＴＥＭＡＺおよびＨ２Ｏを合成原料として供給し、ＴＥＭＡＺの導入工程、ＴＥＭＡＺの排気工程、Ｈ２Ｏの導入工程、Ｈ２Ｏの排気工程を順番に行う成膜シーケンスを１サイクルとして繰り返すＡＬＤサイクルにて、２５０℃に過熱したウェハ基板上にて化学反応させた。ＡＬＤサイクルのサイクル回数を制御することにより、前記５種類のサンプルそれぞれについて、誘電体層２０２の膜厚を３ｎｍから１０ｎｍの範囲で変化させた。
【００４３】
次に、誘電体層２０２の上部に上部電極層２０３を成膜形成し本発明の実施例のキャパシタを完成した。前述のように上部電極層２０３の材料はＡｕである。上部電極層２０３の成膜方法は真空蒸着法を用いた。前記真空蒸着法は、具体的には、真空中にてＡｕから成る蒸着ソースをタングステンフィラメントにより加熱融解、さらに蒸発させてウェハ上にＡｕ薄膜を堆積させるものである。キャパシタの電気特性を測定できるようにするため、上部電極２０３の成膜形成に際しては、ステンレス鋼製のメタルマスクを用いて、上部電極２０３の膜面方向から見た形状が直径１２０マイクロメートルの円形となるようにした。
【００４４】
さらに、完成した本発明の実施例のキャパシタの電気特性の測定を行い、前記５種類のサンプルそれぞれの比誘電率を求めた。本発明の実施例におけるキャパシタの電気特性の測定結果を図４に示す。図４の横軸は前記５種類のサンプルの下部電極２０１の膜中の酸素濃度、縦軸はそれぞれのサンプルの比誘電率を示している。なお、前記電気特性の測定の方法は、プローバーおよびＬＣＲメータを用いて、下部電極層２０１および上部電極層２０３の間に交流電圧をかけ、交流インピーダンス法にて本発明の実施例におけるキャパシタの静電容量を求めるものである。また、前記５種類のサンプルそれぞれの比誘電率は、前記本発明の実施例におけるキャパシタの静電容量、本発明の実施例におけるキャパシタの上部電極層２０３を膜面方向から見た形状の面積、本発明の実施例におけるキャパシタの誘電体層２０２の膜厚、および真空の比誘電率から下記の式１を用いて算出することができる。ここで、εｒはキャパシタの誘電率、Ｃはキャパシタの静電容量、ｄｒは誘電体層２０２の膜厚、ε０は真空の比誘電率、Ａはキャパシタの面積である。なお前記真空の比誘電率の値は８．８５×１０−１２Ｆ／ｍである。また別途、下部電極層２０１および上部電極層２０３の間に直流電圧をかけ、本発明の実施例のキャパシタは漏洩電流も充分に小さいことを確認した。
（式１） εｒ＝Ｃｄｒ／ε０Ａ
【００４５】
図４から、本発明の下部電極層の膜中に含有される酸素濃度と本発明のキャパシタの比誘電率との間に相関性が存在することは明らかである。本発明の下部電極層の膜中に含有される酸素濃度と本発明のキャパシタの比誘電率との間の相関性について、以下に述べる。図４を見ると、本発明のキャパシタの下部電極層に含まれる酸素濃度が２１ａｔ％未満の時に本発明の効果が発現し本発明のキャパシタの誘電率が大きくなることが明らかにわかる。また、同様に図４から、本発明のキャパシタの下部電極層に含まれる酸素濃度を１６ａｔ％以下、１５ａｔ％以下、１２ａｔ％以下、および６ａｔ％以下の範囲にすると、段階的により大きな発明効果が得られ本発明のキャパシタの誘電率がさらに大きくなることが明らかにわかる。
【００４６】
なお、ＸＰＳ分析においては、検出された元素のピーク位置に関する情報から、検出された元素の結合状態に関する知見も得られる。本発明の実施例におけるＸＰＳ分析からは、下部電極層の膜中に含有させられた酸素の結合状態に関して、Ｔｉとの結合状態をもった酸素の存在が確認され、同時にＨとの結合状態をもった大量の酸素の存在が示唆された。本発明の実施の形態の項で説明を述べた、水蒸気含有雰囲気中加熱処理以外の処理方法を行った本発明のキャパシタの下部電極層に関しても、含有された酸素の結合状態は同様のものである。Ｔｉは電気陰性度の小さな元素であり酸素と結びつきやすい性質を持つため、Ｔｉとの結合状態をもった酸素は比較的に反応性が低いと考えられる。このため本発明の発明者は、適切な値以上に含有された前記Ｈとの結合状態をもった酸素が、前期本発明が解決しようとする問題を引き起こす原因となっているのではないかと考察している。前記適切な値以上に含有された前記Ｈとの結合状態をもった酸素はＨ２Ｏの形で下部電極の膜中の結晶粒界などに取り込まれ含有されている可能性もある。
【００４７】
以上で本発明の実施例におけるキャパシタに関する説明を終わる。なお、本発明の実施例で示した構造および方法以外でも本発明の実施の形態で述べたような様々な構造および方法で本発明を実施することが可能である。さらには、本発明の技術的範囲は、上記した実施の形態に限定されるものではない。本発明の技術的範囲は、特許請求の範囲に基づいて定められ、本発明の属する技術分野における通常の知識を有する者であれば、本発明の趣旨から逸脱しない範囲で、多様な変形の実施形態が可能であることがわかる。したがって、前記変更した実施の形態についても特許請求の範囲に記載された発明の技術的範囲に属するものであることは言うまでもない。
【図面の簡単な説明】
【００４８】
【図１】本発明の実施形態のキャパシタの断面構造を示す図である。
【図２】本発明の実施例のキャパシタの断面構造を示す図である。
【図３】本発明の実施例のキャパシタの下部電極層の膜中に含有させられた酸素濃度を示す図である。
【図４】本発明の実施例のキャパシタの比誘電率と下部電極層の膜中に含有させられた酸素濃度との間の相関性を示す図である。
【符号の説明】
【００４９】
１０１ 本発明の実施形態の下部電極層
１０２ 本発明の実施形態の誘電体層
１０３ 本発明の実施形態の上部電極層
２０１ 本発明の実施例の下部電極層
２０２ 本発明の実施例の誘電体層
２０３ 本発明の実施例の上部電極層
【特許請求の範囲】
【請求項１】
積層された多層の薄膜より成るキャパシタにおいて、下部電極層と、誘電体層と、上部電極層が順次積層された構造を持ち、前記下部電極層の主材料がＴｉＮまたはＺｒＮであり、前記下部電極層は酸素を含有させられており、前記下部電極層中に含まれる酸素濃度が２１ａｔ％未満であることを特徴とするキャパシタ。
【請求項２】
積層された多層の薄膜より成るキャパシタにおいて、下部電極層と、誘電体層と、上部電極層が順次積層された構造を持ち、前記下部電極層の主材料がＴｉＮまたはＺｒＮであり、前記下部電極層は酸素を含有させられており、前記下部電極層中に含まれる酸素濃度が１６ａｔ％以下であることを特徴とするキャパシタ。
【請求項３】
積層された多層の薄膜より成るキャパシタにおいて、下部電極層と、誘電体層と、上部電極層が順次積層された構造を持ち、前記下部電極層の主材料がＴｉＮまたはＺｒＮであり、前記下部電極層は酸素を含有させられており、前記下部電極層中に含まれる酸素濃度が１５ａｔ％以下であることを特徴とするキャパシタ。
【請求項４】
積層された多層の薄膜より成るキャパシタにおいて、下部電極層と、誘電体層と、上部電極層が順次積層された構造を持ち、前記下部電極層の主材料がＴｉＮまたはＺｒＮであり、前記下部電極層は酸素を含有させられており、前記下部電極層中に含まれる酸素濃度が１２ａｔ％以下であることを特徴とするキャパシタ。
【請求項５】
積層された多層の薄膜より成るキャパシタにおいて、下部電極層と、誘電体層と、上部電極層が順次積層された構造を持ち、前記下部電極層の主材料がＴｉＮまたはＺｒＮであり、前記下部電極層は酸素を含有させられており、前記下部電極層中に含まれる酸素濃度が６ａｔ％以下であることを特徴とするキャパシタ。
【請求項６】
前記下部電極層の主材料がＴｉＮであることを特徴とする、請求項１から５のいずれか１項に記載のキャパシタ。
【請求項７】
前記誘電体層の主材料がＺｒＯ２、ＨｆＯ２、Ａｌ２Ｏ３、ＺｒＡｌＯ、ＺｒＳｉＯ、ＨｆＡｌＯ、ＨｆＳｉＯ、ＺｒＯＮ、ＨｆＯＮ、ＺｒＡｌＯＮ、ＺｒＳｉＯＮ、ＨｆＡｌＯＮ、ＨｆＳｉＯＮのうちのいずれかであることを特徴とする、請求項１から６のいずれか１項に記載のキャパシタ。
【請求項８】
前記誘電体層の主材料がＺｒＯ２であることを特徴とする、請求項１から６のいずれか１項に記載のキャパシタ。
【請求項９】
前記誘電体層が原子層堆積法を用いて形成された誘電体層であることを特徴とする、請求項１から８のいずれか１項に記載のキャパシタ。
【請求項１】
積層された多層の薄膜より成るキャパシタにおいて、下部電極層と、誘電体層と、上部電極層が順次積層された構造を持ち、前記下部電極層の主材料がＴｉＮまたはＺｒＮであり、前記下部電極層は酸素を含有させられており、前記下部電極層中に含まれる酸素濃度が２１ａｔ％未満であることを特徴とするキャパシタ。
【請求項２】
積層された多層の薄膜より成るキャパシタにおいて、下部電極層と、誘電体層と、上部電極層が順次積層された構造を持ち、前記下部電極層の主材料がＴｉＮまたはＺｒＮであり、前記下部電極層は酸素を含有させられており、前記下部電極層中に含まれる酸素濃度が１６ａｔ％以下であることを特徴とするキャパシタ。
【請求項３】
積層された多層の薄膜より成るキャパシタにおいて、下部電極層と、誘電体層と、上部電極層が順次積層された構造を持ち、前記下部電極層の主材料がＴｉＮまたはＺｒＮであり、前記下部電極層は酸素を含有させられており、前記下部電極層中に含まれる酸素濃度が１５ａｔ％以下であることを特徴とするキャパシタ。
【請求項４】
積層された多層の薄膜より成るキャパシタにおいて、下部電極層と、誘電体層と、上部電極層が順次積層された構造を持ち、前記下部電極層の主材料がＴｉＮまたはＺｒＮであり、前記下部電極層は酸素を含有させられており、前記下部電極層中に含まれる酸素濃度が１２ａｔ％以下であることを特徴とするキャパシタ。
【請求項５】
積層された多層の薄膜より成るキャパシタにおいて、下部電極層と、誘電体層と、上部電極層が順次積層された構造を持ち、前記下部電極層の主材料がＴｉＮまたはＺｒＮであり、前記下部電極層は酸素を含有させられており、前記下部電極層中に含まれる酸素濃度が６ａｔ％以下であることを特徴とするキャパシタ。
【請求項６】
前記下部電極層の主材料がＴｉＮであることを特徴とする、請求項１から５のいずれか１項に記載のキャパシタ。
【請求項７】
前記誘電体層の主材料がＺｒＯ２、ＨｆＯ２、Ａｌ２Ｏ３、ＺｒＡｌＯ、ＺｒＳｉＯ、ＨｆＡｌＯ、ＨｆＳｉＯ、ＺｒＯＮ、ＨｆＯＮ、ＺｒＡｌＯＮ、ＺｒＳｉＯＮ、ＨｆＡｌＯＮ、ＨｆＳｉＯＮのうちのいずれかであることを特徴とする、請求項１から６のいずれか１項に記載のキャパシタ。
【請求項８】
前記誘電体層の主材料がＺｒＯ２であることを特徴とする、請求項１から６のいずれか１項に記載のキャパシタ。
【請求項９】
前記誘電体層が原子層堆積法を用いて形成された誘電体層であることを特徴とする、請求項１から８のいずれか１項に記載のキャパシタ。
【図１】
【図２】
【図３】
【図４】
【図２】
【図３】
【図４】
【公開番号】特開２０１１−１６５６８３（Ｐ２０１１−１６５６８３Ａ）
【公開日】平成２３年８月２５日（２０１１．８．２５）
【国際特許分類】
【出願番号】特願２００８−１０６４２２（Ｐ２００８−１０６４２２）
【出願日】平成２０年４月１６日（２００８．４．１６）
【出願人】（０００００４２３７）日本電気株式会社 (19,353)
【Ｆターム（参考）】
【公開日】平成２３年８月２５日（２０１１．８．２５）
【国際特許分類】
【出願日】平成２０年４月１６日（２００８．４．１６）
【出願人】（０００００４２３７）日本電気株式会社 (19,353)
【Ｆターム（参考）】
[ Back to top ]