センサモジュールオフセットキャンセル回路
【課題】センサモジュールオフセットキャンセル回路の小型化。
【解決手段】ひずみセンサと、オペアンプ（２７〜２９）と、ＡＤ／ＤＡ変換器を制御するコントローラと、コントローラに接続されるＲＦＩＣと、ＲＦＩＣに接続されるアンテナとを有し、ひずみセンサはブリッジ回路で形成され、第１の端子ｂから電圧Ｖin-を出力し、第２の端子ｄから電圧ＶIN+を出力し、電圧ＶIN-は第１の入力抵抗を介して２７の非反転入力端子に送られ、電圧ＶIN＋は第２の入力抵抗を介して２８の＋端子に送られ、２７の出力端子は２９の反転入力端子に接続され、２８の出力端子は２９の＋端子に接続され、２９の出力はＡＤ変換器に送られ、２９の電源端子にはＣＰＵからゲイン調整信号が送られ、２８の＋端子とＤＡ変換器との間には第３の入力抵抗が接続されてＤＡ変換器から第３の入力抵抗を介してアナログ出力電圧が送られる。
【解決手段】ひずみセンサと、オペアンプ（２７〜２９）と、ＡＤ／ＤＡ変換器を制御するコントローラと、コントローラに接続されるＲＦＩＣと、ＲＦＩＣに接続されるアンテナとを有し、ひずみセンサはブリッジ回路で形成され、第１の端子ｂから電圧Ｖin-を出力し、第２の端子ｄから電圧ＶIN+を出力し、電圧ＶIN-は第１の入力抵抗を介して２７の非反転入力端子に送られ、電圧ＶIN＋は第２の入力抵抗を介して２８の＋端子に送られ、２７の出力端子は２９の反転入力端子に接続され、２８の出力端子は２９の＋端子に接続され、２９の出力はＡＤ変換器に送られ、２９の電源端子にはＣＰＵからゲイン調整信号が送られ、２８の＋端子とＤＡ変換器との間には第３の入力抵抗が接続されてＤＡ変換器から第３の入力抵抗を介してアナログ出力電圧が送られる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はひずみセンサを含むセンサを有するセンサモジュールにおいて、ひずみセンサのオフセット電圧をキャンセルするセンサモジュールオフセットキャンセル回路に関する。
【背景技術】
【０００２】
センサモジュールにおいて、ひずみセンサ（ひずみゲージ）は被測定物に貼りつけられ、被測定物の変形を検出するセンサとして使用される。ひずみセンサはホイートストンブリッジ回路を構成し、ひずみ（歪）によるホイートストンブリッジ回路の出力電圧の変化から歪を検出する（例えば、特許文献１）。
【０００３】
また、ひずみセンサを半導体プロセスで形成したものも知られている（例えば、特許文献２）。特許文献２には、本明細書で呼称するひずみセンサに対応するひずみ検出部を、温度検出部（ｐ−ｎ接合ダイオード構成）とともに半導体プロセスによって一体に形成することが記載されている。
【０００４】
ひずみセンサはその製造時あるいは被測定物に取り付ける際変形（撓む）することがあり、被測定物が何ら変形しない状態でもセンサ出力が発生してしまうことがある。このセンサ出力、即ちオフセット電圧は測定の誤差となる。従って、ひずみセンサから入力される信号のオフセット電圧をキャンセルする必要がある。
【０００５】
一般に、オフセットキャンセル回路としては、回路を構成する部品にディジタル・ポテンションメータ、あるいは複数の抵抗を使用している（例えば、特許文献３）。また、非特許文献１には、２５６分解能のディジタル・ポテンションメータが開示されている。
【０００６】
特許文献３に開示されているオフセットキャンセル回路では、複数の抵抗を用い、これら抵抗の抵抗分圧点の電圧をオフセットキャンセル電圧として使用している。即ち、オフセットキャンセル回路では、ＡＭＰ１の出力端子に接続される出力トランジスタ（ｎチャンネルＭＯＳＦＥＴ）のソースに直列に６個の抵抗を接続し、各接続部分の電圧をそれぞれの回路部分の入力電位として使用する構成になっている。また、ＡＭＰ２の出力端子に接続される出力トランジスタ（ｎチャンネルＭＯＳＦＥＴ）のドレインに直列に３個の抵抗を接続し、各接続部分の電圧をそれぞれの回路部分の入力電位として使用する構成になっている。
【０００７】
【特許文献１】特開平７−２７０１０９号公報
【特許文献２】特開２００５−１５６２９８号公報
【特許文献３】特開平１１−２７０６０号公報
【非特許文献１】http://www.analog.com/jp/subCat/0,2879,761％255F797％255F0％255F％255F0％255F,00.html、C03436-0-3/04(A)
【発明の開示】
【発明が解決しようとする課題】
【０００８】
ひずみセンサのオフセット電圧を任意に調整するには、前述のように一般的な方法として、増幅回路の入力段に、ディジタル・ポテンションメータもしくは複数の抵抗を接統する方法が知られている。ディジタル・ポテンションメータもしくは、複数の抵抗を使用する構造の場合は、以下の問題がある。
【０００９】
（１）ディジタル・ポテンションメータを用いる構造は消費電力が大きく、バッテリの消耗が大きい。このため、バッテリの交換頻度が高くなる。
（２）ディジタル・ポテンションメータを用いる構造は、装置が大掛かりとなり重量も重くなる。このため、ひずみセンサモジュールを高所に設置した場合、バッテリの交換作業が大変である。
（３）ディジタル・ポテンションメータは一般的に２５６分解能を持つ。しかし、分解能が２５６程度となるディジタル・ポテンションメータを用いる構造では、ひずみセンサから入力されるオフセット電圧をキャンセルできる分解能が低く、オフセット電圧キャンセル性能が低い。
（４）多くの抵抗を使用する構造では、高分解能を実現するには、多数の抵抗を必要とするためセンサモジュールが大きくなり、センサモジュールの小型化が図り難い。
【００１０】
本発明の目的は、センサモジュールの小型化及び消費電力の低減を図ることができるセンサモジュールオフセットキャンセル回路を提供することにある。
本発明の他の目的は、分解能が高いセンサモジュールオフセットキャンセル回路を提供することにある。
本発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面からあきらかになるであろう。
【課題を解決するための手段】
【００１１】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記のとおりである。
【００１２】
（１）センサモジュールオフセットキャンセル回路は、
ひずみセンサと、第１乃至第３のオペアンプ（ＡＭＰ１〜ＡＭＰ３）と、ＡＤコンバータ及びＤＡコンバータを制御する中央処理装置を有するコントローラと、前記コントローラの出力端子、入力端子及び入出力端子に、入力端子、出力端子及び入出力端子が接続されるＲＦＩＣと、前記ＲＦＩＣの入出力端子に接続されるアンテナとを有し、
前記ひずみセンサは、４個の抵抗ＲＳ１〜ＲＳ４によるホイートストンブリッジ回路で形成され、前記抵抗ＲＳ１と前記抵抗ＲＳ３との接続部は第１基準電圧端子となり、前記抵抗ＲＳ２と前記抵抗ＲＳ４との接続部は第２基準電圧端子となり、前記抵抗ＲＳ１と前記抵抗ＲＳ２との接続部は電圧ＶＩＮ−を出力する第１の端子となり、前記抵抗ＲＳ３と前記抵抗ＲＳ４との接続部は電圧ＶＩＮ＋を出力する第２の端子となり、
前記第１のオペアンプはボルテージホロワからなり、非反転入力端子と前記第１の端子との間には第１の入力抵抗Ｒ１が接続され、
前記第２のオペアンプはボルテージホロワからなり、非反転入力端子と前記第２の端子との間には第２の入力抵抗Ｒ２が接続され、
前記第１のオペアンプの出力端子は前記第３のオペアンプの反転入力端子に接続され、
前記第２のオペアンプの出力端子は前記第３のオペアンプの非反転入力端子に接続され、
前記第３のオペアンプの出力端子は前記ＡＤコンバータの入力端子に接続され、
前記第３のオペアンプのゲイン調整端子には前記中央処理装置からゲイン調整信号が送られるように構成され、
前記第２のオペアンプの非反転入力端子と前記第２の入力抵抗Ｒ２との接続間と前記ＤＡコンバータの出力端子との間には第３の入力抵抗Ｒ３が接続され、前記ＤＡコンバータから出力される出力電圧ＶＤＡが前記第２のオペアンプの非反転入力端子に送られるように構成され、
前記ひずみセンサのオフセット電圧をキャンセルすることを特徴とする。
【００１３】
また、前記センサモジュールオフセットキャンセル回路において、
前記第２のオペアンプに入力される前記電圧ＶＩＮ＋と前記ＶＤＡの電圧差を前記第２の入力抵抗Ｒ２及び前記第３の入力抵抗Ｒ３で分圧した電圧をＶ１とし、
前記第３のオペアンプに供給されるゲイン調整信号をＡＶとし、
前記第３のオペアンプの出力電圧をＶＯとし、
前記第３のオペアンプの基準電圧をＶｒｅｆとし、
ＶＤＡ＝ハイインピーダンスまたはＶＤＡ＝Ｖｒｅｆのとき、入力オフセット電圧をキャンセルする場合、前記ＤＡコンバータの出力電圧ＶＤＡは、
なる数式で与えられるので、
前記Ｖｒｅｆ、前記Ｒ２、前記Ｒ３、前記ＡＶを設定してＶＯを関数とする最終の数式を求め、
ついで、前記最終の数式を用い、前記第３のオペアンプの出力電圧ＶＯが零に収束するまで前記中央処理装置で演算を繰り返し行って前記第３のオペアンプに入力される入力オフセット電圧をキャンセルする。
【００１４】
また、前記センサモジュールオフセットキャンセル回路において、前記中央処理装置は分解能が１０２４〜４０９６となるマイクロプロセッサで構成されている。
【発明の効果】
【００１５】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
【００１６】
前記（１）の手段によれば、（ａ）センサモジュール（装置）が大型となるディジタル・ポテンションメータを用いることなく、抵抗を使用したセンサモジュールオフセットキャンセル回路としたこと、また使用する抵抗の数も少ないことからセンサモジュールオフセットキャンセル回路の小型化が図れる。従って、センサモジュールオフセットキャンセル回路を使用するセンサモジュールを高所に設置した場合でも、センサモジュールの交換作業が容易になる。
【００１７】
（ｂ）消費電力が大きいディジタル・ポテンションメータを用いていないので、センサモジュールオフセットキャンセル回路の消費電力の低減が図れる。また、消費電力が小さいことからバッテリの消耗が小さく、バッテリの交換頻度を低くすることができる。
【００１８】
（ｃ）前記中央処理装置は分解能が１０２４〜（４０９６）となるマイクロプロセッサで構成されていることから、ひずみセンサから入力されるわずかなオフセット電圧を確実にキャンセルすることができ、高精度のセンサモジュールの実現に寄与することができる。
【発明を実施するための最良の形態】
【００１９】
以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【実施例１】
【００２０】
図１乃至図５は本発明の実施例１であるセンサモジュールオフセットキャンセル回路に係わる図である。図１はセンサモジュールオフセットキャンセル回路を示す回路図である。
【００２１】
実施例１のセンサモジュールオフセットキャンセル回路を説明する前に、実施例１のセンサモジュールオフセットキャンセル回路を組み込んだセンサモジュールについて、図２乃至図４を用いて説明する。図２はセンサモジュールの概要を示す模式図、図３はセンサモジュールの概要を示すブロック図である。
【００２２】
センサモジュール１は、図２に示すように、例えば、小型化を図るために、第１の配線基板２の上面側に第２の配線基板３を重ねる構造となっている。第１の配線基板２と第２の配線基板３との間にはポスト４及びスタッキングコネクタ５，６が介在されている。ポスト４は複数設けられ、第１の配線基板２と第２の配線基板３を所定間隔で支持する部材となっている。スタッキングコネクタ５は第１の配線基板２の上面に固定され、スタッキングコネクタ６は第２の配線基板３の下面に取り付けられ、二つのスタッキングコネクタ５，６によって上下の配線基板（第１の配線基板２及び第２の配線基板３）の所定の配線が電気的に接続されている。
【００２３】
第１の配線基板２の配線には、複数のセンサからそれぞれ延在するコード８が接続されている。センサは、ひずみ（歪）センサ７ａやセンサＡ、Ｂである。例えば、センサＡは温度センサ７ｂであり、センサＢは傾斜センサ７ｃである。センサＡ、Ｂは他のセンサであってもよく、またセンサの種類はさらに多くてもよい。ひずみセンサ７ａは第１の配線基板２に搭載された電子部品９，１０等による増幅回路Ａによって増幅される（図３参照）。また、温度センサ７ｂは電子部品１１等による増幅回路Ｂによって増幅される（図３参照）。第１の配線基板２と、この第１の配線基板２に搭載されて形成された増幅回路Ａ、Ｂによってセンサ部が形成される（図２、図３参照）。
【００２４】
第２の配線基板３には、例えば、下面には、ＭＰＵ（microprocessing unit）１２が搭載され、上面にはＲＦＩＣ１３及びアンテナ１４が搭載されている。第２の配線基板３と、この第２の配線基板３に搭載されたＭＰＵ１２，ＲＦＩＣ１３，アンテナ１４等によってＲＦ部が形成されている（図３参照）。
【００２５】
図３はセンサモジュール１の機能構成を示すブロック図である。図３に示すように、センサモジュール１はセンサ、センサ部、ＲＦ部で代表される。
ひずみセンサ７ａの検出情報は増幅回路Ａで増幅された後、ＭＰＵ１２で形成されるコントローラ３０にアナログ信号として入力される。また、コントローラ３０からアナログ信号としてゲイン調整信号が増幅回路Ａに供給されてオフセット電圧の調整、例えば、オフセット電圧のキャンセルが行われる。図３では図示しないが、分解能が４０９６となるＭＰＵ１２（図２参照）によって制御されるＤＡコンバータ（ＤＡ変換器：ＤＡ）からゲイン調整信号が増幅回路Ａに供給される。
【００２６】
温度センサ７ｂの検出情報は増幅回路Ｂで増幅された後、コントローラ３０にアナログ信号として入力される。また、傾斜センサ７ｃの検出情報は直接コントローラ３０にアナログ信号として入力される。
【００２７】
ＲＦ部ではＲＦＩＣ１３はコントローラ３０によって制御される。ＲＦＩＣ１３は各センサ７ａ〜７ｃによる検出情報をアンテナ１４から所定の監視ステーションに無線情報として発信するように構成されている。また、監視ステーションから送られてくる電波情報はアンテナ１４で捕らえられる。捕らえた電波情報はＲＦＩＣ１３で処理されてコントローラ３０に送られる。
【００２８】
図４はひずみセンサ７ａの概要を示す斜視図である。ひずみセンサ７ａは、例えば、シリコン半導体基板１５にそれぞれ不純物を拡散させて複数の抵抗を形成した構造になっている。そして、各抵抗によって図１に示すようなホイートストンブリッジ回路を形成してひずみを測定できるようになっている。図４で点々を施した四角形部分が抵抗形成領域１６である。そして、この抵抗形成領域１６から４本の配線１７が引き出され、その先端が電極パッド１８となっている。各電極パッド１８は、図１のホイートストンブリッジ回路の各ノードａ〜ｄに対応する。図４には各電極パッド１８に対応するノードａ〜ｄを付して示す。
【００２９】
このようなひずみセンサ７ａは、下面が接着面となり、ひずみを検出する被測定物に接着されて使用される。そして、被測定物の変形（歪）を、ひずみセンサ７ａ各部の抵抗の歪に伴う抵抗値の変化をホイートストンブリッジ回路のノードｂ，ｄ（電極パッド１８のｂ，ｄ）からの情報として検出することによって測定する。
【００３０】
図１はセンサモジュールオフセットキャンセル回路を示す回路図である。センサモジュールオフセットキャンセル回路２５は、ひずみセンサ７ａと、インピーダンス変換プリアンプとなる第１のオペアンプ（ＡＭＰ１）２７と、インピーダンス変換プリアンプ第２のオペアンプ（ＡＭＰ２）２８と、ゲイン調整機能付き計装アンプからなる第３のオペアンプ（ＡＭＰ３）２９と、コントローラ３０と、ＲＦＩＣ１３と、アンテナ１４とを有する。
【００３１】
ひずみセンサ７ａは、図１に示すように、４個の抵抗ＲＳ１〜ＲＳ４によるホイートストンブリッジ回路で形成され、前記抵抗ＲＳ１と前記抵抗ＲＳ３との接続部（ノード）ａに連なる電極パッド１８（図４参照）は第１基準電圧端子となり、第１基準電圧（Ｖｃｃ）が供給される端子となっている。抵抗ＲＳ２と前記抵抗ＲＳ４との接続部（ノード）ｃに連なる電極パッド１８（図４参照）は第２基準電圧端子となり、第２基準電圧（グランド）が供給される端子となっている。抵抗ＲＳ１と抵抗ＲＳ２との接続部（ノード）ｂに連なる電極パッド１８（図４参照）は電圧ＶＩＮ−を出力する第１の端子となる。また、抵抗ＲＳ３と抵抗ＲＳ４との接続部（ノード）ｄに連なる電極パッド１８（図４参照）は電圧ＶＩＮ＋を出力する第２の端子となる。回路の説明では各ノードに対応させて、第１基準電圧端子を第１基準電圧端子ａと、第２基準電圧端子を第２基準電圧端子ｃと、電圧ＶＩＮ−を出力する第１の端子を第１の端子ｂと、電圧ＶＩＮ＋を出力する第２の端子を第２の端子ｄとも呼称する。
【００３２】
第１のオペアンプ２７はボルテージホロワからなり、非反転入力端子（＋）と第１の端子ｂとの間には第１の入力抵抗Ｒ１が接続されている。また、第１の端子ｂには第１の入力抵抗Ｒ１と並列接続となりかつ他端に第２基準電圧が供給される第１の入力保護抵抗ＲＩＮ１の一端が接続されている。
【００３３】
第２のオペアンプ２８はボルテージホロワからなり、非反転入力端子（＋）と電圧ＶＩＮ＋を出力する第２の端子ｄとの間には第２の入力抵抗Ｒ２が接続されている。また、第２の端子ｄには第２の入力抵抗Ｒ２と並列接続となりかつ他端に第２基準電圧が供給される第２の入力保護抵抗ＲＩＮ２の一端が接続されている。
【００３４】
第２のオペアンプ２８にはひずみセンサ７ａからの入力オフセット電圧を調整するために第２の入力抵抗Ｒ２が必要となる。即ち、微小なオペアンプの入力バイアス電流より発生する第２のオペアンプ２８自体の入力オフセット電圧と、第１のオペアンプ２７自体の入力オフセット電圧をほぼ同じくするため、第１の入力抵抗Ｒ１を接続する。しかし、第１のオペアンプ２７自体の入力オフセット電圧が、回路に影響しない場合は第１の入力抵抗Ｒ１は不要となる。
【００３５】
第１のオペアンプ（ＡＭＰ１）２７の出力端子は第３のオペアンプ（ＡＭＰ３）２９の反転入力端子（−）に接続され、第２のオペアンプ（ＡＭＰ２）２８の出力端子は第３のオペアンプ（ＡＭＰ３）２９の非反転入力端子（＋）に接続されている。
【００３６】
コントローラ３０は、ＡＤコンバータ（ＡＤ）３１、ＤＡコンバータ（ＤＡ）３２及び中央処理装置（ＣＰＵ）３３等によって構成されている。ＣＰＵ３３はＭＰＵ１２で形成され、ＡＤコンバータ３１及びＤＡコンバータ３２を制御する構成になっている。分解能が４０９６となるＭＰＵは市販されている。実施例においてはひずみセンサのオフセット電圧をキャンセルするための分解能を上げるため、ＭＰＵ１２としては分解能が１０２４〜４０９６となるマイクロプロセッサを使用する。
【００３７】
また、コントローラ３０とＲＦＩＣ１３はそれぞれの入出力端子を介して接続されている。また、ＲＦＩＣ１３の入出力端子にはアンテナ１４が接続されている。
【００３８】
一方、第３のオペアンプ（ＡＭＰ３）２９の出力端子はＡＤコンバータ３１の入力端子に接続されている。そして、第３のオペアンプ（ＡＭＰ３）２９のゲイン調整端子にはＣＰＵ３３からゲイン調整信号が送られるように構成されている。
【００３９】
また、第２のオペアンプ（ＡＭＰ２）２８の非反転入力端子（＋）と第２の入力抵抗Ｒ２との接続間と、ＤＡコンバータ３２の出力端子との間には第３の入力抵抗Ｒ３が接続され、ＤＡコンバータ３２から出力されるアナログ出力電圧ＶＤＡが第２のオペアンプ（ＡＭＰ２）２８の非反転入力端子（＋）に送られる（バイアス）ように構成されている。この結果、ＶＩＮ＋とＶＤＡの電位差がＲ２及びＲ３により抵抗分圧され、ひずみセンサ７ａから入力されるＶＩＮ＋とＶＩＮ−のオフセット電圧をキャンセルする。
【００４０】
一方、第２の端子ｄの電圧ＶＩＮ＋が第１の端子ｂの電圧ＶＩＮ−に対して正のオフセット値を持つときは、ＤＡコンバータ３２の出力電圧ＶＤＡは前記電圧ＶＩＮ＋より低い値に設定される。また、第２の端子ｄの電圧ＶＩＮ＋が第１の端子ｂの電圧ＶＩＮ−に対して負のオフセット値を持つときは、ＤＡコンバータ３２の出力電圧ＶＤＡは前記ＶＩＮ＋より高い値に設定される。さらに、第２の端子ｄの電圧ＶＩＮ＋と第１の端子ｂの電圧ＶＩＮ−との間のオフセット値が零のときは、出力電圧ＶＤＡは第１基準電圧端子ａのＶＣＣ電圧の半分の電圧もしくは入力方向に設定されるようになっている。
【００４１】
また、インピーダンス変換プリアンプ（ＡＭＰ１，ＡＭＰ２）の入力バイアス電流による電位差を生じさせないために第１の入力抵抗Ｒ１と第２の入力抵抗Ｒ２は同じ抵抗値とする。
【００４２】
なお、図１のセンサモジュールオフセットキャンセル回路２５において、ひずみセンサ７ａの電圧ＶＩＮ−を出力する第１の端子ｂ、電圧ＶＩＮ＋を出力する第２の端子ｄからコントローラ３０の寸前までの回路部分はひずみセンサ出力信号増幅回路を構成する。
【００４３】
このようなセンサモジュールオフセットキャンセル回路２５においては、ひずみセンサ７ａの出力電圧ＶＩＮ＋，ＶＩＮ−を第１のオペアンプ（ＡＭＰ１）２７及び第２のオペアンプ（ＡＭＰ２）２８でそれぞれ増幅するとともに、第３のオペアンプ２９でＶＩＮ＋とＶＩＮ−の差を増幅する。この増幅情報はコントローラ３０のＡＤコンバータ３１に送られる。ＣＰＵ３３はＡＤコンバータ３１に入力されたアナログ入力信号（ＶＯ）が零になるようにＤＡコンバータ３２からアナログ出力信号（ＶＤＡ）を第２のオペアンプ（ＡＭＰ２）２８の非反転入力端子（＋）に供給して、ひずみセンサ７ａのオフセット電圧を零にキャンセルする。
【００４４】
つぎに、ひずみセンサのオフセット電圧のキャンセルについて説明する。前提条件として、（１）第１の入力保護抵抗ＲＩＮ１及び第２の入力保護抵抗ＲＩＮ２を接続しない回路構成とする。（２）第２の入力抵抗Ｒ２及び第３の入力抵抗Ｒ３は、ひずみセンサ７ａの抵抗値（例えば、２２ｋΩ）より十分大きい値（例えば、Ｒ２＋Ｒ３＝４４８ｋΩ(Ｒ２＝１８ｋΩ、Ｒ３＝４３０ｋΩ)）とし、ひずみセンサ７ａを取り付けた初期の定常状態で、出力電圧ＶＤＡが変化してもＶＩＮ＋の変動は無視できるものとする。
【００４５】
センサモジュールオフセットキャンセル回路２５において、第２のオペアンプ（ＡＭＰ２）２８に入力される電圧ＶＩＮ＋と前記出力電圧ＶＤＡの電圧差を第２の入力抵抗Ｒ２ 及び第３の入力抵抗Ｒ３で分圧した電圧をＶ１とする。また、第３のオペアンプ（ＡＭＰ３）２９に供給されるゲイン調整信号をＡＶとし、第３のオペアンプ２９の出力電圧をＶＯとし、第３のオペアンプ２９の基準電圧をＶｒｅｆとする。
【００４６】
ここで、出力電圧ＶＯはＶｒｅｆを基準として出力される。ＶＩＮ＋＞ＶＩＮ−のときＶＯ＞Ｖｒｅｆである。また、ＶＩＮ＋＜ＶＩＮ−のときＶＯ＜Ｖｒｅｆである。
ＶＤＡ＝入力方向のときＶＯは以下の式（数１）で表される。もしくは、ＶＤＡ＝ＶｒｅｆのときＶＯは以下の数１で近似される。
【００４７】
【数１】
【００４８】
ＶＤＡ＝入力方向のときＶＩＮ＋、ＶＩＮ−、Ｖｒｅｆの関係式は以下の式（数２）で表される。もしくは、ＶＤＡ＝ＶｒｅｆのときＶＩＮ＋、ＶＩＮ−、Ｖｒｅｆの関係式は以下の数２で近似される。
【００４９】
【数２】
【００５０】
ＤＡコンバータ３２の出力電圧ＶＤＡは以下の式（数３）で表される。
【００５１】
【数３】
【００５２】
ひずみセンサ出力信号増幅回路に入力される入力オフセット電圧をキャンセルするには、Ｖ１＝ＶＩＮ−となるようにＶＤＡを設定する必要がある。数３にＶ１＝ＶＩＮ−を代入し、ＶＤＡを求める。
【００５３】
【数４】
【００５４】
数１、数２、数４より、ＶＤＡをＭＰＵ等のコントローラ３０で読み取れる値もしくは、既知の定数、Ｖｒｅｆ、Ｒ２、Ｒ３、ＡＶ及びＶＯで表す。
【００５５】
【数５】
【００５６】
数５において、Ｖｒｅｆ＝１．４（Ｖ）、Ｒ２＝１８０００（Ω）、Ｒ３＝４３００００（Ω）、ＶＯ＝１．５（Ｖ）、ＡＶ＝２とすると、ＶＤＡ＝０．１８０６（Ｖ）となる。
【００５７】
このとき、ひずみセンサ７ａの抵抗ＲＳ１及び抵抗ＲＳ４がひずんだ場合、上記数５の前提条件の影響がなくなるよう考慮し、実回路動作を検証すると、ＶＤＡ＝０．６３８４（Ｖ）となる。このとき、数式配下の式（数６）で表される。
【００５８】
【数６】
【００５９】
ここで、数５の前提条件の影響がなくなるよう考慮し、とは図１においてＲＩＮ１＝ＲＩＮ２＝２．２ＭΩを接続し、ＶＤＡの変化によるＶＩＮ＋の変動を加味することである。また、実回路動作とは前提条件の影響がなくなるよう考慮した回路であり、実回路動作を検証するとは前提条件の影響がなくなるよう考慮した回路を回路シミュレータおよび実回路を製作した基板による実動作で検証することである。そして、回路シミュレータによる検証の上数６をシミュレーション結果から得る。この場合ＶＯを１．５Ｖと決めることによってＶＤＡ＝０．６３８４（Ｖ）が得られる。このＶＤＡ＝０．６３８４（Ｖ）はＶｒｅｆ＝１．４Ｖに対してＶＯ＝１．５ＶのときＶＯ＝１．４Ｖに調整する値の意味を有する。
【００６０】
また、実回路動作においてはひずみセンサ７ａの抵抗値は様々に変化するため、ＶＯを読み取り入力オフセット電圧をキャンセルするＶＤＡを出力する手順を、入力オフセット電圧が収束するまで繰り返す。そして、この繰り返しの結果、ひずみセンサ７ａのオフセット電圧をキャンセルすることができる。
【００６１】
図５は実施例１のセンサモジュールの使用態様を示すブロック図である。通常の使用方法では複数のひずみセンサが接続されるｎ台のセンサモジュール１と、センサモジュールがセンシングしたデータを収集するｍ台のモジュール３５と、これらモジュール３５を制御する１台の上位コントローラ３６で構成される。
【００６２】
モジュール３５は、アンテナ４１が接続されたＲＦＩＣ４２を有している。ＲＦＩＣ４２はＣＰＵ（ソフトウェア）４３を有するコントローラ４４で制御される。モジュール３５とセンサモジュール１はそれぞれのアンテナ４１，１４を介して情報の授受を行うことができるようになっている。
【００６３】
上位コントローラ３６はＣＰＵ（ソフトウェア）５１を有するコントローラとなり、上位コントローラ３６はモジュール３５と有線で接続され、直接モジュール３５を制御し、かつモジュール３５を介して無線情報をセンサモジュール１へ送信することにより、センサモジュール１を制御するようになっている。
【００６４】
また、図５において歪センサ出力信号増幅回路から発し、コントローラ３０またはコントローラ４４もしくはＣＰＵ５１内で反転して再び歪センサ出力信号増幅回路に向かう一点鎖線で示すループ５４は、それぞれひずみセンサオフセット電圧のキャンセルの処理系を示す線図である。ループ５４の反転箇所５５，５６，５７はコントローラ３０、コントローラ４４、ＣＰＵ５１内それぞれ示してある。
【００６５】
入力オフセット電圧をキャンセルするためのＶＤＡを出力するトリガは、以下により与えられる。ひずみセンサ７ａが接続されたセンサモジュール１が設置された後、センサモジュール１へ電源投入もしくは、電源投入後センサモジュール１にトリガ信号を印加することにより、センサモジュール単独で入力オフセット電圧のキャンセルを行う。この処理系の反転はコントローラ３０内に示される反転箇所５５となる。
【００６６】
ひずみセンサ７ａが接続されたセンサモジュール１が設置された後、センサモジュール１が上位コントローラ３６が接続されたモジュール３５もしくは、上位コントローラ３６へセンサモジュール１が設置された情報を通知し、上位コントローラ３６が接続されたモジュール３５もしくは、上位コントローラ３６がセンサモジュール１へひずみセンサのオフセット電圧をキャンセルするトリガ信号を通知する。この処理系の反転はコントローラ４４または上位コントローラ３６内に示される反転箇所５６，５７となる。
【００６７】
本発明の実施例１によれば以下の効果を有する。
（１）実施例のセンサモジュールオフセットキャンセル回路２５は、センサモジュール１が大型となるディジタル・ポテンションメータを用いることなく、抵抗（第１の入力抵抗Ｒ１、第２の入力抵抗Ｒ２、第３の入力抵抗Ｒ３、第１の入力保護抵抗ＲＩＮ１及び第２の入力保護抵抗ＲＩＮ２）を使用したセンサモジュールオフセットキャンセル回路２５としたこと、また使用する抵抗の数も少ないことからセンサモジュールオフセットキャンセル回路の小型化が図れる。従って、センサモジュールオフセットキャンセル回路２５を使用するセンサモジュール１を高所に設置した場合でも、センサモジュール１の交換作業が容易になる。
【００６８】
また、第１の入力保護抵抗ＲＩＮ１及び第２の入力保護抵抗ＲＩＮ２を使用しない構成の場合、センサモジュールオフセットキャンセル回路２５はさらに小さくなり、センサモジュール１をさらに小型化することができる。
【００６９】
ここで、本実施例に使用するＭＰＵ１２（ＣＰＵ３３）とＤＡコンバータ３２による出力部分と分解能が２５６となるディジタル・ポテンションメータの構成比較について説明する。部品実装面積は、ディジタル・ポテンションメータにおいては２．９ｍｍ×２．８ｍｍと１．０ｍｍ×０．５ｍｍになるのに対して、実施例では１．０×０．５ｍｍと小さくなる。配線本数はディジタル・ポテンションメータにおいては８本になるのに対して、実施例では１本と大幅に少なくなる。分解能は、ディジタル・ポテンションメータが２５６であるのに対して、実施例では４０９６と大幅に高くなる。
【００７０】
（２）消費電力が大きい（例えば、４００μＡ）ディジタル・ポテンションメータを用いていないので、センサモジュールオフセットキャンセル回路の消費電力の低減が図れる。実施例の場合、消費電力は、例えば、１００μＡである。また、消費電力が小さいことからバッテリの消耗が小さく、バッテリの交換頻度を低くすることができる。
【００７１】
（３）ＣＰＵ３３はＭＰＵ１２で構成されている。このＭＰＵ１２の分解能は４０９６である。この分解能は分解能が２５６となるディジタル・ポテンションメータに比較して大幅に高くなる。この結果、ひずみセンサ７ａから入力されるわずかなオフセット電圧を確実にキャンセルすることができ、高精度のセンサモジュールオフセットキャンセル回路２５となる。従って、センサモジュールオフセットキャンセル回路２５を組み込んだセンサモジュール１も高精度にひずみ測定が行えるものとなる。
【実施例２】
【００７２】
図６は本発明の実施例２であるセンサモジュールオフセットキャンセル回路を示す回路図である。実施例２のセンサモジュールオフセットキャンセル回路２５は、実施例１のセンサモジュールオフセットキャンセル回路２５におけるコントローラ３０において、コントローラ３０はＣＰＵ３３とＡＤコンバータ３１で構成し、ＤＡコンバータ３２はコントローラ３０から独立させた構成にしたものである。また、実施例２のセンサモジュールオフセットキャンセル回路２５においては、回路Ａと示す部分、または回路Ｂと示す部分を単一の半導体基板にモノリシックに形成することもできる。このようなモノリシック化によってさらにセンサモジュールオフセットキャンセル回路２５の小型化を図ることができる。
【００７３】
以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【図面の簡単な説明】
【００７４】
【図１】本発明の実施例１であるセンサモジュールオフセットキャンセル回路を示す回路図である。
【図２】実施例１のセンサモジュールオフセットキャンセル回路が組み込まれたセンサモジュールの概要を示す模式図である。
【図３】実施例１のセンサモジュールの概要を示すブロック図である。
【図４】実施例１のセンサモジュールで用いるひずみセンサの概要を示す斜視図である。
【図５】実施例１のセンサモジュールの使用態様を示すブロック図である。
【図６】本発明の実施例２であるセンサモジュールオフセットキャンセル回路を示す回路図である。
【符号の説明】
【００７５】
１…センサモジュール、２…第１の配線基板、３…第２の配線基板、４…ポスト、５，６…スタッキングコネクタ、７ａ〜７ｃ…センサ、７ａ…ひずみセンサ、７ｂ…温度センサ、７ｃ…傾斜センサ、８…コード、９，１０…電子部品、１１…電子部品、１２…ＭＰＵ、１３…ＲＦＩＣ、１４…アンテナ、１５…シリコン半導体基板、１６…抵抗形成領域、１７…配線、１８…電極パッド、２５…センサモジュールオフセットキャンセル回路、２７…第１のオペアンプ（ＡＭＰ１）、２８…第２のオペアンプ（ＡＭＰ２）、２９…第３のオペアンプ（ＡＭＰ３）、３０…コントローラ、３１…ＡＤコンバータ（ＡＤ交換器）、３２…ＤＡコンバータ（ＤＡ交換器）、３３…中央処理装置（ＣＰＵ）、３５…モジュール、３６…上位コントローラ、４１…アンテナ、４２…ＲＦＩＣ、４３…ＣＰＵ、４４…コントローラ、５１…ＣＰＵ、５４…ループ、５５，５６，５７…反転箇所。
【技術分野】
【０００１】
本発明はひずみセンサを含むセンサを有するセンサモジュールにおいて、ひずみセンサのオフセット電圧をキャンセルするセンサモジュールオフセットキャンセル回路に関する。
【背景技術】
【０００２】
センサモジュールにおいて、ひずみセンサ（ひずみゲージ）は被測定物に貼りつけられ、被測定物の変形を検出するセンサとして使用される。ひずみセンサはホイートストンブリッジ回路を構成し、ひずみ（歪）によるホイートストンブリッジ回路の出力電圧の変化から歪を検出する（例えば、特許文献１）。
【０００３】
また、ひずみセンサを半導体プロセスで形成したものも知られている（例えば、特許文献２）。特許文献２には、本明細書で呼称するひずみセンサに対応するひずみ検出部を、温度検出部（ｐ−ｎ接合ダイオード構成）とともに半導体プロセスによって一体に形成することが記載されている。
【０００４】
ひずみセンサはその製造時あるいは被測定物に取り付ける際変形（撓む）することがあり、被測定物が何ら変形しない状態でもセンサ出力が発生してしまうことがある。このセンサ出力、即ちオフセット電圧は測定の誤差となる。従って、ひずみセンサから入力される信号のオフセット電圧をキャンセルする必要がある。
【０００５】
一般に、オフセットキャンセル回路としては、回路を構成する部品にディジタル・ポテンションメータ、あるいは複数の抵抗を使用している（例えば、特許文献３）。また、非特許文献１には、２５６分解能のディジタル・ポテンションメータが開示されている。
【０００６】
特許文献３に開示されているオフセットキャンセル回路では、複数の抵抗を用い、これら抵抗の抵抗分圧点の電圧をオフセットキャンセル電圧として使用している。即ち、オフセットキャンセル回路では、ＡＭＰ１の出力端子に接続される出力トランジスタ（ｎチャンネルＭＯＳＦＥＴ）のソースに直列に６個の抵抗を接続し、各接続部分の電圧をそれぞれの回路部分の入力電位として使用する構成になっている。また、ＡＭＰ２の出力端子に接続される出力トランジスタ（ｎチャンネルＭＯＳＦＥＴ）のドレインに直列に３個の抵抗を接続し、各接続部分の電圧をそれぞれの回路部分の入力電位として使用する構成になっている。
【０００７】
【特許文献１】特開平７−２７０１０９号公報
【特許文献２】特開２００５−１５６２９８号公報
【特許文献３】特開平１１−２７０６０号公報
【非特許文献１】http://www.analog.com/jp/subCat/0,2879,761％255F797％255F0％255F％255F0％255F,00.html、C03436-0-3/04(A)
【発明の開示】
【発明が解決しようとする課題】
【０００８】
ひずみセンサのオフセット電圧を任意に調整するには、前述のように一般的な方法として、増幅回路の入力段に、ディジタル・ポテンションメータもしくは複数の抵抗を接統する方法が知られている。ディジタル・ポテンションメータもしくは、複数の抵抗を使用する構造の場合は、以下の問題がある。
【０００９】
（１）ディジタル・ポテンションメータを用いる構造は消費電力が大きく、バッテリの消耗が大きい。このため、バッテリの交換頻度が高くなる。
（２）ディジタル・ポテンションメータを用いる構造は、装置が大掛かりとなり重量も重くなる。このため、ひずみセンサモジュールを高所に設置した場合、バッテリの交換作業が大変である。
（３）ディジタル・ポテンションメータは一般的に２５６分解能を持つ。しかし、分解能が２５６程度となるディジタル・ポテンションメータを用いる構造では、ひずみセンサから入力されるオフセット電圧をキャンセルできる分解能が低く、オフセット電圧キャンセル性能が低い。
（４）多くの抵抗を使用する構造では、高分解能を実現するには、多数の抵抗を必要とするためセンサモジュールが大きくなり、センサモジュールの小型化が図り難い。
【００１０】
本発明の目的は、センサモジュールの小型化及び消費電力の低減を図ることができるセンサモジュールオフセットキャンセル回路を提供することにある。
本発明の他の目的は、分解能が高いセンサモジュールオフセットキャンセル回路を提供することにある。
本発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面からあきらかになるであろう。
【課題を解決するための手段】
【００１１】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記のとおりである。
【００１２】
（１）センサモジュールオフセットキャンセル回路は、
ひずみセンサと、第１乃至第３のオペアンプ（ＡＭＰ１〜ＡＭＰ３）と、ＡＤコンバータ及びＤＡコンバータを制御する中央処理装置を有するコントローラと、前記コントローラの出力端子、入力端子及び入出力端子に、入力端子、出力端子及び入出力端子が接続されるＲＦＩＣと、前記ＲＦＩＣの入出力端子に接続されるアンテナとを有し、
前記ひずみセンサは、４個の抵抗ＲＳ１〜ＲＳ４によるホイートストンブリッジ回路で形成され、前記抵抗ＲＳ１と前記抵抗ＲＳ３との接続部は第１基準電圧端子となり、前記抵抗ＲＳ２と前記抵抗ＲＳ４との接続部は第２基準電圧端子となり、前記抵抗ＲＳ１と前記抵抗ＲＳ２との接続部は電圧ＶＩＮ−を出力する第１の端子となり、前記抵抗ＲＳ３と前記抵抗ＲＳ４との接続部は電圧ＶＩＮ＋を出力する第２の端子となり、
前記第１のオペアンプはボルテージホロワからなり、非反転入力端子と前記第１の端子との間には第１の入力抵抗Ｒ１が接続され、
前記第２のオペアンプはボルテージホロワからなり、非反転入力端子と前記第２の端子との間には第２の入力抵抗Ｒ２が接続され、
前記第１のオペアンプの出力端子は前記第３のオペアンプの反転入力端子に接続され、
前記第２のオペアンプの出力端子は前記第３のオペアンプの非反転入力端子に接続され、
前記第３のオペアンプの出力端子は前記ＡＤコンバータの入力端子に接続され、
前記第３のオペアンプのゲイン調整端子には前記中央処理装置からゲイン調整信号が送られるように構成され、
前記第２のオペアンプの非反転入力端子と前記第２の入力抵抗Ｒ２との接続間と前記ＤＡコンバータの出力端子との間には第３の入力抵抗Ｒ３が接続され、前記ＤＡコンバータから出力される出力電圧ＶＤＡが前記第２のオペアンプの非反転入力端子に送られるように構成され、
前記ひずみセンサのオフセット電圧をキャンセルすることを特徴とする。
【００１３】
また、前記センサモジュールオフセットキャンセル回路において、
前記第２のオペアンプに入力される前記電圧ＶＩＮ＋と前記ＶＤＡの電圧差を前記第２の入力抵抗Ｒ２及び前記第３の入力抵抗Ｒ３で分圧した電圧をＶ１とし、
前記第３のオペアンプに供給されるゲイン調整信号をＡＶとし、
前記第３のオペアンプの出力電圧をＶＯとし、
前記第３のオペアンプの基準電圧をＶｒｅｆとし、
ＶＤＡ＝ハイインピーダンスまたはＶＤＡ＝Ｖｒｅｆのとき、入力オフセット電圧をキャンセルする場合、前記ＤＡコンバータの出力電圧ＶＤＡは、
なる数式で与えられるので、
前記Ｖｒｅｆ、前記Ｒ２、前記Ｒ３、前記ＡＶを設定してＶＯを関数とする最終の数式を求め、
ついで、前記最終の数式を用い、前記第３のオペアンプの出力電圧ＶＯが零に収束するまで前記中央処理装置で演算を繰り返し行って前記第３のオペアンプに入力される入力オフセット電圧をキャンセルする。
【００１４】
また、前記センサモジュールオフセットキャンセル回路において、前記中央処理装置は分解能が１０２４〜４０９６となるマイクロプロセッサで構成されている。
【発明の効果】
【００１５】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
【００１６】
前記（１）の手段によれば、（ａ）センサモジュール（装置）が大型となるディジタル・ポテンションメータを用いることなく、抵抗を使用したセンサモジュールオフセットキャンセル回路としたこと、また使用する抵抗の数も少ないことからセンサモジュールオフセットキャンセル回路の小型化が図れる。従って、センサモジュールオフセットキャンセル回路を使用するセンサモジュールを高所に設置した場合でも、センサモジュールの交換作業が容易になる。
【００１７】
（ｂ）消費電力が大きいディジタル・ポテンションメータを用いていないので、センサモジュールオフセットキャンセル回路の消費電力の低減が図れる。また、消費電力が小さいことからバッテリの消耗が小さく、バッテリの交換頻度を低くすることができる。
【００１８】
（ｃ）前記中央処理装置は分解能が１０２４〜（４０９６）となるマイクロプロセッサで構成されていることから、ひずみセンサから入力されるわずかなオフセット電圧を確実にキャンセルすることができ、高精度のセンサモジュールの実現に寄与することができる。
【発明を実施するための最良の形態】
【００１９】
以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【実施例１】
【００２０】
図１乃至図５は本発明の実施例１であるセンサモジュールオフセットキャンセル回路に係わる図である。図１はセンサモジュールオフセットキャンセル回路を示す回路図である。
【００２１】
実施例１のセンサモジュールオフセットキャンセル回路を説明する前に、実施例１のセンサモジュールオフセットキャンセル回路を組み込んだセンサモジュールについて、図２乃至図４を用いて説明する。図２はセンサモジュールの概要を示す模式図、図３はセンサモジュールの概要を示すブロック図である。
【００２２】
センサモジュール１は、図２に示すように、例えば、小型化を図るために、第１の配線基板２の上面側に第２の配線基板３を重ねる構造となっている。第１の配線基板２と第２の配線基板３との間にはポスト４及びスタッキングコネクタ５，６が介在されている。ポスト４は複数設けられ、第１の配線基板２と第２の配線基板３を所定間隔で支持する部材となっている。スタッキングコネクタ５は第１の配線基板２の上面に固定され、スタッキングコネクタ６は第２の配線基板３の下面に取り付けられ、二つのスタッキングコネクタ５，６によって上下の配線基板（第１の配線基板２及び第２の配線基板３）の所定の配線が電気的に接続されている。
【００２３】
第１の配線基板２の配線には、複数のセンサからそれぞれ延在するコード８が接続されている。センサは、ひずみ（歪）センサ７ａやセンサＡ、Ｂである。例えば、センサＡは温度センサ７ｂであり、センサＢは傾斜センサ７ｃである。センサＡ、Ｂは他のセンサであってもよく、またセンサの種類はさらに多くてもよい。ひずみセンサ７ａは第１の配線基板２に搭載された電子部品９，１０等による増幅回路Ａによって増幅される（図３参照）。また、温度センサ７ｂは電子部品１１等による増幅回路Ｂによって増幅される（図３参照）。第１の配線基板２と、この第１の配線基板２に搭載されて形成された増幅回路Ａ、Ｂによってセンサ部が形成される（図２、図３参照）。
【００２４】
第２の配線基板３には、例えば、下面には、ＭＰＵ（microprocessing unit）１２が搭載され、上面にはＲＦＩＣ１３及びアンテナ１４が搭載されている。第２の配線基板３と、この第２の配線基板３に搭載されたＭＰＵ１２，ＲＦＩＣ１３，アンテナ１４等によってＲＦ部が形成されている（図３参照）。
【００２５】
図３はセンサモジュール１の機能構成を示すブロック図である。図３に示すように、センサモジュール１はセンサ、センサ部、ＲＦ部で代表される。
ひずみセンサ７ａの検出情報は増幅回路Ａで増幅された後、ＭＰＵ１２で形成されるコントローラ３０にアナログ信号として入力される。また、コントローラ３０からアナログ信号としてゲイン調整信号が増幅回路Ａに供給されてオフセット電圧の調整、例えば、オフセット電圧のキャンセルが行われる。図３では図示しないが、分解能が４０９６となるＭＰＵ１２（図２参照）によって制御されるＤＡコンバータ（ＤＡ変換器：ＤＡ）からゲイン調整信号が増幅回路Ａに供給される。
【００２６】
温度センサ７ｂの検出情報は増幅回路Ｂで増幅された後、コントローラ３０にアナログ信号として入力される。また、傾斜センサ７ｃの検出情報は直接コントローラ３０にアナログ信号として入力される。
【００２７】
ＲＦ部ではＲＦＩＣ１３はコントローラ３０によって制御される。ＲＦＩＣ１３は各センサ７ａ〜７ｃによる検出情報をアンテナ１４から所定の監視ステーションに無線情報として発信するように構成されている。また、監視ステーションから送られてくる電波情報はアンテナ１４で捕らえられる。捕らえた電波情報はＲＦＩＣ１３で処理されてコントローラ３０に送られる。
【００２８】
図４はひずみセンサ７ａの概要を示す斜視図である。ひずみセンサ７ａは、例えば、シリコン半導体基板１５にそれぞれ不純物を拡散させて複数の抵抗を形成した構造になっている。そして、各抵抗によって図１に示すようなホイートストンブリッジ回路を形成してひずみを測定できるようになっている。図４で点々を施した四角形部分が抵抗形成領域１６である。そして、この抵抗形成領域１６から４本の配線１７が引き出され、その先端が電極パッド１８となっている。各電極パッド１８は、図１のホイートストンブリッジ回路の各ノードａ〜ｄに対応する。図４には各電極パッド１８に対応するノードａ〜ｄを付して示す。
【００２９】
このようなひずみセンサ７ａは、下面が接着面となり、ひずみを検出する被測定物に接着されて使用される。そして、被測定物の変形（歪）を、ひずみセンサ７ａ各部の抵抗の歪に伴う抵抗値の変化をホイートストンブリッジ回路のノードｂ，ｄ（電極パッド１８のｂ，ｄ）からの情報として検出することによって測定する。
【００３０】
図１はセンサモジュールオフセットキャンセル回路を示す回路図である。センサモジュールオフセットキャンセル回路２５は、ひずみセンサ７ａと、インピーダンス変換プリアンプとなる第１のオペアンプ（ＡＭＰ１）２７と、インピーダンス変換プリアンプ第２のオペアンプ（ＡＭＰ２）２８と、ゲイン調整機能付き計装アンプからなる第３のオペアンプ（ＡＭＰ３）２９と、コントローラ３０と、ＲＦＩＣ１３と、アンテナ１４とを有する。
【００３１】
ひずみセンサ７ａは、図１に示すように、４個の抵抗ＲＳ１〜ＲＳ４によるホイートストンブリッジ回路で形成され、前記抵抗ＲＳ１と前記抵抗ＲＳ３との接続部（ノード）ａに連なる電極パッド１８（図４参照）は第１基準電圧端子となり、第１基準電圧（Ｖｃｃ）が供給される端子となっている。抵抗ＲＳ２と前記抵抗ＲＳ４との接続部（ノード）ｃに連なる電極パッド１８（図４参照）は第２基準電圧端子となり、第２基準電圧（グランド）が供給される端子となっている。抵抗ＲＳ１と抵抗ＲＳ２との接続部（ノード）ｂに連なる電極パッド１８（図４参照）は電圧ＶＩＮ−を出力する第１の端子となる。また、抵抗ＲＳ３と抵抗ＲＳ４との接続部（ノード）ｄに連なる電極パッド１８（図４参照）は電圧ＶＩＮ＋を出力する第２の端子となる。回路の説明では各ノードに対応させて、第１基準電圧端子を第１基準電圧端子ａと、第２基準電圧端子を第２基準電圧端子ｃと、電圧ＶＩＮ−を出力する第１の端子を第１の端子ｂと、電圧ＶＩＮ＋を出力する第２の端子を第２の端子ｄとも呼称する。
【００３２】
第１のオペアンプ２７はボルテージホロワからなり、非反転入力端子（＋）と第１の端子ｂとの間には第１の入力抵抗Ｒ１が接続されている。また、第１の端子ｂには第１の入力抵抗Ｒ１と並列接続となりかつ他端に第２基準電圧が供給される第１の入力保護抵抗ＲＩＮ１の一端が接続されている。
【００３３】
第２のオペアンプ２８はボルテージホロワからなり、非反転入力端子（＋）と電圧ＶＩＮ＋を出力する第２の端子ｄとの間には第２の入力抵抗Ｒ２が接続されている。また、第２の端子ｄには第２の入力抵抗Ｒ２と並列接続となりかつ他端に第２基準電圧が供給される第２の入力保護抵抗ＲＩＮ２の一端が接続されている。
【００３４】
第２のオペアンプ２８にはひずみセンサ７ａからの入力オフセット電圧を調整するために第２の入力抵抗Ｒ２が必要となる。即ち、微小なオペアンプの入力バイアス電流より発生する第２のオペアンプ２８自体の入力オフセット電圧と、第１のオペアンプ２７自体の入力オフセット電圧をほぼ同じくするため、第１の入力抵抗Ｒ１を接続する。しかし、第１のオペアンプ２７自体の入力オフセット電圧が、回路に影響しない場合は第１の入力抵抗Ｒ１は不要となる。
【００３５】
第１のオペアンプ（ＡＭＰ１）２７の出力端子は第３のオペアンプ（ＡＭＰ３）２９の反転入力端子（−）に接続され、第２のオペアンプ（ＡＭＰ２）２８の出力端子は第３のオペアンプ（ＡＭＰ３）２９の非反転入力端子（＋）に接続されている。
【００３６】
コントローラ３０は、ＡＤコンバータ（ＡＤ）３１、ＤＡコンバータ（ＤＡ）３２及び中央処理装置（ＣＰＵ）３３等によって構成されている。ＣＰＵ３３はＭＰＵ１２で形成され、ＡＤコンバータ３１及びＤＡコンバータ３２を制御する構成になっている。分解能が４０９６となるＭＰＵは市販されている。実施例においてはひずみセンサのオフセット電圧をキャンセルするための分解能を上げるため、ＭＰＵ１２としては分解能が１０２４〜４０９６となるマイクロプロセッサを使用する。
【００３７】
また、コントローラ３０とＲＦＩＣ１３はそれぞれの入出力端子を介して接続されている。また、ＲＦＩＣ１３の入出力端子にはアンテナ１４が接続されている。
【００３８】
一方、第３のオペアンプ（ＡＭＰ３）２９の出力端子はＡＤコンバータ３１の入力端子に接続されている。そして、第３のオペアンプ（ＡＭＰ３）２９のゲイン調整端子にはＣＰＵ３３からゲイン調整信号が送られるように構成されている。
【００３９】
また、第２のオペアンプ（ＡＭＰ２）２８の非反転入力端子（＋）と第２の入力抵抗Ｒ２との接続間と、ＤＡコンバータ３２の出力端子との間には第３の入力抵抗Ｒ３が接続され、ＤＡコンバータ３２から出力されるアナログ出力電圧ＶＤＡが第２のオペアンプ（ＡＭＰ２）２８の非反転入力端子（＋）に送られる（バイアス）ように構成されている。この結果、ＶＩＮ＋とＶＤＡの電位差がＲ２及びＲ３により抵抗分圧され、ひずみセンサ７ａから入力されるＶＩＮ＋とＶＩＮ−のオフセット電圧をキャンセルする。
【００４０】
一方、第２の端子ｄの電圧ＶＩＮ＋が第１の端子ｂの電圧ＶＩＮ−に対して正のオフセット値を持つときは、ＤＡコンバータ３２の出力電圧ＶＤＡは前記電圧ＶＩＮ＋より低い値に設定される。また、第２の端子ｄの電圧ＶＩＮ＋が第１の端子ｂの電圧ＶＩＮ−に対して負のオフセット値を持つときは、ＤＡコンバータ３２の出力電圧ＶＤＡは前記ＶＩＮ＋より高い値に設定される。さらに、第２の端子ｄの電圧ＶＩＮ＋と第１の端子ｂの電圧ＶＩＮ−との間のオフセット値が零のときは、出力電圧ＶＤＡは第１基準電圧端子ａのＶＣＣ電圧の半分の電圧もしくは入力方向に設定されるようになっている。
【００４１】
また、インピーダンス変換プリアンプ（ＡＭＰ１，ＡＭＰ２）の入力バイアス電流による電位差を生じさせないために第１の入力抵抗Ｒ１と第２の入力抵抗Ｒ２は同じ抵抗値とする。
【００４２】
なお、図１のセンサモジュールオフセットキャンセル回路２５において、ひずみセンサ７ａの電圧ＶＩＮ−を出力する第１の端子ｂ、電圧ＶＩＮ＋を出力する第２の端子ｄからコントローラ３０の寸前までの回路部分はひずみセンサ出力信号増幅回路を構成する。
【００４３】
このようなセンサモジュールオフセットキャンセル回路２５においては、ひずみセンサ７ａの出力電圧ＶＩＮ＋，ＶＩＮ−を第１のオペアンプ（ＡＭＰ１）２７及び第２のオペアンプ（ＡＭＰ２）２８でそれぞれ増幅するとともに、第３のオペアンプ２９でＶＩＮ＋とＶＩＮ−の差を増幅する。この増幅情報はコントローラ３０のＡＤコンバータ３１に送られる。ＣＰＵ３３はＡＤコンバータ３１に入力されたアナログ入力信号（ＶＯ）が零になるようにＤＡコンバータ３２からアナログ出力信号（ＶＤＡ）を第２のオペアンプ（ＡＭＰ２）２８の非反転入力端子（＋）に供給して、ひずみセンサ７ａのオフセット電圧を零にキャンセルする。
【００４４】
つぎに、ひずみセンサのオフセット電圧のキャンセルについて説明する。前提条件として、（１）第１の入力保護抵抗ＲＩＮ１及び第２の入力保護抵抗ＲＩＮ２を接続しない回路構成とする。（２）第２の入力抵抗Ｒ２及び第３の入力抵抗Ｒ３は、ひずみセンサ７ａの抵抗値（例えば、２２ｋΩ）より十分大きい値（例えば、Ｒ２＋Ｒ３＝４４８ｋΩ(Ｒ２＝１８ｋΩ、Ｒ３＝４３０ｋΩ)）とし、ひずみセンサ７ａを取り付けた初期の定常状態で、出力電圧ＶＤＡが変化してもＶＩＮ＋の変動は無視できるものとする。
【００４５】
センサモジュールオフセットキャンセル回路２５において、第２のオペアンプ（ＡＭＰ２）２８に入力される電圧ＶＩＮ＋と前記出力電圧ＶＤＡの電圧差を第２の入力抵抗Ｒ２ 及び第３の入力抵抗Ｒ３で分圧した電圧をＶ１とする。また、第３のオペアンプ（ＡＭＰ３）２９に供給されるゲイン調整信号をＡＶとし、第３のオペアンプ２９の出力電圧をＶＯとし、第３のオペアンプ２９の基準電圧をＶｒｅｆとする。
【００４６】
ここで、出力電圧ＶＯはＶｒｅｆを基準として出力される。ＶＩＮ＋＞ＶＩＮ−のときＶＯ＞Ｖｒｅｆである。また、ＶＩＮ＋＜ＶＩＮ−のときＶＯ＜Ｖｒｅｆである。
ＶＤＡ＝入力方向のときＶＯは以下の式（数１）で表される。もしくは、ＶＤＡ＝ＶｒｅｆのときＶＯは以下の数１で近似される。
【００４７】
【数１】
【００４８】
ＶＤＡ＝入力方向のときＶＩＮ＋、ＶＩＮ−、Ｖｒｅｆの関係式は以下の式（数２）で表される。もしくは、ＶＤＡ＝ＶｒｅｆのときＶＩＮ＋、ＶＩＮ−、Ｖｒｅｆの関係式は以下の数２で近似される。
【００４９】
【数２】
【００５０】
ＤＡコンバータ３２の出力電圧ＶＤＡは以下の式（数３）で表される。
【００５１】
【数３】
【００５２】
ひずみセンサ出力信号増幅回路に入力される入力オフセット電圧をキャンセルするには、Ｖ１＝ＶＩＮ−となるようにＶＤＡを設定する必要がある。数３にＶ１＝ＶＩＮ−を代入し、ＶＤＡを求める。
【００５３】
【数４】
【００５４】
数１、数２、数４より、ＶＤＡをＭＰＵ等のコントローラ３０で読み取れる値もしくは、既知の定数、Ｖｒｅｆ、Ｒ２、Ｒ３、ＡＶ及びＶＯで表す。
【００５５】
【数５】
【００５６】
数５において、Ｖｒｅｆ＝１．４（Ｖ）、Ｒ２＝１８０００（Ω）、Ｒ３＝４３００００（Ω）、ＶＯ＝１．５（Ｖ）、ＡＶ＝２とすると、ＶＤＡ＝０．１８０６（Ｖ）となる。
【００５７】
このとき、ひずみセンサ７ａの抵抗ＲＳ１及び抵抗ＲＳ４がひずんだ場合、上記数５の前提条件の影響がなくなるよう考慮し、実回路動作を検証すると、ＶＤＡ＝０．６３８４（Ｖ）となる。このとき、数式配下の式（数６）で表される。
【００５８】
【数６】
【００５９】
ここで、数５の前提条件の影響がなくなるよう考慮し、とは図１においてＲＩＮ１＝ＲＩＮ２＝２．２ＭΩを接続し、ＶＤＡの変化によるＶＩＮ＋の変動を加味することである。また、実回路動作とは前提条件の影響がなくなるよう考慮した回路であり、実回路動作を検証するとは前提条件の影響がなくなるよう考慮した回路を回路シミュレータおよび実回路を製作した基板による実動作で検証することである。そして、回路シミュレータによる検証の上数６をシミュレーション結果から得る。この場合ＶＯを１．５Ｖと決めることによってＶＤＡ＝０．６３８４（Ｖ）が得られる。このＶＤＡ＝０．６３８４（Ｖ）はＶｒｅｆ＝１．４Ｖに対してＶＯ＝１．５ＶのときＶＯ＝１．４Ｖに調整する値の意味を有する。
【００６０】
また、実回路動作においてはひずみセンサ７ａの抵抗値は様々に変化するため、ＶＯを読み取り入力オフセット電圧をキャンセルするＶＤＡを出力する手順を、入力オフセット電圧が収束するまで繰り返す。そして、この繰り返しの結果、ひずみセンサ７ａのオフセット電圧をキャンセルすることができる。
【００６１】
図５は実施例１のセンサモジュールの使用態様を示すブロック図である。通常の使用方法では複数のひずみセンサが接続されるｎ台のセンサモジュール１と、センサモジュールがセンシングしたデータを収集するｍ台のモジュール３５と、これらモジュール３５を制御する１台の上位コントローラ３６で構成される。
【００６２】
モジュール３５は、アンテナ４１が接続されたＲＦＩＣ４２を有している。ＲＦＩＣ４２はＣＰＵ（ソフトウェア）４３を有するコントローラ４４で制御される。モジュール３５とセンサモジュール１はそれぞれのアンテナ４１，１４を介して情報の授受を行うことができるようになっている。
【００６３】
上位コントローラ３６はＣＰＵ（ソフトウェア）５１を有するコントローラとなり、上位コントローラ３６はモジュール３５と有線で接続され、直接モジュール３５を制御し、かつモジュール３５を介して無線情報をセンサモジュール１へ送信することにより、センサモジュール１を制御するようになっている。
【００６４】
また、図５において歪センサ出力信号増幅回路から発し、コントローラ３０またはコントローラ４４もしくはＣＰＵ５１内で反転して再び歪センサ出力信号増幅回路に向かう一点鎖線で示すループ５４は、それぞれひずみセンサオフセット電圧のキャンセルの処理系を示す線図である。ループ５４の反転箇所５５，５６，５７はコントローラ３０、コントローラ４４、ＣＰＵ５１内それぞれ示してある。
【００６５】
入力オフセット電圧をキャンセルするためのＶＤＡを出力するトリガは、以下により与えられる。ひずみセンサ７ａが接続されたセンサモジュール１が設置された後、センサモジュール１へ電源投入もしくは、電源投入後センサモジュール１にトリガ信号を印加することにより、センサモジュール単独で入力オフセット電圧のキャンセルを行う。この処理系の反転はコントローラ３０内に示される反転箇所５５となる。
【００６６】
ひずみセンサ７ａが接続されたセンサモジュール１が設置された後、センサモジュール１が上位コントローラ３６が接続されたモジュール３５もしくは、上位コントローラ３６へセンサモジュール１が設置された情報を通知し、上位コントローラ３６が接続されたモジュール３５もしくは、上位コントローラ３６がセンサモジュール１へひずみセンサのオフセット電圧をキャンセルするトリガ信号を通知する。この処理系の反転はコントローラ４４または上位コントローラ３６内に示される反転箇所５６，５７となる。
【００６７】
本発明の実施例１によれば以下の効果を有する。
（１）実施例のセンサモジュールオフセットキャンセル回路２５は、センサモジュール１が大型となるディジタル・ポテンションメータを用いることなく、抵抗（第１の入力抵抗Ｒ１、第２の入力抵抗Ｒ２、第３の入力抵抗Ｒ３、第１の入力保護抵抗ＲＩＮ１及び第２の入力保護抵抗ＲＩＮ２）を使用したセンサモジュールオフセットキャンセル回路２５としたこと、また使用する抵抗の数も少ないことからセンサモジュールオフセットキャンセル回路の小型化が図れる。従って、センサモジュールオフセットキャンセル回路２５を使用するセンサモジュール１を高所に設置した場合でも、センサモジュール１の交換作業が容易になる。
【００６８】
また、第１の入力保護抵抗ＲＩＮ１及び第２の入力保護抵抗ＲＩＮ２を使用しない構成の場合、センサモジュールオフセットキャンセル回路２５はさらに小さくなり、センサモジュール１をさらに小型化することができる。
【００６９】
ここで、本実施例に使用するＭＰＵ１２（ＣＰＵ３３）とＤＡコンバータ３２による出力部分と分解能が２５６となるディジタル・ポテンションメータの構成比較について説明する。部品実装面積は、ディジタル・ポテンションメータにおいては２．９ｍｍ×２．８ｍｍと１．０ｍｍ×０．５ｍｍになるのに対して、実施例では１．０×０．５ｍｍと小さくなる。配線本数はディジタル・ポテンションメータにおいては８本になるのに対して、実施例では１本と大幅に少なくなる。分解能は、ディジタル・ポテンションメータが２５６であるのに対して、実施例では４０９６と大幅に高くなる。
【００７０】
（２）消費電力が大きい（例えば、４００μＡ）ディジタル・ポテンションメータを用いていないので、センサモジュールオフセットキャンセル回路の消費電力の低減が図れる。実施例の場合、消費電力は、例えば、１００μＡである。また、消費電力が小さいことからバッテリの消耗が小さく、バッテリの交換頻度を低くすることができる。
【００７１】
（３）ＣＰＵ３３はＭＰＵ１２で構成されている。このＭＰＵ１２の分解能は４０９６である。この分解能は分解能が２５６となるディジタル・ポテンションメータに比較して大幅に高くなる。この結果、ひずみセンサ７ａから入力されるわずかなオフセット電圧を確実にキャンセルすることができ、高精度のセンサモジュールオフセットキャンセル回路２５となる。従って、センサモジュールオフセットキャンセル回路２５を組み込んだセンサモジュール１も高精度にひずみ測定が行えるものとなる。
【実施例２】
【００７２】
図６は本発明の実施例２であるセンサモジュールオフセットキャンセル回路を示す回路図である。実施例２のセンサモジュールオフセットキャンセル回路２５は、実施例１のセンサモジュールオフセットキャンセル回路２５におけるコントローラ３０において、コントローラ３０はＣＰＵ３３とＡＤコンバータ３１で構成し、ＤＡコンバータ３２はコントローラ３０から独立させた構成にしたものである。また、実施例２のセンサモジュールオフセットキャンセル回路２５においては、回路Ａと示す部分、または回路Ｂと示す部分を単一の半導体基板にモノリシックに形成することもできる。このようなモノリシック化によってさらにセンサモジュールオフセットキャンセル回路２５の小型化を図ることができる。
【００７３】
以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【図面の簡単な説明】
【００７４】
【図１】本発明の実施例１であるセンサモジュールオフセットキャンセル回路を示す回路図である。
【図２】実施例１のセンサモジュールオフセットキャンセル回路が組み込まれたセンサモジュールの概要を示す模式図である。
【図３】実施例１のセンサモジュールの概要を示すブロック図である。
【図４】実施例１のセンサモジュールで用いるひずみセンサの概要を示す斜視図である。
【図５】実施例１のセンサモジュールの使用態様を示すブロック図である。
【図６】本発明の実施例２であるセンサモジュールオフセットキャンセル回路を示す回路図である。
【符号の説明】
【００７５】
１…センサモジュール、２…第１の配線基板、３…第２の配線基板、４…ポスト、５，６…スタッキングコネクタ、７ａ〜７ｃ…センサ、７ａ…ひずみセンサ、７ｂ…温度センサ、７ｃ…傾斜センサ、８…コード、９，１０…電子部品、１１…電子部品、１２…ＭＰＵ、１３…ＲＦＩＣ、１４…アンテナ、１５…シリコン半導体基板、１６…抵抗形成領域、１７…配線、１８…電極パッド、２５…センサモジュールオフセットキャンセル回路、２７…第１のオペアンプ（ＡＭＰ１）、２８…第２のオペアンプ（ＡＭＰ２）、２９…第３のオペアンプ（ＡＭＰ３）、３０…コントローラ、３１…ＡＤコンバータ（ＡＤ交換器）、３２…ＤＡコンバータ（ＤＡ交換器）、３３…中央処理装置（ＣＰＵ）、３５…モジュール、３６…上位コントローラ、４１…アンテナ、４２…ＲＦＩＣ、４３…ＣＰＵ、４４…コントローラ、５１…ＣＰＵ、５４…ループ、５５，５６，５７…反転箇所。
【特許請求の範囲】
【請求項１】
ひずみセンサと、
第１乃至第３のオペアンプと、
ＡＤコンバータ及びＤＡコンバータを制御する中央処理装置を有するコントローラと、
前記コントローラの出力端子、入力端子及び入出力端子に、入力端子、出力端子及び入出力端子が接続されるＲＦＩＣと、
前記ＲＦＩＣの入出力端子に接続されるアンテナとを有し、
前記ひずみセンサは、４個の抵抗ＲＳ１〜ＲＳ４によるホイートストンブリッジ回路で形成され、前記抵抗ＲＳ１と前記抵抗ＲＳ３との接続部は第１基準電圧端子となり、前記抵抗ＲＳ２と前記抵抗ＲＳ４との接続部は第２基準電圧端子となり、前記抵抗ＲＳ１と前記抵抗ＲＳ２との接続部は電圧ＶＩＮ−を出力する第１の端子となり、前記抵抗ＲＳ３と前記抵抗ＲＳ４との接続部は電圧ＶＩＮ＋を出力する第２の端子となり、
前記第１のオペアンプはボルテージホロワからなり、非反転入力端子と前記第１の端子との間には第１の入力抵抗Ｒ１が接続され、
前記第２のオペアンプはボルテージホロワからなり、非反転入力端子と前記第２の端子との間には第２の入力抵抗Ｒ２が接続され、
前記第１のオペアンプの出力端子は前記第３のオペアンプの反転入力端子に接続され、 前記第２のオペアンプの出力端子は前記第３のオペアンプの非反転入力端子に接続され、
前記第３のオペアンプの出力端子は前記ＡＤコンバータの入力端子に接続され、
前記第３のオペアンプのゲイン調整端子には前記中央処理装置からゲイン調整信号が送られるように構成され、
前記第２のオペアンプの非反転入力端子と前記第２の入力抵抗Ｒ２との接続間と前記ＤＡコンバータの出力端子との間には第３の入力抵抗Ｒ３が接続され、前記ＤＡコンバータから出力される出力電圧ＶＤＡが前記第２のオペアンプの非反転入力端子に送られるように構成され、
前記ひずみセンサのオフセット電圧をキャンセルすることを特徴とするセンサモジュールオフセットキャンセル回路。
【請求項２】
請求項１に記載のセンサモジュールオフセットキャンセル回路において、
前記第１の端子には前記第１の入力抵抗Ｒ１と並列接続となりかつ他端に第２基準電圧が供給される第１の入力保護抵抗ＲＩＮ１の一端が接続され、
前記第２の端子には前記第２の入力抵抗Ｒ２と並列接続となりかつ他端に第２基準電圧が供給される第２の入力保護抵抗ＲＩＮ２の一端が接続されていることを特徴とするセンサモジュールオフセットキャンセル回路。
【請求項３】
請求項１に記載のセンサモジュールオフセットキャンセル回路において、
前記第２の端子の電圧ＶＩＮ＋が前記第１の端子の電圧ＶＩＮ−に対して正のオフセット値を持つときは、前記ＤＡコンバータの出力電圧ＶＤＡは前記電圧ＶＩＮ＋より低い値に設定され、
前記第２の端子の電圧ＶＩＮ＋が前記第１の端子の電圧ＶＩＮ−に対して負のオフセット値を持つときは、前記ＤＡコンバータの出力電圧ＶＤＡは前記ＶＩＮ＋より高い値に設定され、
前記電圧ＶＩＮ＋と前記電圧ＶＩＮ−との間のオフセット値が零のときは、前記出力電圧ＶＤＡは前記第１基準電圧端子ＶＣＣの半分の電圧もしくは入力方向に設定されることを特徴とするセンサモジュールオフセットキャンセル回路。
【請求項４】
請求項１に記載のセンサモジュールオフセットキャンセル回路において、
前記第２のオペアンプに入力される前記電圧ＶＩＮ＋と前記出力電圧ＶＤＡの電圧差を前記第２の入力抵抗Ｒ２及び前記第３の入力抵抗Ｒ３で分圧した電圧をＶ１とし、
前記第３のオペアンプに供給されるゲイン調整信号をＡＶとし、
前記第３のオペアンプの出力電圧をＶＯとし、
前記第３のオペアンプの基準電圧をＶｒｅｆとし、
ＶＤＡ＝ハイインピーダンスまたはＶＤＡ＝Ｖｒｅｆのとき、入力オフセット電圧をキャンセルする場合、前記ＤＡコンバータの出力電圧ＶＤＡは、
なる数式で与えられるので、
前記Ｖｒｅｆ、前記Ｒ２、前記Ｒ３、前記ＡＶを設定してＶＯを関数とする最終の数式を求め、
ついで、前記最終の数式を用い、前記第３のオペアンプの出力電圧ＶＯが零に収束するまで前記中央処理装置で演算を繰り返し行って前記第３のオペアンプに入力される入力オフセット電圧をキャンセルすることを特徴とするセンサモジュールオフセットキャンセル回路。
【請求項５】
請求項１に記載のセンサモジュールオフセットキャンセル回路において、前記中央処理装置は分解能が１０２４〜４０９６となるマイクロプロセッサで構成されていることを特徴とするセンサモジュールオフセットキャンセル回路。
【請求項１】
ひずみセンサと、
第１乃至第３のオペアンプと、
ＡＤコンバータ及びＤＡコンバータを制御する中央処理装置を有するコントローラと、
前記コントローラの出力端子、入力端子及び入出力端子に、入力端子、出力端子及び入出力端子が接続されるＲＦＩＣと、
前記ＲＦＩＣの入出力端子に接続されるアンテナとを有し、
前記ひずみセンサは、４個の抵抗ＲＳ１〜ＲＳ４によるホイートストンブリッジ回路で形成され、前記抵抗ＲＳ１と前記抵抗ＲＳ３との接続部は第１基準電圧端子となり、前記抵抗ＲＳ２と前記抵抗ＲＳ４との接続部は第２基準電圧端子となり、前記抵抗ＲＳ１と前記抵抗ＲＳ２との接続部は電圧ＶＩＮ−を出力する第１の端子となり、前記抵抗ＲＳ３と前記抵抗ＲＳ４との接続部は電圧ＶＩＮ＋を出力する第２の端子となり、
前記第１のオペアンプはボルテージホロワからなり、非反転入力端子と前記第１の端子との間には第１の入力抵抗Ｒ１が接続され、
前記第２のオペアンプはボルテージホロワからなり、非反転入力端子と前記第２の端子との間には第２の入力抵抗Ｒ２が接続され、
前記第１のオペアンプの出力端子は前記第３のオペアンプの反転入力端子に接続され、 前記第２のオペアンプの出力端子は前記第３のオペアンプの非反転入力端子に接続され、
前記第３のオペアンプの出力端子は前記ＡＤコンバータの入力端子に接続され、
前記第３のオペアンプのゲイン調整端子には前記中央処理装置からゲイン調整信号が送られるように構成され、
前記第２のオペアンプの非反転入力端子と前記第２の入力抵抗Ｒ２との接続間と前記ＤＡコンバータの出力端子との間には第３の入力抵抗Ｒ３が接続され、前記ＤＡコンバータから出力される出力電圧ＶＤＡが前記第２のオペアンプの非反転入力端子に送られるように構成され、
前記ひずみセンサのオフセット電圧をキャンセルすることを特徴とするセンサモジュールオフセットキャンセル回路。
【請求項２】
請求項１に記載のセンサモジュールオフセットキャンセル回路において、
前記第１の端子には前記第１の入力抵抗Ｒ１と並列接続となりかつ他端に第２基準電圧が供給される第１の入力保護抵抗ＲＩＮ１の一端が接続され、
前記第２の端子には前記第２の入力抵抗Ｒ２と並列接続となりかつ他端に第２基準電圧が供給される第２の入力保護抵抗ＲＩＮ２の一端が接続されていることを特徴とするセンサモジュールオフセットキャンセル回路。
【請求項３】
請求項１に記載のセンサモジュールオフセットキャンセル回路において、
前記第２の端子の電圧ＶＩＮ＋が前記第１の端子の電圧ＶＩＮ−に対して正のオフセット値を持つときは、前記ＤＡコンバータの出力電圧ＶＤＡは前記電圧ＶＩＮ＋より低い値に設定され、
前記第２の端子の電圧ＶＩＮ＋が前記第１の端子の電圧ＶＩＮ−に対して負のオフセット値を持つときは、前記ＤＡコンバータの出力電圧ＶＤＡは前記ＶＩＮ＋より高い値に設定され、
前記電圧ＶＩＮ＋と前記電圧ＶＩＮ−との間のオフセット値が零のときは、前記出力電圧ＶＤＡは前記第１基準電圧端子ＶＣＣの半分の電圧もしくは入力方向に設定されることを特徴とするセンサモジュールオフセットキャンセル回路。
【請求項４】
請求項１に記載のセンサモジュールオフセットキャンセル回路において、
前記第２のオペアンプに入力される前記電圧ＶＩＮ＋と前記出力電圧ＶＤＡの電圧差を前記第２の入力抵抗Ｒ２及び前記第３の入力抵抗Ｒ３で分圧した電圧をＶ１とし、
前記第３のオペアンプに供給されるゲイン調整信号をＡＶとし、
前記第３のオペアンプの出力電圧をＶＯとし、
前記第３のオペアンプの基準電圧をＶｒｅｆとし、
ＶＤＡ＝ハイインピーダンスまたはＶＤＡ＝Ｖｒｅｆのとき、入力オフセット電圧をキャンセルする場合、前記ＤＡコンバータの出力電圧ＶＤＡは、
なる数式で与えられるので、
前記Ｖｒｅｆ、前記Ｒ２、前記Ｒ３、前記ＡＶを設定してＶＯを関数とする最終の数式を求め、
ついで、前記最終の数式を用い、前記第３のオペアンプの出力電圧ＶＯが零に収束するまで前記中央処理装置で演算を繰り返し行って前記第３のオペアンプに入力される入力オフセット電圧をキャンセルすることを特徴とするセンサモジュールオフセットキャンセル回路。
【請求項５】
請求項１に記載のセンサモジュールオフセットキャンセル回路において、前記中央処理装置は分解能が１０２４〜４０９６となるマイクロプロセッサで構成されていることを特徴とするセンサモジュールオフセットキャンセル回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２００７−２０８４２７（Ｐ２００７−２０８４２７Ａ）
【公開日】平成１９年８月１６日（２００７．８．１６）
【国際特許分類】
【出願番号】特願２００６−２２５３５（Ｐ２００６−２２５３５）
【出願日】平成１８年１月３１日（２００６．１．３１）
【出願人】（０００００５１０８）株式会社日立製作所 (27,607)
【出願人】（０００１００９９７）株式会社アキタ電子システムズ (41)
【Ｆターム（参考）】
【公開日】平成１９年８月１６日（２００７．８．１６）
【国際特許分類】
【出願日】平成１８年１月３１日（２００６．１．３１）
【出願人】（０００００５１０８）株式会社日立製作所 (27,607)
【出願人】（０００１００９９７）株式会社アキタ電子システムズ (41)
【Ｆターム（参考）】
[ Back to top ]