タイムレコーダおよび打刻データ処理方法
【課題】打刻データの補正等を簡易にし得るタイムレコーダおよび打刻データ処理方法を、提供する。
【解決手段】ステップ１８４で補正前の時刻データＡ１０：００および時刻セットデータＢ１３：００の差分を演算し、ステップ１８６で上記差分データ（３時間）に基づき補正値を演算する。ステップ１８８で上記補正値により打刻データ中の打刻時間を１２：００に補正し、ＲＡＭに上書きする。即ち、差分３時間を打刻時間たとえば９：００に加算するので、１２：００が打刻時間として記録される。従って、発振停止後の誤った打刻を防止できると共に、打刻データ集計時にデータ補正が不要となるので、データ管理が簡易となり、復電後の手続きが迅速かつ確実となる。
【解決手段】ステップ１８４で補正前の時刻データＡ１０：００および時刻セットデータＢ１３：００の差分を演算し、ステップ１８６で上記差分データ（３時間）に基づき補正値を演算する。ステップ１８８で上記補正値により打刻データ中の打刻時間を１２：００に補正し、ＲＡＭに上書きする。即ち、差分３時間を打刻時間たとえば９：００に加算するので、１２：００が打刻時間として記録される。従って、発振停止後の誤った打刻を防止できると共に、打刻データ集計時にデータ補正が不要となるので、データ管理が簡易となり、復電後の手続きが迅速かつ確実となる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、水晶発振子で時計カウントするタイムレコーダおよび打刻データ処理方法に関するものであり、特に停電が復旧した後の打刻データを補正などするタイムレコーダおよび打刻データ処理方法に関する。
【背景技術】
【０００２】
タイムレコーダの中には、停電となる場合でも時計カウントし得るように、内部時計をリチウム電池などの小型電池でバックアップする構成となっているものがある。
【０００３】
なお、従来では、停電時刻又は停電時間を記憶し、電源復旧時にこの記憶量に応じて停電時間に相当する量だけアナログ表示手段を自動修正する技術が開示されている（例えば、特許文献１参照）。
【０００４】
また、従来では、管理サーバの時計がＮＴＰサーバの時刻とずれていたとしても、管理サーバへの時刻問い合わせ結果（時刻応答）を時刻補正値で補正することにより、ＮＴＰサーバの時刻に同期させることができ、正確な時刻を得ることができる技術が開示されている（例えば、特許文献２参照）。
【特許文献１】特開平５−２６６２８９公報
【特許文献２】特開２００６−３２２７８８公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、上述した内部時計を小型電池でバックアップするタイプでは、小型電池の容量切れ（以下、電池切れと言う）などでバックアップが出来ない状態で、停電または電源がオフ状態の場合、内部時計は停止し、表示時刻が止まった状態になる。そのため、タイムレコーダにおいて、管理者などが時刻設定するまでは、打刻できるとしても正確な打刻時刻とは言えず、実質的に打刻できない状態になる。
【０００６】
また、パーソナル・コンピュータ（以下、単にコンピュータと言う）と連動し、給与計算などを行なうタイムレコーダでは、打刻できなかった人数分は後ほど改めて打刻時刻を入力することになる。この入力手続きは煩雑であり、そのうえ入力される打刻時刻は正確ではない。なお、時計停止を検出できないタイムレコーダでは、間違った打刻を放置することになり、管理者などにおいては使い勝手が悪い。
【０００７】
なお、特許文献１および特許文献２に係る技術は、復電後に時刻を自動修正するのみで、打刻データなどに関する処理を行なう技術ではない。
【０００８】
そこで、本発明は、打刻データの補正等を簡易にし得るタイムレコーダおよび打刻データ処理方法を、提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明に係るタイムレコーダは、出退勤の時刻を打刻データとして記録するタイムレコーダであって、発振信号を生成する発振手段と、上記発振手段の発振信号に基づき時計カウントを行うカウンタ手段と、停電時に上記発振手段が発振を停止したことを検出する検出手段と、復電時に上記検出手段が上記発振手段の発振停止を検出した後に入力される現在時刻データおよび上記現在時刻データが入力される前の補正前時刻データを記録する記録手段と、上記記録手段に記録される上記補正前時刻データおよび上記現在時刻データの差分を演算する演算手段と、上記演算手段により演算される上記差分を補正値として上記打刻データの打刻時刻を補正する打刻データ補正手段と、を備える。
【００１０】
また、本発明に係る打刻データ処理方法は、復電時に発振手段の発振停止を検出した後に入力される現在時刻データおよび上記現在時刻データが入力される前の補正前時刻データを記録手段に記録し、上記記録手段に記録される上記補正前時刻データおよび上記現在時刻データの差分を演算手段で演算し、上記演算手段により演算される上記差分を補正値として打刻データの打刻時刻を補正する。
【００１１】
さらに、本発明に係るタイムレコーダは、出退勤の時刻を打刻データとして記録するタイムレコーダであって、発振信号を生成する発振手段と、上記発振手段の発振信号に基づき時計カウントを行うカウンタ手段と、停電時に上記発振手段が発振を停止したことを検出する検出手段と、上記検出手段が上記発振手段の発振停止を検出した場合に、上記打刻データは異常データである旨を出力する出力手段と、を備える。
【発明の効果】
【００１２】
本発明に係るタイムレコーダおよび打刻データ処理方法では、上記差分を補正値として上記打刻データの打刻時刻を補正するので、打刻データに関する補正を簡易にし得る。
【００１３】
即ち、本発明に係るタイムレコーダおよび打刻データ処理方法では、発振停止後の誤った打刻を防止できると共に、打刻データ集計時にデータ補正が不要となるので、データ管理が簡易となり、復電後の手続きが迅速かつ確実となる。
【００１４】
また、本発明に係るタイムレコーダにおいて、出力手段は打刻データが異常データであることを出力するので、打刻データの良否が容易に判断でき、その後の処理が円滑となる。
【発明を実施するための最良の形態】
【００１５】
以下、図１および図２に基づいて、本発明の一実施形態であるタイムレコーダおよび打刻データ処理方法について説明する。ここで、図１は本実施形態におけるタイムレコーダの斜視図、図２は図１に示すタイムレコーダのブロック図である。なお、本実施形態では、タイムレコーダを、非接触ＩＣカードによって打刻データを記録するタイムレコーダの例として説明する。
【００１６】
（タイムレコーダの概略構成）
図１に示すように、タイムレコーダ１０の表面には、ＬＣＤタッチパネルなどで構成される表示部１２と、一点鎖線で示す非接触ＩＣカード５０から打刻者のＩＤデータを受信するアンテナ１６が配置されている。また、タイムレコーダ１０の底面には、図２に示すコンピュータＰＣを接続するためのＬＡＮコネクタ２２（二点鎖線参照）が配置されている。
【００１７】
（タイムレコーダの制御系に関する構成）
図２に示すように、タイムレコーダ１０は、ＣＰＵ３０と、不揮発性メモリであるＲＯＭ３２と、揮発性のＲＡＭ３４と、ＩＤリーダ部３６と、インターフェースＩ／Ｆと、表示部１２と、を備える。ＣＰＵ３０は、タイムレコーダ１０の全体的な動作を司り、たとえば後述する操作キー１３が操作された場合に、その操作に基づく処理を行う。なお、ＣＰＵ３０は、検出手段、演算手段、打刻データ補正手段または出力手段である。
【００１８】
記録手段であるＲＯＭ３２は、タイムレコーダ１０に各種の処理を制御するプログラムを記憶すると共に、打刻データまたは停電データなども記憶する。この停電データは、ＣＰＵ３０に電源が供給されなくなった場合に停電フラグがオフからオンになることを示すデータである。即ち、停電フラグがオンとは、停電または電源がオフ状態であったことを示す。ＲＡＭ３４は、各種データの読み書き用の記録域を有し、この記録域にワークメモリなどが記録される。
【００１９】
ＩＤリーダ部３６は、図１に示すアンテナ１６から受信するＩＤデータを読み出す。インターフェースＩ／Ｆは、コンピュータＰＣが接続される。なお、コンピュータＰＣは時刻を管理する機能を備えており、コンピュータのＣＰＵは電力が供給されている限り時計カウントを行っている。
【００２０】
表示部１２は、図１に示すように、現在時刻または操作キーなどを表示する。即ち、表示部１２は、上述したようにタッチパネルで構成されており、タッチパネル上の操作キー１３（図２参照）を操作することによって各種の次画面へと切替わる。
【００２１】
（時計カウンタに関する構成）
ＣＰＵ３０には時計カウンタ（以下、ＲＴＣともいう）１８が接続されており、この時計カウンタ１８には発振手段である発振回路１４が接続されている。時計カウンタ１８にはリチウム電池２４が接続されており、停電時などに時計カウンタ１８および発振回路１８に電圧を印加する。そのため、タイムレコーダ１０は、停電などになっても、時計の歩進（時計カウントと同義）を行う構成となっている。
【００２２】
時計カウンタ１８にはメモリ２０が配置されており、このメモリ２０には発振回路１４の発振が停電したことを示す発振停止データなどが記録される。この発振停電データは、発振停電フラグがオフからオンになることにより、ＣＰＵ３０が発振回路１４の発振停止を検出するデータである。即ち、発振停電フラグがオンになる場合は、上記停電時において、リチウム電池２４の電池切れによって発振回路１４および時計カウンタ１８をバックアップできない状態である。
【００２３】
なお、発振回路１４が時計カウンタ１８の発振源となる。発振回路１４は、図示しない水晶発振子とコンデンサなどを備える。この水晶発振子は、一般的に使用されている３２．７６８キロヘルツのものが用いられる。
【００２４】
そして、時計カウンタ１８は、発振回路１４からの発振信号を繰返し分周して基準カウントを取得し、この基準カウントに基づいて時または分の時計カウントを行う。この時計カウントに基づき、ＣＰＵ３０は表示部１２に時計表示を行う。
【００２５】
（電源回路に関する構成）
タイムレコーダ１０はプラグ４０を備え、このプラグ４０は商用交流電源（以下、主電源ともいう）となるコンセントに接続される。プラグ４０およびＣＰＵ３０の間には変圧・整流回路３８が接続されており、この変圧・整流回路３８により交流は直流となる。
【００２６】
（本実施形態の作用）
図３に示すフローチャートに基づき、停電後における復電時の時刻補正および打刻データに関する処理ルーチンを説明する。ここで、なお、図２に示すタイムレコーダ１０における処理は、タイムレコーダ１０のＣＰＵ３０によって実行され、図３などのフローチャートで表される。これらのプログラムは、予めタイムレコーダ１０のＲＯＭ３２（図２参照）のプログラム領域に記憶されている。
【００２７】
（停電後における復電時モード）
図３に示すように、ステップ１０２において、発振停止フラグがオンか否かを判断する。即ち、ステップ１０２は、図２に示すメモリ２０に発振停止フラグがオンとして記録されている否かを判断する。
【００２８】
ステップ１０２が肯定の場合すなわち発振停止フラグがオンの場合には、ステップ１０４において、コンピュータＰＣから時刻データを取得したか否かを判断する。即ち、ＣＰＵ３０は、主電源がオンになり、且つ発振停止フラグもオンになっている場合、コンピュータＰＣに現在時刻を読取りする。そして、ステップ１０４が肯定の場合すなわち時刻データを取得した場合には、ステップ１０６において、その時刻データをＲＴＣ１８に記憶する。また、ステップ１０８において、取得した時刻データに基づき、図１および図２に示す表示部１２の時刻表示を補正する。
【００２９】
ステップ１１０において、ＣＰＵ３０は電池交換のメッセージを表示部１２（図１および図２参照）に表示する。即ち、ステップ１０２で発振停止フラグがオンということは、電池２４が電池切れであることを意味するので、電池交換のメッセージをユーザである管理者に知らしめるためである。
【００３０】
また、ステップ１１２において、発振停止フラグをオンからオフに切り換える。即ち、次の発振停止に対処するために、再び発振停止フラグをオフに切り換える。なお、ステップ１１２の処理後、またはステップ１０２が否定の場合すなわち発振停止フラグがオフの場合は、本フローチャートの処理は終了する。なお、本フローチャートの処理後は、待機モードとなる。
【００３１】
ステップ１０４が否定の場合すなわちコンピュータＰＣから時刻データを取得できない場合は、ステップ１１６において、図１に示す表示部１２に表示される表示時刻を初期化する。例えば、表示時刻は、ＲＯＭ３２中のプログラムにより、９：００に初期化されるよう予め設定されている。
【００３２】
ステップ１２０において、ＣＰＵ３０は発振停止の回数が１回か否かを判断する。ステップ１２０が否定の場合すなわち発振停電の回数が２回以上の場合には、ステップ１３０において、図６に示す表示モードのサブルーチンを実行する。この後、ステップ１３２において、打刻されたか否かを判断する。
【００３３】
ステップ１３２が否定の場合すなわち打刻されない場合には、打刻されるのを待つ。一方、ステップ１３２が肯定の場合すなわち打刻された場合には、ステップ１３４において、打刻データは異常データである旨をコンピュータＰＣへ送信する。なお、上記打刻データが異常データである旨は、打刻データに付加させても良く、また図１に示す表示部１２にも表示するようにしても良い。そして、ステップ１３４の処理後は、本フローチャートの処理は終了する。
【００３４】
ステップ１２０が肯定の場合すなわち発振停止回数が１回の場合には、ステップ１２２において、ＣＰＵ３０は図１に示す表示部１２に表示時刻の補正（即ち、ＲＴＣ１８の時刻補正）および電池２４の交換が必要である旨を表示する。
【００３５】
ステップ１２４において、打刻操作すなわちカード操作がされたか否かを判断する。即ち、ステップ１２４は、図１に示す待機画面中のタッチキーが操作され且つＩＣカード５０（図１参照）が図１に示すアンテナ１６に近づいたかを判断する。ステップ１２４が否定の場合すなわちカード操作されない場合には、打刻操作されるのを待つ。一方、ステップ１２４が肯定の場合すなわちカード操作された場合には、ステップ１２８において、図５に示す打刻モードのサブルーチンを実行する。
【００３６】
ここで、ステップ１２０が肯定の場合すなわちバックアップ電池２４が電池切れで且つ発振停止回数が１回の場合における、時間経過の一例を図４に示す。例えば、停電時刻が９：００で、復電時刻が１２：００とした場合、タイムレコーダ１０に表示される時刻は、ステップ１１６で説明したように、初期値である９：００となる。また、復電時に打刻した場合、その打刻時刻は９：００とされる。しかし、実際に打刻した時刻は、１２：００である。そして、現在時刻を１３：００に時刻補正した場合、復電時刻から１時間経過しているので、タイムレコーダの表示時刻は１０：００を表示している。
【００３７】
（打刻モード）
図５に基づき、打刻モードのサブルーチンを説明する。ステップ１２４（図３参照）においてカード操作された場合には、ステップ１４０において、図２に示すＩＤリーダ部３６で読取ったＩＤデータに基づき、カード５０のカード所有者すなわち打刻者を特定する。
【００３８】
ステップ１４２において、打刻時の時刻データを図２に示すＲＴＣ１８から取得する。ステップ１４４において、上記取得した時刻データに補正打刻フラグを付加し、打刻データを生成する。ここで、補正打刻フラグは、打刻データ中の時刻データが不正確であるから、時刻データについて補正が必要であることを示すものである。
【００３９】
ステップ１４６において、打刻データを打刻者に関連付けてＲＯＭ３２に記録する。ステップ１４６の処理後、本サブルーチンは終了し図３に示すルーチンへリターンする。
【００４０】
（表示モード）
図６に基づき、表示モードのサブルーチンを説明する。ステップ１２０（図３参照）で発振停止回数が２回以上の場合には、時刻補正の基準が不明確となっているので、その旨を表示する処理を行う。ここで、発振停止回数が２回以上となる場合は、１回目発振停電後、時刻補正の処理前にブレーカがダウンすることなどにより、主電源がオフとなる場合である。
【００４１】
ステップ１５０において、ＣＰＵ３０は図１に示す表示部１２に表示時刻を補正（即ち、ＲＴＣ１８の時刻も補正）する必要性および電池２４の交換が必要である旨を表示する。次に、ステップ１５２において、ＣＰＵ３０は打刻データに補正打刻フラグが付加されている否かを判断する。ステップ１５２が肯定の場合すなわち打刻データに補正フラグが付加されている場合には、ステップ１５４において、この打刻データは無効である旨を表示部（図１参照）に表示する。
【００４２】
ステップ１５２が否定の場合すなわち打刻データに補正打刻フラグが付加されていない場合またはステップ１５４の処理後は、本サブルーチンは終了し図３に示すルーチンへリターンする。
【００４３】
（時刻表示補正モード）
図７に示すように、ステップ１６０において、ＣＰＵ３０は時刻セットデータＢがセットされたか否かを判断する。なお、このデータＢのセットは、管理者が行うか或いは図２に示すコンピュータＰＣから復電後所定時間経過後に時刻を取得することによって行われる。ステップ１６０が否定の場合すなわちデータＢがセットされない場合には、セットされるのを待つ。
【００４４】
ステップ１６０が肯定の場合すなわちデータＢがセットされた場合には、ステップ１６２において、ＣＰＵ３０は時刻セットデータＢ（図４に示すように、本例では１３：００）をＲＡＭ３４に記録する。ステップ１６４において、ＣＰＵ３０はＲＴＣ１８から補正直前（セット直前と同義）の時刻データＡ（図４に示すように、本例では１０：００）を取得する。そして、ステップ１６６では補正前の時刻データＡをＲＡＭ３４に記録し、ステップ１６８ではＲＴＣ１８の現在時刻を時刻セットデータＢに時刻に補正する。
【００４５】
ステップ１７０において、ＣＰＵ３０は発振停止フラグがオンか否かを判断する。ステップ１７０が肯定の場合すなわち発振は停止フラグがオンの場合には、ステップ１７２において、図８に示す打刻データ補正モードのサブルーチンを実行する。
【００４６】
そして、ステップ１７４において、ＣＰＵ３０は図２に示すＲＴＣ１８とメモリ２０に記録される発振停止フラグをオフにする。ステップ１７０が否定の場合すなわち発振停止フラグがオフの場合またはステップ１７４の処理後は、本ルーチンは終了する。
【００４７】
（打刻データ補正モード）
図８に基づき、打刻データ補正モードのサブルーチンを説明する。ステップ１８０において、ＣＰＵ３０は打刻データに補正打刻フラグが付加されているか否かを判断する。ステップ１８０が肯定の場合すなわち打刻データに補正打刻フラグが付加されている場合には、ＣＰＵ３０は補正前の時刻データＡおよび時刻セットデータＢをＲＡＭ３４から読出す。
【００４８】
そして、ステップ１８４では上記読出した時刻データＡおよび時刻セットデータＢの差分を演算すると共に、ステップ１８６では上記差分データに基づき補正値を演算する。本例では、図４に示すように、１３：００から１０：００の差分は、３時間であると演算される。
【００４９】
ステップ１８８において、ＣＰＵ３０は上記補正値により打刻データ中の打刻時間を１２：００に補正し、ＲＡＭ３４に上書きする。即ち、ＣＰＵ３０は、差分３時間を打刻時間の９：００に加算するので、１２：００が打刻時間としてＲＡＭ３４に記録される。
【００５０】
ステップ１９０において、ＣＰＵ３０はＲＯＭ３２に記録される打刻データの打刻フラグをオフにする。ステップ１９０の処理後またはステップ１８０が否定の場合すなわち打刻データに補正打刻フラグが付加されていない場合は、本サブルーチンは終了し図７に示すルーチンへリターンする。
【００５１】
本実施形態によれば、上記差分を補正値として上記打刻データの打刻時刻を補正するので、打刻データに関する補正を簡易にし得る。即ち、本実施形態では、発振停止後の誤った打刻を防止できると共に、打刻データ集計時にデータ補正が不要となるので、データ管理が簡易となり、復電後の手続きが迅速かつ確実となる。
【００５２】
また、本実施形態では、ステップ１３４に示すように、打刻データが異常データであることをコンピュータＰＣへ出力またはタイムレコーダ１０の表示部１２に表示などするので、打刻データの良否が容易に判断でき、その後の処理が円滑となる。
【００５３】
なお、上記実施形態において説明した各プログラムの処理の流れ（図３、図５乃至図８参照）は一例であり、本発明の主旨を逸脱しない範囲内において適宜変更可能である。例えば、図３に示すステップ１０４の処理を、時刻の正確さを向上させるため、ＮＴＰサーバから時刻データを取得するようにしても良い。この場合、コンピュータＰＣが接続しているインターネットからＮＴＰサーバにアクセスするようにしても良い。また、電波時計受信機をタイムレコーダ１０に配置させても良い。
【００５４】
さらに、複数のＮＴＰサーバを設定する場合、ＮＴＰサーバへのアクセスが失敗すると（例えば、インターネットの混雑などで応答がない場合）、別のＮＴＰサーバへ時刻データを取得するようにしても良い。この場合、ＮＴＰサーバに優先順位（優先順位は成功例の高いものを記録し、自動変更させても良い）を付け、優先順にアクセスするようにしても良い。なお、時刻補正は、１日の打刻回数が偶数回か否かで判断し、全データが偶数の場合に行うようにする。
【００５５】
また、図３に示すステップ１３２およびステップ１３４の処理を、打刻不能として、その旨を表示部１２（図１参照）に表示させるようにしても良い。
【図面の簡単な説明】
【００５６】
【図１】本発明に係る一実施形態のタイムレコーダの斜視図である。
【図２】図１に示すタイムレコーダのブロック図である。
【図３】図２に示すタイムレコーダの停電後における復電時の時刻補正および打刻データに関するフローチャート図である。
【図４】停電時間などの時間経過の一例を示す図である。
【図５】図３に示すフローチャート図における打刻モードのフローチャート図である。
【図６】図３に示すフローチャート図における表示モードのフローチャート図である。
【図７】時刻表示補正モードのフローチャート図である。
【図８】図７に示すフローチャート図における打刻データ補正モードのフローチャート図である。
【符号の説明】
【００５７】
１０ タイムレコーダ
２０ ＣＰＵ（検出手段、演算手段、打刻データ補正手段又は出力手段）
２２ ＲＯＭ（記録手段）
２６ 時計カウンタ（カウンタ手段）
３０ 発振回路（発振手段）
【技術分野】
【０００１】
本発明は、水晶発振子で時計カウントするタイムレコーダおよび打刻データ処理方法に関するものであり、特に停電が復旧した後の打刻データを補正などするタイムレコーダおよび打刻データ処理方法に関する。
【背景技術】
【０００２】
タイムレコーダの中には、停電となる場合でも時計カウントし得るように、内部時計をリチウム電池などの小型電池でバックアップする構成となっているものがある。
【０００３】
なお、従来では、停電時刻又は停電時間を記憶し、電源復旧時にこの記憶量に応じて停電時間に相当する量だけアナログ表示手段を自動修正する技術が開示されている（例えば、特許文献１参照）。
【０００４】
また、従来では、管理サーバの時計がＮＴＰサーバの時刻とずれていたとしても、管理サーバへの時刻問い合わせ結果（時刻応答）を時刻補正値で補正することにより、ＮＴＰサーバの時刻に同期させることができ、正確な時刻を得ることができる技術が開示されている（例えば、特許文献２参照）。
【特許文献１】特開平５−２６６２８９公報
【特許文献２】特開２００６−３２２７８８公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、上述した内部時計を小型電池でバックアップするタイプでは、小型電池の容量切れ（以下、電池切れと言う）などでバックアップが出来ない状態で、停電または電源がオフ状態の場合、内部時計は停止し、表示時刻が止まった状態になる。そのため、タイムレコーダにおいて、管理者などが時刻設定するまでは、打刻できるとしても正確な打刻時刻とは言えず、実質的に打刻できない状態になる。
【０００６】
また、パーソナル・コンピュータ（以下、単にコンピュータと言う）と連動し、給与計算などを行なうタイムレコーダでは、打刻できなかった人数分は後ほど改めて打刻時刻を入力することになる。この入力手続きは煩雑であり、そのうえ入力される打刻時刻は正確ではない。なお、時計停止を検出できないタイムレコーダでは、間違った打刻を放置することになり、管理者などにおいては使い勝手が悪い。
【０００７】
なお、特許文献１および特許文献２に係る技術は、復電後に時刻を自動修正するのみで、打刻データなどに関する処理を行なう技術ではない。
【０００８】
そこで、本発明は、打刻データの補正等を簡易にし得るタイムレコーダおよび打刻データ処理方法を、提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明に係るタイムレコーダは、出退勤の時刻を打刻データとして記録するタイムレコーダであって、発振信号を生成する発振手段と、上記発振手段の発振信号に基づき時計カウントを行うカウンタ手段と、停電時に上記発振手段が発振を停止したことを検出する検出手段と、復電時に上記検出手段が上記発振手段の発振停止を検出した後に入力される現在時刻データおよび上記現在時刻データが入力される前の補正前時刻データを記録する記録手段と、上記記録手段に記録される上記補正前時刻データおよび上記現在時刻データの差分を演算する演算手段と、上記演算手段により演算される上記差分を補正値として上記打刻データの打刻時刻を補正する打刻データ補正手段と、を備える。
【００１０】
また、本発明に係る打刻データ処理方法は、復電時に発振手段の発振停止を検出した後に入力される現在時刻データおよび上記現在時刻データが入力される前の補正前時刻データを記録手段に記録し、上記記録手段に記録される上記補正前時刻データおよび上記現在時刻データの差分を演算手段で演算し、上記演算手段により演算される上記差分を補正値として打刻データの打刻時刻を補正する。
【００１１】
さらに、本発明に係るタイムレコーダは、出退勤の時刻を打刻データとして記録するタイムレコーダであって、発振信号を生成する発振手段と、上記発振手段の発振信号に基づき時計カウントを行うカウンタ手段と、停電時に上記発振手段が発振を停止したことを検出する検出手段と、上記検出手段が上記発振手段の発振停止を検出した場合に、上記打刻データは異常データである旨を出力する出力手段と、を備える。
【発明の効果】
【００１２】
本発明に係るタイムレコーダおよび打刻データ処理方法では、上記差分を補正値として上記打刻データの打刻時刻を補正するので、打刻データに関する補正を簡易にし得る。
【００１３】
即ち、本発明に係るタイムレコーダおよび打刻データ処理方法では、発振停止後の誤った打刻を防止できると共に、打刻データ集計時にデータ補正が不要となるので、データ管理が簡易となり、復電後の手続きが迅速かつ確実となる。
【００１４】
また、本発明に係るタイムレコーダにおいて、出力手段は打刻データが異常データであることを出力するので、打刻データの良否が容易に判断でき、その後の処理が円滑となる。
【発明を実施するための最良の形態】
【００１５】
以下、図１および図２に基づいて、本発明の一実施形態であるタイムレコーダおよび打刻データ処理方法について説明する。ここで、図１は本実施形態におけるタイムレコーダの斜視図、図２は図１に示すタイムレコーダのブロック図である。なお、本実施形態では、タイムレコーダを、非接触ＩＣカードによって打刻データを記録するタイムレコーダの例として説明する。
【００１６】
（タイムレコーダの概略構成）
図１に示すように、タイムレコーダ１０の表面には、ＬＣＤタッチパネルなどで構成される表示部１２と、一点鎖線で示す非接触ＩＣカード５０から打刻者のＩＤデータを受信するアンテナ１６が配置されている。また、タイムレコーダ１０の底面には、図２に示すコンピュータＰＣを接続するためのＬＡＮコネクタ２２（二点鎖線参照）が配置されている。
【００１７】
（タイムレコーダの制御系に関する構成）
図２に示すように、タイムレコーダ１０は、ＣＰＵ３０と、不揮発性メモリであるＲＯＭ３２と、揮発性のＲＡＭ３４と、ＩＤリーダ部３６と、インターフェースＩ／Ｆと、表示部１２と、を備える。ＣＰＵ３０は、タイムレコーダ１０の全体的な動作を司り、たとえば後述する操作キー１３が操作された場合に、その操作に基づく処理を行う。なお、ＣＰＵ３０は、検出手段、演算手段、打刻データ補正手段または出力手段である。
【００１８】
記録手段であるＲＯＭ３２は、タイムレコーダ１０に各種の処理を制御するプログラムを記憶すると共に、打刻データまたは停電データなども記憶する。この停電データは、ＣＰＵ３０に電源が供給されなくなった場合に停電フラグがオフからオンになることを示すデータである。即ち、停電フラグがオンとは、停電または電源がオフ状態であったことを示す。ＲＡＭ３４は、各種データの読み書き用の記録域を有し、この記録域にワークメモリなどが記録される。
【００１９】
ＩＤリーダ部３６は、図１に示すアンテナ１６から受信するＩＤデータを読み出す。インターフェースＩ／Ｆは、コンピュータＰＣが接続される。なお、コンピュータＰＣは時刻を管理する機能を備えており、コンピュータのＣＰＵは電力が供給されている限り時計カウントを行っている。
【００２０】
表示部１２は、図１に示すように、現在時刻または操作キーなどを表示する。即ち、表示部１２は、上述したようにタッチパネルで構成されており、タッチパネル上の操作キー１３（図２参照）を操作することによって各種の次画面へと切替わる。
【００２１】
（時計カウンタに関する構成）
ＣＰＵ３０には時計カウンタ（以下、ＲＴＣともいう）１８が接続されており、この時計カウンタ１８には発振手段である発振回路１４が接続されている。時計カウンタ１８にはリチウム電池２４が接続されており、停電時などに時計カウンタ１８および発振回路１８に電圧を印加する。そのため、タイムレコーダ１０は、停電などになっても、時計の歩進（時計カウントと同義）を行う構成となっている。
【００２２】
時計カウンタ１８にはメモリ２０が配置されており、このメモリ２０には発振回路１４の発振が停電したことを示す発振停止データなどが記録される。この発振停電データは、発振停電フラグがオフからオンになることにより、ＣＰＵ３０が発振回路１４の発振停止を検出するデータである。即ち、発振停電フラグがオンになる場合は、上記停電時において、リチウム電池２４の電池切れによって発振回路１４および時計カウンタ１８をバックアップできない状態である。
【００２３】
なお、発振回路１４が時計カウンタ１８の発振源となる。発振回路１４は、図示しない水晶発振子とコンデンサなどを備える。この水晶発振子は、一般的に使用されている３２．７６８キロヘルツのものが用いられる。
【００２４】
そして、時計カウンタ１８は、発振回路１４からの発振信号を繰返し分周して基準カウントを取得し、この基準カウントに基づいて時または分の時計カウントを行う。この時計カウントに基づき、ＣＰＵ３０は表示部１２に時計表示を行う。
【００２５】
（電源回路に関する構成）
タイムレコーダ１０はプラグ４０を備え、このプラグ４０は商用交流電源（以下、主電源ともいう）となるコンセントに接続される。プラグ４０およびＣＰＵ３０の間には変圧・整流回路３８が接続されており、この変圧・整流回路３８により交流は直流となる。
【００２６】
（本実施形態の作用）
図３に示すフローチャートに基づき、停電後における復電時の時刻補正および打刻データに関する処理ルーチンを説明する。ここで、なお、図２に示すタイムレコーダ１０における処理は、タイムレコーダ１０のＣＰＵ３０によって実行され、図３などのフローチャートで表される。これらのプログラムは、予めタイムレコーダ１０のＲＯＭ３２（図２参照）のプログラム領域に記憶されている。
【００２７】
（停電後における復電時モード）
図３に示すように、ステップ１０２において、発振停止フラグがオンか否かを判断する。即ち、ステップ１０２は、図２に示すメモリ２０に発振停止フラグがオンとして記録されている否かを判断する。
【００２８】
ステップ１０２が肯定の場合すなわち発振停止フラグがオンの場合には、ステップ１０４において、コンピュータＰＣから時刻データを取得したか否かを判断する。即ち、ＣＰＵ３０は、主電源がオンになり、且つ発振停止フラグもオンになっている場合、コンピュータＰＣに現在時刻を読取りする。そして、ステップ１０４が肯定の場合すなわち時刻データを取得した場合には、ステップ１０６において、その時刻データをＲＴＣ１８に記憶する。また、ステップ１０８において、取得した時刻データに基づき、図１および図２に示す表示部１２の時刻表示を補正する。
【００２９】
ステップ１１０において、ＣＰＵ３０は電池交換のメッセージを表示部１２（図１および図２参照）に表示する。即ち、ステップ１０２で発振停止フラグがオンということは、電池２４が電池切れであることを意味するので、電池交換のメッセージをユーザである管理者に知らしめるためである。
【００３０】
また、ステップ１１２において、発振停止フラグをオンからオフに切り換える。即ち、次の発振停止に対処するために、再び発振停止フラグをオフに切り換える。なお、ステップ１１２の処理後、またはステップ１０２が否定の場合すなわち発振停止フラグがオフの場合は、本フローチャートの処理は終了する。なお、本フローチャートの処理後は、待機モードとなる。
【００３１】
ステップ１０４が否定の場合すなわちコンピュータＰＣから時刻データを取得できない場合は、ステップ１１６において、図１に示す表示部１２に表示される表示時刻を初期化する。例えば、表示時刻は、ＲＯＭ３２中のプログラムにより、９：００に初期化されるよう予め設定されている。
【００３２】
ステップ１２０において、ＣＰＵ３０は発振停止の回数が１回か否かを判断する。ステップ１２０が否定の場合すなわち発振停電の回数が２回以上の場合には、ステップ１３０において、図６に示す表示モードのサブルーチンを実行する。この後、ステップ１３２において、打刻されたか否かを判断する。
【００３３】
ステップ１３２が否定の場合すなわち打刻されない場合には、打刻されるのを待つ。一方、ステップ１３２が肯定の場合すなわち打刻された場合には、ステップ１３４において、打刻データは異常データである旨をコンピュータＰＣへ送信する。なお、上記打刻データが異常データである旨は、打刻データに付加させても良く、また図１に示す表示部１２にも表示するようにしても良い。そして、ステップ１３４の処理後は、本フローチャートの処理は終了する。
【００３４】
ステップ１２０が肯定の場合すなわち発振停止回数が１回の場合には、ステップ１２２において、ＣＰＵ３０は図１に示す表示部１２に表示時刻の補正（即ち、ＲＴＣ１８の時刻補正）および電池２４の交換が必要である旨を表示する。
【００３５】
ステップ１２４において、打刻操作すなわちカード操作がされたか否かを判断する。即ち、ステップ１２４は、図１に示す待機画面中のタッチキーが操作され且つＩＣカード５０（図１参照）が図１に示すアンテナ１６に近づいたかを判断する。ステップ１２４が否定の場合すなわちカード操作されない場合には、打刻操作されるのを待つ。一方、ステップ１２４が肯定の場合すなわちカード操作された場合には、ステップ１２８において、図５に示す打刻モードのサブルーチンを実行する。
【００３６】
ここで、ステップ１２０が肯定の場合すなわちバックアップ電池２４が電池切れで且つ発振停止回数が１回の場合における、時間経過の一例を図４に示す。例えば、停電時刻が９：００で、復電時刻が１２：００とした場合、タイムレコーダ１０に表示される時刻は、ステップ１１６で説明したように、初期値である９：００となる。また、復電時に打刻した場合、その打刻時刻は９：００とされる。しかし、実際に打刻した時刻は、１２：００である。そして、現在時刻を１３：００に時刻補正した場合、復電時刻から１時間経過しているので、タイムレコーダの表示時刻は１０：００を表示している。
【００３７】
（打刻モード）
図５に基づき、打刻モードのサブルーチンを説明する。ステップ１２４（図３参照）においてカード操作された場合には、ステップ１４０において、図２に示すＩＤリーダ部３６で読取ったＩＤデータに基づき、カード５０のカード所有者すなわち打刻者を特定する。
【００３８】
ステップ１４２において、打刻時の時刻データを図２に示すＲＴＣ１８から取得する。ステップ１４４において、上記取得した時刻データに補正打刻フラグを付加し、打刻データを生成する。ここで、補正打刻フラグは、打刻データ中の時刻データが不正確であるから、時刻データについて補正が必要であることを示すものである。
【００３９】
ステップ１４６において、打刻データを打刻者に関連付けてＲＯＭ３２に記録する。ステップ１４６の処理後、本サブルーチンは終了し図３に示すルーチンへリターンする。
【００４０】
（表示モード）
図６に基づき、表示モードのサブルーチンを説明する。ステップ１２０（図３参照）で発振停止回数が２回以上の場合には、時刻補正の基準が不明確となっているので、その旨を表示する処理を行う。ここで、発振停止回数が２回以上となる場合は、１回目発振停電後、時刻補正の処理前にブレーカがダウンすることなどにより、主電源がオフとなる場合である。
【００４１】
ステップ１５０において、ＣＰＵ３０は図１に示す表示部１２に表示時刻を補正（即ち、ＲＴＣ１８の時刻も補正）する必要性および電池２４の交換が必要である旨を表示する。次に、ステップ１５２において、ＣＰＵ３０は打刻データに補正打刻フラグが付加されている否かを判断する。ステップ１５２が肯定の場合すなわち打刻データに補正フラグが付加されている場合には、ステップ１５４において、この打刻データは無効である旨を表示部（図１参照）に表示する。
【００４２】
ステップ１５２が否定の場合すなわち打刻データに補正打刻フラグが付加されていない場合またはステップ１５４の処理後は、本サブルーチンは終了し図３に示すルーチンへリターンする。
【００４３】
（時刻表示補正モード）
図７に示すように、ステップ１６０において、ＣＰＵ３０は時刻セットデータＢがセットされたか否かを判断する。なお、このデータＢのセットは、管理者が行うか或いは図２に示すコンピュータＰＣから復電後所定時間経過後に時刻を取得することによって行われる。ステップ１６０が否定の場合すなわちデータＢがセットされない場合には、セットされるのを待つ。
【００４４】
ステップ１６０が肯定の場合すなわちデータＢがセットされた場合には、ステップ１６２において、ＣＰＵ３０は時刻セットデータＢ（図４に示すように、本例では１３：００）をＲＡＭ３４に記録する。ステップ１６４において、ＣＰＵ３０はＲＴＣ１８から補正直前（セット直前と同義）の時刻データＡ（図４に示すように、本例では１０：００）を取得する。そして、ステップ１６６では補正前の時刻データＡをＲＡＭ３４に記録し、ステップ１６８ではＲＴＣ１８の現在時刻を時刻セットデータＢに時刻に補正する。
【００４５】
ステップ１７０において、ＣＰＵ３０は発振停止フラグがオンか否かを判断する。ステップ１７０が肯定の場合すなわち発振は停止フラグがオンの場合には、ステップ１７２において、図８に示す打刻データ補正モードのサブルーチンを実行する。
【００４６】
そして、ステップ１７４において、ＣＰＵ３０は図２に示すＲＴＣ１８とメモリ２０に記録される発振停止フラグをオフにする。ステップ１７０が否定の場合すなわち発振停止フラグがオフの場合またはステップ１７４の処理後は、本ルーチンは終了する。
【００４７】
（打刻データ補正モード）
図８に基づき、打刻データ補正モードのサブルーチンを説明する。ステップ１８０において、ＣＰＵ３０は打刻データに補正打刻フラグが付加されているか否かを判断する。ステップ１８０が肯定の場合すなわち打刻データに補正打刻フラグが付加されている場合には、ＣＰＵ３０は補正前の時刻データＡおよび時刻セットデータＢをＲＡＭ３４から読出す。
【００４８】
そして、ステップ１８４では上記読出した時刻データＡおよび時刻セットデータＢの差分を演算すると共に、ステップ１８６では上記差分データに基づき補正値を演算する。本例では、図４に示すように、１３：００から１０：００の差分は、３時間であると演算される。
【００４９】
ステップ１８８において、ＣＰＵ３０は上記補正値により打刻データ中の打刻時間を１２：００に補正し、ＲＡＭ３４に上書きする。即ち、ＣＰＵ３０は、差分３時間を打刻時間の９：００に加算するので、１２：００が打刻時間としてＲＡＭ３４に記録される。
【００５０】
ステップ１９０において、ＣＰＵ３０はＲＯＭ３２に記録される打刻データの打刻フラグをオフにする。ステップ１９０の処理後またはステップ１８０が否定の場合すなわち打刻データに補正打刻フラグが付加されていない場合は、本サブルーチンは終了し図７に示すルーチンへリターンする。
【００５１】
本実施形態によれば、上記差分を補正値として上記打刻データの打刻時刻を補正するので、打刻データに関する補正を簡易にし得る。即ち、本実施形態では、発振停止後の誤った打刻を防止できると共に、打刻データ集計時にデータ補正が不要となるので、データ管理が簡易となり、復電後の手続きが迅速かつ確実となる。
【００５２】
また、本実施形態では、ステップ１３４に示すように、打刻データが異常データであることをコンピュータＰＣへ出力またはタイムレコーダ１０の表示部１２に表示などするので、打刻データの良否が容易に判断でき、その後の処理が円滑となる。
【００５３】
なお、上記実施形態において説明した各プログラムの処理の流れ（図３、図５乃至図８参照）は一例であり、本発明の主旨を逸脱しない範囲内において適宜変更可能である。例えば、図３に示すステップ１０４の処理を、時刻の正確さを向上させるため、ＮＴＰサーバから時刻データを取得するようにしても良い。この場合、コンピュータＰＣが接続しているインターネットからＮＴＰサーバにアクセスするようにしても良い。また、電波時計受信機をタイムレコーダ１０に配置させても良い。
【００５４】
さらに、複数のＮＴＰサーバを設定する場合、ＮＴＰサーバへのアクセスが失敗すると（例えば、インターネットの混雑などで応答がない場合）、別のＮＴＰサーバへ時刻データを取得するようにしても良い。この場合、ＮＴＰサーバに優先順位（優先順位は成功例の高いものを記録し、自動変更させても良い）を付け、優先順にアクセスするようにしても良い。なお、時刻補正は、１日の打刻回数が偶数回か否かで判断し、全データが偶数の場合に行うようにする。
【００５５】
また、図３に示すステップ１３２およびステップ１３４の処理を、打刻不能として、その旨を表示部１２（図１参照）に表示させるようにしても良い。
【図面の簡単な説明】
【００５６】
【図１】本発明に係る一実施形態のタイムレコーダの斜視図である。
【図２】図１に示すタイムレコーダのブロック図である。
【図３】図２に示すタイムレコーダの停電後における復電時の時刻補正および打刻データに関するフローチャート図である。
【図４】停電時間などの時間経過の一例を示す図である。
【図５】図３に示すフローチャート図における打刻モードのフローチャート図である。
【図６】図３に示すフローチャート図における表示モードのフローチャート図である。
【図７】時刻表示補正モードのフローチャート図である。
【図８】図７に示すフローチャート図における打刻データ補正モードのフローチャート図である。
【符号の説明】
【００５７】
１０ タイムレコーダ
２０ ＣＰＵ（検出手段、演算手段、打刻データ補正手段又は出力手段）
２２ ＲＯＭ（記録手段）
２６ 時計カウンタ（カウンタ手段）
３０ 発振回路（発振手段）
【特許請求の範囲】
【請求項１】
出退勤の時刻を打刻データとして記録するタイムレコーダであって、
発振信号を生成する発振手段と、
上記発振手段の発振信号に基づき時計カウントを行うカウンタ手段と、
停電時に上記発振手段が発振を停止したことを検出する検出手段と、
復電時に上記検出手段が上記発振手段の発振停止を検出した後に入力される現在時刻データおよび上記現在時刻データが入力される前の補正前時刻データを記録する記録手段と、
上記記録手段に記録される上記補正前時刻データおよび上記現在時刻データの差分を演算する演算手段と、
上記演算手段により演算される上記差分を補正値として上記打刻データの打刻時刻を補正する打刻データ補正手段と、
を備えることを特徴とするタイムレコーダ。
【請求項２】
復電時に発振手段の発振停止を検出した後に入力される現在時刻データおよび上記現在時刻データが入力される前の補正前時刻データを記録手段に記録し、
上記記録手段に記録される上記補正前時刻データおよび上記現在時刻データの差分を演算手段で演算し、
上記演算手段により演算される上記差分を補正値として打刻データの打刻時刻を補正することを特徴とする打刻データ処理方法。
【請求項３】
出退勤の時刻を打刻データとして記録するタイムレコーダであって、
発振信号を生成する発振手段と、
上記発振手段の発振信号に基づき時計カウントを行うカウンタ手段と、
停電時に上記発振手段が発振を停止したことを検出する検出手段と、
上記検出手段が上記発振手段の発振停止を検出した場合に、上記打刻データは異常データである旨を出力する出力手段と、
を備えることを特徴とするタイムレコーダ。
【請求項１】
出退勤の時刻を打刻データとして記録するタイムレコーダであって、
発振信号を生成する発振手段と、
上記発振手段の発振信号に基づき時計カウントを行うカウンタ手段と、
停電時に上記発振手段が発振を停止したことを検出する検出手段と、
復電時に上記検出手段が上記発振手段の発振停止を検出した後に入力される現在時刻データおよび上記現在時刻データが入力される前の補正前時刻データを記録する記録手段と、
上記記録手段に記録される上記補正前時刻データおよび上記現在時刻データの差分を演算する演算手段と、
上記演算手段により演算される上記差分を補正値として上記打刻データの打刻時刻を補正する打刻データ補正手段と、
を備えることを特徴とするタイムレコーダ。
【請求項２】
復電時に発振手段の発振停止を検出した後に入力される現在時刻データおよび上記現在時刻データが入力される前の補正前時刻データを記録手段に記録し、
上記記録手段に記録される上記補正前時刻データおよび上記現在時刻データの差分を演算手段で演算し、
上記演算手段により演算される上記差分を補正値として打刻データの打刻時刻を補正することを特徴とする打刻データ処理方法。
【請求項３】
出退勤の時刻を打刻データとして記録するタイムレコーダであって、
発振信号を生成する発振手段と、
上記発振手段の発振信号に基づき時計カウントを行うカウンタ手段と、
停電時に上記発振手段が発振を停止したことを検出する検出手段と、
上記検出手段が上記発振手段の発振停止を検出した場合に、上記打刻データは異常データである旨を出力する出力手段と、
を備えることを特徴とするタイムレコーダ。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２００９−１４０１４３（Ｐ２００９−１４０１４３Ａ）
【公開日】平成２１年６月２５日（２００９．６．２５）
【国際特許分類】
【出願番号】特願２００７−３１４５４０（Ｐ２００７−３１４５４０）
【出願日】平成１９年１２月５日（２００７．１２．５）
【出願人】（０００００６３０１）マックス株式会社 (1,275)
【Ｆターム（参考）】
【公開日】平成２１年６月２５日（２００９．６．２５）
【国際特許分類】
【出願日】平成１９年１２月５日（２００７．１２．５）
【出願人】（０００００６３０１）マックス株式会社 (1,275)
【Ｆターム（参考）】
[ Back to top ]