データ通信装置、それを用いた空気圧圧力監視システム、及びデータ通信方法
【課題】データ通信装置におけるデータの受信エラー率を低減する。
【解決手段】本発明によるデータ通信装置300は、アンテナ共振回路1と、検波回路7と、演算処理装置12と、第1スイッチ4とを具備する。アンテナ共振回路1は、ASK形式の信号100を受信する。検波回路7は、アンテナ共振回路1で受信した受信信号101からデジタルベースバンド信号102を復調する。演算処理装置12は、ASK形式の信号100のプリアンブル部40から復調されたデジタルベースバンド信号102におけるエッジの出現時刻を検出する。第1スイッチは、検出されたエッジの出現時刻に同期した第1タイミングで、アンテナ共振回路1の両端を所定の期間短絡する。
【解決手段】本発明によるデータ通信装置300は、アンテナ共振回路1と、検波回路7と、演算処理装置12と、第1スイッチ4とを具備する。アンテナ共振回路1は、ASK形式の信号100を受信する。検波回路7は、アンテナ共振回路1で受信した受信信号101からデジタルベースバンド信号102を復調する。演算処理装置12は、ASK形式の信号100のプリアンブル部40から復調されたデジタルベースバンド信号102におけるエッジの出現時刻を検出する。第1スイッチは、検出されたエッジの出現時刻に同期した第1タイミングで、アンテナ共振回路1の両端を所定の期間短絡する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、ASK(Amplitude Shift Keying)形式の信号を受信するデータ通信装置、それを用いた車載通信システム、及びデータ通信方法に関する。
【背景技術】
【0002】
近年、車載用エレクトロニクス技術が急発展をしてきている。このような流れの中でタイヤの空気圧圧力監視システム(TPMS:Tire Pressure Monitoring System)は、米国市場においてタイヤへの適用が現在60%程度であり、今後法制化によりタイヤに100%適用される予定である。
【0003】
TPMSに関連する技術は、例えば特開2006−109274に記載されている(特許文献1参照)。
【0004】
TPMSでは、通常、搬送波として125KHz等のLF(Low Frequency)の電波が用いられ、デジタルベースバンド信号によってASK変調方式で変調される。TPMSで使用されるデータ通信装置では、ASK変調方式で変調された信号(以下、送信電波と称す)は共振アンテナ(アンテナ共振回路)によって受信され、検波回路によって復調される。
【0005】
データ通信装置は、演算処理装置によって復調されたデジタルベースバンド信号を解析することで、データ“0”とデータ“1”とを判別する。ここで、データの判別方法としてマンチェスタ符号方式が採用されている場合、演算処理装置は、1周期内においてデジタルベースバンド信号の信号レベルがハイレベルからローレベルに遷移する場合データ“0”と判定し、ローからハイレベルに遷移する場合データ“1”と判定する。
【0006】
マンチェスタ符号データを利用した受信装置に関連する技術が、例えば特開2005−142615に記載されている(特許文献2参照)。
【0007】
ASK変調された送信電波から“0”又は“1”を精度良く抽出するためには、送信電波から正しいデジタルベースバンド信号を復調する必要がある。しかし、ノイズ等による伝搬環境や、送信側又は受信側の電圧変動によって受信強度が変動するため、所望のデジタルベースバンド信号が得られず、データの受信エラーが発生する場合がある。
【0008】
又、送信電波が有る状態から無い状態に遷移しても、アンテナ共振回路に蓄積された電荷が大きい場合、受信強度がローレベルまで減衰するまでに時間がかかる。この際、アンテナ共振回路における残留電圧が閾値よりも大きいと、データ“1”と判定されることがある。すなわち、共振回路における残留電荷によって、送信データが“0”にもかかわらず“1”を受信してしまい、TPMSが誤作動してしまう。このため、共振回路における蓄積エネルギーを放出する技術が望まれている。
【0009】
例えば、ノイズによる受信エラーの発生を防止する電波受信装置が、特開2005−223478に記載されている(特許文献3参照)。特許文献3に記載の電波受信装置は、共振アンテナを所定時間の間隔で周期的に短絡させて、受信信号による蓄積エネルギーを放出させるアンテナ短絡制御手段を備える。これにより、共振アンテナの蓄積エネルギーを周期的に放出することができるため、共振アンテナにおける蓄積エネルギーの減衰時間を短縮できる。
【特許文献1】特開2006−109274
【特許文献2】特開2005−142615
【特許文献3】特開2005−223478
【発明の開示】
【発明が解決しようとする課題】
【0010】
特許文献3では、共振アンテナを短絡するタイミングは、受信した電波のレベル判定を行なう領域を考慮して決められていない。又、変調波の周期(ここでは1S)内に複数回、共振アンテナは短絡されている。この場合、特許文献3に記載されているように、フィルタ入力後の信号強度は低下してしまう。
【0011】
一方、ASK変調された信号からデータ“0”、“1”を抽出する場合、所定のタイミングでレベル判定が行なわれる。ここで、特許文献3の技術のように、レベル判定される領域において共振回路が短絡されると、所望の振幅が得られず、受信エラーとなる恐れがある。例えば、データ“1”に対応した信号が入力されても、短絡による放電により信号レベルが閾値を超えず“0”と判定される場合がある。
【課題を解決するための手段】
【0012】
上記の課題を解決するために、本発明は、以下に述べられる手段を採用する。その手段を構成する技術的事項の記述には、[特許請求の範囲]の記載と[発明を実施するための最良の形態]の記載との対応関係を明らかにするために、[発明を実施するための最良の形態]で使用される番号・符号が付加されている。但し、付加された番号・符号は、[特許請求の範囲]に記載されている発明の技術的範囲を限定的に解釈するために用いてはならない。
【0013】
本発明によるデータ通信装置(300)は、アンテナ共振回路(1)と、検波回路(7)と、演算処理装置(12)と、第1スイッチ(4)とを具備する。アンテナ共振回路(1)は、ASK形式の信号(100)を受信する。検波回路(7)は、アンテナ共振回路(1)で受信した受信信号(101)からデジタルベースバンド信号(102)を復調する。演算処理装置(12)は、ASK形式の信号(100)のプリアンブル部(40)から復調されたデジタルベースバンド信号(102)におけるエッジの出現時刻を検出する。第1スイッチは、検出されたエッジの出現時刻に同期した第1タイミングで、アンテナ共振回路(1)の両端を所定の期間短絡する。
【0014】
このように、本発明によるデータ通信装置(300)は、プリアンブル部40に対応するデジタルベースバンド信号(102)のエッジの出現時刻に同期したタイミングでアンテナ共振回路(1)を短絡している。このため、受信する信号の変調波の周期に同期してアンテナ共振回路(1)に蓄積された電荷を放出することができる。
【0015】
本発明によるデータ通信方法は、ASK形式の信号(100)を受信するステップと、受信信号(101)からデジタルベースバンド信号(102)を復調するステップと、ASK形式の信号(100)のプリアンブル部(40)から復調されたデジタルベースバンド信号(102)におけるエッジの出現時刻を検出するステップと、エッジの出現時刻に同期した第1タイミングで、アンテナ共振回路(1)の両端を所定の期間短絡するステップとを具備する。
【0016】
本発明によるデータ通信装置(300)は、空気圧圧力監視システムに適用されることが好ましい。
【発明の効果】
【0017】
本発明によるデータ通信装置、それを用いた車載通信システム、及びデータ通信方法によれば、データの受信エラー率を低減することができる。
【発明を実施するための最良の形態】
【0018】
以下、添付図面を参照しながら本発明の実施の形態を説明する。図面において同一、又は類似の参照符号は、同一、類似、又は等価な構成要素を示している。
【0019】
(データ通信装置の構成)
図1を参照して、本発明によるデータ通信装置の実施の形態における構成を説明する。本実施の形態では、ASK変調されたLFの電波(送信電波100)を受信し、マンチェスタ符号方式によってデータを取得するデータ通信装置300について説明する。
【0020】
データ通信装置30は、電波受信用の共振回路1(アンテナ共振回路)、マイクロコンピュータ2(以下、マイコン2と称す)を具備する。共振回路1は、LFの電波(送信電波100)を受信する共振アンテナとして機能する。マイコン2は、共振回路1に接続されるLF受信回路3、割込み回路9、タイマ10、11、演算処理装置12(以下、CPU12と称す)、発振器13、ROM14、メモリ15を備える。
【0021】
LF受信回路3は、共振回路1で受信された信号(受信信号101)からデジタルベースバンド信号102を復調する。詳細には、LF受信回路3は、短絡スイッチ回路4、ダンピング回路5、増幅回路6、検波回路7、基準電圧発生回路8を備える。
【0022】
短絡スイッチ回路4は、CPU12からの短絡制御信号105に応じて共振回路1の両端の短絡を制御する。短絡スイッチ回路4は、ドレイン及びソースが共振回路1の両端に接続され、ゲートに短絡制御信号105が入力されるトランジスタであることが好ましい。ダンピング回路5は、共振回路1の両端に並列接続される複数の抵抗51、53を備える。複数の抵抗51、53は、抵抗選択回路52、54を介して共振回路1の一端に接続される。抵抗選択回路52は、CPU12からのダンピング制御信号103に応じて抵抗51と共振回路1との接続(並列接続)を制御する。抵抗選択回路54は、CPU12からのダンピング制御信号104に応じて抵抗53と共振回路1との接続(並列接続)を制御する。抵抗選択回路52、54は、それぞれのドレイン及びソースが共振回路1の一端と抵抗52、54の一端との間に接続され、ゲートに短絡制御信号105、103が入力されるトランジスタであることが好ましい。抵抗51と抵抗53は異なる抵抗値であることが好ましく、例えば、抵抗51は抵抗53より小さい抵抗値である。この場合、抵抗値の大きい抵抗51が共振回路1に並列接続されてると、特許文献1に記載されているように受信感度が上り、抵抗51が並列接続されると受信感度が低下する。
【0023】
増幅回路6は、共振回路1の両端の電圧(受信信号101)を増幅して検波回路に出力する。検波回路7は、基準電圧発生回路8からの基準電圧と、増幅回路6からの出力電圧とを比較する。検波回路7は比較結果を検波出力(デジタルベースバンド信号102)として出力する。
【0024】
タイマ10、11は、CPU12からの制御に従い、デジタルベースバンド信号102(以下、ベースバンド信号102と称す)がハイレベル状態である期間をカウントする。又、タイマ10、11は、所定の時間をカウントすると割込み信号(タイマ割込み発生信号106、107)を割込み回路9に出力する。割込み回路9は、タイマ10からのタイマ割込み発生信号106に応じて、共振回路1の両端を短絡させるための割込み信号をCPU12に出力する。すなわち、タイマ10は、共振回路1の両端を短絡するタイミングを決定する。又、割込み回路9は、タイマ11からのタイマ割込み発生信号107に応じて、レベル判定を行なうための割込み信号をCPU12に出力する。すなわち、タイマ11は、CPU12におけるレベル判定のタイミングを決定する。
【0025】
CPU12は、マイコン2の内部の各ブロックを制御する。詳細には、CPU12は、割込み回路9からの割込み信号に応じて短絡制御信号105を出力し、共振回路1の両端の短絡及び開放を制御する。又、CPU12は、割込み回路9からの割込み信号に応じてベースバンド信号102のレベル判定を行い、データ“0”又は“1”を読み出す。更に、CPU12は、タイマ10、11でカウントされた時間(デジタルベースバンド信号102がハイレベル状態の時間)に基づいて、共振回路1に並列接続する抵抗を選択するダンピング制御信号103、104を出力する。CPU12は、ベースバンド信号102に応じてタイマ10、11のカウント動作を制御し、タイマ10、11からカウント値(計測時間)を取得する。CPU12は発振器13からのクロック信号に応じて動作し、ROM14に一時記憶されたプログラムを実行する。又、ベースバンド信号102(送信電波100)から読み出されたデータは、メモリ15に格納される。
【0026】
(電波のフォーマット)
次に、図2、図3A及び図3Bを参照して、本発明によるデータ通信装置300が受信する送信電波100のフォーマットと、そこから読み出されるデータ値について説明する。
【0027】
図2は、送信電波100のフォーマットを示す一例である。送信電波100は、他の通信装置(例えば、図7に示すセンサイニシエータ204)から送信されるデジタルベースバンド信号によってASK変調されたLFの電波である。図1に示すように、送信電波100は、データを受信するための準備データであるプリアンブル部40(Preamble部40)と、送信データ本体であるデータ部41を含む。
【0028】
プリアンブル部40は、電波が存在する125μSの期間(電波有り区間)と、電波が存在しない125μSの期間(電波なし区間)を1つの変調波の単位(250μS)とし、この単位を8つ備えている。すなわち、プリアンブル部40には、それぞれが125マイクロSの電波有り区間と電波なし区間が交互に存在する。ここで、変調波の単位は、変調波であるデジタルベースバンド信号の1周期と同じ期間である。
【0029】
図3Aは、データ値“0”として読み出される電波のフォーマットを示す図である。変調波1単位の前段125μSが電波有り区間で、後段125μSが電波なし区間の場合、復調されたデジタルベースバンド信号は、変調波1単位においてハイレベルからローレベルに遷移している。このように、送信電波から復調されたデジタルベースバンド信号が、変調波1単位において立下りエッジを有する場合、データ値“0”と判定される。図3Bは、データ値“1”として読み出される電波のフォーマットを示す図である。変調波1単位の前段125μSが電波なし区間で後段125μSが電波有り区間の場合、復調されたデジタルベースバンド信号は、変調波1単位においてローレベルからハイレベルに遷移している。このように、送信電波から復調されたデジタルベースバンド信号が、変調波1単位において立上りエッジを有する場合、データ値“1”として判定される。
【0030】
データ通信装置300は、プリアンブル部40をデータ受信の準備期間とし8つの変調波単位を確認した後、データ部41に含まれるデータの読み出しを開始する。プリアンブル部40は、8つの連続したデータ“0”を含む。このため、データ通信装置300は、8つの連続したデータ“0”を確認すると、データ部41からデータの読み出しを開始する。データ部41には、データ値“0”又は“1”に対応するフォーマットの電波が含まれる。
【0031】
(データ受信動作)
本発明によるデータ通信装置300は、所定のタイミングで共振回路1の両端を短絡させて、共振回路1に蓄積された電荷を放電する。これにより、共振回路1に蓄積される電荷によるデータの読み取りエラーを軽減することができる。又、受信データを読み取るためのレベル判定を常時行なわず、所定のタイミングで行なう(変調波の1単位に対し2回行なわれる)。本発明によるデータ通信装置300は、プリアンブル部40を読み出す期間、すなわちデータを読み出す前の準備期間(250μS×8)において、共振回路1の両端を短絡するタイミングと、データ部41における受信データのレベル判定のタイミングとを決定する。
【0032】
以下、図4Aから図6を参照して、本発明によるデータ通信装置300のデータ受信動作の実施の形態における動作を説明する。
【0033】
図4Aから図4Cは、本発明による短絡タイミング及びレベル判定タイミングを決定する動作を示すフロー図である。図5は、本発明による短絡タイミング及びレベル判定タイミングを決定する動作を示すタイムチャートの一例を示す図である。
【0034】
マイコン2は、電波受信検出による割込み信号が入力されるまでは初期値に設定される(ステップS1、時刻T0)。ここでは、ダンピング制御信号103に応じて抵抗選択回路54はオンとなり、共振回路1に並列接続される抵抗はデフォルトである抵抗53(感度の最も良い状態、例えば400KΩ)に設定される。又、ダンピング制御信号104に応じて抵抗選択回路54はオフとなり、抵抗値の小さい抵抗51(感度が最も悪い状態、例えば10KΩ)は、共振回路1から切り離される。
【0035】
初期設定後、マイコン2はスタンバイモードで割込み待ちの状態となる(ステップS2、時刻T0からT1)。
【0036】
送信電波100が共振回路1で受信されると、割込み発生によりマイコン2はスタンバイモードから動作モードに移行し、発振器13の動作を開始する(ステップS3、時刻T1)。詳細には、送信電波100の電波有り区間に応じて、検波されたベースバンド信号102は立上る。割込み回路9は、ベースバンド信号102の立上りに応じてCPU12に割込み信号を出力する。割込み信号の入力により、CPU12は起動し、マイコン2はスタンバイモードから動作モードに切り換わる。動作モードにより発振器13は発振を開始する。
【0037】
動作モードとなると、CPU12は、LF受信回路3からのベースバンド信号102を監視し、ベースバンド信号102がハイレベルかローレベルかを判定する(ステップS4)。ステップS4において、ベースバンド信号102がハイレベルと判定されると、CPU12からの制御により、タイマ10はカウントを開始する(ステップS4Yes、S5)。この際、CPU12はタイマ10によるタイマ値をモニタし、経過時間を確認する。
【0038】
タイマ10のカウント開始後、CPU12は、ベースバンド信号102がローレベルか否かを判定する(ステップS6)。ステップS6において、ベースバンド信号102がローレベルと判定されると、CPU12からの制御により、タイマ10はカウントを停止する(ステップS6Yes、S7)。タイマ10を停止させCPU12は、ベースバンド信号102がローレベルである時間が10μS以上かどうかを判定する動作(ステップS12)に移行する。
【0039】
ベースバンド信号102がハイレベルを維持している間、タイマ10はカウントを継続する(ステップS8No)。CPU12は、カウント開始から250μS以上経過すると、タイマ10によるカウントを停止させる(ステップS8Yes、S9)。すなわち、ベースバンド信号102が、変調波の単位(250μS)以上の時間ハイレベルを維持した場合、タイマ10はカウントを停止する。プリアンブル部41における変調波の単位は、上述のように125μSのハイレベルの後、125μSのローレベルとなるはずである。しかし、共振回路1における受信強度が大きい場合、ベースバンド信号102においてローレベルとなるべき区間がハイレベルとなる場合がある。本発明では、プリアンブル部40において、ベースバンド信号102のハイレベル期間が所定の時間(ここでは変調波の単位区間)を超えるか否かを判定することで、受信強度が大きくデータの読み取りが困難な状態を検出することができる。
【0040】
CPU12は、ステップS9においてタイマ10を停止させると、共振回路1に並列接続させるダンピング抵抗を変更する(ステップS10)。ここでは、高抵抗(400KΩ)の抵抗53から低抵抗(10KΩ)に切り替えられる。図5を参照して、ハイレベル状態が250μS以上となる時刻T2において、CPU12は、ダンピング制御信号103とダンピング信号104の信号レベルを入れ替える。これにより、抵抗51が共振回路1に並列接続され、抵抗53が共振回路1から切り離される。ダンピング抵抗が小さくなることで、共振回路1における受信信号101の振幅(受信強度)は小さくなり、受信感度が低下する。
【0041】
本実施の形態では、ベースバンド信号102のハイレベルの期間が250μS以上のときにダンピング抵抗を切り替えるように制御しているが、これに限らない。プリアンブル部40では、電波有り区間と電波なし区間が交互に存在するため、変調波の半周期より長い期間ハイレベルのベースバンド信号102が観測されれば、受信感度が大きすぎると判定することができる。このため、変調波の半周期(ここでは125μS)よりも所定の期間長い間ハイレベルが継続した場合、受信エラーと判定し、ダンピング抵抗の切り替えを行なっても良い。この場合、タイマ10が125μS+t(tは予め設定された時間)経過した場合、CPU12は抵抗51を共振回路1に接続し、抵抗53を共振回路1から切り離す。
【0042】
共振回路1に接続するダンピング抵抗を切り替えた後、CPU12は、ベースバンド信号102がローレベルか否かを判定する(ステップS11)。ステップS6又はステップS11において、ローレベルと判定されると、CPU12は、ベースバンド信号の立上りエッジの検出を行なう(ステップS12)。ここでは、ダンピング抵抗の切替前、又は切り替え後において出現するローレベル期間が10μS以上継続した後にハイレベルとなるかが判定される。CPU12は、ステップS6又はS11において、ローレベルと判定するとプログラムによるタイマ、あるいは、タイマ11を用いてローレベル期間の計測を開始する(ステップS6Yes又はS11Yes)。そして、ベースバンド信号102がハイレベルとなると、計測したローレベル期間を確認する(ステップS12)。この際、ローレベル期間が10μS未満である場合、CPU12は、再度ローレベルを検出するまでベースバンド信号102の監視を継続する(ステップS12No)。一方、ローレベル期間が10μS以上である場合、CPU12は、タイマ10を制御して125μSのカウントを開始させる(ステップS12Yes、S13)。
【0043】
本発明では、測定したローレベル期間が所定の時間(立上り判定時間)以上であるかを確認することで、ローレベル後に出現するハイレベルが送信電波100における電波有り区間に対応したものかを判定することができる。例えば、ダンピング抵抗(抵抗51又は抵抗53)によって受信信号101の受信強度はゆっくり低下するため、スレショルド付近におけるベースバンド信号102はローレベル、ハイレベルを繰り返す場合がある。この場合、ローレベル後に出現するハイレベルは一時的なものであり、送信電波100における電波有り区間に対応したものではない。通常、スレショルド付近において発生するローレベルの発生時間は、10μS未満である。このため、本発明では10μSを立上り判定時間として設定し、10μS以上のローレベルが継続した後に出現するハイレベルを電波有り区間に対応する立上りエッジとして検出する。尚、本実施の形態では、ステップS12において確認するローレベル期間(立上り判定時間)を10μSとしたが、これに限らず任意に設定できる。
【0044】
ステップS13以降、タイマ10は、ステップS12おいて確認された立上りエッジから125μS、すなわち変調波の1単位の半分(変調波の半周期)をカウントすることとなる。図5を参照して、タイマ10は、ベースバンド信号102の立上りエッジが検出された時刻T3から変調波の半周期のカウントを開始する。
【0045】
ステップS12において立上りエッジを検出したCPU12は、次の立上りエッジを確認する(ステップS14〜S17)。ここでは、CPU12は、検出した立上りエッジ(ハイレベル)の次の電波なし区間(ローレベル)が出現すると見込まれる時刻において、ベースバンド信号102が所定の時間(立上り判定時間)以上ローレベルとなるかを確認する。
【0046】
詳細には、ステップS13におけるタイマ10のカウント開始の直後又は同時的に、CPU12はタイマ11を制御して230μSのカウントを開始させる(ステップS14)。タイマ11が230μSのカウントを終了すると停止する(ステップS15)。CPU12は、タイマ11のカウントの終了時、ベースバンド信号102がローレベルか否かを判定する(ステップS16)。ステップS16における処理により、検出した立上りエッジから230μS経過した時刻、すなわち、電波なし区間が出現すると見込まれる時刻においてローレベルか否かが判定される。
【0047】
CPU12は、ステップS16においてローレベルと判定するとプログラムによるタイマ、あるいは、タイマ11を用いてローレベル期間の計測を開始する(ステップS16Yes)。そして、ベースバンド信号102がハイレベルとなると、計測したローレベル期間が立上り判定時間(ここでは10μS)以上かを確認する(ステップS17)。この際、ローレベル期間が10μS以上である場合、CPU12は、共振回路1に接続されているダンピング抵抗(抵抗51又は抵抗53)を切り離す(ステップS17Yes、S18)。
【0048】
一方、ローレベル期間が10μS未満である場合、ステップS10に移行し、低抵抗のダンピング抵抗に切り替える(ステップS17No)。この際、既に、共振回路1に低抵抗の抵抗51が接続されている場合、CPU12は、ステップS10の処理を省略して再度ステップS11以降の処理(立上りエッジの確認処理)を行なう。あるいは、共振回路1に低抵抗の抵抗51が既に接続されている場合、ステップS10において抵抗51を切り離しても良いし、データ受信エラーを送信電波100の送信元に発行してデータ受信処理を終了しても良い。
【0049】
図5を参照して、ステップS14〜S18における処理の一例を説明する。時刻T3において立上りエッジが検出されると、その230μS経過した時刻T4において、ローレベルの判定が行なわれる。ここでは、ローレベルと判定される。次に、時刻T5においてハイレベルが検出されると、ローレベル期間(時刻T4から時刻T5の期間)が10μS以上か確認される。ここでは、10μS以上であるため、時刻T5において検出されたハイレベルは、送信電波100の電波有り区間に対応するハイレベルであることが確認される。時刻T5において、CPU12は、ダンピング制御信号104の信号レベルを反転させて抵抗51と共振回路1との接続を切り離す。
【0050】
以上のように、送信電波100の電波有り区間に対応する立上りエッジを再度検出することで、変調波の単位が出現するタイミングを再確認することができる。
【0051】
ダンピング抵抗が切り離されると、CPU12は、立上りエッジの出現時刻に同期したタイミングで共振回路1の両端を短絡させる(ステップS19、時刻T6)。詳細には、ステップS18においてダンピング抵抗が切り離された後、割込み回路9は、タイマ10が250μSをカウントする毎にCPU12に対してタイマ割込み発生信号106を出力する。CPU12は、タイマ割込み発生信号106に応じて短絡制御信号105を出力し、所定の期間、短絡スイッチ回路4をオン状態として共振回路1の両端を短絡する。共振回路1の短絡時間は、共振回路1における負荷容量を考慮し、共振回路1に蓄積された電荷が充分放出される時間が設定される。本実施の形態では5μSが短絡時間として設定される。
【0052】
CPU12は、短絡制御信号105を出力した直後、又は同時的にタイマ11にレベル判定までの待ち時間(ここでは110μS)のカウントを開始させる(ステップS20、時刻T6)。割込み回路9は、タイマ11が110μSをカウントするとCPU12に対してタイマ割込み発生信号107を出力する(時刻T7)。CPU12は、タイマ割込み発生信号107に応じてベースバンド信号102のレベル判定を行ない、タイマ11に125μS(変調波の1区間の半分の期間)のカウントを開始させる(ステップS21、時刻T7)。以降、タイマ11は、125μS(変調波の1区間の半分の期間)のカウントを行なう。後述するが、CPU12はタイマ11がカウントする125μS毎にレベル判定を行なう。このため、本実施の形態では、変調波の半周期毎に共振回路1の両端が短絡され、その110μS後にレベル判定が行なわれることとなる。
【0053】
タイマ11によってカウントされるレベル判定待ち時間は、共振回路1の両端が短絡されてからベースバンド信号102のレベル判定を行なうまでの待機時間となる。これにより送信電波100からデータを取得するためのレベル判定のタイミングが決まる。ステップS20においてタイマ11によってカウントされる時間は、電波ありの場合において、短絡によって共振回路1から電荷が放出された状態から、受信信号101の受信強度が閾値を超えるまでに必要な時間が設定されることが好ましい。例えば、ベースバンド信号102の立上りエッジ(電波有り)において共振回路1が短絡されると、受信信号の受信強度は零近くまで減衰するが、開放後は、受信電波によって数十μS後には閾値を超え、ハイレベルと判定されるレベルに達する。このため、タイマ11にはレベル判定待ち時間として、共振回路1の両端が短絡された時刻(開放された時刻)からハイレベルと判定され得るまでの時間(数十μS)が設定されることが好ましい。又、通常、立下りエッジの直前(短絡される直前)における受信信号101の強度は、送信電波100によって充分引き上げられる。このため、変調波1単位の半分の時間(変調波の半周期)よりも少し短い時間がレベル判定待ち時間として設定されることが好ましい。本実施の形態では、レベル判定待ち時間として110μSが設定される。このため、本実施の形態では、共振回路1の両端が短絡されてから、110μS後にレベル判定が行なわれる。
【0054】
ステップS21においてレベル判定のタイミングが決まると、共振回路1の両端の短絡動作とベースバンド信号102のレベル判定が繰り返され、データの読み出しが行なわれる(ステップS22〜S24)。すなわち、タイマ10による割込みによって5μSの間、共振回路1の両端が短絡し(ステップS22)、その110μS後、タイマ11の割込みによってCPU12においてベースバンド信号102のレベル判定が行なわれる(ステップS23)。変調波の1単位内において2回ともローレベルになっていない場合はデータを受信している状態である(ステップS24No)。この場合、ステップS22、S23を繰り返しデータの読み出しが行なわれる。読み出されたデータはメモリ15に書き込まれる。一方、変調波の1単位内において2回続けてローレベルと判定された場合、データの受信処理を終了する(ステップS24Yes)。
【0055】
プリアンブル部40において、8回のローレベルを確認すると、データ通信装置300は、ステップS22〜S23の手順でデータ部41からデータを読み出す。図6は、データ部41からデータを読み出す動作の一例を示すタイムチャートである。ここでは、受信データが“01100”のデータを受信する場合のタイムチャート例を示す。
【0056】
図6を参照して、変調波の1単位内における前段半周期(125μS)の先頭において、タイマ割込み発生信号106に応じて、短絡制御信号105が所定の時間(例えば5μS)ハイレベルとなり、共振回路1の両端は短絡される(時刻T8)。これにより、データが入力される前に、共振回路1内の蓄積電荷が放出され、受信信号101の振幅は零となる。その後、短絡制御信号105がローレベルになると短絡スイッチ回路4はオフ状態となる(時刻T9)。この際、送信電波100が電波有り区間である場合、受信信号101の振幅は増加する。上述のとおり、レベル判定待ち時間は110μSに設定されているため、短絡時刻T8から110μS後の時刻T10において、タイマ割り込み発生信号107が出力され、CPU12においてレベル判定が行われる。ここでは、ハイレベルと判定され、メモリに記憶される。次に、変調波の1単位内における後段半周期(125μS)の先頭において、タイマ割込み発生信号106に応じて、短絡制御信号105が所定の時間(例えば5μS)ハイレベルとなり、共振回路1の両端は短絡される(時刻T11)。これにより、前段半周期における送信電波による共振回路1内の蓄積電荷が放出され、受信信号101の振幅は零となる。その後、短絡制御信号105がローレベルになると短絡スイッチ回路4はオフ状態となる(時刻T12)。この際、送信電波100が電波なし区間である場合、受信信号101は零の状態を維持する。上述と同様に、レベル判定待ち時間は110μSに設定されているため、短絡時刻T11から110μS後の時刻T13において、タイマ割り込み発生信号107が出力され、CPU12においてレベル判定が行われる。ここでは、ローレベルと判定され、メモリに記憶される。ここでは、変調波の1区間において前段半周期がハイレベル、後段半周期がローレベルと判定されるため、データ値“0”がメモリに記録される。
【0057】
以降、同様に、変調波1区間におけるレベル判定、及びデータの読み出しが行われる。この際、変調波の1区間において前段半周期がローレベル、後段半周期がハイレベルと判定される場合、データ値“1”がメモリに記録される。又、変調波の1単位内に2つのローレベルが検出された場合(ハイレベルが検出されない場合)、CPU12は、データ部41が終了した(データ通信が終了した)と判定する。
【0058】
データ部41からデータを読み出す際、上述したタイミング、すなわち、変調波の1単位における前段半周期の先頭と、後段半周期の先頭において、共振回路1の両端が短絡される。これにより、変調波の単位の半周期毎に共振回路1に蓄積された電荷が放出され、共振回路1に蓄積された電荷に起因するデータの読み取りエラーの発生を抑制することができる。又、データ通信装置300にLPF(Low Path Filter)を設ける必要がなくなる。更に、本発明では、電荷の解放後、送信電波100による電荷の蓄積が十分なされるまでの時間を待ち合わせてからレベル判定が行われる。データ通信装置300は、読み取りエラーを起こすことなくデータを読み出すことができる。
【0059】
本発明によるデータ通信装置300では、ダンピング回路5によって、受信信号101の強度を下げることが可能である。これにより電波強度が大きい場合でも、プリアンブル部40に対応したベースバンド信号102の立ち上がりエッジ又は立ち下がりエッジを確認することができる。予め決められた変調波の周期をタイマによってカウントすることで、変調波の1単位区間(1単位区間における前段半周期及び後段半周期)の位置を特定し、短絡及びレベル判定のタイミングを決定することができる。従来技術では変調波の1単位区間がわからないために検波後のレベルは常時監視する必要があった。本発明では変調波の1単位の位置を確認することができるため、変調波内の前段と後段の2回のみのレベル判定によりデータの読み出しが可能となり、プログラム負荷を低減することができる。
【0060】
本発明によるデータ通信装置300は、例えば、図7に示すTPMS(Tire Pressure Monitoring System)200に用いられることが好ましい。この場合、データ通信装置300は、車両に設けられた全てのタイヤ201に装着された送信モジュール(図示なし)に設けられる。送信側モジュールは、データ通信装置300の他、空気圧センサ、温度センサ、及び受信側モジュール202に対して上記センサで取得された測定データをRFの電波で送信するための送信手段とを備えている(図示なし)。
【0061】
運転者が車に搭乗する際、運転者により受信側モジュール202へKey Less Entry用のRF電波が送信される。受信側モジュール202においてKey Less Entry用のRF電波が受信されると、受信側モジュール202から車内LAN203及びセンサイニシエータ204を介して、データ通信装置300へ向けて起動を知らせるためのコマンド信号がLF(125KHz)電波により送信される。これにより送信側モジュール(図示なし)が起動して、各種センサにより、直ちにタイヤの空気圧及び温度が測定される。そして、測定により得られた情報は、送信手段(図示なし)により、データ信号としてRF(433MHz、315MHz)の電波で車体側に装着されている受信側モジュール202に送信される。受信側モジュール202は、入力されたデータ信号に基づき、表示装置などの表示手段206及び警報手段205により、運転者に対してタイヤの空気圧情報を知らせる。
【0062】
以上、本発明の実施の形態を詳述してきたが、具体的な構成は上記実施の形態に限られるものではなく、本発明の要旨を逸脱しない範囲の変更があっても本発明に含まれる。
【0063】
本実施の形態では、ダンピング回路5に高抵抗(400KΩ)の抵抗53と低抵抗(10KΩ)の2つの抵抗が設けられているがこれに限らず、2つの抵抗の中間の大きさの抵抗が設けられていても良い。例えば、抵抗53を共振回路1に接続した場合、ハイレベルが所定の時間以上持続し、抵抗51に切り替えた場合、所定の時間以上ローレベルが持続するような中間の電波強度の送信電波100を受信する際、中間の抵抗に切り替えることで、ベースバンド信号102の立上りエッジを確認することができる。
【0064】
又、本実施の形態におけるデータ通信装置300には、短絡のタイミングをカウントするタイマ10とレベル判定のタイミングをカウントするタイマ11の2つが設けられているがこれに限らない。レベル判定タイミングと、レベル判定直後に短絡するタイミングとは時間的に近接しているため、この時間をプログラムによってカウントしても良い。この場合、データ通信装置300には変調波の半周期(125μS)をカウントするタイマを1つのみ設け、当該タイマを用いてレベル判定のタイミングを決定し、レベル判定と短絡処理との間の時間をプログラムによるstepでカウントすることで短絡のタイミングを決定する。
【0065】
更に、図1を参照して、増幅回路6に対しCPU12から増幅度制御する構成をデータ通信装置300に追加しても良い。あるいは、検波回路7の出力をAGC(AutoGain Control)回路を介して増幅回路6にフィードバックし、AGCによって増幅回路6を制御する構成としても良い。
【0066】
更に、送信電波100からデータを読み出す際、ダンピング抵抗(例えば、受信感度の最も良くなる抵抗53(400KΩ))を共振回路1に並列接続しても良い。この場合、データ部41の受信が行なわれる前のタイミングでダンピング抵抗が接続されることが好ましい。
【図面の簡単な説明】
【0067】
【図1】図1は、本発明によるデータ通信装置の実施の形態における構成を示す回路図である。
【図2】図2は、本発明に係る送信電波のフォーマットの一例を示す図である。
【図3A】図3Aは、本発明に係るデータ“0”の送信電波のフォーマットを示す図である。
【図3B】図3Bは、本発明に係るデータ“1”の送信電波のフォーマットを示す図である。
【図4A】図4Aは、本発明によるデータ受信処理の実施の形態おける動作を示すフロー図である。
【図4B】図4Bは、本発明によるデータ受信処理の実施の形態おける動作を示すフロー図である。
【図4C】図4Cは、本発明によるデータ受信処理の実施の形態おける動作を示すフロー図である。
【図5】図5は、本発明によるデータ受信処理における短絡タイミング及びレベル判定タイミングの決定動作の一例を示すタイムチャートである。
【図6】図6は、本発明によるデータ受信処理におけるデータ読み出し動作の一例を示すタイムチャートである。
【図7】図7は、本発明によるデータ通信装置を搭載したTPMSの構成の一例を示す図である。
【符号の説明】
【0068】
1:共振回路
2:マイクロコンピュータ
3:LF受信回路
4:短絡スイッチ回路
5:ダンピング回路5
6:増幅回路
7:検波回路
8:基準電圧発生回路
9:割込み回路
10、11:タイマ
12:演算処理装置
13:発振器
14:ROM
15:メモリ
100:送信電波
101:受信信号
102:デジタルベースバンド信号
103:ダンピング制御信号
104、105:短絡制御信号
106、107:タイマ割込み発生信号
200:TPMS
300:データ通信装置
【技術分野】
【0001】
本発明は、ASK(Amplitude Shift Keying)形式の信号を受信するデータ通信装置、それを用いた車載通信システム、及びデータ通信方法に関する。
【背景技術】
【0002】
近年、車載用エレクトロニクス技術が急発展をしてきている。このような流れの中でタイヤの空気圧圧力監視システム(TPMS:Tire Pressure Monitoring System)は、米国市場においてタイヤへの適用が現在60%程度であり、今後法制化によりタイヤに100%適用される予定である。
【0003】
TPMSに関連する技術は、例えば特開2006−109274に記載されている(特許文献1参照)。
【0004】
TPMSでは、通常、搬送波として125KHz等のLF(Low Frequency)の電波が用いられ、デジタルベースバンド信号によってASK変調方式で変調される。TPMSで使用されるデータ通信装置では、ASK変調方式で変調された信号(以下、送信電波と称す)は共振アンテナ(アンテナ共振回路)によって受信され、検波回路によって復調される。
【0005】
データ通信装置は、演算処理装置によって復調されたデジタルベースバンド信号を解析することで、データ“0”とデータ“1”とを判別する。ここで、データの判別方法としてマンチェスタ符号方式が採用されている場合、演算処理装置は、1周期内においてデジタルベースバンド信号の信号レベルがハイレベルからローレベルに遷移する場合データ“0”と判定し、ローからハイレベルに遷移する場合データ“1”と判定する。
【0006】
マンチェスタ符号データを利用した受信装置に関連する技術が、例えば特開2005−142615に記載されている(特許文献2参照)。
【0007】
ASK変調された送信電波から“0”又は“1”を精度良く抽出するためには、送信電波から正しいデジタルベースバンド信号を復調する必要がある。しかし、ノイズ等による伝搬環境や、送信側又は受信側の電圧変動によって受信強度が変動するため、所望のデジタルベースバンド信号が得られず、データの受信エラーが発生する場合がある。
【0008】
又、送信電波が有る状態から無い状態に遷移しても、アンテナ共振回路に蓄積された電荷が大きい場合、受信強度がローレベルまで減衰するまでに時間がかかる。この際、アンテナ共振回路における残留電圧が閾値よりも大きいと、データ“1”と判定されることがある。すなわち、共振回路における残留電荷によって、送信データが“0”にもかかわらず“1”を受信してしまい、TPMSが誤作動してしまう。このため、共振回路における蓄積エネルギーを放出する技術が望まれている。
【0009】
例えば、ノイズによる受信エラーの発生を防止する電波受信装置が、特開2005−223478に記載されている(特許文献3参照)。特許文献3に記載の電波受信装置は、共振アンテナを所定時間の間隔で周期的に短絡させて、受信信号による蓄積エネルギーを放出させるアンテナ短絡制御手段を備える。これにより、共振アンテナの蓄積エネルギーを周期的に放出することができるため、共振アンテナにおける蓄積エネルギーの減衰時間を短縮できる。
【特許文献1】特開2006−109274
【特許文献2】特開2005−142615
【特許文献3】特開2005−223478
【発明の開示】
【発明が解決しようとする課題】
【0010】
特許文献3では、共振アンテナを短絡するタイミングは、受信した電波のレベル判定を行なう領域を考慮して決められていない。又、変調波の周期(ここでは1S)内に複数回、共振アンテナは短絡されている。この場合、特許文献3に記載されているように、フィルタ入力後の信号強度は低下してしまう。
【0011】
一方、ASK変調された信号からデータ“0”、“1”を抽出する場合、所定のタイミングでレベル判定が行なわれる。ここで、特許文献3の技術のように、レベル判定される領域において共振回路が短絡されると、所望の振幅が得られず、受信エラーとなる恐れがある。例えば、データ“1”に対応した信号が入力されても、短絡による放電により信号レベルが閾値を超えず“0”と判定される場合がある。
【課題を解決するための手段】
【0012】
上記の課題を解決するために、本発明は、以下に述べられる手段を採用する。その手段を構成する技術的事項の記述には、[特許請求の範囲]の記載と[発明を実施するための最良の形態]の記載との対応関係を明らかにするために、[発明を実施するための最良の形態]で使用される番号・符号が付加されている。但し、付加された番号・符号は、[特許請求の範囲]に記載されている発明の技術的範囲を限定的に解釈するために用いてはならない。
【0013】
本発明によるデータ通信装置(300)は、アンテナ共振回路(1)と、検波回路(7)と、演算処理装置(12)と、第1スイッチ(4)とを具備する。アンテナ共振回路(1)は、ASK形式の信号(100)を受信する。検波回路(7)は、アンテナ共振回路(1)で受信した受信信号(101)からデジタルベースバンド信号(102)を復調する。演算処理装置(12)は、ASK形式の信号(100)のプリアンブル部(40)から復調されたデジタルベースバンド信号(102)におけるエッジの出現時刻を検出する。第1スイッチは、検出されたエッジの出現時刻に同期した第1タイミングで、アンテナ共振回路(1)の両端を所定の期間短絡する。
【0014】
このように、本発明によるデータ通信装置(300)は、プリアンブル部40に対応するデジタルベースバンド信号(102)のエッジの出現時刻に同期したタイミングでアンテナ共振回路(1)を短絡している。このため、受信する信号の変調波の周期に同期してアンテナ共振回路(1)に蓄積された電荷を放出することができる。
【0015】
本発明によるデータ通信方法は、ASK形式の信号(100)を受信するステップと、受信信号(101)からデジタルベースバンド信号(102)を復調するステップと、ASK形式の信号(100)のプリアンブル部(40)から復調されたデジタルベースバンド信号(102)におけるエッジの出現時刻を検出するステップと、エッジの出現時刻に同期した第1タイミングで、アンテナ共振回路(1)の両端を所定の期間短絡するステップとを具備する。
【0016】
本発明によるデータ通信装置(300)は、空気圧圧力監視システムに適用されることが好ましい。
【発明の効果】
【0017】
本発明によるデータ通信装置、それを用いた車載通信システム、及びデータ通信方法によれば、データの受信エラー率を低減することができる。
【発明を実施するための最良の形態】
【0018】
以下、添付図面を参照しながら本発明の実施の形態を説明する。図面において同一、又は類似の参照符号は、同一、類似、又は等価な構成要素を示している。
【0019】
(データ通信装置の構成)
図1を参照して、本発明によるデータ通信装置の実施の形態における構成を説明する。本実施の形態では、ASK変調されたLFの電波(送信電波100)を受信し、マンチェスタ符号方式によってデータを取得するデータ通信装置300について説明する。
【0020】
データ通信装置30は、電波受信用の共振回路1(アンテナ共振回路)、マイクロコンピュータ2(以下、マイコン2と称す)を具備する。共振回路1は、LFの電波(送信電波100)を受信する共振アンテナとして機能する。マイコン2は、共振回路1に接続されるLF受信回路3、割込み回路9、タイマ10、11、演算処理装置12(以下、CPU12と称す)、発振器13、ROM14、メモリ15を備える。
【0021】
LF受信回路3は、共振回路1で受信された信号(受信信号101)からデジタルベースバンド信号102を復調する。詳細には、LF受信回路3は、短絡スイッチ回路4、ダンピング回路5、増幅回路6、検波回路7、基準電圧発生回路8を備える。
【0022】
短絡スイッチ回路4は、CPU12からの短絡制御信号105に応じて共振回路1の両端の短絡を制御する。短絡スイッチ回路4は、ドレイン及びソースが共振回路1の両端に接続され、ゲートに短絡制御信号105が入力されるトランジスタであることが好ましい。ダンピング回路5は、共振回路1の両端に並列接続される複数の抵抗51、53を備える。複数の抵抗51、53は、抵抗選択回路52、54を介して共振回路1の一端に接続される。抵抗選択回路52は、CPU12からのダンピング制御信号103に応じて抵抗51と共振回路1との接続(並列接続)を制御する。抵抗選択回路54は、CPU12からのダンピング制御信号104に応じて抵抗53と共振回路1との接続(並列接続)を制御する。抵抗選択回路52、54は、それぞれのドレイン及びソースが共振回路1の一端と抵抗52、54の一端との間に接続され、ゲートに短絡制御信号105、103が入力されるトランジスタであることが好ましい。抵抗51と抵抗53は異なる抵抗値であることが好ましく、例えば、抵抗51は抵抗53より小さい抵抗値である。この場合、抵抗値の大きい抵抗51が共振回路1に並列接続されてると、特許文献1に記載されているように受信感度が上り、抵抗51が並列接続されると受信感度が低下する。
【0023】
増幅回路6は、共振回路1の両端の電圧(受信信号101)を増幅して検波回路に出力する。検波回路7は、基準電圧発生回路8からの基準電圧と、増幅回路6からの出力電圧とを比較する。検波回路7は比較結果を検波出力(デジタルベースバンド信号102)として出力する。
【0024】
タイマ10、11は、CPU12からの制御に従い、デジタルベースバンド信号102(以下、ベースバンド信号102と称す)がハイレベル状態である期間をカウントする。又、タイマ10、11は、所定の時間をカウントすると割込み信号(タイマ割込み発生信号106、107)を割込み回路9に出力する。割込み回路9は、タイマ10からのタイマ割込み発生信号106に応じて、共振回路1の両端を短絡させるための割込み信号をCPU12に出力する。すなわち、タイマ10は、共振回路1の両端を短絡するタイミングを決定する。又、割込み回路9は、タイマ11からのタイマ割込み発生信号107に応じて、レベル判定を行なうための割込み信号をCPU12に出力する。すなわち、タイマ11は、CPU12におけるレベル判定のタイミングを決定する。
【0025】
CPU12は、マイコン2の内部の各ブロックを制御する。詳細には、CPU12は、割込み回路9からの割込み信号に応じて短絡制御信号105を出力し、共振回路1の両端の短絡及び開放を制御する。又、CPU12は、割込み回路9からの割込み信号に応じてベースバンド信号102のレベル判定を行い、データ“0”又は“1”を読み出す。更に、CPU12は、タイマ10、11でカウントされた時間(デジタルベースバンド信号102がハイレベル状態の時間)に基づいて、共振回路1に並列接続する抵抗を選択するダンピング制御信号103、104を出力する。CPU12は、ベースバンド信号102に応じてタイマ10、11のカウント動作を制御し、タイマ10、11からカウント値(計測時間)を取得する。CPU12は発振器13からのクロック信号に応じて動作し、ROM14に一時記憶されたプログラムを実行する。又、ベースバンド信号102(送信電波100)から読み出されたデータは、メモリ15に格納される。
【0026】
(電波のフォーマット)
次に、図2、図3A及び図3Bを参照して、本発明によるデータ通信装置300が受信する送信電波100のフォーマットと、そこから読み出されるデータ値について説明する。
【0027】
図2は、送信電波100のフォーマットを示す一例である。送信電波100は、他の通信装置(例えば、図7に示すセンサイニシエータ204)から送信されるデジタルベースバンド信号によってASK変調されたLFの電波である。図1に示すように、送信電波100は、データを受信するための準備データであるプリアンブル部40(Preamble部40)と、送信データ本体であるデータ部41を含む。
【0028】
プリアンブル部40は、電波が存在する125μSの期間(電波有り区間)と、電波が存在しない125μSの期間(電波なし区間)を1つの変調波の単位(250μS)とし、この単位を8つ備えている。すなわち、プリアンブル部40には、それぞれが125マイクロSの電波有り区間と電波なし区間が交互に存在する。ここで、変調波の単位は、変調波であるデジタルベースバンド信号の1周期と同じ期間である。
【0029】
図3Aは、データ値“0”として読み出される電波のフォーマットを示す図である。変調波1単位の前段125μSが電波有り区間で、後段125μSが電波なし区間の場合、復調されたデジタルベースバンド信号は、変調波1単位においてハイレベルからローレベルに遷移している。このように、送信電波から復調されたデジタルベースバンド信号が、変調波1単位において立下りエッジを有する場合、データ値“0”と判定される。図3Bは、データ値“1”として読み出される電波のフォーマットを示す図である。変調波1単位の前段125μSが電波なし区間で後段125μSが電波有り区間の場合、復調されたデジタルベースバンド信号は、変調波1単位においてローレベルからハイレベルに遷移している。このように、送信電波から復調されたデジタルベースバンド信号が、変調波1単位において立上りエッジを有する場合、データ値“1”として判定される。
【0030】
データ通信装置300は、プリアンブル部40をデータ受信の準備期間とし8つの変調波単位を確認した後、データ部41に含まれるデータの読み出しを開始する。プリアンブル部40は、8つの連続したデータ“0”を含む。このため、データ通信装置300は、8つの連続したデータ“0”を確認すると、データ部41からデータの読み出しを開始する。データ部41には、データ値“0”又は“1”に対応するフォーマットの電波が含まれる。
【0031】
(データ受信動作)
本発明によるデータ通信装置300は、所定のタイミングで共振回路1の両端を短絡させて、共振回路1に蓄積された電荷を放電する。これにより、共振回路1に蓄積される電荷によるデータの読み取りエラーを軽減することができる。又、受信データを読み取るためのレベル判定を常時行なわず、所定のタイミングで行なう(変調波の1単位に対し2回行なわれる)。本発明によるデータ通信装置300は、プリアンブル部40を読み出す期間、すなわちデータを読み出す前の準備期間(250μS×8)において、共振回路1の両端を短絡するタイミングと、データ部41における受信データのレベル判定のタイミングとを決定する。
【0032】
以下、図4Aから図6を参照して、本発明によるデータ通信装置300のデータ受信動作の実施の形態における動作を説明する。
【0033】
図4Aから図4Cは、本発明による短絡タイミング及びレベル判定タイミングを決定する動作を示すフロー図である。図5は、本発明による短絡タイミング及びレベル判定タイミングを決定する動作を示すタイムチャートの一例を示す図である。
【0034】
マイコン2は、電波受信検出による割込み信号が入力されるまでは初期値に設定される(ステップS1、時刻T0)。ここでは、ダンピング制御信号103に応じて抵抗選択回路54はオンとなり、共振回路1に並列接続される抵抗はデフォルトである抵抗53(感度の最も良い状態、例えば400KΩ)に設定される。又、ダンピング制御信号104に応じて抵抗選択回路54はオフとなり、抵抗値の小さい抵抗51(感度が最も悪い状態、例えば10KΩ)は、共振回路1から切り離される。
【0035】
初期設定後、マイコン2はスタンバイモードで割込み待ちの状態となる(ステップS2、時刻T0からT1)。
【0036】
送信電波100が共振回路1で受信されると、割込み発生によりマイコン2はスタンバイモードから動作モードに移行し、発振器13の動作を開始する(ステップS3、時刻T1)。詳細には、送信電波100の電波有り区間に応じて、検波されたベースバンド信号102は立上る。割込み回路9は、ベースバンド信号102の立上りに応じてCPU12に割込み信号を出力する。割込み信号の入力により、CPU12は起動し、マイコン2はスタンバイモードから動作モードに切り換わる。動作モードにより発振器13は発振を開始する。
【0037】
動作モードとなると、CPU12は、LF受信回路3からのベースバンド信号102を監視し、ベースバンド信号102がハイレベルかローレベルかを判定する(ステップS4)。ステップS4において、ベースバンド信号102がハイレベルと判定されると、CPU12からの制御により、タイマ10はカウントを開始する(ステップS4Yes、S5)。この際、CPU12はタイマ10によるタイマ値をモニタし、経過時間を確認する。
【0038】
タイマ10のカウント開始後、CPU12は、ベースバンド信号102がローレベルか否かを判定する(ステップS6)。ステップS6において、ベースバンド信号102がローレベルと判定されると、CPU12からの制御により、タイマ10はカウントを停止する(ステップS6Yes、S7)。タイマ10を停止させCPU12は、ベースバンド信号102がローレベルである時間が10μS以上かどうかを判定する動作(ステップS12)に移行する。
【0039】
ベースバンド信号102がハイレベルを維持している間、タイマ10はカウントを継続する(ステップS8No)。CPU12は、カウント開始から250μS以上経過すると、タイマ10によるカウントを停止させる(ステップS8Yes、S9)。すなわち、ベースバンド信号102が、変調波の単位(250μS)以上の時間ハイレベルを維持した場合、タイマ10はカウントを停止する。プリアンブル部41における変調波の単位は、上述のように125μSのハイレベルの後、125μSのローレベルとなるはずである。しかし、共振回路1における受信強度が大きい場合、ベースバンド信号102においてローレベルとなるべき区間がハイレベルとなる場合がある。本発明では、プリアンブル部40において、ベースバンド信号102のハイレベル期間が所定の時間(ここでは変調波の単位区間)を超えるか否かを判定することで、受信強度が大きくデータの読み取りが困難な状態を検出することができる。
【0040】
CPU12は、ステップS9においてタイマ10を停止させると、共振回路1に並列接続させるダンピング抵抗を変更する(ステップS10)。ここでは、高抵抗(400KΩ)の抵抗53から低抵抗(10KΩ)に切り替えられる。図5を参照して、ハイレベル状態が250μS以上となる時刻T2において、CPU12は、ダンピング制御信号103とダンピング信号104の信号レベルを入れ替える。これにより、抵抗51が共振回路1に並列接続され、抵抗53が共振回路1から切り離される。ダンピング抵抗が小さくなることで、共振回路1における受信信号101の振幅(受信強度)は小さくなり、受信感度が低下する。
【0041】
本実施の形態では、ベースバンド信号102のハイレベルの期間が250μS以上のときにダンピング抵抗を切り替えるように制御しているが、これに限らない。プリアンブル部40では、電波有り区間と電波なし区間が交互に存在するため、変調波の半周期より長い期間ハイレベルのベースバンド信号102が観測されれば、受信感度が大きすぎると判定することができる。このため、変調波の半周期(ここでは125μS)よりも所定の期間長い間ハイレベルが継続した場合、受信エラーと判定し、ダンピング抵抗の切り替えを行なっても良い。この場合、タイマ10が125μS+t(tは予め設定された時間)経過した場合、CPU12は抵抗51を共振回路1に接続し、抵抗53を共振回路1から切り離す。
【0042】
共振回路1に接続するダンピング抵抗を切り替えた後、CPU12は、ベースバンド信号102がローレベルか否かを判定する(ステップS11)。ステップS6又はステップS11において、ローレベルと判定されると、CPU12は、ベースバンド信号の立上りエッジの検出を行なう(ステップS12)。ここでは、ダンピング抵抗の切替前、又は切り替え後において出現するローレベル期間が10μS以上継続した後にハイレベルとなるかが判定される。CPU12は、ステップS6又はS11において、ローレベルと判定するとプログラムによるタイマ、あるいは、タイマ11を用いてローレベル期間の計測を開始する(ステップS6Yes又はS11Yes)。そして、ベースバンド信号102がハイレベルとなると、計測したローレベル期間を確認する(ステップS12)。この際、ローレベル期間が10μS未満である場合、CPU12は、再度ローレベルを検出するまでベースバンド信号102の監視を継続する(ステップS12No)。一方、ローレベル期間が10μS以上である場合、CPU12は、タイマ10を制御して125μSのカウントを開始させる(ステップS12Yes、S13)。
【0043】
本発明では、測定したローレベル期間が所定の時間(立上り判定時間)以上であるかを確認することで、ローレベル後に出現するハイレベルが送信電波100における電波有り区間に対応したものかを判定することができる。例えば、ダンピング抵抗(抵抗51又は抵抗53)によって受信信号101の受信強度はゆっくり低下するため、スレショルド付近におけるベースバンド信号102はローレベル、ハイレベルを繰り返す場合がある。この場合、ローレベル後に出現するハイレベルは一時的なものであり、送信電波100における電波有り区間に対応したものではない。通常、スレショルド付近において発生するローレベルの発生時間は、10μS未満である。このため、本発明では10μSを立上り判定時間として設定し、10μS以上のローレベルが継続した後に出現するハイレベルを電波有り区間に対応する立上りエッジとして検出する。尚、本実施の形態では、ステップS12において確認するローレベル期間(立上り判定時間)を10μSとしたが、これに限らず任意に設定できる。
【0044】
ステップS13以降、タイマ10は、ステップS12おいて確認された立上りエッジから125μS、すなわち変調波の1単位の半分(変調波の半周期)をカウントすることとなる。図5を参照して、タイマ10は、ベースバンド信号102の立上りエッジが検出された時刻T3から変調波の半周期のカウントを開始する。
【0045】
ステップS12において立上りエッジを検出したCPU12は、次の立上りエッジを確認する(ステップS14〜S17)。ここでは、CPU12は、検出した立上りエッジ(ハイレベル)の次の電波なし区間(ローレベル)が出現すると見込まれる時刻において、ベースバンド信号102が所定の時間(立上り判定時間)以上ローレベルとなるかを確認する。
【0046】
詳細には、ステップS13におけるタイマ10のカウント開始の直後又は同時的に、CPU12はタイマ11を制御して230μSのカウントを開始させる(ステップS14)。タイマ11が230μSのカウントを終了すると停止する(ステップS15)。CPU12は、タイマ11のカウントの終了時、ベースバンド信号102がローレベルか否かを判定する(ステップS16)。ステップS16における処理により、検出した立上りエッジから230μS経過した時刻、すなわち、電波なし区間が出現すると見込まれる時刻においてローレベルか否かが判定される。
【0047】
CPU12は、ステップS16においてローレベルと判定するとプログラムによるタイマ、あるいは、タイマ11を用いてローレベル期間の計測を開始する(ステップS16Yes)。そして、ベースバンド信号102がハイレベルとなると、計測したローレベル期間が立上り判定時間(ここでは10μS)以上かを確認する(ステップS17)。この際、ローレベル期間が10μS以上である場合、CPU12は、共振回路1に接続されているダンピング抵抗(抵抗51又は抵抗53)を切り離す(ステップS17Yes、S18)。
【0048】
一方、ローレベル期間が10μS未満である場合、ステップS10に移行し、低抵抗のダンピング抵抗に切り替える(ステップS17No)。この際、既に、共振回路1に低抵抗の抵抗51が接続されている場合、CPU12は、ステップS10の処理を省略して再度ステップS11以降の処理(立上りエッジの確認処理)を行なう。あるいは、共振回路1に低抵抗の抵抗51が既に接続されている場合、ステップS10において抵抗51を切り離しても良いし、データ受信エラーを送信電波100の送信元に発行してデータ受信処理を終了しても良い。
【0049】
図5を参照して、ステップS14〜S18における処理の一例を説明する。時刻T3において立上りエッジが検出されると、その230μS経過した時刻T4において、ローレベルの判定が行なわれる。ここでは、ローレベルと判定される。次に、時刻T5においてハイレベルが検出されると、ローレベル期間(時刻T4から時刻T5の期間)が10μS以上か確認される。ここでは、10μS以上であるため、時刻T5において検出されたハイレベルは、送信電波100の電波有り区間に対応するハイレベルであることが確認される。時刻T5において、CPU12は、ダンピング制御信号104の信号レベルを反転させて抵抗51と共振回路1との接続を切り離す。
【0050】
以上のように、送信電波100の電波有り区間に対応する立上りエッジを再度検出することで、変調波の単位が出現するタイミングを再確認することができる。
【0051】
ダンピング抵抗が切り離されると、CPU12は、立上りエッジの出現時刻に同期したタイミングで共振回路1の両端を短絡させる(ステップS19、時刻T6)。詳細には、ステップS18においてダンピング抵抗が切り離された後、割込み回路9は、タイマ10が250μSをカウントする毎にCPU12に対してタイマ割込み発生信号106を出力する。CPU12は、タイマ割込み発生信号106に応じて短絡制御信号105を出力し、所定の期間、短絡スイッチ回路4をオン状態として共振回路1の両端を短絡する。共振回路1の短絡時間は、共振回路1における負荷容量を考慮し、共振回路1に蓄積された電荷が充分放出される時間が設定される。本実施の形態では5μSが短絡時間として設定される。
【0052】
CPU12は、短絡制御信号105を出力した直後、又は同時的にタイマ11にレベル判定までの待ち時間(ここでは110μS)のカウントを開始させる(ステップS20、時刻T6)。割込み回路9は、タイマ11が110μSをカウントするとCPU12に対してタイマ割込み発生信号107を出力する(時刻T7)。CPU12は、タイマ割込み発生信号107に応じてベースバンド信号102のレベル判定を行ない、タイマ11に125μS(変調波の1区間の半分の期間)のカウントを開始させる(ステップS21、時刻T7)。以降、タイマ11は、125μS(変調波の1区間の半分の期間)のカウントを行なう。後述するが、CPU12はタイマ11がカウントする125μS毎にレベル判定を行なう。このため、本実施の形態では、変調波の半周期毎に共振回路1の両端が短絡され、その110μS後にレベル判定が行なわれることとなる。
【0053】
タイマ11によってカウントされるレベル判定待ち時間は、共振回路1の両端が短絡されてからベースバンド信号102のレベル判定を行なうまでの待機時間となる。これにより送信電波100からデータを取得するためのレベル判定のタイミングが決まる。ステップS20においてタイマ11によってカウントされる時間は、電波ありの場合において、短絡によって共振回路1から電荷が放出された状態から、受信信号101の受信強度が閾値を超えるまでに必要な時間が設定されることが好ましい。例えば、ベースバンド信号102の立上りエッジ(電波有り)において共振回路1が短絡されると、受信信号の受信強度は零近くまで減衰するが、開放後は、受信電波によって数十μS後には閾値を超え、ハイレベルと判定されるレベルに達する。このため、タイマ11にはレベル判定待ち時間として、共振回路1の両端が短絡された時刻(開放された時刻)からハイレベルと判定され得るまでの時間(数十μS)が設定されることが好ましい。又、通常、立下りエッジの直前(短絡される直前)における受信信号101の強度は、送信電波100によって充分引き上げられる。このため、変調波1単位の半分の時間(変調波の半周期)よりも少し短い時間がレベル判定待ち時間として設定されることが好ましい。本実施の形態では、レベル判定待ち時間として110μSが設定される。このため、本実施の形態では、共振回路1の両端が短絡されてから、110μS後にレベル判定が行なわれる。
【0054】
ステップS21においてレベル判定のタイミングが決まると、共振回路1の両端の短絡動作とベースバンド信号102のレベル判定が繰り返され、データの読み出しが行なわれる(ステップS22〜S24)。すなわち、タイマ10による割込みによって5μSの間、共振回路1の両端が短絡し(ステップS22)、その110μS後、タイマ11の割込みによってCPU12においてベースバンド信号102のレベル判定が行なわれる(ステップS23)。変調波の1単位内において2回ともローレベルになっていない場合はデータを受信している状態である(ステップS24No)。この場合、ステップS22、S23を繰り返しデータの読み出しが行なわれる。読み出されたデータはメモリ15に書き込まれる。一方、変調波の1単位内において2回続けてローレベルと判定された場合、データの受信処理を終了する(ステップS24Yes)。
【0055】
プリアンブル部40において、8回のローレベルを確認すると、データ通信装置300は、ステップS22〜S23の手順でデータ部41からデータを読み出す。図6は、データ部41からデータを読み出す動作の一例を示すタイムチャートである。ここでは、受信データが“01100”のデータを受信する場合のタイムチャート例を示す。
【0056】
図6を参照して、変調波の1単位内における前段半周期(125μS)の先頭において、タイマ割込み発生信号106に応じて、短絡制御信号105が所定の時間(例えば5μS)ハイレベルとなり、共振回路1の両端は短絡される(時刻T8)。これにより、データが入力される前に、共振回路1内の蓄積電荷が放出され、受信信号101の振幅は零となる。その後、短絡制御信号105がローレベルになると短絡スイッチ回路4はオフ状態となる(時刻T9)。この際、送信電波100が電波有り区間である場合、受信信号101の振幅は増加する。上述のとおり、レベル判定待ち時間は110μSに設定されているため、短絡時刻T8から110μS後の時刻T10において、タイマ割り込み発生信号107が出力され、CPU12においてレベル判定が行われる。ここでは、ハイレベルと判定され、メモリに記憶される。次に、変調波の1単位内における後段半周期(125μS)の先頭において、タイマ割込み発生信号106に応じて、短絡制御信号105が所定の時間(例えば5μS)ハイレベルとなり、共振回路1の両端は短絡される(時刻T11)。これにより、前段半周期における送信電波による共振回路1内の蓄積電荷が放出され、受信信号101の振幅は零となる。その後、短絡制御信号105がローレベルになると短絡スイッチ回路4はオフ状態となる(時刻T12)。この際、送信電波100が電波なし区間である場合、受信信号101は零の状態を維持する。上述と同様に、レベル判定待ち時間は110μSに設定されているため、短絡時刻T11から110μS後の時刻T13において、タイマ割り込み発生信号107が出力され、CPU12においてレベル判定が行われる。ここでは、ローレベルと判定され、メモリに記憶される。ここでは、変調波の1区間において前段半周期がハイレベル、後段半周期がローレベルと判定されるため、データ値“0”がメモリに記録される。
【0057】
以降、同様に、変調波1区間におけるレベル判定、及びデータの読み出しが行われる。この際、変調波の1区間において前段半周期がローレベル、後段半周期がハイレベルと判定される場合、データ値“1”がメモリに記録される。又、変調波の1単位内に2つのローレベルが検出された場合(ハイレベルが検出されない場合)、CPU12は、データ部41が終了した(データ通信が終了した)と判定する。
【0058】
データ部41からデータを読み出す際、上述したタイミング、すなわち、変調波の1単位における前段半周期の先頭と、後段半周期の先頭において、共振回路1の両端が短絡される。これにより、変調波の単位の半周期毎に共振回路1に蓄積された電荷が放出され、共振回路1に蓄積された電荷に起因するデータの読み取りエラーの発生を抑制することができる。又、データ通信装置300にLPF(Low Path Filter)を設ける必要がなくなる。更に、本発明では、電荷の解放後、送信電波100による電荷の蓄積が十分なされるまでの時間を待ち合わせてからレベル判定が行われる。データ通信装置300は、読み取りエラーを起こすことなくデータを読み出すことができる。
【0059】
本発明によるデータ通信装置300では、ダンピング回路5によって、受信信号101の強度を下げることが可能である。これにより電波強度が大きい場合でも、プリアンブル部40に対応したベースバンド信号102の立ち上がりエッジ又は立ち下がりエッジを確認することができる。予め決められた変調波の周期をタイマによってカウントすることで、変調波の1単位区間(1単位区間における前段半周期及び後段半周期)の位置を特定し、短絡及びレベル判定のタイミングを決定することができる。従来技術では変調波の1単位区間がわからないために検波後のレベルは常時監視する必要があった。本発明では変調波の1単位の位置を確認することができるため、変調波内の前段と後段の2回のみのレベル判定によりデータの読み出しが可能となり、プログラム負荷を低減することができる。
【0060】
本発明によるデータ通信装置300は、例えば、図7に示すTPMS(Tire Pressure Monitoring System)200に用いられることが好ましい。この場合、データ通信装置300は、車両に設けられた全てのタイヤ201に装着された送信モジュール(図示なし)に設けられる。送信側モジュールは、データ通信装置300の他、空気圧センサ、温度センサ、及び受信側モジュール202に対して上記センサで取得された測定データをRFの電波で送信するための送信手段とを備えている(図示なし)。
【0061】
運転者が車に搭乗する際、運転者により受信側モジュール202へKey Less Entry用のRF電波が送信される。受信側モジュール202においてKey Less Entry用のRF電波が受信されると、受信側モジュール202から車内LAN203及びセンサイニシエータ204を介して、データ通信装置300へ向けて起動を知らせるためのコマンド信号がLF(125KHz)電波により送信される。これにより送信側モジュール(図示なし)が起動して、各種センサにより、直ちにタイヤの空気圧及び温度が測定される。そして、測定により得られた情報は、送信手段(図示なし)により、データ信号としてRF(433MHz、315MHz)の電波で車体側に装着されている受信側モジュール202に送信される。受信側モジュール202は、入力されたデータ信号に基づき、表示装置などの表示手段206及び警報手段205により、運転者に対してタイヤの空気圧情報を知らせる。
【0062】
以上、本発明の実施の形態を詳述してきたが、具体的な構成は上記実施の形態に限られるものではなく、本発明の要旨を逸脱しない範囲の変更があっても本発明に含まれる。
【0063】
本実施の形態では、ダンピング回路5に高抵抗(400KΩ)の抵抗53と低抵抗(10KΩ)の2つの抵抗が設けられているがこれに限らず、2つの抵抗の中間の大きさの抵抗が設けられていても良い。例えば、抵抗53を共振回路1に接続した場合、ハイレベルが所定の時間以上持続し、抵抗51に切り替えた場合、所定の時間以上ローレベルが持続するような中間の電波強度の送信電波100を受信する際、中間の抵抗に切り替えることで、ベースバンド信号102の立上りエッジを確認することができる。
【0064】
又、本実施の形態におけるデータ通信装置300には、短絡のタイミングをカウントするタイマ10とレベル判定のタイミングをカウントするタイマ11の2つが設けられているがこれに限らない。レベル判定タイミングと、レベル判定直後に短絡するタイミングとは時間的に近接しているため、この時間をプログラムによってカウントしても良い。この場合、データ通信装置300には変調波の半周期(125μS)をカウントするタイマを1つのみ設け、当該タイマを用いてレベル判定のタイミングを決定し、レベル判定と短絡処理との間の時間をプログラムによるstepでカウントすることで短絡のタイミングを決定する。
【0065】
更に、図1を参照して、増幅回路6に対しCPU12から増幅度制御する構成をデータ通信装置300に追加しても良い。あるいは、検波回路7の出力をAGC(AutoGain Control)回路を介して増幅回路6にフィードバックし、AGCによって増幅回路6を制御する構成としても良い。
【0066】
更に、送信電波100からデータを読み出す際、ダンピング抵抗(例えば、受信感度の最も良くなる抵抗53(400KΩ))を共振回路1に並列接続しても良い。この場合、データ部41の受信が行なわれる前のタイミングでダンピング抵抗が接続されることが好ましい。
【図面の簡単な説明】
【0067】
【図1】図1は、本発明によるデータ通信装置の実施の形態における構成を示す回路図である。
【図2】図2は、本発明に係る送信電波のフォーマットの一例を示す図である。
【図3A】図3Aは、本発明に係るデータ“0”の送信電波のフォーマットを示す図である。
【図3B】図3Bは、本発明に係るデータ“1”の送信電波のフォーマットを示す図である。
【図4A】図4Aは、本発明によるデータ受信処理の実施の形態おける動作を示すフロー図である。
【図4B】図4Bは、本発明によるデータ受信処理の実施の形態おける動作を示すフロー図である。
【図4C】図4Cは、本発明によるデータ受信処理の実施の形態おける動作を示すフロー図である。
【図5】図5は、本発明によるデータ受信処理における短絡タイミング及びレベル判定タイミングの決定動作の一例を示すタイムチャートである。
【図6】図6は、本発明によるデータ受信処理におけるデータ読み出し動作の一例を示すタイムチャートである。
【図7】図7は、本発明によるデータ通信装置を搭載したTPMSの構成の一例を示す図である。
【符号の説明】
【0068】
1:共振回路
2:マイクロコンピュータ
3:LF受信回路
4:短絡スイッチ回路
5:ダンピング回路5
6:増幅回路
7:検波回路
8:基準電圧発生回路
9:割込み回路
10、11:タイマ
12:演算処理装置
13:発振器
14:ROM
15:メモリ
100:送信電波
101:受信信号
102:デジタルベースバンド信号
103:ダンピング制御信号
104、105:短絡制御信号
106、107:タイマ割込み発生信号
200:TPMS
300:データ通信装置
【特許請求の範囲】
【請求項1】
ASK(Amplitude Shift Keying)形式の信号を受信するアンテナ共振回路と、
前記受信信号からデジタルベースバンド信号を復調する検波回路と、
前記ASK形式の信号のプリアンブル部から復調されたデジタルベースバンド信号におけるエッジの出現時刻を検出する演算処理装置と、
前記エッジの出現時刻に同期した第1タイミングで、前記アンテナ共振回路の両端を所定の期間短絡する第1スイッチと、
を具備するデータ通信装置。
【請求項2】
請求項1に記載のデータ通信装置において、
前記受信信号の振幅を調節するダンピング回路を更に具備し、
前記検波回路は、前記振幅が調節された受信信号から前記デジタルベースバンド信号を復調する
データ通信装置。
【請求項3】
請求項2に記載のデータ通信装置において、
前記ダンピング回路は、
複数の抵抗と、
前記複数の抵抗から前記アンテナ共振回路と並列接続させる抵抗を選択する抵抗選択回路とを備え、
前記復調されたデジタルベースバンド信号におけるハイレベルの期間が、前記ASK形式の信号の変調波の1周期を超える場合、前記抵抗選択回路は、前記アンテナ共振回路に並列接続する抵抗を抵抗値の大きな抵抗から小さな抵抗に変更する
データ通信装置。
【請求項4】
請求項1から3のいずれか1項に記載のデータ通信装置において、
前記演算処理装置は、前記エッジの出現時刻に同期した第2タイミングで、前記復調されたデジタルベースバンド信号の信号レベルの判定を行ない、
前記第1スイッチによる短絡時刻と前記信号レベルの判定時刻は、予め設定されたレベル判定待ち時間だけ離隔している
データ通信装置。
【請求項5】
請求項4に記載のデータ通信装置において、
前記レベル判定待ち時間として、前記ASK形式の変調波の半周期を超えない時間が設定される
データ通信装置。
【請求項6】
請求項1から5のいずれか1項に記載のデータ通信装置と、
前記データ通信装置に対してASK(Amplitude Shift Keying)形式の信号を送信するセンサイニシエータと、
を具備し、
前記データ通信装置で受信したデータに基づいてタイヤの空気圧の検出を開始する
空気圧圧力監視システム。
【請求項7】
アンテナ共振回路でASK(Amplitude Shift Keying)形式の信号を受信するステップと、
前記受信信号からデジタルベースバンド信号を復調するステップと、
前記ASK形式の信号のプリアンブル部から復調されたデジタルベースバンド信号におけるエッジの出現時刻を検出するステップと、
前記エッジの出現時刻に同期した第1タイミングで、前記アンテナ共振回路の両端を所定の期間短絡するステップと、
を具備するデータ通信方法。
【請求項8】
請求項7に記載のデータ通信方法において、
前記受信信号の振幅を調節するステップを更に具備し、
前記復調するステップは、前記振幅が調節された受信信号から前記デジタルベースバンド信号を復調するステップを備える
データ通信方法。
【請求項9】
請求項8に記載のデータ通信方法において、
前記受信信号の振幅を調節するステップは、前記復調されたデジタルベースバンド信号におけるにおけるハイレベルの期間が、前記ASK形式の信号の変調波の1周期を超える場合、前記信号を受信するアンテナ共振回路に並列接続する抵抗を抵抗値の大きな抵抗から小さな抵抗に変更するステップを備える
データ通信方法。
【請求項10】
請求項7から9のいずれか1項に記載のデータ通信方法において、
前記エッジの出現時刻に同期した第2タイミングで、前記復調されたデジタルベースバンド信号の信号レベルの判定を行なうステップを更に具備し、
前記第1スイッチによる短絡時刻と前記信号レベルの判定時刻は、予め設定されたレベル判定待ち時間だけ離隔している
データ通信方法。
【請求項11】
請求項10に記載のデータ通信方法において、
前記レベル判定待ち時間として、前記ASK形式の変調波の半周期を超えない時間が設定される
データ通信方法。
【請求項1】
ASK(Amplitude Shift Keying)形式の信号を受信するアンテナ共振回路と、
前記受信信号からデジタルベースバンド信号を復調する検波回路と、
前記ASK形式の信号のプリアンブル部から復調されたデジタルベースバンド信号におけるエッジの出現時刻を検出する演算処理装置と、
前記エッジの出現時刻に同期した第1タイミングで、前記アンテナ共振回路の両端を所定の期間短絡する第1スイッチと、
を具備するデータ通信装置。
【請求項2】
請求項1に記載のデータ通信装置において、
前記受信信号の振幅を調節するダンピング回路を更に具備し、
前記検波回路は、前記振幅が調節された受信信号から前記デジタルベースバンド信号を復調する
データ通信装置。
【請求項3】
請求項2に記載のデータ通信装置において、
前記ダンピング回路は、
複数の抵抗と、
前記複数の抵抗から前記アンテナ共振回路と並列接続させる抵抗を選択する抵抗選択回路とを備え、
前記復調されたデジタルベースバンド信号におけるハイレベルの期間が、前記ASK形式の信号の変調波の1周期を超える場合、前記抵抗選択回路は、前記アンテナ共振回路に並列接続する抵抗を抵抗値の大きな抵抗から小さな抵抗に変更する
データ通信装置。
【請求項4】
請求項1から3のいずれか1項に記載のデータ通信装置において、
前記演算処理装置は、前記エッジの出現時刻に同期した第2タイミングで、前記復調されたデジタルベースバンド信号の信号レベルの判定を行ない、
前記第1スイッチによる短絡時刻と前記信号レベルの判定時刻は、予め設定されたレベル判定待ち時間だけ離隔している
データ通信装置。
【請求項5】
請求項4に記載のデータ通信装置において、
前記レベル判定待ち時間として、前記ASK形式の変調波の半周期を超えない時間が設定される
データ通信装置。
【請求項6】
請求項1から5のいずれか1項に記載のデータ通信装置と、
前記データ通信装置に対してASK(Amplitude Shift Keying)形式の信号を送信するセンサイニシエータと、
を具備し、
前記データ通信装置で受信したデータに基づいてタイヤの空気圧の検出を開始する
空気圧圧力監視システム。
【請求項7】
アンテナ共振回路でASK(Amplitude Shift Keying)形式の信号を受信するステップと、
前記受信信号からデジタルベースバンド信号を復調するステップと、
前記ASK形式の信号のプリアンブル部から復調されたデジタルベースバンド信号におけるエッジの出現時刻を検出するステップと、
前記エッジの出現時刻に同期した第1タイミングで、前記アンテナ共振回路の両端を所定の期間短絡するステップと、
を具備するデータ通信方法。
【請求項8】
請求項7に記載のデータ通信方法において、
前記受信信号の振幅を調節するステップを更に具備し、
前記復調するステップは、前記振幅が調節された受信信号から前記デジタルベースバンド信号を復調するステップを備える
データ通信方法。
【請求項9】
請求項8に記載のデータ通信方法において、
前記受信信号の振幅を調節するステップは、前記復調されたデジタルベースバンド信号におけるにおけるハイレベルの期間が、前記ASK形式の信号の変調波の1周期を超える場合、前記信号を受信するアンテナ共振回路に並列接続する抵抗を抵抗値の大きな抵抗から小さな抵抗に変更するステップを備える
データ通信方法。
【請求項10】
請求項7から9のいずれか1項に記載のデータ通信方法において、
前記エッジの出現時刻に同期した第2タイミングで、前記復調されたデジタルベースバンド信号の信号レベルの判定を行なうステップを更に具備し、
前記第1スイッチによる短絡時刻と前記信号レベルの判定時刻は、予め設定されたレベル判定待ち時間だけ離隔している
データ通信方法。
【請求項11】
請求項10に記載のデータ通信方法において、
前記レベル判定待ち時間として、前記ASK形式の変調波の半周期を超えない時間が設定される
データ通信方法。
【図1】
【図2】
【図3A】
【図3B】
【図4A】
【図4B】
【図4C】
【図5】
【図6】
【図7】
【図2】
【図3A】
【図3B】
【図4A】
【図4B】
【図4C】
【図5】
【図6】
【図7】
【公開番号】特開2010−93419(P2010−93419A)
【公開日】平成22年4月22日(2010.4.22)
【国際特許分類】
【出願番号】特願2008−259584(P2008−259584)
【出願日】平成20年10月6日(2008.10.6)
【出願人】(302062931)NECエレクトロニクス株式会社 (8,021)
【Fターム(参考)】
【公開日】平成22年4月22日(2010.4.22)
【国際特許分類】
【出願日】平成20年10月6日(2008.10.6)
【出願人】(302062931)NECエレクトロニクス株式会社 (8,021)
【Fターム(参考)】
[ Back to top ]