パターン形成方法及び半導体装置の製造方法
【課題】微細なホールパターンを低コストで確実に形成することが可能な方法を提供する。
【解決手段】実施形態に係るパターン形成方法は、インプリント法を用いて、第１の方向に延伸する溝パターンを有するインプリント材料層１２ａを基板上に形成する工程と、溝パターンをポジ型のレジスト材料で埋める工程と、第１の方向に直交する第２の方向に延伸する透光パターンを有するマスクを介してレジスト材料を露光する工程と、透光パターンを介して露光されたレジスト材料の部分を除去することでホールパターン１５を形成する工程とを備える。
【解決手段】実施形態に係るパターン形成方法は、インプリント法を用いて、第１の方向に延伸する溝パターンを有するインプリント材料層１２ａを基板上に形成する工程と、溝パターンをポジ型のレジスト材料で埋める工程と、第１の方向に直交する第２の方向に延伸する透光パターンを有するマスクを介してレジスト材料を露光する工程と、透光パターンを介して露光されたレジスト材料の部分を除去することでホールパターン１５を形成する工程とを備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、パターン形成方法及び半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体装置（半導体集積回路装置）の微細化に伴い、微細なホールパターンを形成することが難しくなってきている。
【０００３】
微細なパターンを形成するための技術として、ＥＵＶ（extreme ultraviolet）リソグラフィが提案されている。しかしながら、ＥＵＶ露光の限界よりも微細なホールパターンを形成する場合には、２回以上の露光を行う必要がある。ＥＵＶリソグラフィは、非常にプロセスコストが高いため、２回以上の露光を行うと、製造コストが大幅に上昇する。
【０００４】
一方、微細なパターンを形成するための技術として、インプリントリソグラフィ（ナノインプリントリソグラフィ）も提案されている。しかしながら、インプリントリソグラフィでホールパターンを形成する場合、ホールパターンはラインパターンに比べてパターン占有率が小さいため、インプリント樹脂をテンプレートの凹部内に確実に充填することが困難である。
【０００５】
このように、従来は、微細なホールパターンを低コストで確実に形成することが困難であった。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平５−３２６３５８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
微細なホールパターンを低コストで確実に形成することが可能な方法を提供する。
【課題を解決するための手段】
【０００８】
実施形態に係るパターン形成方法は、インプリント法を用いて、第１の方向に延伸する溝パターンを有するインプリント材料層を基板上に形成する工程と、前記溝パターンをポジ型のレジスト材料で埋める工程と、前記第１の方向に直交する第２の方向に延伸する透光パターンを有するマスクを介して前記レジスト材料を露光する工程と、前記透光パターンを介して露光された前記レジスト材料の部分を除去することでホールパターンを形成する工程と、を備える。
【０００９】
実施形態に係るパターン形成方法は、インプリント法を用いて、第１の方向に延伸する溝パターンを有するインプリント材料層を基板上に形成する工程と、前記溝パターンをネガ型のレジスト材料で埋める工程と、前記第１の方向に直交する第２の方向に延伸する遮光パターンを有するマスクを介して前記レジスト材料を露光する工程と、前記遮光パターンにより露光されなかった前記レジスト材料の部分を除去することでホールパターンを形成する工程と、を備える。
【図面の簡単な説明】
【００１０】
【図１】第１の実施形態に係るパターン形成方法の一部を模式的に示した図である。
【図２】第１の実施形態に係るパターン形成方法の一部を模式的に示した図である。
【図３】第１の実施形態に係るパターン形成方法の一部を模式的に示した図である。
【図４】第１の実施形態に係るパターン形成方法の一部を模式的に示した図である。
【図５】第１の実施形態に係るパターン形成方法の一部を模式的に示した図である。
【図６】第２の実施形態に係るパターン形成方法の一部を模式的に示した図である。
【図７】第２の実施形態に係るパターン形成方法の一部を模式的に示した図である。
【図８】第２の実施形態に係るパターン形成方法の一部を模式的に示した図である。
【図９】第２の実施形態に係るパターン形成方法の一部を模式的に示した図である。
【図１０】第２の実施形態に係るパターン形成方法の一部を模式的に示した図である。
【図１１】第３の実施形態に係るパターン形成方法の一部を模式的に示した図である。
【図１２】第３の実施形態に係るパターン形成方法の一部を模式的に示した図である。
【図１３】第３の実施形態に係るパターン形成方法の一部を模式的に示した図である。
【図１４】第３の実施形態に係るパターン形成方法の一部を模式的に示した図である。
【図１５】第３の実施形態に係るパターン形成方法の一部を模式的に示した図である。
【図１６】第３の実施形態に係るパターン形成方法の一部を模式的に示した図である。
【図１７】第３の実施形態に係るパターン形成方法の一部を模式的に示した図である。
【図１８】第４の実施形態に係るパターン形成方法の一部を模式的に示した図である。
【図１９】第４の実施形態に係るパターン形成方法の一部を模式的に示した図である。
【図２０】第４の実施形態に係るパターン形成方法の一部を模式的に示した図である。
【図２１】第４の実施形態に係るパターン形成方法の一部を模式的に示した図である。
【図２２】第４の実施形態に係るパターン形成方法の一部を模式的に示した図である。
【図２３】第４の実施形態に係るパターン形成方法の一部を模式的に示した図である。
【図２４】第４の実施形態に係るパターン形成方法の一部を模式的に示した図である。
【図２５】実施形態に係る半導体装置の製造方法を示したフローチャートである。
【発明を実施するための形態】
【００１１】
以下、実施形態を図面を参照して説明する。
【００１２】
（実施形態１）
図１〜図５は、第１の実施形態に係るパターン形成方法を模式的に示した図である。図１（ａ）〜図５（ａ）は平面図、図１（ｂ）〜図５（ｂ）は図１（ａ）〜図５（ａ）のＢ−Ｂ線に沿った断面図、図５（ｃ）は図５（ａ）のＣ−Ｃ線に沿った断面図である。
【００１３】
まず、図１（ａ）及び図１（ｂ）に示すように、半導体基板（半導体ウェハ）１１上に、光硬化型のインプリント材料（ナノインプリント材料）１２を例えばインクジェット法によって供給する（塗布する）。
【００１４】
次に、図２（ａ）及び図２（ｂ）に示すように、半導体基板１１上に供給されたインプリント材料１２に、所定の方向（第１の方向）に延伸する凸パターンを有するテンプレート（図示せず）を接触させる（押し付ける）。具体的には、テンプレートに形成されたパターンは、２０ｎｍのハーフピッチを有するラインアンドスペースパターンである。続いて、テンプレートが接触した状態で紫外（ＵＶ）光を照射し、インプリント材料１２を硬化させる。さらに、テンプレートを半導体基板１１から離型する。これにより、図２（ａ）及び図２（ｂ）に示すように、テンプレートの凸パターンに対応した溝パターン１３を有するインプリント材料層１２ａが得られる。なお、実際には、上述した工程を必要な回数（ショット数）繰り返すことで、半導体基板１１の全面にインプリントパターンが形成される。
【００１５】
次に、図３（ａ）及び図３（ｂ）に示すように、溝パターン１３をポジ型レジスト材料１４で埋める。具体的には、ＥＵＶ用のポジ型レジスト材料をスピン塗布法によって、インプリントパターンを有する半導体基板１１上に塗布する。さらに、ポジ型レジスト材料１４に対してベーク処理を行う。なお、図３（ａ）及び図３（ｂ）では、ポジ型レジスト材料１４がインプリントパターン（インプリント材料層１２ａ）を完全に覆っているが、少なくともポジ型レジスト材料１４が溝パターン１３を埋めていればよい。
【００１６】
次に、図４（ａ）及び図４（ｂ）に示すように、溝パターン１３の延伸方向（第１の方向）に直交する方向（第２の方向）に延伸する透光パターンを有するフォトマスク（図示せず）を介して、ポジ型レジスト材料１４をＥＵＶ光によって露光する。具体的には、フォトマスクに形成されたパターンは、２０ｎｍのハーフピッチを有するラインアンドスペースパターンである。この露光処理により、ポジ型レジスト材料１４には、非露光領域１４ａ及び露光領域１４ｂが形成される。さらに、露光されたポジ型レジスト材料１４に対してベーク処理を行う。
【００１７】
次に、図５（ａ）及び図５（ｂ）に示すように、ポジ型レジスト材料１４を現像する。具体的には、２．３８％ＴＭＡＨ水溶液を用いて現像処理を行う。この現像処理により、ポジ型レジスト材料１４の露光領域１４ｂが除去され、非露光領域１４ａがラインパターンとして残る。その結果、ライン状のインプリント材料層１２ａ及びライン状のポジ型レジスト材料層（非露光領域）１４ａのいずれも形成されていない領域にホールパターン１５が形成される。
【００１８】
以上のように、本実施形態によれば、インプリント材料層のパターン１２ａはラインパターンである。そのため、ホールパターンに比べてパターン占有率が大きく、インプリント樹脂をテンプレートの凹部内に確実に充填することが可能である。また、レジスト材料層のパターン１４ａの形成には、１回のＥＵＶ露光を行えばよい。そのため、製造コストの上昇を抑えることができる。したがって、本実施形態によれば、微細なホールパターンを低コストで確実に形成することが可能となる。
【００１９】
（実施形態２）
図６〜図１０は、第２の実施形態に係るパターン形成方法を模式的に示した図である。図６（ａ）〜図１０（ａ）は平面図、図６（ｂ）〜図１０（ｂ）は図６（ａ）〜図１０（ａ）のＢ−Ｂ線に沿った断面図、図１０（ｃ）は図１０（ａ）のＣ−Ｃ線に沿った断面図である。
【００２０】
まず、図６（ａ）及び図６（ｂ）に示すように、半導体基板（半導体ウェハ）２１上に、光硬化型のインプリント材料（ナノインプリント材料）２２を例えばインクジェット法によって供給する（塗布する）。
【００２１】
次に、図７（ａ）及び図７（ｂ）に示すように、半導体基板２１上に供給されたインプリント材料２２に、所定の方向（第１の方向）に延伸する凸パターンを有するテンプレート（図示せず）を接触させる（押し付ける）。具体的には、テンプレートに形成されたパターンは、２０ｎｍのハーフピッチを有するラインアンドスペースパターンである。続いて、テンプレートが接触した状態で紫外（ＵＶ）光を照射し、インプリント材料２２を硬化させる。さらに、テンプレートを半導体基板２１から離型する。これにより、図７（ａ）及び図７（ｂ）に示すように、テンプレートの凸パターンに対応した溝パターン２３を有するインプリント材料層２２ａが得られる。なお、実際には、上述した工程を必要な回数（ショット数）繰り返すことで、半導体基板２１の全面にインプリントパターンが形成される。
【００２２】
次に、図８（ａ）及び図８（ｂ）に示すように、溝パターン２３をネガ型レジスト材料２４で埋める。具体的には、ＥＵＶ用のネガ型レジスト材料をスピン塗布法によって、インプリントパターンを有する半導体基板２１上に塗布する。さらに、ネガ型レジスト材料２４に対してベーク処理を行う。なお、図８（ａ）及び図８（ｂ）では、ネガ型レジスト材料２４がインプリントパターン（インプリント材料層２２ａ）を完全に覆っているが、少なくともネガ型レジスト材料２４が溝パターン２３を埋めていればよい。
【００２３】
次に、図９（ａ）及び図９（ｂ）に示すように、溝パターン２３の延伸方向（第１の方向）に直交する方向（第２の方向）に延伸する遮光パターンを有するフォトマスク（図示せず）を介して、ネガ型レジスト材料２４をＥＵＶ光によって露光する。具体的には、フォトマスクに形成されたパターンは、２０ｎｍのハーフピッチを有するラインアンドスペースパターンである。この露光処理により、ネガ型レジスト材料２４には、露光領域２４ａ及び非露光領域２４ｂが形成される。さらに、露光されたネガ型レジスト材料２４に対してベーク処理を行う。
【００２４】
次に、図１０（ａ）及び図１０（ｂ）に示すように、ネガ型レジスト材料２４を現像する。具体的には、２．３８％ＴＭＡＨ水溶液を用いて現像処理を行う。この現像処理により、ネガ型レジスト材料２４の非露光領域２４ｂが除去され、露光領域２４ａがラインパターンとして残る。その結果、ライン状のインプリント材料層２２ａ及びライン状のネガ型レジスト材料層（露光領域）２４ａのいずれも形成されていない領域にホールパターン２５が形成される。
【００２５】
以上のように、本実施形態によれば、インプリント材料層のパターン２２ａはラインパターンである。そのため、ホールパターンに比べてパターン占有率が大きく、インプリント樹脂をテンプレートの凹部内に確実に充填することが可能である。また、レジスト材料層のパターン２４ａの形成には、１回のＥＵＶ露光を行えばよい。そのため、製造コストの上昇を抑えることができる。したがって、本実施形態によれば、微細なホールパターンを低コストで確実に形成することが可能となる。
【００２６】
（実施形態３）
図１１〜図１７は、第３の実施形態に係るパターン形成方法を模式的に示した図である。図１１（ａ）〜図１７（ａ）は平面図、図１１（ｂ）〜図１７（ｂ）は図１１（ａ）〜図１７（ａ）のＢ−Ｂ線に沿った断面図、図１５（ｃ）〜図１７（ｃ）は図１５（ａ）〜図１７（ａ）のＣ−Ｃ線に沿った断面図である。
【００２７】
まず、図１１（ａ）及び図１１（ｂ）に示すように、半導体基板（半導体ウェハ）３１上に、光硬化型のインプリント材料（ナノインプリント材料）３２を例えばインクジェット法によって供給する（塗布する）。
【００２８】
次に、図１２（ａ）及び図１２（ｂ）に示すように、半導体基板３１上に供給されたインプリント材料３２に、所定の方向（第１の方向）に延伸する凸パターンを有するテンプレート（図示せず）を接触させる（押し付ける）。具体的には、テンプレートに形成されたパターンは、２０ｎｍのハーフピッチを有するラインアンドスペースパターンである。続いて、テンプレートが接触した状態で紫外（ＵＶ）光を照射し、インプリント材料３２を硬化させる。さらに、テンプレートを半導体基板３１から離型する。これにより、図１２（ａ）及び図１２（ｂ）に示すように、テンプレートの凸パターンに対応した溝パターン３３を有するインプリント材料層３２ａが得られる。なお、実際には、上述した工程を必要な回数（ショット数）繰り返すことで、半導体基板３１の全面にインプリントパターンが形成される。
【００２９】
次に、図１３（ａ）及び図１３（ｂ）に示すように、溝パターン３３をポジ型レジスト材料３４で埋める。具体的には、ＥＵＶ用のポジ型レジスト材料をスピン塗布法によって、インプリントパターンを有する半導体基板３１上に塗布する。さらに、ポジ型レジスト材料３４に対してベーク処理を行う。なお、図１３（ａ）及び図１３（ｂ）では、ポジ型レジスト材料３４がインプリントパターン（インプリント材料層３２ａ）を完全に覆っているが、少なくともポジ型レジスト材料３４が溝パターン３３を埋めていればよい。
【００３０】
次に、図１４（ａ）及び図１４（ｂ）に示すように、溝パターン３３の延伸方向（第１の方向）に直交する方向（第２の方向）に延伸する透光パターンを有するフォトマスク（図示せず）を介して、ポジ型レジスト材料３４をＥＵＶ光によって露光する。具体的には、フォトマスクに形成されたパターンは、２４ｎｍのハーフピッチを有するラインアンドスペースパターンである。この露光処理により、ポジ型レジスト材料３４には、非露光領域３４ａ及び露光領域３４ｂが形成される。さらに、露光されたポジ型レジスト材料３４に対してベーク処理を行う。
【００３１】
次に、図１５（ａ）及び図１５（ｂ）に示すように、ポジ型レジスト材料３４を現像する。具体的には、２．３８％ＴＭＡＨ水溶液を用いて現像処理を行う。この現像処理により、ポジ型レジスト材料３４の露光領域３４ｂが除去され、非露光領域３４ａがラインパターンとして残る。その結果、ライン状のインプリント材料層３２ａ及びライン状のポジ型レジスト材料層（非露光領域）３４ａのいずれも形成されていない領域にホールパターン３５が形成される。
【００３２】
次に、図１６（ａ）及び図１６（ｂ）に示すように、ホールパターン３５が形成された半導体基板３１上に側壁材料３６を塗布する。具体的には、側壁材料３６としてＲＥＬＡＣＳ剤をスピンコートによって塗布する。これにより、ホールパターン３５が側壁材料３６によって埋められる。
【００３３】
次に、図１７（ａ）及び図１７（ｂ）に示すように、加熱処理を行う。この加熱処理により、ポジ型レジスト材料層３４ａ中に残存している酸と側壁材料（ＲＥＬＡＣＳ剤）３６とが架橋反応する。さらに、水洗処理を行うことで、未反応の側壁材料３６を除去する。これにより、ホールパターン３５の一対の側面を規定するポジ型レジスト材料層３４ａの部分に側壁膜３６ａが形成される。その結果、シュリンクされたホールパターン３５ａが得られる。
【００３４】
以上のように、本実施形態においても、第１の実施形態と同様に、微細なホールパターンを低コストで確実に形成することが可能とである。また、本実施形態では、ホールパターンのシュリンクを行うことで、レジスト材料層のパターン３４ａのピッチを大ききしても、微細なホールパターンを形成することが可能である。
【００３５】
（実施形態４）
図１８〜図２４は、第４の実施形態に係るパターン形成方法を模式的に示した図である。図１８（ａ）〜図２４（ａ）は平面図、図１８（ｂ）〜図２４（ｂ）は図１８（ａ）〜図２４（ａ）のＢ−Ｂ線に沿った断面図、図２２（ｃ）〜図２４（ｃ）は図２２（ａ）〜図２４（ａ）のＣ−Ｃ線に沿った断面図である。
【００３６】
まず、図１８（ａ）及び図１８（ｂ）に示すように、半導体基板（半導体ウェハ）４１上に、光硬化型のインプリント材料（ナノインプリント材料）４２を例えばインクジェット法によって供給する（塗布する）。
【００３７】
次に、図１９（ａ）及び図１９（ｂ）に示すように、半導体基板４１上に供給されたインプリント材料４２に、所定の方向（第１の方向）に延伸する凸パターンを有するテンプレート（図示せず）を接触させる（押し付ける）。具体的には、テンプレートに形成されたパターンは、２０ｎｍのハーフピッチを有するラインアンドスペースパターンである。続いて、テンプレートが接触した状態で紫外（ＵＶ）光を照射し、インプリント材料４２を硬化させる。さらに、テンプレートを半導体基板４１から離型する。これにより、図１９（ａ）及び図１９（ｂ）に示すように、テンプレートの凸パターンに対応した溝パターン４３を有するインプリント材料層４２ａが得られる。なお、実際には、上述した工程を必要な回数（ショット数）繰り返すことで、半導体基板４１の全面にインプリントパターンが形成される。
【００３８】
次に、図２０（ａ）及び図２０（ｂ）に示すように、溝パターン４３をネガ型レジスト材料４４で埋める。具体的には、ＥＵＶ用のネガ型レジスト材料をスピン塗布法によって、インプリントパターンを有する半導体基板４１上に塗布する。さらに、ネガ型レジスト材料４４に対してベーク処理を行う。なお、図２０（ａ）及び図２０（ｂ）では、ネガ型レジスト材料４４がインプリントパターン（インプリント材料層４２ａ）を完全に覆っているが、少なくともネガ型レジスト材料４４が溝パターン４３を埋めていればよい。
【００３９】
次に、図２１（ａ）及び図２１（ｂ）に示すように、溝パターン４３の延伸方向（第１の方向）に直交する方向（第２の方向）に延伸する遮光パターンを有するフォトマスク（図示せず）を介して、ネガ型レジスト材料４４をＥＵＶ光によって露光する。具体的には、フォトマスクに形成されたパターンは、２４ｎｍのハーフピッチを有するラインアンドスペースパターンである。この露光処理により、ネガ型レジスト材料４４には、露光領域４４ａ及び非露光領域４４ｂが形成される。さらに、露光されたネガ型レジスト材料４４に対してベーク処理を行う。
【００４０】
次に、図２２（ａ）及び図２２（ｂ）に示すように、ネガ型レジスト材料４４を現像する。具体的には、２．３８％ＴＭＡＨ水溶液を用いて現像処理を行う。この現像処理により、ネガ型レジスト材料４４の非露光領域４４ｂが除去され、露光領域４４ａがラインパターンとして残る。その結果、ライン状のインプリント材料層４２ａ及びライン状のネガ型レジスト材料層（露光領域）４４ａのいずれも形成されていない領域にホールパターン４５が形成される。
【００４１】
次に、図２３（ａ）及び図２３（ｂ）に示すように、ホールパターン４５が形成された半導体基板４１上に側壁材料４６を塗布する。具体的には、側壁材料４６としてＲＥＬＡＣＳ剤をスピンコートによって塗布する。これにより、ホールパターン４５が側壁材料４６によって埋められる。
【００４２】
次に、図２４（ａ）及び図２４（ｂ）に示すように、加熱処理を行う。この加熱処理により、ポジ型レジスト材料層４４ａ中に残存している酸と側壁材料（ＲＥＬＡＣＳ剤）４６とが架橋反応する。さらに、水洗処理を行うことで、未反応の側壁材料４６を除去する。これにより、ホールパターン４５の一対の側面を規定するポジ型レジスト材料層４４ａの部分に側壁膜４６ａが形成される。その結果、シュリンクされたホールパターン４５ａが得られる。
【００４３】
以上のように、本実施形態においても、第２の実施形態と同様に、微細なホールパターンを低コストで確実に形成することが可能とである。また、本実施形態では、ホールパターンのシュリンクを行うことで、レジスト材料層のパターン４４ａのピッチを大ききしても、微細なホールパターンを形成することが可能である。
【００４４】
なお、上述した第１〜第４の実施形態の方法は、半導体装置の製造方法に適用可能である。図２５は、半導体装置の製造方法を示したフローチャートである。
【００４５】
まず、第１〜第４の実施形態のいずれかの方法によってホールパターンを形成する（Ｓ１）。次に、ホールパターンを規定するインプリント材料層及びレジスト材料層のパターンをマスクとして用いて、下地層のエッチングを行う。その結果、下地層にホールパターンが形成される。
【００４６】
このように、上述した第１〜第４の実施形態のパターン形成方法を半導体装置の製造方法に適用することで、微細なホールパターンを形成することができる。
【００４７】
また、上述した第１〜第４の実施形態では、レジスト材料を露光する工程において、ＥＵＶ光を用いたが、一般には光又は電子線を用いることが可能である。例えば、Ｇ線、ｉ線、ＫｒＦエキシマレーザー光、ＡｒＦエキシマレーザー光、等を用いることが可能である。
【００４８】
また、上述した第１〜第４の実施形態では、規則的に配列されたホールパターンの形成方法について説明したが、所望のホールパターンの形成方法に上述した方法を適用することが可能である。例えば、単一のホールパターンの形成にも上述した方法を適用することが可能である。
【００４９】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００５０】
１１、２１、３１、４１…半導体基板
１２、２２、３２、４２…インプリント材料
１２ａ、２２ａ、３２ａ、４２ａ…インプリント材料層
１３、２３、３３、４３…溝パターン
１４、３４…ポジ型レジスト材料
１４ａ、３４ａ…非露光領域 １４ｂ、３４ｂ…露光領域
２４、４４…ネガ型レジスト材料
２４ａ、４４ａ…露光領域 ２４ｂ、４４ｂ…非露光領域
１５、２５、３５、４５…ホールパターン
３５ａ、４５ａ…シュリンクされたホールパターン
３６、４６…側壁材料 ３６ａ、４６ａ…側壁膜
【技術分野】
【０００１】
本発明の実施形態は、パターン形成方法及び半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体装置（半導体集積回路装置）の微細化に伴い、微細なホールパターンを形成することが難しくなってきている。
【０００３】
微細なパターンを形成するための技術として、ＥＵＶ（extreme ultraviolet）リソグラフィが提案されている。しかしながら、ＥＵＶ露光の限界よりも微細なホールパターンを形成する場合には、２回以上の露光を行う必要がある。ＥＵＶリソグラフィは、非常にプロセスコストが高いため、２回以上の露光を行うと、製造コストが大幅に上昇する。
【０００４】
一方、微細なパターンを形成するための技術として、インプリントリソグラフィ（ナノインプリントリソグラフィ）も提案されている。しかしながら、インプリントリソグラフィでホールパターンを形成する場合、ホールパターンはラインパターンに比べてパターン占有率が小さいため、インプリント樹脂をテンプレートの凹部内に確実に充填することが困難である。
【０００５】
このように、従来は、微細なホールパターンを低コストで確実に形成することが困難であった。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平５−３２６３５８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
微細なホールパターンを低コストで確実に形成することが可能な方法を提供する。
【課題を解決するための手段】
【０００８】
実施形態に係るパターン形成方法は、インプリント法を用いて、第１の方向に延伸する溝パターンを有するインプリント材料層を基板上に形成する工程と、前記溝パターンをポジ型のレジスト材料で埋める工程と、前記第１の方向に直交する第２の方向に延伸する透光パターンを有するマスクを介して前記レジスト材料を露光する工程と、前記透光パターンを介して露光された前記レジスト材料の部分を除去することでホールパターンを形成する工程と、を備える。
【０００９】
実施形態に係るパターン形成方法は、インプリント法を用いて、第１の方向に延伸する溝パターンを有するインプリント材料層を基板上に形成する工程と、前記溝パターンをネガ型のレジスト材料で埋める工程と、前記第１の方向に直交する第２の方向に延伸する遮光パターンを有するマスクを介して前記レジスト材料を露光する工程と、前記遮光パターンにより露光されなかった前記レジスト材料の部分を除去することでホールパターンを形成する工程と、を備える。
【図面の簡単な説明】
【００１０】
【図１】第１の実施形態に係るパターン形成方法の一部を模式的に示した図である。
【図２】第１の実施形態に係るパターン形成方法の一部を模式的に示した図である。
【図３】第１の実施形態に係るパターン形成方法の一部を模式的に示した図である。
【図４】第１の実施形態に係るパターン形成方法の一部を模式的に示した図である。
【図５】第１の実施形態に係るパターン形成方法の一部を模式的に示した図である。
【図６】第２の実施形態に係るパターン形成方法の一部を模式的に示した図である。
【図７】第２の実施形態に係るパターン形成方法の一部を模式的に示した図である。
【図８】第２の実施形態に係るパターン形成方法の一部を模式的に示した図である。
【図９】第２の実施形態に係るパターン形成方法の一部を模式的に示した図である。
【図１０】第２の実施形態に係るパターン形成方法の一部を模式的に示した図である。
【図１１】第３の実施形態に係るパターン形成方法の一部を模式的に示した図である。
【図１２】第３の実施形態に係るパターン形成方法の一部を模式的に示した図である。
【図１３】第３の実施形態に係るパターン形成方法の一部を模式的に示した図である。
【図１４】第３の実施形態に係るパターン形成方法の一部を模式的に示した図である。
【図１５】第３の実施形態に係るパターン形成方法の一部を模式的に示した図である。
【図１６】第３の実施形態に係るパターン形成方法の一部を模式的に示した図である。
【図１７】第３の実施形態に係るパターン形成方法の一部を模式的に示した図である。
【図１８】第４の実施形態に係るパターン形成方法の一部を模式的に示した図である。
【図１９】第４の実施形態に係るパターン形成方法の一部を模式的に示した図である。
【図２０】第４の実施形態に係るパターン形成方法の一部を模式的に示した図である。
【図２１】第４の実施形態に係るパターン形成方法の一部を模式的に示した図である。
【図２２】第４の実施形態に係るパターン形成方法の一部を模式的に示した図である。
【図２３】第４の実施形態に係るパターン形成方法の一部を模式的に示した図である。
【図２４】第４の実施形態に係るパターン形成方法の一部を模式的に示した図である。
【図２５】実施形態に係る半導体装置の製造方法を示したフローチャートである。
【発明を実施するための形態】
【００１１】
以下、実施形態を図面を参照して説明する。
【００１２】
（実施形態１）
図１〜図５は、第１の実施形態に係るパターン形成方法を模式的に示した図である。図１（ａ）〜図５（ａ）は平面図、図１（ｂ）〜図５（ｂ）は図１（ａ）〜図５（ａ）のＢ−Ｂ線に沿った断面図、図５（ｃ）は図５（ａ）のＣ−Ｃ線に沿った断面図である。
【００１３】
まず、図１（ａ）及び図１（ｂ）に示すように、半導体基板（半導体ウェハ）１１上に、光硬化型のインプリント材料（ナノインプリント材料）１２を例えばインクジェット法によって供給する（塗布する）。
【００１４】
次に、図２（ａ）及び図２（ｂ）に示すように、半導体基板１１上に供給されたインプリント材料１２に、所定の方向（第１の方向）に延伸する凸パターンを有するテンプレート（図示せず）を接触させる（押し付ける）。具体的には、テンプレートに形成されたパターンは、２０ｎｍのハーフピッチを有するラインアンドスペースパターンである。続いて、テンプレートが接触した状態で紫外（ＵＶ）光を照射し、インプリント材料１２を硬化させる。さらに、テンプレートを半導体基板１１から離型する。これにより、図２（ａ）及び図２（ｂ）に示すように、テンプレートの凸パターンに対応した溝パターン１３を有するインプリント材料層１２ａが得られる。なお、実際には、上述した工程を必要な回数（ショット数）繰り返すことで、半導体基板１１の全面にインプリントパターンが形成される。
【００１５】
次に、図３（ａ）及び図３（ｂ）に示すように、溝パターン１３をポジ型レジスト材料１４で埋める。具体的には、ＥＵＶ用のポジ型レジスト材料をスピン塗布法によって、インプリントパターンを有する半導体基板１１上に塗布する。さらに、ポジ型レジスト材料１４に対してベーク処理を行う。なお、図３（ａ）及び図３（ｂ）では、ポジ型レジスト材料１４がインプリントパターン（インプリント材料層１２ａ）を完全に覆っているが、少なくともポジ型レジスト材料１４が溝パターン１３を埋めていればよい。
【００１６】
次に、図４（ａ）及び図４（ｂ）に示すように、溝パターン１３の延伸方向（第１の方向）に直交する方向（第２の方向）に延伸する透光パターンを有するフォトマスク（図示せず）を介して、ポジ型レジスト材料１４をＥＵＶ光によって露光する。具体的には、フォトマスクに形成されたパターンは、２０ｎｍのハーフピッチを有するラインアンドスペースパターンである。この露光処理により、ポジ型レジスト材料１４には、非露光領域１４ａ及び露光領域１４ｂが形成される。さらに、露光されたポジ型レジスト材料１４に対してベーク処理を行う。
【００１７】
次に、図５（ａ）及び図５（ｂ）に示すように、ポジ型レジスト材料１４を現像する。具体的には、２．３８％ＴＭＡＨ水溶液を用いて現像処理を行う。この現像処理により、ポジ型レジスト材料１４の露光領域１４ｂが除去され、非露光領域１４ａがラインパターンとして残る。その結果、ライン状のインプリント材料層１２ａ及びライン状のポジ型レジスト材料層（非露光領域）１４ａのいずれも形成されていない領域にホールパターン１５が形成される。
【００１８】
以上のように、本実施形態によれば、インプリント材料層のパターン１２ａはラインパターンである。そのため、ホールパターンに比べてパターン占有率が大きく、インプリント樹脂をテンプレートの凹部内に確実に充填することが可能である。また、レジスト材料層のパターン１４ａの形成には、１回のＥＵＶ露光を行えばよい。そのため、製造コストの上昇を抑えることができる。したがって、本実施形態によれば、微細なホールパターンを低コストで確実に形成することが可能となる。
【００１９】
（実施形態２）
図６〜図１０は、第２の実施形態に係るパターン形成方法を模式的に示した図である。図６（ａ）〜図１０（ａ）は平面図、図６（ｂ）〜図１０（ｂ）は図６（ａ）〜図１０（ａ）のＢ−Ｂ線に沿った断面図、図１０（ｃ）は図１０（ａ）のＣ−Ｃ線に沿った断面図である。
【００２０】
まず、図６（ａ）及び図６（ｂ）に示すように、半導体基板（半導体ウェハ）２１上に、光硬化型のインプリント材料（ナノインプリント材料）２２を例えばインクジェット法によって供給する（塗布する）。
【００２１】
次に、図７（ａ）及び図７（ｂ）に示すように、半導体基板２１上に供給されたインプリント材料２２に、所定の方向（第１の方向）に延伸する凸パターンを有するテンプレート（図示せず）を接触させる（押し付ける）。具体的には、テンプレートに形成されたパターンは、２０ｎｍのハーフピッチを有するラインアンドスペースパターンである。続いて、テンプレートが接触した状態で紫外（ＵＶ）光を照射し、インプリント材料２２を硬化させる。さらに、テンプレートを半導体基板２１から離型する。これにより、図７（ａ）及び図７（ｂ）に示すように、テンプレートの凸パターンに対応した溝パターン２３を有するインプリント材料層２２ａが得られる。なお、実際には、上述した工程を必要な回数（ショット数）繰り返すことで、半導体基板２１の全面にインプリントパターンが形成される。
【００２２】
次に、図８（ａ）及び図８（ｂ）に示すように、溝パターン２３をネガ型レジスト材料２４で埋める。具体的には、ＥＵＶ用のネガ型レジスト材料をスピン塗布法によって、インプリントパターンを有する半導体基板２１上に塗布する。さらに、ネガ型レジスト材料２４に対してベーク処理を行う。なお、図８（ａ）及び図８（ｂ）では、ネガ型レジスト材料２４がインプリントパターン（インプリント材料層２２ａ）を完全に覆っているが、少なくともネガ型レジスト材料２４が溝パターン２３を埋めていればよい。
【００２３】
次に、図９（ａ）及び図９（ｂ）に示すように、溝パターン２３の延伸方向（第１の方向）に直交する方向（第２の方向）に延伸する遮光パターンを有するフォトマスク（図示せず）を介して、ネガ型レジスト材料２４をＥＵＶ光によって露光する。具体的には、フォトマスクに形成されたパターンは、２０ｎｍのハーフピッチを有するラインアンドスペースパターンである。この露光処理により、ネガ型レジスト材料２４には、露光領域２４ａ及び非露光領域２４ｂが形成される。さらに、露光されたネガ型レジスト材料２４に対してベーク処理を行う。
【００２４】
次に、図１０（ａ）及び図１０（ｂ）に示すように、ネガ型レジスト材料２４を現像する。具体的には、２．３８％ＴＭＡＨ水溶液を用いて現像処理を行う。この現像処理により、ネガ型レジスト材料２４の非露光領域２４ｂが除去され、露光領域２４ａがラインパターンとして残る。その結果、ライン状のインプリント材料層２２ａ及びライン状のネガ型レジスト材料層（露光領域）２４ａのいずれも形成されていない領域にホールパターン２５が形成される。
【００２５】
以上のように、本実施形態によれば、インプリント材料層のパターン２２ａはラインパターンである。そのため、ホールパターンに比べてパターン占有率が大きく、インプリント樹脂をテンプレートの凹部内に確実に充填することが可能である。また、レジスト材料層のパターン２４ａの形成には、１回のＥＵＶ露光を行えばよい。そのため、製造コストの上昇を抑えることができる。したがって、本実施形態によれば、微細なホールパターンを低コストで確実に形成することが可能となる。
【００２６】
（実施形態３）
図１１〜図１７は、第３の実施形態に係るパターン形成方法を模式的に示した図である。図１１（ａ）〜図１７（ａ）は平面図、図１１（ｂ）〜図１７（ｂ）は図１１（ａ）〜図１７（ａ）のＢ−Ｂ線に沿った断面図、図１５（ｃ）〜図１７（ｃ）は図１５（ａ）〜図１７（ａ）のＣ−Ｃ線に沿った断面図である。
【００２７】
まず、図１１（ａ）及び図１１（ｂ）に示すように、半導体基板（半導体ウェハ）３１上に、光硬化型のインプリント材料（ナノインプリント材料）３２を例えばインクジェット法によって供給する（塗布する）。
【００２８】
次に、図１２（ａ）及び図１２（ｂ）に示すように、半導体基板３１上に供給されたインプリント材料３２に、所定の方向（第１の方向）に延伸する凸パターンを有するテンプレート（図示せず）を接触させる（押し付ける）。具体的には、テンプレートに形成されたパターンは、２０ｎｍのハーフピッチを有するラインアンドスペースパターンである。続いて、テンプレートが接触した状態で紫外（ＵＶ）光を照射し、インプリント材料３２を硬化させる。さらに、テンプレートを半導体基板３１から離型する。これにより、図１２（ａ）及び図１２（ｂ）に示すように、テンプレートの凸パターンに対応した溝パターン３３を有するインプリント材料層３２ａが得られる。なお、実際には、上述した工程を必要な回数（ショット数）繰り返すことで、半導体基板３１の全面にインプリントパターンが形成される。
【００２９】
次に、図１３（ａ）及び図１３（ｂ）に示すように、溝パターン３３をポジ型レジスト材料３４で埋める。具体的には、ＥＵＶ用のポジ型レジスト材料をスピン塗布法によって、インプリントパターンを有する半導体基板３１上に塗布する。さらに、ポジ型レジスト材料３４に対してベーク処理を行う。なお、図１３（ａ）及び図１３（ｂ）では、ポジ型レジスト材料３４がインプリントパターン（インプリント材料層３２ａ）を完全に覆っているが、少なくともポジ型レジスト材料３４が溝パターン３３を埋めていればよい。
【００３０】
次に、図１４（ａ）及び図１４（ｂ）に示すように、溝パターン３３の延伸方向（第１の方向）に直交する方向（第２の方向）に延伸する透光パターンを有するフォトマスク（図示せず）を介して、ポジ型レジスト材料３４をＥＵＶ光によって露光する。具体的には、フォトマスクに形成されたパターンは、２４ｎｍのハーフピッチを有するラインアンドスペースパターンである。この露光処理により、ポジ型レジスト材料３４には、非露光領域３４ａ及び露光領域３４ｂが形成される。さらに、露光されたポジ型レジスト材料３４に対してベーク処理を行う。
【００３１】
次に、図１５（ａ）及び図１５（ｂ）に示すように、ポジ型レジスト材料３４を現像する。具体的には、２．３８％ＴＭＡＨ水溶液を用いて現像処理を行う。この現像処理により、ポジ型レジスト材料３４の露光領域３４ｂが除去され、非露光領域３４ａがラインパターンとして残る。その結果、ライン状のインプリント材料層３２ａ及びライン状のポジ型レジスト材料層（非露光領域）３４ａのいずれも形成されていない領域にホールパターン３５が形成される。
【００３２】
次に、図１６（ａ）及び図１６（ｂ）に示すように、ホールパターン３５が形成された半導体基板３１上に側壁材料３６を塗布する。具体的には、側壁材料３６としてＲＥＬＡＣＳ剤をスピンコートによって塗布する。これにより、ホールパターン３５が側壁材料３６によって埋められる。
【００３３】
次に、図１７（ａ）及び図１７（ｂ）に示すように、加熱処理を行う。この加熱処理により、ポジ型レジスト材料層３４ａ中に残存している酸と側壁材料（ＲＥＬＡＣＳ剤）３６とが架橋反応する。さらに、水洗処理を行うことで、未反応の側壁材料３６を除去する。これにより、ホールパターン３５の一対の側面を規定するポジ型レジスト材料層３４ａの部分に側壁膜３６ａが形成される。その結果、シュリンクされたホールパターン３５ａが得られる。
【００３４】
以上のように、本実施形態においても、第１の実施形態と同様に、微細なホールパターンを低コストで確実に形成することが可能とである。また、本実施形態では、ホールパターンのシュリンクを行うことで、レジスト材料層のパターン３４ａのピッチを大ききしても、微細なホールパターンを形成することが可能である。
【００３５】
（実施形態４）
図１８〜図２４は、第４の実施形態に係るパターン形成方法を模式的に示した図である。図１８（ａ）〜図２４（ａ）は平面図、図１８（ｂ）〜図２４（ｂ）は図１８（ａ）〜図２４（ａ）のＢ−Ｂ線に沿った断面図、図２２（ｃ）〜図２４（ｃ）は図２２（ａ）〜図２４（ａ）のＣ−Ｃ線に沿った断面図である。
【００３６】
まず、図１８（ａ）及び図１８（ｂ）に示すように、半導体基板（半導体ウェハ）４１上に、光硬化型のインプリント材料（ナノインプリント材料）４２を例えばインクジェット法によって供給する（塗布する）。
【００３７】
次に、図１９（ａ）及び図１９（ｂ）に示すように、半導体基板４１上に供給されたインプリント材料４２に、所定の方向（第１の方向）に延伸する凸パターンを有するテンプレート（図示せず）を接触させる（押し付ける）。具体的には、テンプレートに形成されたパターンは、２０ｎｍのハーフピッチを有するラインアンドスペースパターンである。続いて、テンプレートが接触した状態で紫外（ＵＶ）光を照射し、インプリント材料４２を硬化させる。さらに、テンプレートを半導体基板４１から離型する。これにより、図１９（ａ）及び図１９（ｂ）に示すように、テンプレートの凸パターンに対応した溝パターン４３を有するインプリント材料層４２ａが得られる。なお、実際には、上述した工程を必要な回数（ショット数）繰り返すことで、半導体基板４１の全面にインプリントパターンが形成される。
【００３８】
次に、図２０（ａ）及び図２０（ｂ）に示すように、溝パターン４３をネガ型レジスト材料４４で埋める。具体的には、ＥＵＶ用のネガ型レジスト材料をスピン塗布法によって、インプリントパターンを有する半導体基板４１上に塗布する。さらに、ネガ型レジスト材料４４に対してベーク処理を行う。なお、図２０（ａ）及び図２０（ｂ）では、ネガ型レジスト材料４４がインプリントパターン（インプリント材料層４２ａ）を完全に覆っているが、少なくともネガ型レジスト材料４４が溝パターン４３を埋めていればよい。
【００３９】
次に、図２１（ａ）及び図２１（ｂ）に示すように、溝パターン４３の延伸方向（第１の方向）に直交する方向（第２の方向）に延伸する遮光パターンを有するフォトマスク（図示せず）を介して、ネガ型レジスト材料４４をＥＵＶ光によって露光する。具体的には、フォトマスクに形成されたパターンは、２４ｎｍのハーフピッチを有するラインアンドスペースパターンである。この露光処理により、ネガ型レジスト材料４４には、露光領域４４ａ及び非露光領域４４ｂが形成される。さらに、露光されたネガ型レジスト材料４４に対してベーク処理を行う。
【００４０】
次に、図２２（ａ）及び図２２（ｂ）に示すように、ネガ型レジスト材料４４を現像する。具体的には、２．３８％ＴＭＡＨ水溶液を用いて現像処理を行う。この現像処理により、ネガ型レジスト材料４４の非露光領域４４ｂが除去され、露光領域４４ａがラインパターンとして残る。その結果、ライン状のインプリント材料層４２ａ及びライン状のネガ型レジスト材料層（露光領域）４４ａのいずれも形成されていない領域にホールパターン４５が形成される。
【００４１】
次に、図２３（ａ）及び図２３（ｂ）に示すように、ホールパターン４５が形成された半導体基板４１上に側壁材料４６を塗布する。具体的には、側壁材料４６としてＲＥＬＡＣＳ剤をスピンコートによって塗布する。これにより、ホールパターン４５が側壁材料４６によって埋められる。
【００４２】
次に、図２４（ａ）及び図２４（ｂ）に示すように、加熱処理を行う。この加熱処理により、ポジ型レジスト材料層４４ａ中に残存している酸と側壁材料（ＲＥＬＡＣＳ剤）４６とが架橋反応する。さらに、水洗処理を行うことで、未反応の側壁材料４６を除去する。これにより、ホールパターン４５の一対の側面を規定するポジ型レジスト材料層４４ａの部分に側壁膜４６ａが形成される。その結果、シュリンクされたホールパターン４５ａが得られる。
【００４３】
以上のように、本実施形態においても、第２の実施形態と同様に、微細なホールパターンを低コストで確実に形成することが可能とである。また、本実施形態では、ホールパターンのシュリンクを行うことで、レジスト材料層のパターン４４ａのピッチを大ききしても、微細なホールパターンを形成することが可能である。
【００４４】
なお、上述した第１〜第４の実施形態の方法は、半導体装置の製造方法に適用可能である。図２５は、半導体装置の製造方法を示したフローチャートである。
【００４５】
まず、第１〜第４の実施形態のいずれかの方法によってホールパターンを形成する（Ｓ１）。次に、ホールパターンを規定するインプリント材料層及びレジスト材料層のパターンをマスクとして用いて、下地層のエッチングを行う。その結果、下地層にホールパターンが形成される。
【００４６】
このように、上述した第１〜第４の実施形態のパターン形成方法を半導体装置の製造方法に適用することで、微細なホールパターンを形成することができる。
【００４７】
また、上述した第１〜第４の実施形態では、レジスト材料を露光する工程において、ＥＵＶ光を用いたが、一般には光又は電子線を用いることが可能である。例えば、Ｇ線、ｉ線、ＫｒＦエキシマレーザー光、ＡｒＦエキシマレーザー光、等を用いることが可能である。
【００４８】
また、上述した第１〜第４の実施形態では、規則的に配列されたホールパターンの形成方法について説明したが、所望のホールパターンの形成方法に上述した方法を適用することが可能である。例えば、単一のホールパターンの形成にも上述した方法を適用することが可能である。
【００４９】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００５０】
１１、２１、３１、４１…半導体基板
１２、２２、３２、４２…インプリント材料
１２ａ、２２ａ、３２ａ、４２ａ…インプリント材料層
１３、２３、３３、４３…溝パターン
１４、３４…ポジ型レジスト材料
１４ａ、３４ａ…非露光領域 １４ｂ、３４ｂ…露光領域
２４、４４…ネガ型レジスト材料
２４ａ、４４ａ…露光領域 ２４ｂ、４４ｂ…非露光領域
１５、２５、３５、４５…ホールパターン
３５ａ、４５ａ…シュリンクされたホールパターン
３６、４６…側壁材料 ３６ａ、４６ａ…側壁膜
【特許請求の範囲】
【請求項１】
インプリント法を用いて、第１の方向に延伸する溝パターンを有するインプリント材料層を基板上に形成する工程と、
前記溝パターンをポジ型のレジスト材料で埋める工程と、
前記第１の方向に直交する第２の方向に延伸する透光パターンを有するマスクを介して前記レジスト材料を露光する工程と、
前記透光パターンを介して露光された前記レジスト材料の部分を除去することでホールパターンを形成する工程と、
を備えたことを特徴とするパターン形成方法。
【請求項２】
インプリント法を用いて、第１の方向に延伸する溝パターンを有するインプリント材料層を基板上に形成する工程と、
前記溝パターンをネガ型のレジスト材料で埋める工程と、
前記第１の方向に直交する第２の方向に延伸する遮光パターンを有するマスクを介して前記レジスト材料を露光する工程と、
前記遮光パターンにより露光されなかった前記レジスト材料の部分を除去することでホールパターンを形成する工程と、
を備えたことを特徴とするパターン形成方法。
【請求項３】
前記インプリント材料層を形成する工程は、
前記基板上にインプリント材料を供給する工程と、
前記基板上に供給されたインプリント材料に前記第１の方向に延伸する凸パターンを有するテンプレートを接触させる工程と、
前記テンプレートが接触した状態で前記インプリント材料を硬化させる工程と、
前記テンプレートを離型することで前記凸パターンに対応した前記溝パターンを有する前記インプリント材料層を得る工程と、
を備えることを特徴とする請求項１又は２に記載のパターン形成方法。
【請求項４】
前記ホールパターンの一対の側面を規定する前記レジスト材料の部分に側壁膜を形成する工程をさらに備えた
ことを特徴とする請求項１又は２に記載のパターン形成方法。
【請求項５】
前記レジスト材料を露光する工程は、光又は電子線を用いて行われる
ことを特徴とする請求項１又は２に記載のパターン形成方法。
【請求項６】
前記レジスト材料を露光する工程は、ＥＵＶ光を用いて行われる
ことを特徴とする請求項１又は２に記載のパターン形成方法。
【請求項７】
請求項１又は２に記載のホールパターンを用いてエッチングを行う
ことを特徴とする半導体装置の製造方法。
【請求項１】
インプリント法を用いて、第１の方向に延伸する溝パターンを有するインプリント材料層を基板上に形成する工程と、
前記溝パターンをポジ型のレジスト材料で埋める工程と、
前記第１の方向に直交する第２の方向に延伸する透光パターンを有するマスクを介して前記レジスト材料を露光する工程と、
前記透光パターンを介して露光された前記レジスト材料の部分を除去することでホールパターンを形成する工程と、
を備えたことを特徴とするパターン形成方法。
【請求項２】
インプリント法を用いて、第１の方向に延伸する溝パターンを有するインプリント材料層を基板上に形成する工程と、
前記溝パターンをネガ型のレジスト材料で埋める工程と、
前記第１の方向に直交する第２の方向に延伸する遮光パターンを有するマスクを介して前記レジスト材料を露光する工程と、
前記遮光パターンにより露光されなかった前記レジスト材料の部分を除去することでホールパターンを形成する工程と、
を備えたことを特徴とするパターン形成方法。
【請求項３】
前記インプリント材料層を形成する工程は、
前記基板上にインプリント材料を供給する工程と、
前記基板上に供給されたインプリント材料に前記第１の方向に延伸する凸パターンを有するテンプレートを接触させる工程と、
前記テンプレートが接触した状態で前記インプリント材料を硬化させる工程と、
前記テンプレートを離型することで前記凸パターンに対応した前記溝パターンを有する前記インプリント材料層を得る工程と、
を備えることを特徴とする請求項１又は２に記載のパターン形成方法。
【請求項４】
前記ホールパターンの一対の側面を規定する前記レジスト材料の部分に側壁膜を形成する工程をさらに備えた
ことを特徴とする請求項１又は２に記載のパターン形成方法。
【請求項５】
前記レジスト材料を露光する工程は、光又は電子線を用いて行われる
ことを特徴とする請求項１又は２に記載のパターン形成方法。
【請求項６】
前記レジスト材料を露光する工程は、ＥＵＶ光を用いて行われる
ことを特徴とする請求項１又は２に記載のパターン形成方法。
【請求項７】
請求項１又は２に記載のホールパターンを用いてエッチングを行う
ことを特徴とする半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【公開番号】特開２０１３−２６２３１（Ｐ２０１３−２６２３１Ａ）
【公開日】平成２５年２月４日（２０１３．２．４）
【国際特許分類】
【出願番号】特願２０１１−１５６００２（Ｐ２０１１−１５６００２）
【出願日】平成２３年７月１４日（２０１１．７．１４）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
【公開日】平成２５年２月４日（２０１３．２．４）
【国際特許分類】
【出願日】平成２３年７月１４日（２０１１．７．１４）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
[ Back to top ]