パルス幅変調回路およびスイッチングアンプ
【課題】 蓄積手段に蓄積された電圧が無駄に放電されることを防止する。
【解決手段】 コンパレータＣＯＭＰ１の出力がハイレベルのときに、コンデンサＣ３は、コンデンサＣ１の電圧によって充電される。次に、コンパレータＣＯＭＰ１の出力がローレベルのときに、コンデンサＣ３の電圧が定電流Ｉの生成に使用される。同様に、コンパレータＣＯＭＰ２の出力がハイレベルのときに、コンデンサＣ４は、コンデンサＣ２の電圧によって充電される。コンパレータＣＯＭＰ２の出力がローレベルのときに、コンデンサＣ４の電圧が定電流Ｉの生成に使用される。従って、コンデンサＣ１、Ｃ２の電圧が無駄に放電されることが無く、定電流Ｉの生成に再度利用することができる。
【解決手段】 コンパレータＣＯＭＰ１の出力がハイレベルのときに、コンデンサＣ３は、コンデンサＣ１の電圧によって充電される。次に、コンパレータＣＯＭＰ１の出力がローレベルのときに、コンデンサＣ３の電圧が定電流Ｉの生成に使用される。同様に、コンパレータＣＯＭＰ２の出力がハイレベルのときに、コンデンサＣ４は、コンデンサＣ２の電圧によって充電される。コンパレータＣＯＭＰ２の出力がローレベルのときに、コンデンサＣ４の電圧が定電流Ｉの生成に使用される。従って、コンデンサＣ１、Ｃ２の電圧が無駄に放電されることが無く、定電流Ｉの生成に再度利用することができる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パルス幅変調回路およびそれを備えるスイッチングアンプに関する。
【背景技術】
【０００２】
図５は従来のパルス幅変調回路を示す回路図である。パルス幅変調回路６０は、コンデンサＣ１、Ｃ２をトランジスタＱ１、Ｑ２のコレクタ電流Ｉ１、Ｉ２によってそれぞれ充放電することにより、コンパレータＣＯＭＰ１、ＣＯＭＰ２からハイレベルまたはローレベルの２つのレベルを有するパルスを出力する。そして、トランジスタＱ１に入力信号であるオーディオ信号ｉｎを入力し、定電流ＩからのトランジスタＱ１、Ｑ２のコレクタ電流Ｉ１、Ｉ２の分配比を制御し、コンデンサＣ１、Ｃ２の充電時間を制御することによって、出力パルスのパルス幅を変調する。その結果、パルス幅変調回路６０は、コンパレータＣＯＭＰ１、ＣＯＭＰ２からそれぞれＰＷＭ（パルス幅変調）信号を出力する（例えば、特許文献１〜３）。
【０００３】
具体的にパルス幅変調回路６０の動作を説明すると、電流Ｉ１はコンデンサＣ１へと流れ、コンデンサＣ１を充電する。コンデンサＣ１が充電されることにより、（Ｃ）の電位は徐々に上昇していく。コンパレータＣＯＭＰ２の負側入力が閾値電圧Ｖｔｈ以上になると、コンパレータＣＯＭＰ２の出力（Ｄ）がハイレベルからローレベルに反転する。コンパレータＣＯＭＰ２の出力（Ｄ）がローレベルになると、コンデンサＣ２を介してコンパレータＣＯＭＰ２の出力に接続されているコンパレータＣＯＭＰ１の負側入力（Ａ）がローレベルになり、コンパレータＣＯＭＰ１の出力（Ｂ）がローレベルからハイレベルに反転する。コンパレータＣＯＭＰ１の出力（Ｂ）がハイレベルに反転すると、コンパレータＣＯＭＰ２の負側入力（Ｃ）がハイレベルになる。この後、電流Ｉ２によってコンデンサＣ２が充電されることによって、上記と逆の動作が行われる。
【０００４】
コンデンサＣ１の充電によりコンパレータＣＯＭＰ２の負側入力（Ｃ）がローレベルから閾値電圧Ｖｔｈまで達する時間は電流Ｉ１の大きさによって制御され、コンデンサＣ２の充電によりコンパレータＣＯＭＰ１の負側入力（Ａ）がローレベルから閾値電圧Ｖｔｈまで達する時間は電流Ｉ２の大きさによって制御される。この動作を繰り返すことにより、コンパレータＣＯＭＰ１、ＣＯＭＰ２からはハイレベルまたはローレベルのパルスを交互に出力する。
【０００５】
パルス幅変調回路６０には以下の問題がある。コンパレータＣＯＭＰ１の出力がローレベルからハイレベルに反転したときに、コンデンサＣ１の一端（Ｃ）の電圧は、コンパレータ用電源電圧Ｖｂ＋コンパレータの閾値電圧Ｖｔｈに増加しようとするが、コンパレータ用電源電圧Ｖｂを超える電圧は、ダイオードＤ１を介して電源Ｖｂへと放電される。コンパレータＣＯＭＰ２の出力がハイレベルに反転したときの、コンデンサＣ２の放電についても同様である。従って、この放電される電圧が、パルス幅変調回路６０のパルス幅変調動作において使用されずに無駄になっている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００７―２８４５５号公報
【特許文献２】特開２００６―３５２２６９号公報
【特許文献３】特開２０１１―６１３９９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明は上記従来の課題を解決するためになされたものであり、その目的は、蓄積手段に蓄積された電圧が無駄に放電されることを防止するパルス幅変調回路を提供することである。
【課題を解決するための手段】
【０００８】
本発明の好ましい実施形態によるパルス幅変調回路は、第１蓄積手段、第２蓄積手段、第１の出力素子および第２の出力素子を有し、第１の電流により前記第１蓄積手段が充電され、かつ、第２の電流により前記第２蓄積手段が充電されることにより、前記第１の出力素子および前記第２の出力素子からパルスを出力するパルス発生手段と、入力信号に基づいて、一定電流からの前記第１の電流と前記第２の電流との分配比を制御し、前記第１の電流による前記第１蓄積手段の充電時間、および、前記第２の電流による前記第２蓄積手段の充電時間を制御することにより、前記パルスのパルス幅を制御する変調手段と、第３蓄積手段および第４蓄積手段を有し、前記第１の出力素子の出力がハイレベルのときに、前記第３蓄積手段が、前記第１蓄積手段の電圧によって充電され、前記第１の出力素子の出力がローレベルのときに、第３蓄積手段の電圧が前記一定電流の生成に使用され、前記第２の出力素子の出力がハイレベルのときに、前記第４蓄積手段が、前記第２蓄積手段の電圧によって充電され、前記第２の出力素子の出力がローレベルのときに、第４蓄積手段の電圧が前記一定電流の生成に使用される電流帰還手段とを備える。
【０００９】
第１の出力素子の出力がハイレベルのときに、第３蓄積手段は、第１蓄積手段の電圧によって充電される。次に、第１の出力素子の出力がローレベルのときに、第３蓄積手段の電圧が一定電流の生成に使用される。従って、第１蓄積手段の電圧が無駄に放電されることが無く、一旦第３蓄積手段に充電されたあと、定電流の生成に再度利用される。同様に、第２の出力素子の出力がハイレベルのときに、第４蓄積手段は、第２蓄積手段の電圧によって充電される。第２の出力素子の出力がローレベルのときに、第４蓄積手段の電圧が一定電流の生成に使用される。従って、第２蓄積手段の電圧が無駄に放電されることが無く、一旦第４蓄積手段に充電されたあと、定電流の生成に再度利用される。以上のように、電力を効率的に使用することができる。
【００１０】
好ましい実施形態においては、前記電流帰還手段が、前記第１の出力素子の出力がハイレベルのときにオン状態となり前記第３蓄積手段と前記第１蓄積手段とを導通させ、前記第１の出力素子の出力がローレベルのときにオフ状態となり前記第３蓄積手段を前記第１蓄積手段から開放させる第１トランジスタと、前記第２の出力素子の出力がハイレベルのときにオン状態となり前記第４蓄積手段と前記第２蓄積手段とを導通させ、前記第２の出力素子の出力がローレベルのときにオフ状態となり前記第４蓄積手段を前記第２蓄積手段から開放させる第２トランジスタとをさらに有し、前記第３蓄積手段の一端が前記第１トランジスタを介して前記第１蓄積手段と、定電流を生成する定電流回路の電源電圧ラインとに接続され、前記第３蓄積手段の他端が前記第２の出力素子の出力に接続され、前記第４蓄積手段の一端が前記第２トランジスタを介して前記第２蓄積手段と、前記定電流回路の電源電圧ラインとに接続され、前記第４蓄積手段の他端が前記第１の出力素子の出力に接続されている。
【００１１】
第１トランジスタは、第１の出力素子の出力がハイレベルのときにオン状態となり、第３蓄積手段と第１蓄積手段とを導通させる。従って、第１蓄積手段の電圧による電流を、第１トランジスタを介して第３蓄積手段に流し、第３蓄積手段を充電させることができる。一方、第１トランジスタは、第１の出力素子の出力がローレベルのときにオフ状態となり、第３蓄積手段を第１蓄積手段から開放させる。従って、第３蓄積手段への充電電流の供給を停止させることができる。このとき、第３蓄積手段の他端が接続されている第２の出力素子の出力がハイレベルになっているので、第３蓄積手段の電圧が第２の出力素子の出力電圧分増加し、第３蓄積手段の電圧による電流が定電流の生成に使用される。
【００１２】
同様に、第２トランジスタは、第２の出力素子の出力がハイレベルのときにオン状態となり、第４蓄積手段と第２蓄積手段とを導通させる。従って、第２蓄積手段の電圧による電流を、第２トランジスタを介して第４蓄積手段に流し、第４蓄積手段を充電させることができる。一方、第２トランジスタは、第２の出力素子の出力がローレベルのときにオフ状態となり、第４蓄積手段を第２蓄積手段から開放させる。従って、第４蓄積手段への充電電流の供給を停止させることができる。このとき、第４蓄積手段の他端が接続されている第１の出力素子の出力がハイレベルになっているので、第４蓄積手段の電圧が第１の出力素子の出力電圧分増加し、第４蓄積手段の電圧による電流が定電流の生成に使用される。
【００１３】
本発明の別の好ましい実施形態によるパルス幅変調回路は、第１蓄積手段、第２蓄積手段、第１の出力素子および第２の出力素子を有し、第１の電流により前記第１蓄積手段が充電され、かつ、第２の電流により前記第２蓄積手段が充電されることにより、前記第１の出力素子および前記第２の出力素子からパルスを出力するパルス発生手段と、入力信号に基づいて、一定電流からの前記第１の電流と前記第２の電流との分配比を制御し、前記第１の電流による前記第１蓄積手段の充電時間、および、前記第２の電流による前記第２蓄積手段の充電時間を制御することにより、前記パルスのパルス幅を制御する変調手段と、第３蓄積手段および第４蓄積手段を有し、前記第１の出力素子の出力がハイレベルのときに、前記第３蓄積手段が、前記第１蓄積手段の電圧によって充電され、前記第１の出力素子の出力がローレベルのときに、前記第３蓄積手段の電圧および後記第５蓄積手段の電圧が前記一定電流の生成に使用され、前記第２の出力素子の出力がハイレベルのときに、前記第４蓄積手段が、前記第２蓄積手段の電圧によって充電される電流帰還手段と、前記第５蓄積手段を有し、前記第２の出力素子の出力がローレベルのときに、前記第４蓄積手段の電圧によって前記第３蓄積手段および前記第５蓄積手段を充電させる電圧増加手段とを備える。
【００１４】
第１の出力素子の出力がハイレベルのときに、第３蓄積手段は、第１蓄積手段の電圧によって充電される。次に、第１の出力素子の出力がローレベルのときに、第３蓄積手段の電圧及び第５蓄積手段の電圧が一定電流の生成に使用される。従って、第１蓄積手段の電圧が無駄に放電されることが無く、一旦第３蓄積手段に充電されたあと、定電流の生成に再度利用される。第２の出力素子の出力がハイレベルのときに、第４蓄積手段は、第２蓄積手段の電圧によって充電される。第２の出力素子の出力がローレベルのときに、第４蓄積手段の電圧による電流が第５蓄積手段および第３蓄積手段に流れて、第５蓄積手段および第３蓄積手段を充電させる。従って、第５蓄積手段および第３蓄積手段の電圧を第４蓄積手段の電圧によって充電させることができるので、より確実に、第３蓄積手段および第５蓄積手段の電圧を定電流の生成に再度利用することができる。
【００１５】
好ましい実施形態においては、前記電流帰還手段が、前記第１の出力素子の出力がハイレベルのときにオン状態となり前記第３蓄積手段と前記第１蓄積手段とを導通させ、前記第１の出力素子の出力がローレベルのときにオフ状態となり前記第３蓄積手段を前記第１蓄積手段から開放させる第１トランジスタと、前記第２の出力素子の出力がハイレベルのときにオン状態となり前記第４蓄積手段と前記第２蓄積手段とを導通させ、前記第２の出力素子の出力がローレベルのときにオフ状態となり前記第４蓄積手段を前記第２蓄積手段から開放させる第２トランジスタとをさらに有し、前記第３蓄積手段の一端が前記第１トランジスタを介して前記第１蓄積手段と、前記第５蓄積手段を介して定電流を生成する定電流回路の電源電圧ラインとに接続され、前記第３蓄積手段の他端が前記第２の出力素子の出力に接続され、前記第４蓄積手段の一端が前記第２トランジスタを介して前記第２蓄積手段と、前記第５蓄積手段を介して前記第３蓄積手段の一端とに接続され、前記第４蓄積手段の他端が前記第１の出力素子の出力に接続されている。
【００１６】
第２トランジスタは、第２の出力素子の出力がハイレベルのときにオン状態となり、第４蓄積手段と第２蓄積手段とを導通させる。従って、第２蓄積手段の電圧による電流を、第２トランジスタを介して第４蓄積手段に流し、第４蓄積手段を充電させることができる。一方、第２トランジスタは、第２の出力素子の出力がローレベルのときにオフ状態となり、第４蓄積手段を第２蓄積手段から開放させる。従って、第４蓄積手段への充電電流の供給を停止させることができる。このとき、第４蓄積手段の他端が接続されている第１の出力素子の出力がハイレベルになっているので、第４蓄積手段の電圧が第１の出力素子の出力電圧分増加し、第４蓄積手段の電圧による電流が第５蓄積手段および第３蓄積手段に流れて、第５蓄積手段および第３蓄積手段を充電させる。
【００１７】
第１トランジスタは、第１の出力素子の出力がハイレベルのときにオン状態となり、第３蓄積手段と第１蓄積手段とを導通させる。従って、第１蓄積手段の電圧による電流を、第１トランジスタを介して第３蓄積手段に流し、第３蓄積手段を充電させることができる。また、上記の通り、第４蓄積手段の電圧による電流が第５蓄積手段および第３蓄積手段に流れて、第５蓄積手段および第３蓄積手段を充電させる。一方、第１トランジスタは、第１の出力素子の出力がローレベルのときにオフ状態となり、第３蓄積手段を第１蓄積手段から開放させる。従って、第３蓄積手段への充電電流の供給を停止させることができる。このとき、第３蓄積手段の他端が接続されている第２の出力素子の出力がハイレベルになっているので、第３蓄積手段の電圧が第２の出力素子の出力電圧分増加し、第５蓄積手段および第３蓄積手段の電圧による電流が一定電流の生成に使用される。
【００１８】
本発明の好ましい実施形態によるスイッチングアンプは、上記のいずれかに記載のパルス幅変調回路を備える。
【００１９】
上記いずれかの作用効果を有するスイッチングアンプを提供することができる。
【発明の効果】
【００２０】
蓄積手段に蓄積された電圧が無駄に放電されることを防止するパルス幅変調回路を提供することができる。
【図面の簡単な説明】
【００２１】
【図１】本発明の好ましい実施形態によるスイッチングアンプ１０を示す概略ブロック図である。
【図２】本発明の好ましい実施形態によるパルス幅変調回路２０を示す回路図である。
【図３】パルス幅変調回路２０の動作を示す電圧波形図である。
【図４】本発明の好ましい別の実施形態によるパルス幅変調回路２０を示す回路図である。
【図５】背景技術で説明するパルス幅変調回路を示す回路図である。
【発明を実施するための形態】
【００２２】
以下、本発明の好ましい実施形態について、図面を参照して具体的に説明するが、本発明はこれらの実施形態には限定されない。まず、図１を参照して、本発明のパルス幅変調回路２０が適用されるスイッチングアンプの概略構成を説明する。スイッチングアンプ１０は、パルス幅変調回路２０、ドライバ１１、スイッチング出力回路１２、ＬＰＦ（Low Pass Filter）１３を備える。
【００２３】
パルス幅変調回路２０は、入力信号をパルス幅変調して第１のＰＷＭ信号ＯＵＴ１および第２のＰＷＭ信号ＯＵＴ２を生成する。第１のＰＷＭ信号ＯＵＴ１および第２のＰＷＭ信号ＯＵＴ２は、通常、一方がハイレベルの信号である場合に他方がローレベルの信号である。ドライバ１１は、第１のＰＷＭ信号ＯＵＴ１および第２のＰＷＭ信号ＯＵＴ２が入力され、電源電圧に基づいて、後述のスイッチ素子を駆動するための駆動信号ＤＲＶ１およびＤＲＶ２を出力する。
【００２４】
スイッチング出力回路１２は、第１の電源（例えば正の電源＋ＶＤ）と第２の電源（例えば負の電源−ＶＤ）との間に接続され、駆動信号に応答して正の電源＋ＶＤまたは負の電源−ＶＤを出力する。スイッチング出力回路１２は、スイッチ素子（例えば、ＭＯＳＦＥＴ）１５、１６を有する。
【００２５】
ＬＰＦ１３は、スイッチング出力回路１２の出力端とスイッチングアンプ１０の出力端との間に接続され、高周波成分を除去して、スピーカー等の負荷に出力する。ＬＰＦ１３は、コイル１７およびコンデンサ１８を有する。
【００２６】
図２は、パルス幅変調回路２０の概略構成を説明する回路図である。パルス幅変調回路２０は、パルス発生手段２１、変調手段２２、および、電流帰還手段２３を備える。パルス発生手段２１および変調手段２２は、無安定マルチバイブレータを使用したＰＷＭ回路を構成する。
【００２７】
パルス発生手段２１は、電流Ｉ１および電流Ｉ２により、コンデンサＣ１、Ｃ２を充電し、第１の出力素子および第２の出力素子からハイレベルまたはローレベルの２つのレベルを有するパルスを出力する。第１の出力素子、第２の出力素子は、本例では、コンパレータＣＯＭＰ１、ＣＯＭＰ２である。コンパレータＣＯＭＰ１、ＣＯＭＰ２は、負側入力が所定の閾値電圧Ｖｔｈ以上になるとローレベルの信号を出力し、負側入力が所定の閾値電圧Ｖｔｈ未満になるとハイレベルの信号を出力する。コンパレータＣＯＭＰ１、ＣＯＭＰ２は、発振動作（一方のコンパレータがハイレベルを出力する時に、他方のコンパレータがローレベルを出力する動作を繰り返すことをいう）を実行することにより、それぞれパルスを出力する。
【００２８】
パルス発生手段２１は、コンパレータＣＯＭＰ１、ＣＯＭＰ２、コンデンサＣ１、Ｃ２を含み、コンデンサＣ１、Ｃ２の充電時間に対応した幅のパルスを出力する。コンパレータＣＯＭＰ１、ＣＯＭＰ２は、出力パルスのハイレベルに略対応する電源Ｖｂおよびローレベルに略対応する電源（または、接地電位、総称して所定箇所という。）Ｖｃに接続されている。コンパレータＣＯＭＰ１は、出力がコンデンサＣ１の一端に接続され、負側入力がコンデンサＣ２の一端とトランジスタＱ２のコレクタとに接続され、正側入力が閾値電圧Ｖｔｈに接続されている。コンパレータＣＯＭＰ２は、出力がコンデンサＣ２の他端に接続され、負側入力がコンデンサＣ１の他端とトランジスタＱ１のコレクタとに接続され、正側入力が閾値電圧Ｖｔｈに接続されている。
【００２９】
変調手段２２は、入力信号（例えば、オーディオ信号）ｉｎに基づいて電流Ｉ１と電流Ｉ２との分配比を制御することにより、コンパレータＣＯＭＰ１、ＣＯＭＰ２の出力パルスのパルス幅を変化させる。変調手段２２は、定電流回路２５、トランジスタＱ１、Ｑ２、および、抵抗Ｒ１、Ｒ２、Ｒ８、Ｒ９を有する。トランジスタＱ１は、ベースが抵抗Ｒ８を介して入力信号に接続され、コレクタがコンデンサＣ１の他端に接続され、エミッタが抵抗Ｒ１を介して定電流回路２５に接続されている。トランジスタＱ２は、ベースが抵抗Ｒ９を介して接地電位に接続され、コレクタがコンデンサＣ２の一端に接続され、エミッタが抵抗Ｒ２を介して定電流回路２５に接続されている。定電流回路２５は、電源Ｖａの電源ラインに接続され、電源電圧Ｖａが供給されて定電流Ｉを発生させる。電流Ｉ１はトランジスタＱ１のコレクタ電流であり、電流Ｉ２はトランジスタＱ２のコレクタ電流であり、電流Ｉ１と電流Ｉ２との和は、定電流回路２５で発生される定電流Ｉに等しい。すなわち、電流Ｉ１と電流Ｉ２とは、定電流Ｉから分配されている。トランジスタＱ１のベースに入力信号ｉｎが与えられることにより、電流Ｉ１と電流Ｉ２との分配比が入力信号ｉｎに応じて制御される。その結果、コンデンサＣ１およびＣ２の充電時間が制御され、コンパレータＣＯＭＰ１、ＣＯＭＰ２の出力パルスのパルス幅を変化させることができる。
【００３０】
電流帰還手段２３は、コンデンサＣ１、Ｃ２の充電電圧のうち、従来であれば電源Ｖｂに放電され使用されていなかった電圧を、一時的にコンデンサＣ３、Ｃ４に充電したのちに、電源Ｖａへと電流を帰還させ、その結果、定電流回路２５の定電流Ｉの生成に再度利用させるものである。すなわち、コンパレータＣＯＰＭ１の出力がハイレベルのときに、コンデンサＣ３は、コンデンサＣ１の電圧による電流によって充電され、コンパレータＣＯＰＭ１の出力がローレベルのときに、コンデンサＣ３の電圧による電流が電源Ｖａに帰還され、定電流回路２５において定電流Ｉの生成に使用される。同様に、コンパレータＣＯＰＭ２の出力がハイレベルのときに、コンデンサＣ４は、コンデンサＣ２の電圧による電流によって充電され、コンパレータＣＯＰＭ２の出力がローレベルのときに、コンデンサＣ４の電圧による電流が電源Ｖａに帰還され、定電流回路２５において定電流Ｉの生成に使用される。
【００３１】
電流帰還手段２３は、コンデンサＣ３、Ｃ４、ダイオードＤ１〜Ｄ４、および、トランジスタＱ３、Ｑ４を有する。トランジスタＱ３は、ｐｎｐ型トランジスタであり、エミッタがコンデンサＣ１の他端に接続され、ベースが電源Ｖｂに接続され、コレクタがダイオードＤ１のアノードに接続されている。ダイオードＤ１のカソードは、ダイオードＤ３のアノードとコンデンサＣ３の一端とに接続されている。ダイオードＤ３のカソードは、電源Ｖａのラインおよび定電流回路２５に接続されている。コンデンサＣ３の他端はコンパレータＣＯＰＭ２の出力に接続されている。トランジスタＱ４は、ｐｎｐ型トランジスタであり、エミッタがコンデンサＣ２の一端に接続され、ベースが電源Ｖｂに接続され、コレクタがダイオードＤ２のアノードに接続されている。ダイオードＤ２のカソードは、ダイオードＤ４のアノードとコンデンサＣ４の一端とに接続されている。ダイオードＤ４のカソードは、電源Ｖａのラインおよび定電流回路２５に接続されている。コンデンサＣ４の他端はコンパレータＣＯＰＭ１の出力に接続されている。
【００３２】
トランジスタＱ３は、コンパレータＣＯＰＭ１の出力がハイレベルのときにオン状態となり、コンデンサＣ３とコンデンサＣ１とを導通（電気的に接続）させ、コンデンサＣ１の電圧による電流をダイオードＤ１を介してコンデンサＣ３へと流し、コンデンサＣ３を充電させる。一方、トランジスタＱ３は、コンパレータＣＯＰＭ１の出力がローレベルのときにオフ状態となり、コンデンサＣ３をコンデンサ１から開放（電気的に非接続）させ、さらにコンパレータＣＯＭＰ２の出力力がハイレベルになることにより、コンデンサＣ３の電圧による電流をダイオードＤ３を介して電源Ｖａへと帰還させる。
【００３３】
トランジスタＱ４は、コンパレータＣＯＰＭ２の出力がハイレベルのときにオン状態となり、コンデンサＣ４とコンデンサＣ２とを導通（電気的に接続）させ、コンデンサＣ２の電圧による電流をダイオードＤ２を介してコンデンサＣ４へと流し、コンデンサＣ４を充電させる。一方、トランジスタＱ４は、コンパレータＣＯＰＭ２の出力がローレベルのときにオフ状態となり、コンデンサＣ４をコンデンサ２から開放（電気的に非接続）させ、さらにコンパレータＣＯＭＰ１の出力力がハイレベルになることにより、コンデンサＣ４の電圧による電流をダイオードＤ４を介して電源Ｖａへと帰還させる。
【００３４】
以上の構成を有するパルス幅変調回路２０の動作について、図３を参照して説明する。図３の各波形は、図２の各点（Ａ）〜（Ｆ）の電圧波形に対応しており、横軸は時間、縦軸は電圧値を示している。まずは、パルス幅変調回路２０のＰＷＭ信号を出力する基本動作を説明する。
【００３５】
電流Ｉ１はコンデンサＣ１へと流れ、コンデンサＣ１を充電する。コンデンサＣ１が充電されることにより、（Ｃ）の電位は徐々に上昇していく（ｔ１〜ｔ２）。ｔ２において、コンパレータＣＯＭＰ２の負側入力（Ｃ）がコンパレータＣＯＭＰ２の閾値電圧Ｖｔｈ以上になると、コンパレータＣＯＭＰ２の出力（Ｄ）がハイレベルからローレベルに反転する。コンパレータＣＯＭＰ２の出力がローレベルになると、コンデンサＣ２を介してコンパレータＣＯＭＰ２の出力に接続されているコンパレータＣＯＭＰ１の負側入力（Ａ）がローレベルになり、コンパレータＣＯＭＰ１の出力（Ｂ）がローレベルからハイレベルに反転する。コンパレータＣＯＭＰ１の出力がハイレベルに反転すると、コンパレータＣＯＭＰ２の負側入力（Ｃ）がハイレベルになる。
【００３６】
続いて、電流Ｉ２はコンデンサＣ２へと流れ、コンデンサＣ２を充電する。コンデンサＣ２が充電されることにより、（Ａ）の電位は徐々に上昇していく（ｔ２〜ｔ３）。ｔ３において、コンパレータＣＯＭＰ１の負側入力（Ａ）がコンパレータＣＯＭＰ１の閾値Ｖｔｈ以上になると、コンパレータＣＯＭＰ１の出力（Ｂ）がハイレベルからローレベルに反転する。コンパレータＣＯＭＰ１の出力がローレベルになると、コンデンサＣ１を介してコンパレータＣＯＭＰ１の出力に接続されているコンパレータＣＯＭＰ２の負側入力（Ｃ）がローレベルになり、コンパレータＣＯＭＰ２の出力（Ｄ）がローレベルからハイレベルに反転する。コンパレータＣＯＭＰ２の出力がハイレベルに反転すると、コンパレータＣＯＭＰ１の負側入力（Ａ）がハイレベルになる。
【００３７】
そして、コンデンサＣ１の充電によりコンパレータＣＯＭＰ２の負側入力がローレベルから閾値電圧Ｖｔｈまで達する時間は電流Ｉ１の大きさによって制御される。コンデンサＣ２の充電によりコンパレータＣＯＭＰ１の負側入力がローレベルから閾値電圧Ｖｔｈまで達する時間は電流Ｉ２の大きさによって制御される。この動作を繰り返すことにより、コンパレータＣＯＭＰ１、ＣＯＭＰ２からはハイレベルまたはローレベルのパルスを交互に出力する。電流Ｉ１、Ｉ２の大きさは、入力信号に応じて変化するので、結局、入力信号に応じて、パルス幅変調信号ＯＵＴ１、ＯＵＴ２のパルス幅が変調される。
【００３８】
次に、電流帰還手段２３の動作を説明する。
まず、コンデンサＣ３について説明する。時刻ｔ２において、コンパレータＣＯＭＰ１の出力（Ｂ）がハイレベルに反転すると、（Ｃ）の電圧は電源電圧Ｖｂ＋閾値電圧Ｖｔｈまで増加しようとするが、電源電圧Ｖｂ以上に増加することができない。このとき、トランジスタＱ３のエミッタにコンデンサＣ１の電圧（電源電圧Ｖｂ＋トランジスタＱ３のベース−エミッタ間電圧Ｖｂｅ＝０．６Ｖ以上の電圧）が供給されることによって、トランジスタＱ３はオン状態になる。トランジスタＱ３がオン状態になると、コンデンサＣ１の充電電圧による電流がトランジスタＱ３のエミッタ−コレクタおよびダイオードＤ１を介してコンデンサＣ３へと流れ、コンデンサＣ３を充電させる。なお、電流Ｉ１も、トランジスタＱ３のエミッタ−コレクタおよびダイオードＤ１を介してコンデンサＣ３へと流れ、コンデンサＣ３を充電する。従って、時刻ｔ２〜ｔ３において、コンデンサＣ３の一端の電圧（Ｅ）は徐々に充電されて増加していく。
【００３９】
時刻ｔ３において、コンパレータＣＯＭＰ１の出力（Ｂ）がローレベルに反転すると、トランジスタＱ３のエミッタにはコンデンサＣ１に残った電圧（トランジスタＱ１のベース−エミッタ間電圧Ｂｖｅ＝０．６Ｖに相当）が供給されることになるので、トランジスタＱ３はオフ状態になる。従って、コンデンサＣ３への充電電流の供給は停止され、コンデンサＣ３の充電は終了する。一方、コンデンサＣ３の他端（コンパレータＣＯＭＰ２の出力）の電圧（Ｄ）は、時刻ｔ３にハイレベルに反転する。従って、時刻ｔ３におけるコンデンサＣ３の一端の電圧は、コンパレータＣＯＭＰ２の出力（ハイレベル）にコンデンサＣ３の充電電圧を加算したものとなり、当該電圧は電源電圧Ｖａよりも高くなろうとする。従って、コンデンサＣ３の一端の電圧のうち電源電圧Ｖａよりも高い部分の電圧による電流が、ダイオードＤ３を介して電源Ｖａおよび定電流回路２５へと流れる。その結果、コンデンサＣ３の充電電圧は、定電流回路２５が定電流Ｉを生成する際の電圧として再度利用される。この動作により、時刻ｔ３〜ｔ４において、（Ｅ）の電圧は電源Ｖａになっている。
【００４０】
時刻ｔ４において、再びコンパレータＣＯＭＰ２の出力（Ｄ）の電圧がハイレベルからローレベルに反転すると、コンデンサＣ３の他端の電圧もローレベルになるので、コンデンサＣ３の一端（Ｅ）の電圧はＶａ−Ｖｂ＋Ｖｄ３に低下する。Ｖｄ３はダイオードＤ３の両端電圧であり例えば０．６Ｖである。
【００４１】
続いて、コンデンサＣ４について説明する。時刻ｔ３において、コンパレータＣＯＭＰ２の出力（Ｄ）がハイレベルに反転すると、コンデンサＣ２の電圧は電源電圧Ｖｂ＋閾値電圧Ｖｔｈまで増加しようとするが、電源電圧Ｖｂ以上に増加することができない。このとき、トランジスタＱ４のエミッタにコンデンサＣ２の電圧（ハイレベルの電圧）が供給されることによって、トランジスタＱ４はオン状態になる。トランジスタＱ４がオン状態になると、コンデンサＣ２の電圧による電流がトランジスタＱ４のエミッタ−コレクタおよびダイオードＤ２を介してコンデンサＣ４へと流れ、コンデンサＣ４を充電させる。なお、電流Ｉ２も、トランジスタＱ４のエミッタ−コレクタおよびダイオードＤ２を介してコンデンサＣ４へと流れ、コンデンサＣ４を充電させる。従って、時刻ｔ３〜ｔ４において、コンデンサＣ４の一端の電圧（Ｆ）は徐々に充電されて増加していく。
【００４２】
時刻ｔ４において、コンパレータＣＯＭＰ２の出力（Ｄ）がローレベルに反転すると、トランジスタＱ４のエミッタにはコンデンサＣ２に残った電圧（トランジスタＱ４のベース−エミッタ間電圧Ｖｂｅ＝０．６Ｖに相当）が供給されることになるので、トランジスタＱ４はオフ状態になる。従って、コンデンサＣ４への充電電流の供給は停止され、コンデンサＣ４の充電は終了する。一方、コンデンサＣ４の他端（コンパレータＣＯＭＰ１の出力）の電圧（Ｂ）は、時刻ｔ４にハイレベルに反転する。従って、時刻ｔ４におけるコンデンサＣ４の一端の電圧は、コンパレータＣＯＭＰ１の出力（ハイレベル）にコンデンサＣ４の充電電圧を加算したものとなり、当該電圧は電源電圧Ｖａよりも高くなろうとする。従って、コンデンサＣ４の一端の電圧のうち電源電圧Ｖａよりも高い部分の電圧による電流が、ダイオードＤ４を介して電源Ｖａおよび定電流回路２５へと流れる。その結果、コンデンサＣ４の充電電圧は、定電流回路２５が定電流Ｉを生成する際の電圧として再度利用される。この動作により、時刻ｔ４〜ｔ５において、コンデンサＣ４の充電電圧は電源Ｖａになっている。
【００４３】
時刻ｔ５において、再びコンパレータＣＯＭＰ１の出力（Ｂ）の電圧がハイレベルからローレベルに反転すると、コンデンサＣ４の他端の電圧もローレベルになるので、コンデンサＣ４の一端（Ｆ）の電圧はＶａ−Ｖｂ＋Ｖｄ４に低下する。Ｖｄ４はダイオードＤ４の両端電圧であり例えば０．６Ｖである。
【００４４】
以上のように、本実施形態によると、従来であれば電源Ｖｂに放電されて使用されていなかったコンデンサＣ１、Ｃ２の充電電圧を、一旦コンデンサＣ３、Ｃ４に充電した上で、その後、定電流回路２５に帰還させることで、電圧の無駄な放電を防止でき、電力の効率化に繋がる。
【００４５】
次に、本発明の別の好ましい実施形態を説明する。図４は、本実施形態のパルス幅変調回路２０ａを示す回路図であり、図２と同一部分には同一符号を付し、説明を省略する。パルス幅変調回路２０ａは、電圧増加手段２６をさらに備える。図２のパルス幅変調回路２０においては、トランジスタＱ３がオフになったときに、コンパレータＣＯＭＰ２の出力（ハイレベル）＋コンデンサＣ３の充電電圧が電源電圧Ｖａ（実際にはダイオードＤ３の順方向電圧降下０．６Ｖを加味する）よりも小さい場合、コンデンサＣ３の充電電圧による電流が電源Ｖａへと流れない。コンデンサＣ４についても同様である。そこで、本実施形態では、電圧増加手段２６を設けることによって、コンデンサＣ３の充電電圧をコンデンサＣ４の充電電圧を加算することで増加させ、より確実に、コンデンサＣ３の充電電圧による電流を電源Ｖａへと流すことができるようにしたものである。
【００４６】
電圧増加手段２６は、コンデンサＣ５とダイオードＤ５、Ｄ６とを有する。コンデンサＣ５は、一端がダイオードＤ５のカソードとダイオードＤ６のアノードとに接続され、他端がコンデンサＣ３の一端とダイオードＤ１のカソードとの接続点に接続されている。ダイオードＤ５のアノードは、ダイオードＤ２のカソードとコンデンサＣ４の一端との接続点に接続されている。ダイオードＤ６のカソードは、電源Ｖａのラインおよび定電流回路２５に接続されている。図４における電圧増加手段２６は、コンデンサＣ３の充電電圧をコンデンサＣ４の充電電圧を加算することで増加させるものであるが、逆にコンデンサＣ４の充電電圧をコンデンサＣ３の充電電圧を加算することで増加させるものであってもよい。
【００４７】
本実施形態のパルス幅変調回路２０ａの動作について説明する。
まず、コンデンサＣ４について説明する。コンパレータＣＯＭＰ２の出力（Ｄ）がハイレベルに反転すると、コンデンサＣ２の電圧は電源電圧Ｖｂ＋閾値電圧Ｖｔｈまで増加しようとするが、電源電圧Ｖｂ以上に増加することができない。このとき、トランジスタＱ４のエミッタにコンデンサＣ２の電圧（電源電圧Ｖｂ＋トランジスタＱ４のベースエミッタ間電圧Ｖｂｅ以上の電圧）が供給されることによって、トランジスタＱ４はオン状態になる。トランジスタＱ４がオン状態になると、コンデンサＣ２の電圧による電流がトランジスタＱ４のエミッタ−コレクタおよびダイオードＤ２を介してコンデンサＣ４へと流れ、コンデンサＣ４を充電させる。なお、電流Ｉ２も、トランジスタＱ４のエミッタ−コレクタおよびダイオードＤ２を介してコンデンサＣ４へと流れ、コンデンサＣ４を充電させる。従って、コンデンサＣ４の一端の電圧（Ｆ）は徐々に充電されて増加していく。この動作は、図２のパルス幅変調回路２０と同じである。
【００４８】
コンパレータＣＯＭＰ２の出力（Ｄ）がローレベルに反転すると、トランジスタＱ４のエミッタにはコンデンサＣ２に残った電圧（トランジスタＱ４のベース−エミッタ間電圧０．６Ｖに相当）の電圧が供給されることになるので、トランジスタＱ４はオフ状態になる。従って、コンデンサＣ４への充電電流の供給は停止され、コンデンサＣ４の充電は終了する。一方、コンデンサＣ４の他端（コンパレータＣＯＭＰ１の出力）の電圧（Ｂ）は、ハイレベルに反転する。従って、コンデンサＣ４の一端の電圧は、コンパレータＣＯＭＰ１の出力（ハイレベル）にコンデンサＣ４の充電電圧を加算したものとなる。
【００４９】
ここで、コンデンサＣ３の他端（コンパレータＣＯＭＰ２の出力（Ｄ））の電圧はローレベルであるので、コンデンサＣ４の充電電圧による電流が、ダイオードＤ５を介してコンデンサＣ５およびコンデンサＣ３へと流れる。従って、コンデンサＣ４の充電電圧による電流によって、コンデンサＣ３をおよびＣ５を充電させる。その結果、コンデンサＣ３の充電電圧をコンデンサＣ４の充電電圧を加算することで増加させることができ、かつ、コンデンサＣ３と直列接続されているコンデンサＣ５にも電圧を充電させることができる。
【００５０】
続いて、コンデンサＣ３について説明する。図２のパルス幅変調回路２０の場合と同様に、コンパレータＣＯＭＰ１の出力（Ｂ）がハイレベルに反転すると、コンデンサＣ１の電圧は電源電圧Ｖｂ＋閾値電圧Ｖｔｈまで増加しようとするが、電源電圧Ｖｂ以上に増加することができない。このとき、トランジスタＱ３のエミッタにコンデンサＣ１の電圧（電源電圧Ｖｂ＋トランジスタＱ３のベース−エミッタ間電圧Ｖｂｅ以上の電圧）が供給されることによって、トランジスタＱ３はオン状態になる。トランジスタＱ３がオン状態になると、コンデンサＣ１の電圧による電流がトランジスタＱ３のエミッタ−コレクタおよびダイオードＤ１を介してコンデンサＣ３へと流れ、コンデンサＣ３を充電させる。なお、電流Ｉ１も、トランジスタＱ３のエミッタ−コレクタおよびダイオードＤ１を介してコンデンサＣ３へと流れ、コンデンサＣ３を充電させる。従って、コンデンサＣ３の一端の電圧（Ｅ）は徐々に充電されて増加していく。そして、上記の通り、コンデンサＣ４の充電電圧による電流もコンデンサＣ５を介してコンデンサＣ３へと流れ、コンデンサＣ３を充電する。従って、コンデンサＣ３の充電電圧は、図２のパルス幅変調回路２０と比較して大きな電圧値となる。
【００５１】
コンパレータＣＯＭＰ１の出力（Ｂ）がローレベルに反転すると、トランジスタＱ３のエミッタにはコンデンサＣ１に残った電圧（トランジスタＱ３のベース−エミッタ間電圧Ｖｂｅ＝０．６Ｖに相当）の電圧が供給されることになるので、トランジスタＱ３はオフ状態になる。従って、コンデンサＣ３への充電電流の供給は停止され、コンデンサＣ３の充電は終了する。一方、コンデンサＣ３の他端（コンパレータＣＯＭＰ２の出力）の電圧（Ｄ）は、ハイレベルに反転する。従って、コンデンサＣ３の一端の電圧は、コンパレータＣＯＭＰ２の出力（ハイレベル）にコンデンサＣ３の充電電圧を加算したものとなり、当該電圧は電源電圧Ｖａよりも高くなろうとする。従って、コンデンサＣ３およびＣ５の電圧のうち電源電圧Ｖａよりも高い部分の電圧による電流が、ダイオードＤ６を介して電源Ｖａおよび定電流回路２５へと流れる。その結果、コンデンサＣ３およびＣ５の充電電圧は、定電流回路２５が定電流Ｉを生成する際の電圧として再度利用される。
【００５２】
以上のように、本実施形態によると、コンデンサＣ１の電圧による電流だけでなく、コンデンサＣ４の充電電圧による電流によってもコンデンサＣ３を充電するので、コンデンサＣ３の一端の電圧を増加させることができ、さらに、コンデンサＣ４の充電電圧による電流によってコンデンサＣ５も充電するので、コンデンサＣ３およびＣ５の充電電圧の合計による電流を電源Ｖａに帰還することになり、より確実に、電源Ｖａに電流を帰還することができる。
【００５３】
以上、本発明の好ましい実施形態について説明したが、本発明はこれらの実施形態には限定されない。例えば、第１および第２の出力素子は、トランジスタやＭＯＳＦＥＴ等のスイッチ素子や、インバータ回路で構成されていてもよい。また、各トランジスタやパルス等の極性は、上記実施形態のものに限定されず、逆になっていてもよい。
【産業上の利用可能性】
【００５４】
本発明は、例えばオーディオ用のスイッチングアンプに用いられるパルス幅変調回路として特に好適に採用され得る。
【符号の説明】
【００５５】
１０ スイッチングアンプ
１１ ドライバ
１２ スイッチング出力回路
１３ ＬＰＦ
２０ パルス幅変調回路
２０ａ パルス幅変調回路
２１ パルス発生手段
２２ 変調手段
２３ 電流帰還手段
２５ 定電流回路
２６ 電圧増加手段
【技術分野】
【０００１】
本発明は、パルス幅変調回路およびそれを備えるスイッチングアンプに関する。
【背景技術】
【０００２】
図５は従来のパルス幅変調回路を示す回路図である。パルス幅変調回路６０は、コンデンサＣ１、Ｃ２をトランジスタＱ１、Ｑ２のコレクタ電流Ｉ１、Ｉ２によってそれぞれ充放電することにより、コンパレータＣＯＭＰ１、ＣＯＭＰ２からハイレベルまたはローレベルの２つのレベルを有するパルスを出力する。そして、トランジスタＱ１に入力信号であるオーディオ信号ｉｎを入力し、定電流ＩからのトランジスタＱ１、Ｑ２のコレクタ電流Ｉ１、Ｉ２の分配比を制御し、コンデンサＣ１、Ｃ２の充電時間を制御することによって、出力パルスのパルス幅を変調する。その結果、パルス幅変調回路６０は、コンパレータＣＯＭＰ１、ＣＯＭＰ２からそれぞれＰＷＭ（パルス幅変調）信号を出力する（例えば、特許文献１〜３）。
【０００３】
具体的にパルス幅変調回路６０の動作を説明すると、電流Ｉ１はコンデンサＣ１へと流れ、コンデンサＣ１を充電する。コンデンサＣ１が充電されることにより、（Ｃ）の電位は徐々に上昇していく。コンパレータＣＯＭＰ２の負側入力が閾値電圧Ｖｔｈ以上になると、コンパレータＣＯＭＰ２の出力（Ｄ）がハイレベルからローレベルに反転する。コンパレータＣＯＭＰ２の出力（Ｄ）がローレベルになると、コンデンサＣ２を介してコンパレータＣＯＭＰ２の出力に接続されているコンパレータＣＯＭＰ１の負側入力（Ａ）がローレベルになり、コンパレータＣＯＭＰ１の出力（Ｂ）がローレベルからハイレベルに反転する。コンパレータＣＯＭＰ１の出力（Ｂ）がハイレベルに反転すると、コンパレータＣＯＭＰ２の負側入力（Ｃ）がハイレベルになる。この後、電流Ｉ２によってコンデンサＣ２が充電されることによって、上記と逆の動作が行われる。
【０００４】
コンデンサＣ１の充電によりコンパレータＣＯＭＰ２の負側入力（Ｃ）がローレベルから閾値電圧Ｖｔｈまで達する時間は電流Ｉ１の大きさによって制御され、コンデンサＣ２の充電によりコンパレータＣＯＭＰ１の負側入力（Ａ）がローレベルから閾値電圧Ｖｔｈまで達する時間は電流Ｉ２の大きさによって制御される。この動作を繰り返すことにより、コンパレータＣＯＭＰ１、ＣＯＭＰ２からはハイレベルまたはローレベルのパルスを交互に出力する。
【０００５】
パルス幅変調回路６０には以下の問題がある。コンパレータＣＯＭＰ１の出力がローレベルからハイレベルに反転したときに、コンデンサＣ１の一端（Ｃ）の電圧は、コンパレータ用電源電圧Ｖｂ＋コンパレータの閾値電圧Ｖｔｈに増加しようとするが、コンパレータ用電源電圧Ｖｂを超える電圧は、ダイオードＤ１を介して電源Ｖｂへと放電される。コンパレータＣＯＭＰ２の出力がハイレベルに反転したときの、コンデンサＣ２の放電についても同様である。従って、この放電される電圧が、パルス幅変調回路６０のパルス幅変調動作において使用されずに無駄になっている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００７―２８４５５号公報
【特許文献２】特開２００６―３５２２６９号公報
【特許文献３】特開２０１１―６１３９９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明は上記従来の課題を解決するためになされたものであり、その目的は、蓄積手段に蓄積された電圧が無駄に放電されることを防止するパルス幅変調回路を提供することである。
【課題を解決するための手段】
【０００８】
本発明の好ましい実施形態によるパルス幅変調回路は、第１蓄積手段、第２蓄積手段、第１の出力素子および第２の出力素子を有し、第１の電流により前記第１蓄積手段が充電され、かつ、第２の電流により前記第２蓄積手段が充電されることにより、前記第１の出力素子および前記第２の出力素子からパルスを出力するパルス発生手段と、入力信号に基づいて、一定電流からの前記第１の電流と前記第２の電流との分配比を制御し、前記第１の電流による前記第１蓄積手段の充電時間、および、前記第２の電流による前記第２蓄積手段の充電時間を制御することにより、前記パルスのパルス幅を制御する変調手段と、第３蓄積手段および第４蓄積手段を有し、前記第１の出力素子の出力がハイレベルのときに、前記第３蓄積手段が、前記第１蓄積手段の電圧によって充電され、前記第１の出力素子の出力がローレベルのときに、第３蓄積手段の電圧が前記一定電流の生成に使用され、前記第２の出力素子の出力がハイレベルのときに、前記第４蓄積手段が、前記第２蓄積手段の電圧によって充電され、前記第２の出力素子の出力がローレベルのときに、第４蓄積手段の電圧が前記一定電流の生成に使用される電流帰還手段とを備える。
【０００９】
第１の出力素子の出力がハイレベルのときに、第３蓄積手段は、第１蓄積手段の電圧によって充電される。次に、第１の出力素子の出力がローレベルのときに、第３蓄積手段の電圧が一定電流の生成に使用される。従って、第１蓄積手段の電圧が無駄に放電されることが無く、一旦第３蓄積手段に充電されたあと、定電流の生成に再度利用される。同様に、第２の出力素子の出力がハイレベルのときに、第４蓄積手段は、第２蓄積手段の電圧によって充電される。第２の出力素子の出力がローレベルのときに、第４蓄積手段の電圧が一定電流の生成に使用される。従って、第２蓄積手段の電圧が無駄に放電されることが無く、一旦第４蓄積手段に充電されたあと、定電流の生成に再度利用される。以上のように、電力を効率的に使用することができる。
【００１０】
好ましい実施形態においては、前記電流帰還手段が、前記第１の出力素子の出力がハイレベルのときにオン状態となり前記第３蓄積手段と前記第１蓄積手段とを導通させ、前記第１の出力素子の出力がローレベルのときにオフ状態となり前記第３蓄積手段を前記第１蓄積手段から開放させる第１トランジスタと、前記第２の出力素子の出力がハイレベルのときにオン状態となり前記第４蓄積手段と前記第２蓄積手段とを導通させ、前記第２の出力素子の出力がローレベルのときにオフ状態となり前記第４蓄積手段を前記第２蓄積手段から開放させる第２トランジスタとをさらに有し、前記第３蓄積手段の一端が前記第１トランジスタを介して前記第１蓄積手段と、定電流を生成する定電流回路の電源電圧ラインとに接続され、前記第３蓄積手段の他端が前記第２の出力素子の出力に接続され、前記第４蓄積手段の一端が前記第２トランジスタを介して前記第２蓄積手段と、前記定電流回路の電源電圧ラインとに接続され、前記第４蓄積手段の他端が前記第１の出力素子の出力に接続されている。
【００１１】
第１トランジスタは、第１の出力素子の出力がハイレベルのときにオン状態となり、第３蓄積手段と第１蓄積手段とを導通させる。従って、第１蓄積手段の電圧による電流を、第１トランジスタを介して第３蓄積手段に流し、第３蓄積手段を充電させることができる。一方、第１トランジスタは、第１の出力素子の出力がローレベルのときにオフ状態となり、第３蓄積手段を第１蓄積手段から開放させる。従って、第３蓄積手段への充電電流の供給を停止させることができる。このとき、第３蓄積手段の他端が接続されている第２の出力素子の出力がハイレベルになっているので、第３蓄積手段の電圧が第２の出力素子の出力電圧分増加し、第３蓄積手段の電圧による電流が定電流の生成に使用される。
【００１２】
同様に、第２トランジスタは、第２の出力素子の出力がハイレベルのときにオン状態となり、第４蓄積手段と第２蓄積手段とを導通させる。従って、第２蓄積手段の電圧による電流を、第２トランジスタを介して第４蓄積手段に流し、第４蓄積手段を充電させることができる。一方、第２トランジスタは、第２の出力素子の出力がローレベルのときにオフ状態となり、第４蓄積手段を第２蓄積手段から開放させる。従って、第４蓄積手段への充電電流の供給を停止させることができる。このとき、第４蓄積手段の他端が接続されている第１の出力素子の出力がハイレベルになっているので、第４蓄積手段の電圧が第１の出力素子の出力電圧分増加し、第４蓄積手段の電圧による電流が定電流の生成に使用される。
【００１３】
本発明の別の好ましい実施形態によるパルス幅変調回路は、第１蓄積手段、第２蓄積手段、第１の出力素子および第２の出力素子を有し、第１の電流により前記第１蓄積手段が充電され、かつ、第２の電流により前記第２蓄積手段が充電されることにより、前記第１の出力素子および前記第２の出力素子からパルスを出力するパルス発生手段と、入力信号に基づいて、一定電流からの前記第１の電流と前記第２の電流との分配比を制御し、前記第１の電流による前記第１蓄積手段の充電時間、および、前記第２の電流による前記第２蓄積手段の充電時間を制御することにより、前記パルスのパルス幅を制御する変調手段と、第３蓄積手段および第４蓄積手段を有し、前記第１の出力素子の出力がハイレベルのときに、前記第３蓄積手段が、前記第１蓄積手段の電圧によって充電され、前記第１の出力素子の出力がローレベルのときに、前記第３蓄積手段の電圧および後記第５蓄積手段の電圧が前記一定電流の生成に使用され、前記第２の出力素子の出力がハイレベルのときに、前記第４蓄積手段が、前記第２蓄積手段の電圧によって充電される電流帰還手段と、前記第５蓄積手段を有し、前記第２の出力素子の出力がローレベルのときに、前記第４蓄積手段の電圧によって前記第３蓄積手段および前記第５蓄積手段を充電させる電圧増加手段とを備える。
【００１４】
第１の出力素子の出力がハイレベルのときに、第３蓄積手段は、第１蓄積手段の電圧によって充電される。次に、第１の出力素子の出力がローレベルのときに、第３蓄積手段の電圧及び第５蓄積手段の電圧が一定電流の生成に使用される。従って、第１蓄積手段の電圧が無駄に放電されることが無く、一旦第３蓄積手段に充電されたあと、定電流の生成に再度利用される。第２の出力素子の出力がハイレベルのときに、第４蓄積手段は、第２蓄積手段の電圧によって充電される。第２の出力素子の出力がローレベルのときに、第４蓄積手段の電圧による電流が第５蓄積手段および第３蓄積手段に流れて、第５蓄積手段および第３蓄積手段を充電させる。従って、第５蓄積手段および第３蓄積手段の電圧を第４蓄積手段の電圧によって充電させることができるので、より確実に、第３蓄積手段および第５蓄積手段の電圧を定電流の生成に再度利用することができる。
【００１５】
好ましい実施形態においては、前記電流帰還手段が、前記第１の出力素子の出力がハイレベルのときにオン状態となり前記第３蓄積手段と前記第１蓄積手段とを導通させ、前記第１の出力素子の出力がローレベルのときにオフ状態となり前記第３蓄積手段を前記第１蓄積手段から開放させる第１トランジスタと、前記第２の出力素子の出力がハイレベルのときにオン状態となり前記第４蓄積手段と前記第２蓄積手段とを導通させ、前記第２の出力素子の出力がローレベルのときにオフ状態となり前記第４蓄積手段を前記第２蓄積手段から開放させる第２トランジスタとをさらに有し、前記第３蓄積手段の一端が前記第１トランジスタを介して前記第１蓄積手段と、前記第５蓄積手段を介して定電流を生成する定電流回路の電源電圧ラインとに接続され、前記第３蓄積手段の他端が前記第２の出力素子の出力に接続され、前記第４蓄積手段の一端が前記第２トランジスタを介して前記第２蓄積手段と、前記第５蓄積手段を介して前記第３蓄積手段の一端とに接続され、前記第４蓄積手段の他端が前記第１の出力素子の出力に接続されている。
【００１６】
第２トランジスタは、第２の出力素子の出力がハイレベルのときにオン状態となり、第４蓄積手段と第２蓄積手段とを導通させる。従って、第２蓄積手段の電圧による電流を、第２トランジスタを介して第４蓄積手段に流し、第４蓄積手段を充電させることができる。一方、第２トランジスタは、第２の出力素子の出力がローレベルのときにオフ状態となり、第４蓄積手段を第２蓄積手段から開放させる。従って、第４蓄積手段への充電電流の供給を停止させることができる。このとき、第４蓄積手段の他端が接続されている第１の出力素子の出力がハイレベルになっているので、第４蓄積手段の電圧が第１の出力素子の出力電圧分増加し、第４蓄積手段の電圧による電流が第５蓄積手段および第３蓄積手段に流れて、第５蓄積手段および第３蓄積手段を充電させる。
【００１７】
第１トランジスタは、第１の出力素子の出力がハイレベルのときにオン状態となり、第３蓄積手段と第１蓄積手段とを導通させる。従って、第１蓄積手段の電圧による電流を、第１トランジスタを介して第３蓄積手段に流し、第３蓄積手段を充電させることができる。また、上記の通り、第４蓄積手段の電圧による電流が第５蓄積手段および第３蓄積手段に流れて、第５蓄積手段および第３蓄積手段を充電させる。一方、第１トランジスタは、第１の出力素子の出力がローレベルのときにオフ状態となり、第３蓄積手段を第１蓄積手段から開放させる。従って、第３蓄積手段への充電電流の供給を停止させることができる。このとき、第３蓄積手段の他端が接続されている第２の出力素子の出力がハイレベルになっているので、第３蓄積手段の電圧が第２の出力素子の出力電圧分増加し、第５蓄積手段および第３蓄積手段の電圧による電流が一定電流の生成に使用される。
【００１８】
本発明の好ましい実施形態によるスイッチングアンプは、上記のいずれかに記載のパルス幅変調回路を備える。
【００１９】
上記いずれかの作用効果を有するスイッチングアンプを提供することができる。
【発明の効果】
【００２０】
蓄積手段に蓄積された電圧が無駄に放電されることを防止するパルス幅変調回路を提供することができる。
【図面の簡単な説明】
【００２１】
【図１】本発明の好ましい実施形態によるスイッチングアンプ１０を示す概略ブロック図である。
【図２】本発明の好ましい実施形態によるパルス幅変調回路２０を示す回路図である。
【図３】パルス幅変調回路２０の動作を示す電圧波形図である。
【図４】本発明の好ましい別の実施形態によるパルス幅変調回路２０を示す回路図である。
【図５】背景技術で説明するパルス幅変調回路を示す回路図である。
【発明を実施するための形態】
【００２２】
以下、本発明の好ましい実施形態について、図面を参照して具体的に説明するが、本発明はこれらの実施形態には限定されない。まず、図１を参照して、本発明のパルス幅変調回路２０が適用されるスイッチングアンプの概略構成を説明する。スイッチングアンプ１０は、パルス幅変調回路２０、ドライバ１１、スイッチング出力回路１２、ＬＰＦ（Low Pass Filter）１３を備える。
【００２３】
パルス幅変調回路２０は、入力信号をパルス幅変調して第１のＰＷＭ信号ＯＵＴ１および第２のＰＷＭ信号ＯＵＴ２を生成する。第１のＰＷＭ信号ＯＵＴ１および第２のＰＷＭ信号ＯＵＴ２は、通常、一方がハイレベルの信号である場合に他方がローレベルの信号である。ドライバ１１は、第１のＰＷＭ信号ＯＵＴ１および第２のＰＷＭ信号ＯＵＴ２が入力され、電源電圧に基づいて、後述のスイッチ素子を駆動するための駆動信号ＤＲＶ１およびＤＲＶ２を出力する。
【００２４】
スイッチング出力回路１２は、第１の電源（例えば正の電源＋ＶＤ）と第２の電源（例えば負の電源−ＶＤ）との間に接続され、駆動信号に応答して正の電源＋ＶＤまたは負の電源−ＶＤを出力する。スイッチング出力回路１２は、スイッチ素子（例えば、ＭＯＳＦＥＴ）１５、１６を有する。
【００２５】
ＬＰＦ１３は、スイッチング出力回路１２の出力端とスイッチングアンプ１０の出力端との間に接続され、高周波成分を除去して、スピーカー等の負荷に出力する。ＬＰＦ１３は、コイル１７およびコンデンサ１８を有する。
【００２６】
図２は、パルス幅変調回路２０の概略構成を説明する回路図である。パルス幅変調回路２０は、パルス発生手段２１、変調手段２２、および、電流帰還手段２３を備える。パルス発生手段２１および変調手段２２は、無安定マルチバイブレータを使用したＰＷＭ回路を構成する。
【００２７】
パルス発生手段２１は、電流Ｉ１および電流Ｉ２により、コンデンサＣ１、Ｃ２を充電し、第１の出力素子および第２の出力素子からハイレベルまたはローレベルの２つのレベルを有するパルスを出力する。第１の出力素子、第２の出力素子は、本例では、コンパレータＣＯＭＰ１、ＣＯＭＰ２である。コンパレータＣＯＭＰ１、ＣＯＭＰ２は、負側入力が所定の閾値電圧Ｖｔｈ以上になるとローレベルの信号を出力し、負側入力が所定の閾値電圧Ｖｔｈ未満になるとハイレベルの信号を出力する。コンパレータＣＯＭＰ１、ＣＯＭＰ２は、発振動作（一方のコンパレータがハイレベルを出力する時に、他方のコンパレータがローレベルを出力する動作を繰り返すことをいう）を実行することにより、それぞれパルスを出力する。
【００２８】
パルス発生手段２１は、コンパレータＣＯＭＰ１、ＣＯＭＰ２、コンデンサＣ１、Ｃ２を含み、コンデンサＣ１、Ｃ２の充電時間に対応した幅のパルスを出力する。コンパレータＣＯＭＰ１、ＣＯＭＰ２は、出力パルスのハイレベルに略対応する電源Ｖｂおよびローレベルに略対応する電源（または、接地電位、総称して所定箇所という。）Ｖｃに接続されている。コンパレータＣＯＭＰ１は、出力がコンデンサＣ１の一端に接続され、負側入力がコンデンサＣ２の一端とトランジスタＱ２のコレクタとに接続され、正側入力が閾値電圧Ｖｔｈに接続されている。コンパレータＣＯＭＰ２は、出力がコンデンサＣ２の他端に接続され、負側入力がコンデンサＣ１の他端とトランジスタＱ１のコレクタとに接続され、正側入力が閾値電圧Ｖｔｈに接続されている。
【００２９】
変調手段２２は、入力信号（例えば、オーディオ信号）ｉｎに基づいて電流Ｉ１と電流Ｉ２との分配比を制御することにより、コンパレータＣＯＭＰ１、ＣＯＭＰ２の出力パルスのパルス幅を変化させる。変調手段２２は、定電流回路２５、トランジスタＱ１、Ｑ２、および、抵抗Ｒ１、Ｒ２、Ｒ８、Ｒ９を有する。トランジスタＱ１は、ベースが抵抗Ｒ８を介して入力信号に接続され、コレクタがコンデンサＣ１の他端に接続され、エミッタが抵抗Ｒ１を介して定電流回路２５に接続されている。トランジスタＱ２は、ベースが抵抗Ｒ９を介して接地電位に接続され、コレクタがコンデンサＣ２の一端に接続され、エミッタが抵抗Ｒ２を介して定電流回路２５に接続されている。定電流回路２５は、電源Ｖａの電源ラインに接続され、電源電圧Ｖａが供給されて定電流Ｉを発生させる。電流Ｉ１はトランジスタＱ１のコレクタ電流であり、電流Ｉ２はトランジスタＱ２のコレクタ電流であり、電流Ｉ１と電流Ｉ２との和は、定電流回路２５で発生される定電流Ｉに等しい。すなわち、電流Ｉ１と電流Ｉ２とは、定電流Ｉから分配されている。トランジスタＱ１のベースに入力信号ｉｎが与えられることにより、電流Ｉ１と電流Ｉ２との分配比が入力信号ｉｎに応じて制御される。その結果、コンデンサＣ１およびＣ２の充電時間が制御され、コンパレータＣＯＭＰ１、ＣＯＭＰ２の出力パルスのパルス幅を変化させることができる。
【００３０】
電流帰還手段２３は、コンデンサＣ１、Ｃ２の充電電圧のうち、従来であれば電源Ｖｂに放電され使用されていなかった電圧を、一時的にコンデンサＣ３、Ｃ４に充電したのちに、電源Ｖａへと電流を帰還させ、その結果、定電流回路２５の定電流Ｉの生成に再度利用させるものである。すなわち、コンパレータＣＯＰＭ１の出力がハイレベルのときに、コンデンサＣ３は、コンデンサＣ１の電圧による電流によって充電され、コンパレータＣＯＰＭ１の出力がローレベルのときに、コンデンサＣ３の電圧による電流が電源Ｖａに帰還され、定電流回路２５において定電流Ｉの生成に使用される。同様に、コンパレータＣＯＰＭ２の出力がハイレベルのときに、コンデンサＣ４は、コンデンサＣ２の電圧による電流によって充電され、コンパレータＣＯＰＭ２の出力がローレベルのときに、コンデンサＣ４の電圧による電流が電源Ｖａに帰還され、定電流回路２５において定電流Ｉの生成に使用される。
【００３１】
電流帰還手段２３は、コンデンサＣ３、Ｃ４、ダイオードＤ１〜Ｄ４、および、トランジスタＱ３、Ｑ４を有する。トランジスタＱ３は、ｐｎｐ型トランジスタであり、エミッタがコンデンサＣ１の他端に接続され、ベースが電源Ｖｂに接続され、コレクタがダイオードＤ１のアノードに接続されている。ダイオードＤ１のカソードは、ダイオードＤ３のアノードとコンデンサＣ３の一端とに接続されている。ダイオードＤ３のカソードは、電源Ｖａのラインおよび定電流回路２５に接続されている。コンデンサＣ３の他端はコンパレータＣＯＰＭ２の出力に接続されている。トランジスタＱ４は、ｐｎｐ型トランジスタであり、エミッタがコンデンサＣ２の一端に接続され、ベースが電源Ｖｂに接続され、コレクタがダイオードＤ２のアノードに接続されている。ダイオードＤ２のカソードは、ダイオードＤ４のアノードとコンデンサＣ４の一端とに接続されている。ダイオードＤ４のカソードは、電源Ｖａのラインおよび定電流回路２５に接続されている。コンデンサＣ４の他端はコンパレータＣＯＰＭ１の出力に接続されている。
【００３２】
トランジスタＱ３は、コンパレータＣＯＰＭ１の出力がハイレベルのときにオン状態となり、コンデンサＣ３とコンデンサＣ１とを導通（電気的に接続）させ、コンデンサＣ１の電圧による電流をダイオードＤ１を介してコンデンサＣ３へと流し、コンデンサＣ３を充電させる。一方、トランジスタＱ３は、コンパレータＣＯＰＭ１の出力がローレベルのときにオフ状態となり、コンデンサＣ３をコンデンサ１から開放（電気的に非接続）させ、さらにコンパレータＣＯＭＰ２の出力力がハイレベルになることにより、コンデンサＣ３の電圧による電流をダイオードＤ３を介して電源Ｖａへと帰還させる。
【００３３】
トランジスタＱ４は、コンパレータＣＯＰＭ２の出力がハイレベルのときにオン状態となり、コンデンサＣ４とコンデンサＣ２とを導通（電気的に接続）させ、コンデンサＣ２の電圧による電流をダイオードＤ２を介してコンデンサＣ４へと流し、コンデンサＣ４を充電させる。一方、トランジスタＱ４は、コンパレータＣＯＰＭ２の出力がローレベルのときにオフ状態となり、コンデンサＣ４をコンデンサ２から開放（電気的に非接続）させ、さらにコンパレータＣＯＭＰ１の出力力がハイレベルになることにより、コンデンサＣ４の電圧による電流をダイオードＤ４を介して電源Ｖａへと帰還させる。
【００３４】
以上の構成を有するパルス幅変調回路２０の動作について、図３を参照して説明する。図３の各波形は、図２の各点（Ａ）〜（Ｆ）の電圧波形に対応しており、横軸は時間、縦軸は電圧値を示している。まずは、パルス幅変調回路２０のＰＷＭ信号を出力する基本動作を説明する。
【００３５】
電流Ｉ１はコンデンサＣ１へと流れ、コンデンサＣ１を充電する。コンデンサＣ１が充電されることにより、（Ｃ）の電位は徐々に上昇していく（ｔ１〜ｔ２）。ｔ２において、コンパレータＣＯＭＰ２の負側入力（Ｃ）がコンパレータＣＯＭＰ２の閾値電圧Ｖｔｈ以上になると、コンパレータＣＯＭＰ２の出力（Ｄ）がハイレベルからローレベルに反転する。コンパレータＣＯＭＰ２の出力がローレベルになると、コンデンサＣ２を介してコンパレータＣＯＭＰ２の出力に接続されているコンパレータＣＯＭＰ１の負側入力（Ａ）がローレベルになり、コンパレータＣＯＭＰ１の出力（Ｂ）がローレベルからハイレベルに反転する。コンパレータＣＯＭＰ１の出力がハイレベルに反転すると、コンパレータＣＯＭＰ２の負側入力（Ｃ）がハイレベルになる。
【００３６】
続いて、電流Ｉ２はコンデンサＣ２へと流れ、コンデンサＣ２を充電する。コンデンサＣ２が充電されることにより、（Ａ）の電位は徐々に上昇していく（ｔ２〜ｔ３）。ｔ３において、コンパレータＣＯＭＰ１の負側入力（Ａ）がコンパレータＣＯＭＰ１の閾値Ｖｔｈ以上になると、コンパレータＣＯＭＰ１の出力（Ｂ）がハイレベルからローレベルに反転する。コンパレータＣＯＭＰ１の出力がローレベルになると、コンデンサＣ１を介してコンパレータＣＯＭＰ１の出力に接続されているコンパレータＣＯＭＰ２の負側入力（Ｃ）がローレベルになり、コンパレータＣＯＭＰ２の出力（Ｄ）がローレベルからハイレベルに反転する。コンパレータＣＯＭＰ２の出力がハイレベルに反転すると、コンパレータＣＯＭＰ１の負側入力（Ａ）がハイレベルになる。
【００３７】
そして、コンデンサＣ１の充電によりコンパレータＣＯＭＰ２の負側入力がローレベルから閾値電圧Ｖｔｈまで達する時間は電流Ｉ１の大きさによって制御される。コンデンサＣ２の充電によりコンパレータＣＯＭＰ１の負側入力がローレベルから閾値電圧Ｖｔｈまで達する時間は電流Ｉ２の大きさによって制御される。この動作を繰り返すことにより、コンパレータＣＯＭＰ１、ＣＯＭＰ２からはハイレベルまたはローレベルのパルスを交互に出力する。電流Ｉ１、Ｉ２の大きさは、入力信号に応じて変化するので、結局、入力信号に応じて、パルス幅変調信号ＯＵＴ１、ＯＵＴ２のパルス幅が変調される。
【００３８】
次に、電流帰還手段２３の動作を説明する。
まず、コンデンサＣ３について説明する。時刻ｔ２において、コンパレータＣＯＭＰ１の出力（Ｂ）がハイレベルに反転すると、（Ｃ）の電圧は電源電圧Ｖｂ＋閾値電圧Ｖｔｈまで増加しようとするが、電源電圧Ｖｂ以上に増加することができない。このとき、トランジスタＱ３のエミッタにコンデンサＣ１の電圧（電源電圧Ｖｂ＋トランジスタＱ３のベース−エミッタ間電圧Ｖｂｅ＝０．６Ｖ以上の電圧）が供給されることによって、トランジスタＱ３はオン状態になる。トランジスタＱ３がオン状態になると、コンデンサＣ１の充電電圧による電流がトランジスタＱ３のエミッタ−コレクタおよびダイオードＤ１を介してコンデンサＣ３へと流れ、コンデンサＣ３を充電させる。なお、電流Ｉ１も、トランジスタＱ３のエミッタ−コレクタおよびダイオードＤ１を介してコンデンサＣ３へと流れ、コンデンサＣ３を充電する。従って、時刻ｔ２〜ｔ３において、コンデンサＣ３の一端の電圧（Ｅ）は徐々に充電されて増加していく。
【００３９】
時刻ｔ３において、コンパレータＣＯＭＰ１の出力（Ｂ）がローレベルに反転すると、トランジスタＱ３のエミッタにはコンデンサＣ１に残った電圧（トランジスタＱ１のベース−エミッタ間電圧Ｂｖｅ＝０．６Ｖに相当）が供給されることになるので、トランジスタＱ３はオフ状態になる。従って、コンデンサＣ３への充電電流の供給は停止され、コンデンサＣ３の充電は終了する。一方、コンデンサＣ３の他端（コンパレータＣＯＭＰ２の出力）の電圧（Ｄ）は、時刻ｔ３にハイレベルに反転する。従って、時刻ｔ３におけるコンデンサＣ３の一端の電圧は、コンパレータＣＯＭＰ２の出力（ハイレベル）にコンデンサＣ３の充電電圧を加算したものとなり、当該電圧は電源電圧Ｖａよりも高くなろうとする。従って、コンデンサＣ３の一端の電圧のうち電源電圧Ｖａよりも高い部分の電圧による電流が、ダイオードＤ３を介して電源Ｖａおよび定電流回路２５へと流れる。その結果、コンデンサＣ３の充電電圧は、定電流回路２５が定電流Ｉを生成する際の電圧として再度利用される。この動作により、時刻ｔ３〜ｔ４において、（Ｅ）の電圧は電源Ｖａになっている。
【００４０】
時刻ｔ４において、再びコンパレータＣＯＭＰ２の出力（Ｄ）の電圧がハイレベルからローレベルに反転すると、コンデンサＣ３の他端の電圧もローレベルになるので、コンデンサＣ３の一端（Ｅ）の電圧はＶａ−Ｖｂ＋Ｖｄ３に低下する。Ｖｄ３はダイオードＤ３の両端電圧であり例えば０．６Ｖである。
【００４１】
続いて、コンデンサＣ４について説明する。時刻ｔ３において、コンパレータＣＯＭＰ２の出力（Ｄ）がハイレベルに反転すると、コンデンサＣ２の電圧は電源電圧Ｖｂ＋閾値電圧Ｖｔｈまで増加しようとするが、電源電圧Ｖｂ以上に増加することができない。このとき、トランジスタＱ４のエミッタにコンデンサＣ２の電圧（ハイレベルの電圧）が供給されることによって、トランジスタＱ４はオン状態になる。トランジスタＱ４がオン状態になると、コンデンサＣ２の電圧による電流がトランジスタＱ４のエミッタ−コレクタおよびダイオードＤ２を介してコンデンサＣ４へと流れ、コンデンサＣ４を充電させる。なお、電流Ｉ２も、トランジスタＱ４のエミッタ−コレクタおよびダイオードＤ２を介してコンデンサＣ４へと流れ、コンデンサＣ４を充電させる。従って、時刻ｔ３〜ｔ４において、コンデンサＣ４の一端の電圧（Ｆ）は徐々に充電されて増加していく。
【００４２】
時刻ｔ４において、コンパレータＣＯＭＰ２の出力（Ｄ）がローレベルに反転すると、トランジスタＱ４のエミッタにはコンデンサＣ２に残った電圧（トランジスタＱ４のベース−エミッタ間電圧Ｖｂｅ＝０．６Ｖに相当）が供給されることになるので、トランジスタＱ４はオフ状態になる。従って、コンデンサＣ４への充電電流の供給は停止され、コンデンサＣ４の充電は終了する。一方、コンデンサＣ４の他端（コンパレータＣＯＭＰ１の出力）の電圧（Ｂ）は、時刻ｔ４にハイレベルに反転する。従って、時刻ｔ４におけるコンデンサＣ４の一端の電圧は、コンパレータＣＯＭＰ１の出力（ハイレベル）にコンデンサＣ４の充電電圧を加算したものとなり、当該電圧は電源電圧Ｖａよりも高くなろうとする。従って、コンデンサＣ４の一端の電圧のうち電源電圧Ｖａよりも高い部分の電圧による電流が、ダイオードＤ４を介して電源Ｖａおよび定電流回路２５へと流れる。その結果、コンデンサＣ４の充電電圧は、定電流回路２５が定電流Ｉを生成する際の電圧として再度利用される。この動作により、時刻ｔ４〜ｔ５において、コンデンサＣ４の充電電圧は電源Ｖａになっている。
【００４３】
時刻ｔ５において、再びコンパレータＣＯＭＰ１の出力（Ｂ）の電圧がハイレベルからローレベルに反転すると、コンデンサＣ４の他端の電圧もローレベルになるので、コンデンサＣ４の一端（Ｆ）の電圧はＶａ−Ｖｂ＋Ｖｄ４に低下する。Ｖｄ４はダイオードＤ４の両端電圧であり例えば０．６Ｖである。
【００４４】
以上のように、本実施形態によると、従来であれば電源Ｖｂに放電されて使用されていなかったコンデンサＣ１、Ｃ２の充電電圧を、一旦コンデンサＣ３、Ｃ４に充電した上で、その後、定電流回路２５に帰還させることで、電圧の無駄な放電を防止でき、電力の効率化に繋がる。
【００４５】
次に、本発明の別の好ましい実施形態を説明する。図４は、本実施形態のパルス幅変調回路２０ａを示す回路図であり、図２と同一部分には同一符号を付し、説明を省略する。パルス幅変調回路２０ａは、電圧増加手段２６をさらに備える。図２のパルス幅変調回路２０においては、トランジスタＱ３がオフになったときに、コンパレータＣＯＭＰ２の出力（ハイレベル）＋コンデンサＣ３の充電電圧が電源電圧Ｖａ（実際にはダイオードＤ３の順方向電圧降下０．６Ｖを加味する）よりも小さい場合、コンデンサＣ３の充電電圧による電流が電源Ｖａへと流れない。コンデンサＣ４についても同様である。そこで、本実施形態では、電圧増加手段２６を設けることによって、コンデンサＣ３の充電電圧をコンデンサＣ４の充電電圧を加算することで増加させ、より確実に、コンデンサＣ３の充電電圧による電流を電源Ｖａへと流すことができるようにしたものである。
【００４６】
電圧増加手段２６は、コンデンサＣ５とダイオードＤ５、Ｄ６とを有する。コンデンサＣ５は、一端がダイオードＤ５のカソードとダイオードＤ６のアノードとに接続され、他端がコンデンサＣ３の一端とダイオードＤ１のカソードとの接続点に接続されている。ダイオードＤ５のアノードは、ダイオードＤ２のカソードとコンデンサＣ４の一端との接続点に接続されている。ダイオードＤ６のカソードは、電源Ｖａのラインおよび定電流回路２５に接続されている。図４における電圧増加手段２６は、コンデンサＣ３の充電電圧をコンデンサＣ４の充電電圧を加算することで増加させるものであるが、逆にコンデンサＣ４の充電電圧をコンデンサＣ３の充電電圧を加算することで増加させるものであってもよい。
【００４７】
本実施形態のパルス幅変調回路２０ａの動作について説明する。
まず、コンデンサＣ４について説明する。コンパレータＣＯＭＰ２の出力（Ｄ）がハイレベルに反転すると、コンデンサＣ２の電圧は電源電圧Ｖｂ＋閾値電圧Ｖｔｈまで増加しようとするが、電源電圧Ｖｂ以上に増加することができない。このとき、トランジスタＱ４のエミッタにコンデンサＣ２の電圧（電源電圧Ｖｂ＋トランジスタＱ４のベースエミッタ間電圧Ｖｂｅ以上の電圧）が供給されることによって、トランジスタＱ４はオン状態になる。トランジスタＱ４がオン状態になると、コンデンサＣ２の電圧による電流がトランジスタＱ４のエミッタ−コレクタおよびダイオードＤ２を介してコンデンサＣ４へと流れ、コンデンサＣ４を充電させる。なお、電流Ｉ２も、トランジスタＱ４のエミッタ−コレクタおよびダイオードＤ２を介してコンデンサＣ４へと流れ、コンデンサＣ４を充電させる。従って、コンデンサＣ４の一端の電圧（Ｆ）は徐々に充電されて増加していく。この動作は、図２のパルス幅変調回路２０と同じである。
【００４８】
コンパレータＣＯＭＰ２の出力（Ｄ）がローレベルに反転すると、トランジスタＱ４のエミッタにはコンデンサＣ２に残った電圧（トランジスタＱ４のベース−エミッタ間電圧０．６Ｖに相当）の電圧が供給されることになるので、トランジスタＱ４はオフ状態になる。従って、コンデンサＣ４への充電電流の供給は停止され、コンデンサＣ４の充電は終了する。一方、コンデンサＣ４の他端（コンパレータＣＯＭＰ１の出力）の電圧（Ｂ）は、ハイレベルに反転する。従って、コンデンサＣ４の一端の電圧は、コンパレータＣＯＭＰ１の出力（ハイレベル）にコンデンサＣ４の充電電圧を加算したものとなる。
【００４９】
ここで、コンデンサＣ３の他端（コンパレータＣＯＭＰ２の出力（Ｄ））の電圧はローレベルであるので、コンデンサＣ４の充電電圧による電流が、ダイオードＤ５を介してコンデンサＣ５およびコンデンサＣ３へと流れる。従って、コンデンサＣ４の充電電圧による電流によって、コンデンサＣ３をおよびＣ５を充電させる。その結果、コンデンサＣ３の充電電圧をコンデンサＣ４の充電電圧を加算することで増加させることができ、かつ、コンデンサＣ３と直列接続されているコンデンサＣ５にも電圧を充電させることができる。
【００５０】
続いて、コンデンサＣ３について説明する。図２のパルス幅変調回路２０の場合と同様に、コンパレータＣＯＭＰ１の出力（Ｂ）がハイレベルに反転すると、コンデンサＣ１の電圧は電源電圧Ｖｂ＋閾値電圧Ｖｔｈまで増加しようとするが、電源電圧Ｖｂ以上に増加することができない。このとき、トランジスタＱ３のエミッタにコンデンサＣ１の電圧（電源電圧Ｖｂ＋トランジスタＱ３のベース−エミッタ間電圧Ｖｂｅ以上の電圧）が供給されることによって、トランジスタＱ３はオン状態になる。トランジスタＱ３がオン状態になると、コンデンサＣ１の電圧による電流がトランジスタＱ３のエミッタ−コレクタおよびダイオードＤ１を介してコンデンサＣ３へと流れ、コンデンサＣ３を充電させる。なお、電流Ｉ１も、トランジスタＱ３のエミッタ−コレクタおよびダイオードＤ１を介してコンデンサＣ３へと流れ、コンデンサＣ３を充電させる。従って、コンデンサＣ３の一端の電圧（Ｅ）は徐々に充電されて増加していく。そして、上記の通り、コンデンサＣ４の充電電圧による電流もコンデンサＣ５を介してコンデンサＣ３へと流れ、コンデンサＣ３を充電する。従って、コンデンサＣ３の充電電圧は、図２のパルス幅変調回路２０と比較して大きな電圧値となる。
【００５１】
コンパレータＣＯＭＰ１の出力（Ｂ）がローレベルに反転すると、トランジスタＱ３のエミッタにはコンデンサＣ１に残った電圧（トランジスタＱ３のベース−エミッタ間電圧Ｖｂｅ＝０．６Ｖに相当）の電圧が供給されることになるので、トランジスタＱ３はオフ状態になる。従って、コンデンサＣ３への充電電流の供給は停止され、コンデンサＣ３の充電は終了する。一方、コンデンサＣ３の他端（コンパレータＣＯＭＰ２の出力）の電圧（Ｄ）は、ハイレベルに反転する。従って、コンデンサＣ３の一端の電圧は、コンパレータＣＯＭＰ２の出力（ハイレベル）にコンデンサＣ３の充電電圧を加算したものとなり、当該電圧は電源電圧Ｖａよりも高くなろうとする。従って、コンデンサＣ３およびＣ５の電圧のうち電源電圧Ｖａよりも高い部分の電圧による電流が、ダイオードＤ６を介して電源Ｖａおよび定電流回路２５へと流れる。その結果、コンデンサＣ３およびＣ５の充電電圧は、定電流回路２５が定電流Ｉを生成する際の電圧として再度利用される。
【００５２】
以上のように、本実施形態によると、コンデンサＣ１の電圧による電流だけでなく、コンデンサＣ４の充電電圧による電流によってもコンデンサＣ３を充電するので、コンデンサＣ３の一端の電圧を増加させることができ、さらに、コンデンサＣ４の充電電圧による電流によってコンデンサＣ５も充電するので、コンデンサＣ３およびＣ５の充電電圧の合計による電流を電源Ｖａに帰還することになり、より確実に、電源Ｖａに電流を帰還することができる。
【００５３】
以上、本発明の好ましい実施形態について説明したが、本発明はこれらの実施形態には限定されない。例えば、第１および第２の出力素子は、トランジスタやＭＯＳＦＥＴ等のスイッチ素子や、インバータ回路で構成されていてもよい。また、各トランジスタやパルス等の極性は、上記実施形態のものに限定されず、逆になっていてもよい。
【産業上の利用可能性】
【００５４】
本発明は、例えばオーディオ用のスイッチングアンプに用いられるパルス幅変調回路として特に好適に採用され得る。
【符号の説明】
【００５５】
１０ スイッチングアンプ
１１ ドライバ
１２ スイッチング出力回路
１３ ＬＰＦ
２０ パルス幅変調回路
２０ａ パルス幅変調回路
２１ パルス発生手段
２２ 変調手段
２３ 電流帰還手段
２５ 定電流回路
２６ 電圧増加手段
【特許請求の範囲】
【請求項１】
第１蓄積手段、第２蓄積手段、第１の出力素子および第２の出力素子を有し、第１の電流により前記第１蓄積手段が充電され、かつ、第２の電流により前記第２蓄積手段が充電されることにより、前記第１の出力素子および前記第２の出力素子からパルスを出力するパルス発生手段と、
入力信号に基づいて、一定電流からの前記第１の電流と前記第２の電流との分配比を制御し、前記第１の電流による前記第１蓄積手段の充電時間、および、前記第２の電流による前記第２蓄積手段の充電時間を制御することにより、前記パルスのパルス幅を制御する変調手段と、
第３蓄積手段および第４蓄積手段を有し、前記第１の出力素子の出力がハイレベルのときに、前記第３蓄積手段が、前記第１蓄積手段の電圧によって充電され、前記第１の出力素子の出力がローレベルのときに、第３蓄積手段の電圧が前記一定電流の生成に使用され、前記第２の出力素子の出力がハイレベルのときに、前記第４蓄積手段が、前記第２蓄積手段の電圧によって充電され、前記第２の出力素子の出力がローレベルのときに、前記第４蓄積手段の電圧が前記一定電流の生成に使用される電流帰還手段とを備える、パルス幅変調回路。
【請求項２】
前記電流帰還手段が、
前記第１の出力素子の出力がハイレベルのときにオン状態となり前記第３蓄積手段と前記第１蓄積手段とを導通させ、前記第１の出力素子の出力がローレベルのときにオフ状態となり前記第３蓄積手段を前記第１蓄積手段から開放させる第１トランジスタと、
前記第２の出力素子の出力がハイレベルのときにオン状態となり前記第４蓄積手段と前記第２蓄積手段とを導通させ、前記第２の出力素子の出力がローレベルのときにオフ状態となり前記第４蓄積手段を前記第２蓄積手段から開放させる第２トランジスタとをさらに有し、
前記第３蓄積手段の一端が前記第１トランジスタを介して前記第１蓄積手段と、定電流を生成する定電流回路の電源電圧ラインとに接続され、前記第３蓄積手段の他端が前記第２の出力素子の出力に接続され、
前記第４蓄積手段の一端が前記第２トランジスタを介して前記第２蓄積手段と、前記定電流回路の電源電圧ラインとに接続され、前記第４蓄積手段の他端が前記第１の出力素子の出力に接続されている、請求項１に記載のパルス幅変調回路。
【請求項３】
第１蓄積手段、第２蓄積手段、第１の出力素子および第２の出力素子を有し、第１の電流により前記第１蓄積手段が充電され、かつ、第２の電流により前記第２蓄積手段が充電されることにより、前記第１の出力素子および前記第２の出力素子からパルスを出力するパルス発生手段と、
入力信号に基づいて、一定電流からの前記第１の電流と前記第２の電流との分配比を制御し、前記第１の電流による前記第１蓄積手段の充電時間、および、前記第２の電流による前記第２蓄積手段の充電時間を制御することにより、前記パルスのパルス幅を制御する変調手段と、
第３蓄積手段および第４蓄積手段を有し、前記第１の出力素子の出力がハイレベルのときに、前記第３蓄積手段が、前記第１蓄積手段の電圧によって充電され、前記第１の出力素子の出力がローレベルのときに、前記第３蓄積手段の電圧および後記第５蓄積手段の電圧が前記一定電流の生成に使用され、前記第２の出力素子の出力がハイレベルのときに、前記第４蓄積手段が、前記第２蓄積手段の電圧によって充電される電流帰還手段と、
前記第５蓄積手段を有し、前記第２の出力素子の出力がローレベルのときに、前記第４蓄積手段の電圧によって前記第３蓄積手段および前記第５蓄積手段を充電させる電圧増加手段とを備える、パルス幅変調回路。
【請求項４】
前記電流帰還手段が、
前記第１の出力素子の出力がハイレベルのときにオン状態となり前記第３蓄積手段と前記第１蓄積手段とを導通させ、前記第１の出力素子の出力がローレベルのときにオフ状態となり前記第３蓄積手段を前記第１蓄積手段から開放させる第１トランジスタと、
前記第２の出力素子の出力がハイレベルのときにオン状態となり前記第４蓄積手段と前記第２蓄積手段とを導通させ、前記第２の出力素子の出力がローレベルのときにオフ状態となり前記第４蓄積手段を前記第２蓄積手段から開放させる第２トランジスタとをさらに有し、
前記第３蓄積手段の一端が前記第１トランジスタを介して前記第１蓄積手段と、前記第５蓄積手段を介して定電流を生成する定電流回路の電源電圧ラインとに接続され、前記第３蓄積手段の他端が前記第２の出力素子の出力に接続され、
前記第４蓄積手段の一端が前記第２トランジスタを介して前記第２蓄積手段と、前記第５蓄積手段を介して前記第３蓄積手段の一端とに接続され、前記第４蓄積手段の他端が前記第１の出力素子の出力に接続されている、請求項３に記載のパルス幅変調回路。
【請求項５】
請求項１〜４のいずれかに記載のパルス幅変調回路を備える、スイッチングアンプ。
【請求項１】
第１蓄積手段、第２蓄積手段、第１の出力素子および第２の出力素子を有し、第１の電流により前記第１蓄積手段が充電され、かつ、第２の電流により前記第２蓄積手段が充電されることにより、前記第１の出力素子および前記第２の出力素子からパルスを出力するパルス発生手段と、
入力信号に基づいて、一定電流からの前記第１の電流と前記第２の電流との分配比を制御し、前記第１の電流による前記第１蓄積手段の充電時間、および、前記第２の電流による前記第２蓄積手段の充電時間を制御することにより、前記パルスのパルス幅を制御する変調手段と、
第３蓄積手段および第４蓄積手段を有し、前記第１の出力素子の出力がハイレベルのときに、前記第３蓄積手段が、前記第１蓄積手段の電圧によって充電され、前記第１の出力素子の出力がローレベルのときに、第３蓄積手段の電圧が前記一定電流の生成に使用され、前記第２の出力素子の出力がハイレベルのときに、前記第４蓄積手段が、前記第２蓄積手段の電圧によって充電され、前記第２の出力素子の出力がローレベルのときに、前記第４蓄積手段の電圧が前記一定電流の生成に使用される電流帰還手段とを備える、パルス幅変調回路。
【請求項２】
前記電流帰還手段が、
前記第１の出力素子の出力がハイレベルのときにオン状態となり前記第３蓄積手段と前記第１蓄積手段とを導通させ、前記第１の出力素子の出力がローレベルのときにオフ状態となり前記第３蓄積手段を前記第１蓄積手段から開放させる第１トランジスタと、
前記第２の出力素子の出力がハイレベルのときにオン状態となり前記第４蓄積手段と前記第２蓄積手段とを導通させ、前記第２の出力素子の出力がローレベルのときにオフ状態となり前記第４蓄積手段を前記第２蓄積手段から開放させる第２トランジスタとをさらに有し、
前記第３蓄積手段の一端が前記第１トランジスタを介して前記第１蓄積手段と、定電流を生成する定電流回路の電源電圧ラインとに接続され、前記第３蓄積手段の他端が前記第２の出力素子の出力に接続され、
前記第４蓄積手段の一端が前記第２トランジスタを介して前記第２蓄積手段と、前記定電流回路の電源電圧ラインとに接続され、前記第４蓄積手段の他端が前記第１の出力素子の出力に接続されている、請求項１に記載のパルス幅変調回路。
【請求項３】
第１蓄積手段、第２蓄積手段、第１の出力素子および第２の出力素子を有し、第１の電流により前記第１蓄積手段が充電され、かつ、第２の電流により前記第２蓄積手段が充電されることにより、前記第１の出力素子および前記第２の出力素子からパルスを出力するパルス発生手段と、
入力信号に基づいて、一定電流からの前記第１の電流と前記第２の電流との分配比を制御し、前記第１の電流による前記第１蓄積手段の充電時間、および、前記第２の電流による前記第２蓄積手段の充電時間を制御することにより、前記パルスのパルス幅を制御する変調手段と、
第３蓄積手段および第４蓄積手段を有し、前記第１の出力素子の出力がハイレベルのときに、前記第３蓄積手段が、前記第１蓄積手段の電圧によって充電され、前記第１の出力素子の出力がローレベルのときに、前記第３蓄積手段の電圧および後記第５蓄積手段の電圧が前記一定電流の生成に使用され、前記第２の出力素子の出力がハイレベルのときに、前記第４蓄積手段が、前記第２蓄積手段の電圧によって充電される電流帰還手段と、
前記第５蓄積手段を有し、前記第２の出力素子の出力がローレベルのときに、前記第４蓄積手段の電圧によって前記第３蓄積手段および前記第５蓄積手段を充電させる電圧増加手段とを備える、パルス幅変調回路。
【請求項４】
前記電流帰還手段が、
前記第１の出力素子の出力がハイレベルのときにオン状態となり前記第３蓄積手段と前記第１蓄積手段とを導通させ、前記第１の出力素子の出力がローレベルのときにオフ状態となり前記第３蓄積手段を前記第１蓄積手段から開放させる第１トランジスタと、
前記第２の出力素子の出力がハイレベルのときにオン状態となり前記第４蓄積手段と前記第２蓄積手段とを導通させ、前記第２の出力素子の出力がローレベルのときにオフ状態となり前記第４蓄積手段を前記第２蓄積手段から開放させる第２トランジスタとをさらに有し、
前記第３蓄積手段の一端が前記第１トランジスタを介して前記第１蓄積手段と、前記第５蓄積手段を介して定電流を生成する定電流回路の電源電圧ラインとに接続され、前記第３蓄積手段の他端が前記第２の出力素子の出力に接続され、
前記第４蓄積手段の一端が前記第２トランジスタを介して前記第２蓄積手段と、前記第５蓄積手段を介して前記第３蓄積手段の一端とに接続され、前記第４蓄積手段の他端が前記第１の出力素子の出力に接続されている、請求項３に記載のパルス幅変調回路。
【請求項５】
請求項１〜４のいずれかに記載のパルス幅変調回路を備える、スイッチングアンプ。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公開番号】特開２０１３−５３０１（Ｐ２０１３−５３０１Ａ）
【公開日】平成２５年１月７日（２０１３．１．７）
【国際特許分類】
【出願番号】特願２０１１−１３５８４１（Ｐ２０１１−１３５８４１）
【出願日】平成２３年６月２０日（２０１１．６．２０）
【出願人】（７１００１４３５１）オンキヨー株式会社 (226)
【Ｆターム（参考）】
【公開日】平成２５年１月７日（２０１３．１．７）
【国際特許分類】
【出願日】平成２３年６月２０日（２０１１．６．２０）
【出願人】（７１００１４３５１）オンキヨー株式会社 (226)
【Ｆターム（参考）】
[ Back to top ]