パルス極性変調回路
【課題】 低消費電力と小型化を実現し、両極パルスのベースラインとしての論理中点レベルに生ずるノイズを低減させて高速パルスの極性変調回路を提供する。
【解決手段】 入力データの値に対応して単極パルスを両極パルスに変換する変調回路は、差動トランジスタ対が２段縦積みされた構成を持ち、上段側の差動トランジスタ対の一方が極性変調パルス出力を与え、上段側の他方の差動トランジスタ対のゲートが共通化されて、該ゲートに論理的に高と低の中点の電位が与えられる。
【解決手段】 入力データの値に対応して単極パルスを両極パルスに変換する変調回路は、差動トランジスタ対が２段縦積みされた構成を持ち、上段側の差動トランジスタ対の一方が極性変調パルス出力を与え、上段側の他方の差動トランジスタ対のゲートが共通化されて、該ゲートに論理的に高と低の中点の電位が与えられる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えばウルトラ・ワイド・バンド（Ｕｌｔｒａ Ｗｉｄｅ Ｂａｎｄ）通信などに用いられる超高速集積回路と、そのような通信において必要とされる極短パルスの生成方式に係り、さらに詳しくはユニポーラパルスをバイポーラパルスに変換するためのパルス極性変調回路に関する。
【背景技術】
【０００２】
一般に多くの通信機器においてユニポーラ信号をバイポーラ信号に変換することが必要になる。このようなユニポーラ／バイポーラ変換回路としては、できるだけ小型で、消費電力が小さく、低雑音の特性をもつことが望ましい。
【０００３】
特に本発明において対象とするウルトラ・ワイド・バンド通信などでは、半値幅１０ｐｓ以下の極短パルスを生成し、必要に応じてユニポーラパルスからバイポーラパルスに変換を行うことになる。このようなパルス回路としては、スイッチング速度に優れた差動回路を使用することが望ましい。
このようなユニポーラ／バイポーラ変換回路の従来例として次の文献がある。
【特許文献１】特開平３−２７６２２号公報 「Ｕ／Ｂ変換回路」
【０００４】
この文献には、二系統のパルス発生器の出力を合成して、ユニポーラ信号をバイポーラ信号に変換する回路が開示されている。図７はその回路と同様のユニポーラ／バイポーラ変換回路の構成図である。同図において正極性の信号と負極性の信号をそれぞれ発生するパルス発生器の出力が合成されて出力バッファを介して出力される。
【０００５】
図８は図７の回路における動作タイムチャートの例である。正極性のパルスａと負極性のパルスｂとが合成されて、両極性のパルスＱが得られている。なお、ここでは正極性のパルスａと負極性のパルスｂの周波数は一般的に異なるものとしている。
【０００６】
しかしながら特許文献１の技術では、二系統のパルス発生器を必要とするため、低消費電力、省スペース化を実現することが困難であるという問題点があった。また例えば、ウルトラ・ワイド・バンド通信のためのパルス回路では、前述のように差動回路の使用が望ましいが、差動回路では論理閾値付近でゲインが最大となり、またその差動閾値は論理中点（０点）となるため、中点レベルに微小なノイズが生ずると、一般的に後段に存在する増幅回路でそのノイズが大きく増幅されてしまうという問題点があり、中点レベルをフラットに保つための回路上の工夫が必要とされる。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明の課題は、上述の問題点に鑑み、低消費電力と小型化を実現することができ、また中点レベルのノイズを低減させることのできるパルス極性変調回路を提供することである。
【課題を解決するための手段】
【０００８】
図１は、本発明のパルス極性変調回路の原理構成ブロック図である。同図は差動トランジスタ対が２段縦積みされたパルス極性変調回路の原理構成を示し、下段側の差動トランジスタ対１を構成する２つのトランジスタの上段側に、それぞれ差動トランジスタ対２、３が備えられる。
【０００９】
本発明のパルス極性変調回路では、上段側の差動トランジスタ対の一方、すなわち差動トランジスタ対２が極性変調パルス出力を与えるものであり、またもう一方の差動トランジスタ対、すなわち差動トランジスタ対３のゲートが共通化され、そのゲートに論理的に高電位と低電位の中点の電位が与えられることになる。
【００１０】
このように本発明のパルス極性変調回路では、上段側の差動トランジスタ対のうちで差動トランジスタ対３に対して、それぞれのトランジスタのゲートに論理的に中点の電位が与えられることによって、その電位より高電位方向のパルスと、低電位方向のパルスが両極性のパルスとして得られることになる。
【００１１】
実施の形態においては、前述の上段側の一方の差動トランジスタ対２の各トランジスタのゲートにそれぞれデータ入力と反転データ入力とが与えられることも、また下段側の差動トランジスタ対１の各トランジスタのゲートにそれぞれ単極パルス入力とその反転入力とが与えられることもできる。さらに差動トランジスタ対３の各トランジスタが差動トランジスタ対２の極性変調パルス出力端に接続されることもできる。
【００１２】
次に本発明のパルス極性変調回路は、前述の極性変調パルス出力を与える上段側の一方の差動トランジスタ対２の出力端に接続されるスイッチングノイズキャンセル回路をさらに備えることもできる。
【００１３】
この場合、このスイッチングノイズキャンセル回路が、ソース結合され、前述の一方の差動トランジスタ対２の出力端に接続される差動トランジスタ対と、その差動トランジスタ対の結合されたソースに接続されるトランジスタとを備えることも、またこの結合されたソースに接続されるトランジスタのゲートにそのトランジスタを直流的に常にオフとする電位が与えられることも、さらにソース結合された差動トランジスタ対の各トランジスタのゲートにそれぞれデータ入力と反転データ入力とが与えられることもできる。
【００１４】
このようにスイッチングノイズキャンセル回路を構成する差動トランジスタ対と、さらに結合されたソースに接続されるトランジスタとは、図１における差動トランジスタ対２と、下段側の差動トランジスタ対１のうちで差動トランジスタ対２に接続されたトランジスタとのコピーであり、データが０と１とで切り替わる前後におけるトランジスタのリーク電流による中点電位の変動を防止することができる。
【００１５】
さらに本発明のパルス極性変調回路では、その出力側に極性変調パルスを増幅する増幅器が接続される。この増幅器は一般的にパルス極性変調回路の出力を必要に応じて増幅するものであるが、この増幅器に対して、データが０と１とで切り替わる時点の前後における中点レベルの変動、すなわちノイズを低減させた入力を与えることによって、ノイズの増大が防止される。
【発明の効果】
【００１６】
本発明によれば、１つのパルス発生器のみを使用してパルス極性変調回路を構成することができ、低消費電力、および省スペース化を実現することが可能となる。また中点レベルにおけるノイズを低減させることができ、増幅器を含めたノイズの抑制効果が大きく、超高速パルス通信方式の性能向上に寄与するところが大きい。
【発明を実施するための最良の形態】
【００１７】
図２は、本発明のパルス極性変調回路を用いるパルス極性変調システムの全体構成ブロック図である。同図において、本発明によって実現されるパルス極性変調回路６に対しては、パルス発生器７の出力と、０または１のデータが与えられ、パルス発生器７によって出力されるユニポーラパルスがデータの値によって変調され、その変調結果が出力バッファ８を介して外部に与えられる。この出力バッファ８は単なるバッファというよりも、一般的にかなり増幅度の大きい増幅器であり、後述するようにパルス極性変調回路６の出力の論理的に中点のレベルに微小なノイズがあると、その微小なノイズが出力バッファ８によって大きく増幅されてしまうために、パルス極性変調回路６の出力の中点レベルは、ノイズが含まれないフラットな特性をもっていることが望ましい。
【００１８】
図３は、図２のシステムにおけるパルス変調動作のタイムチャートである。図２のパルス発生器７の出力は、例えば半値幅１０ｐｓ以下の極短のユニポーラパルスであり、そのパルスが、パルス極性変調回路６に入力されるデータの値によって、例えばデータの値が“０”の時には中点レベルから上方向のパルスとして、またデータが“１”の場合には中点レベルから下方向のパルスとしてパルス極性変調回路６から出力されることになる。
【００１９】
図４は、本実施形態におけるパルス変調回路の構成回路図である。同図において図２のパルス極性変調回路６は、パルス極性変調部１０と、スイッチングノイズキャンセル部２０とによって構成されている。この回路の動作のうち、パルス極性変調部１０の動作について、まず図５の動作タイムチャートを用いて説明する。
【００２０】
図４において、パルス極性変調部１０は、差動トランジスタ対が縦積み２段とされた構成を持っている。すなわち、下段側の差動トランジスタ対はトランジスタ１５、１６からなり、それぞれのトランジスタの上に上段側の差動トランジスタ対が縦積みされる形式のギルバート回路となっている。
【００２１】
上段側の２つの差動トランジスタ対のうちで、トランジスタ１１と１２はパルス変調回路としての出力Ｑ、および反転出力ＮＱを与えるものであり、上段側のもう一方の差動トランジスタ対としてのトランジスタ１３、１４は、そのゲートが共通化されて、そのゲートに論理的に“１”と“０”、すなわち論理的に“Ｈ”と“Ｌ”との中点レベルとしての一定電圧Ｖmが与えられるものである。
【００２２】
図４のパルス極性変調部１０に対しては、データ入力ａがトランジスタ１１のゲートに、反転データ入力ｎａがトランジスタ１２のゲートに与えられ、またパルス入力ｃがトランジスタ１５のゲートに、反転パルス入力ｎｃがトランジスタ１６のゲートに与えられる。そしてトランジスタ１５と１６とのソースは電流源１７に接続され、負電位Ｖssに接続される。トランジスタ１１と１２のドレインは、それぞれ負荷抵抗１８、１９を介してＧＮＤに接続される。
【００２３】
図５においてデータ入力ａが“０”、すなわちｎａが“１”の区間では、トランジスタ１１はオフであり、それに対してトランジスタ１２はオンとなる可能性はあるが、トランジスタ１５がオンとならない限りはオフとなっている。トランジスタ１３と１４のゲートには、それぞれ論理的に中点のレベルの電位Ｖmが与えられているため、これら２つのトランジスタは共に半開きの状態となっている。この時、パルス入力ｃが印加される前の時点では、その反転入力ｎｃは“Ｈ”となっており、この値がゲートに与えられるためにトランジスタ１６はオンとなっている。したがって電流源電流１７の電流Ｉはトランジスタ１３、１４を介し、また抵抗１８、１９を介して半分ずつ流れ、前述のようにトランジスタ１３、１４が半開きの状態であるために、トランジスタ１１のドレイン電圧、すなわち反転出力電圧ＮＱ、およびトランジスタ１２のドレイン電圧、すなわち出力電圧Ｑは共に“Ｈ”と“Ｌ”の中点レベルの電位にある。
【００２４】
この状態でパルスｃが入力されると、その入力の瞬間だけトランジスタ１５はオンとなり、またｎｃは“Ｌ”となるためトランジスタ１６はオフとなる。したがって抵抗１８、１９を介してトランジスタ１３、１４に流れていた電流は共に０となる。
【００２５】
この時、トランジスタ１１はオフであり、抵抗１８に流れる電流は完全に０となり、反転出力ＮＱは瞬間的に高電位、すなわちＧＮＤレベルとなる。これに対して抵抗１９にはトランジスタ１２とトランジスタ１５とを介して電流源電流１７が流れるために、出力Ｑは“Ｌ”レベルに瞬間的に下がることになる。そしてパルス入力ｃが再び“Ｌ”となると元の状態に復帰する。なお図５ではＮＱをＶｏｕｔ（濃い黒色波形）、その反転値（薄い黒色波形）をＱとして示している。
【００２６】
その後、入力データの値が反転し、入力ａが“Ｈ”、ｎａが“Ｌ”となるとトランジスタ１２はオフとなる。トランジスタ１１はオンとなるが、トランジスタ１５がオフのうちは、電流はトランジスタ１１に流れない。トランジスタ１３と１４は、前述と同様に半開きの状態であり、出力Ｑと反転出力ＮＱは共に中点レベルとなっている。
【００２７】
この時点で再び入力パルスｃが印加されると、前述と同様にトランジスタ１５が瞬間的にオンとなり、トランジスタ１６は瞬間的にオフとなる。そしてトランジスタ１１がオンとなることによって、そのドレイン電圧としての反転出力ＮＱは“Ｌ”レベルとなり、逆にトランジスタ１２がオフとなっていることによってそのドレイン電圧、すなわち出力Ｑは“Ｈ”レベル、すなわちＧＮＤ電位にパルス的に増加する。
【００２８】
以上のように図４のパルス極性変調部１０によって、ユニポーラパルスが理想的には中点レベルを対称軸とするバイポーラパルスに変換されるが、実際には図５の最下部に示すようにデータ入力ａが“Ｌ”から“Ｈ”に切り替わった時点以降に、反転出力ＮＱの電位、すなわち中点レベルをやや低下させるノイズ（オフセット）が発生する。このスイッチングノイズは、図２で説明したように出力バッファ８によって大きく増幅されて外部に出力されるためにその影響が大きくなる。すなわち、図２の出力バッファ８としては、やはり差動型回路の使用が速度の観点から望ましく、中点レベルに生じたノイズは差動型出力バッファによって大きく増幅されてしまうことになる。
【００２９】
図５において、データ入力ａが“Ｌ”から“Ｈ”に切り替わった時点以降にノイズ（オフセット）が生ずる理由について説明する。前述のようにデータ入力ａがＬからＨとなると、トランジスタ１１はオン可能となり、トランジスタ１５に電流が流れればトランジスタ１１にその電流が流れることになる。トランジスタ１５はパルス入力ｃが印加されるまで基本的にはオフであるが、トランジスタ１５にはオフであってもオフ電流、すなわちリーク電流として微小な電流Ｉｏｆｆが流れる。この電流がトランジスタ１１にも流れるために、反転出力ＮＱはその電流によって抵抗１８に生ずる電圧降下分だけ電位が下がることになり、リーク電流がμＡのオーダーであってもＮＱの電圧レベル、すなわち中点レベルは、例えば１０ｍＶ程度低下することになり、この電位低下分がノイズ（オフセット）となる。
【００３０】
このスイッチングノイズを低減させるために、図４のスイッチングノイズキャンセル部２０が用いられる。このスイッチングノイズキャンセル部２０は、パルス極性変調部１０側のトランジスタ１１、１２のコピーとしてのトランジスタ２１、２２、およびこれらのトランジスタのソースの結合部に接続されたトランジスタ２３によって構成され、トランジスタ２３（トランジスタ１５のコピーに相当）はトランジスタ１５と同様にそのソースが電流源１７に接続される。トランジスタ２３のゲートには、このトランジスタを常にオフとさせるための電位Ｖoffが与えられる。すなわちスイッチングノイズキャンセル部２０にはトランジスタ２１と２２によって構成されるＳＣＦＬ（Ｓｏｕｒｃｅ Ｃｏｕｐｌｅｄ ＦＥＴ Ｌｏｇｉｃ）型回路が用いられ、トランジスタ２３を含むカスコード型となっている。このようなスイッチングノイズキャンセル部２０が差動トランジスタ対が２段縦積みされたギルバート回路としてのパルス極性変調部１０と組み合わされる。
【００３１】
図６は図４のスイッチングノイズキャンセル部の動作説明のためのタイムチャートである。前述のように、スイッチングノイズはデータ入力ａの値が“Ｌ”から“Ｈ”に切り替わる前後で、トランジスタ１１がオフからオンとなり、負荷抵抗１８に流れる電流がトランジスタ１５のオフ電流Ｉｏｆｆの分だけ増加することによって発生する。したがってａの値が“Ｌ”の状態でもこの増加分に相当する電流を負荷抵抗１８に流しておくことにより、スイッチングノイズのキャンセル、すなわち中点レベルのフラット化が実現される。
【００３２】
スイッチングノイズキャンセル部２０内のトランジスタ２１にはデータ入力ａが“Ｌ”、すなわち反転データ入力ｎａが“Ｈ”のときにトランジスタ２３のオフ電流Ｉｏｆｆ（トランジスタ１５のオフ電流と等しいものとする）が流れ、ｎａが“Ｌ”となるとこの電流は０となる。したがって負荷抵抗１８には常にこのＩｏｆｆの分だけ大きい電流が流れることになり、中点レベルがフラットとなる。ｎａが“Ｌ”となると、当然Ｉｏｆｆはトランジスタ２２を介して負荷抵抗１９に流れるが、これによって図５の最下部の出力Ｑの中点レベルの電位変化（電位上昇）が防止されることになる。
【図面の簡単な説明】
【００３３】
【図１】本発明のパルス極性変調回路の原理構成ブロック図である。
【図２】本実施形態におけるパルス極性変調システムの構成ブロック図である。
【図３】図２におけるパルス極性変調回路の動作タイムチャートの例である。
【図４】パルス極性変調回路の回路構成を示す図である。
【図５】図４のパルス極性変調部の動作タイムチャートの説明図である。
【図６】スイッチングノイズキャンセル部の動作を説明するタイムチャートである。
【図７】ユニポーラ／バイポーラ変換回路の従来例を示す図である。
【図８】図７の従来例の動作タイムチャートである。
【符号の説明】
【００３４】
１、２、３ 差動トランジスタ対
６ パルス極性変調回路
７ パルス発生器
８ 出力バッファ
１０ パルス極性変調部
１１、１２、１３、１４、１５、１６、２１、２２、２３ トランジスタ
１７ 電流源
１８、１９ 負荷抵抗
２０ スイッチングノイズキャンセル部
【技術分野】
【０００１】
本発明は、例えばウルトラ・ワイド・バンド（Ｕｌｔｒａ Ｗｉｄｅ Ｂａｎｄ）通信などに用いられる超高速集積回路と、そのような通信において必要とされる極短パルスの生成方式に係り、さらに詳しくはユニポーラパルスをバイポーラパルスに変換するためのパルス極性変調回路に関する。
【背景技術】
【０００２】
一般に多くの通信機器においてユニポーラ信号をバイポーラ信号に変換することが必要になる。このようなユニポーラ／バイポーラ変換回路としては、できるだけ小型で、消費電力が小さく、低雑音の特性をもつことが望ましい。
【０００３】
特に本発明において対象とするウルトラ・ワイド・バンド通信などでは、半値幅１０ｐｓ以下の極短パルスを生成し、必要に応じてユニポーラパルスからバイポーラパルスに変換を行うことになる。このようなパルス回路としては、スイッチング速度に優れた差動回路を使用することが望ましい。
このようなユニポーラ／バイポーラ変換回路の従来例として次の文献がある。
【特許文献１】特開平３−２７６２２号公報 「Ｕ／Ｂ変換回路」
【０００４】
この文献には、二系統のパルス発生器の出力を合成して、ユニポーラ信号をバイポーラ信号に変換する回路が開示されている。図７はその回路と同様のユニポーラ／バイポーラ変換回路の構成図である。同図において正極性の信号と負極性の信号をそれぞれ発生するパルス発生器の出力が合成されて出力バッファを介して出力される。
【０００５】
図８は図７の回路における動作タイムチャートの例である。正極性のパルスａと負極性のパルスｂとが合成されて、両極性のパルスＱが得られている。なお、ここでは正極性のパルスａと負極性のパルスｂの周波数は一般的に異なるものとしている。
【０００６】
しかしながら特許文献１の技術では、二系統のパルス発生器を必要とするため、低消費電力、省スペース化を実現することが困難であるという問題点があった。また例えば、ウルトラ・ワイド・バンド通信のためのパルス回路では、前述のように差動回路の使用が望ましいが、差動回路では論理閾値付近でゲインが最大となり、またその差動閾値は論理中点（０点）となるため、中点レベルに微小なノイズが生ずると、一般的に後段に存在する増幅回路でそのノイズが大きく増幅されてしまうという問題点があり、中点レベルをフラットに保つための回路上の工夫が必要とされる。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明の課題は、上述の問題点に鑑み、低消費電力と小型化を実現することができ、また中点レベルのノイズを低減させることのできるパルス極性変調回路を提供することである。
【課題を解決するための手段】
【０００８】
図１は、本発明のパルス極性変調回路の原理構成ブロック図である。同図は差動トランジスタ対が２段縦積みされたパルス極性変調回路の原理構成を示し、下段側の差動トランジスタ対１を構成する２つのトランジスタの上段側に、それぞれ差動トランジスタ対２、３が備えられる。
【０００９】
本発明のパルス極性変調回路では、上段側の差動トランジスタ対の一方、すなわち差動トランジスタ対２が極性変調パルス出力を与えるものであり、またもう一方の差動トランジスタ対、すなわち差動トランジスタ対３のゲートが共通化され、そのゲートに論理的に高電位と低電位の中点の電位が与えられることになる。
【００１０】
このように本発明のパルス極性変調回路では、上段側の差動トランジスタ対のうちで差動トランジスタ対３に対して、それぞれのトランジスタのゲートに論理的に中点の電位が与えられることによって、その電位より高電位方向のパルスと、低電位方向のパルスが両極性のパルスとして得られることになる。
【００１１】
実施の形態においては、前述の上段側の一方の差動トランジスタ対２の各トランジスタのゲートにそれぞれデータ入力と反転データ入力とが与えられることも、また下段側の差動トランジスタ対１の各トランジスタのゲートにそれぞれ単極パルス入力とその反転入力とが与えられることもできる。さらに差動トランジスタ対３の各トランジスタが差動トランジスタ対２の極性変調パルス出力端に接続されることもできる。
【００１２】
次に本発明のパルス極性変調回路は、前述の極性変調パルス出力を与える上段側の一方の差動トランジスタ対２の出力端に接続されるスイッチングノイズキャンセル回路をさらに備えることもできる。
【００１３】
この場合、このスイッチングノイズキャンセル回路が、ソース結合され、前述の一方の差動トランジスタ対２の出力端に接続される差動トランジスタ対と、その差動トランジスタ対の結合されたソースに接続されるトランジスタとを備えることも、またこの結合されたソースに接続されるトランジスタのゲートにそのトランジスタを直流的に常にオフとする電位が与えられることも、さらにソース結合された差動トランジスタ対の各トランジスタのゲートにそれぞれデータ入力と反転データ入力とが与えられることもできる。
【００１４】
このようにスイッチングノイズキャンセル回路を構成する差動トランジスタ対と、さらに結合されたソースに接続されるトランジスタとは、図１における差動トランジスタ対２と、下段側の差動トランジスタ対１のうちで差動トランジスタ対２に接続されたトランジスタとのコピーであり、データが０と１とで切り替わる前後におけるトランジスタのリーク電流による中点電位の変動を防止することができる。
【００１５】
さらに本発明のパルス極性変調回路では、その出力側に極性変調パルスを増幅する増幅器が接続される。この増幅器は一般的にパルス極性変調回路の出力を必要に応じて増幅するものであるが、この増幅器に対して、データが０と１とで切り替わる時点の前後における中点レベルの変動、すなわちノイズを低減させた入力を与えることによって、ノイズの増大が防止される。
【発明の効果】
【００１６】
本発明によれば、１つのパルス発生器のみを使用してパルス極性変調回路を構成することができ、低消費電力、および省スペース化を実現することが可能となる。また中点レベルにおけるノイズを低減させることができ、増幅器を含めたノイズの抑制効果が大きく、超高速パルス通信方式の性能向上に寄与するところが大きい。
【発明を実施するための最良の形態】
【００１７】
図２は、本発明のパルス極性変調回路を用いるパルス極性変調システムの全体構成ブロック図である。同図において、本発明によって実現されるパルス極性変調回路６に対しては、パルス発生器７の出力と、０または１のデータが与えられ、パルス発生器７によって出力されるユニポーラパルスがデータの値によって変調され、その変調結果が出力バッファ８を介して外部に与えられる。この出力バッファ８は単なるバッファというよりも、一般的にかなり増幅度の大きい増幅器であり、後述するようにパルス極性変調回路６の出力の論理的に中点のレベルに微小なノイズがあると、その微小なノイズが出力バッファ８によって大きく増幅されてしまうために、パルス極性変調回路６の出力の中点レベルは、ノイズが含まれないフラットな特性をもっていることが望ましい。
【００１８】
図３は、図２のシステムにおけるパルス変調動作のタイムチャートである。図２のパルス発生器７の出力は、例えば半値幅１０ｐｓ以下の極短のユニポーラパルスであり、そのパルスが、パルス極性変調回路６に入力されるデータの値によって、例えばデータの値が“０”の時には中点レベルから上方向のパルスとして、またデータが“１”の場合には中点レベルから下方向のパルスとしてパルス極性変調回路６から出力されることになる。
【００１９】
図４は、本実施形態におけるパルス変調回路の構成回路図である。同図において図２のパルス極性変調回路６は、パルス極性変調部１０と、スイッチングノイズキャンセル部２０とによって構成されている。この回路の動作のうち、パルス極性変調部１０の動作について、まず図５の動作タイムチャートを用いて説明する。
【００２０】
図４において、パルス極性変調部１０は、差動トランジスタ対が縦積み２段とされた構成を持っている。すなわち、下段側の差動トランジスタ対はトランジスタ１５、１６からなり、それぞれのトランジスタの上に上段側の差動トランジスタ対が縦積みされる形式のギルバート回路となっている。
【００２１】
上段側の２つの差動トランジスタ対のうちで、トランジスタ１１と１２はパルス変調回路としての出力Ｑ、および反転出力ＮＱを与えるものであり、上段側のもう一方の差動トランジスタ対としてのトランジスタ１３、１４は、そのゲートが共通化されて、そのゲートに論理的に“１”と“０”、すなわち論理的に“Ｈ”と“Ｌ”との中点レベルとしての一定電圧Ｖmが与えられるものである。
【００２２】
図４のパルス極性変調部１０に対しては、データ入力ａがトランジスタ１１のゲートに、反転データ入力ｎａがトランジスタ１２のゲートに与えられ、またパルス入力ｃがトランジスタ１５のゲートに、反転パルス入力ｎｃがトランジスタ１６のゲートに与えられる。そしてトランジスタ１５と１６とのソースは電流源１７に接続され、負電位Ｖssに接続される。トランジスタ１１と１２のドレインは、それぞれ負荷抵抗１８、１９を介してＧＮＤに接続される。
【００２３】
図５においてデータ入力ａが“０”、すなわちｎａが“１”の区間では、トランジスタ１１はオフであり、それに対してトランジスタ１２はオンとなる可能性はあるが、トランジスタ１５がオンとならない限りはオフとなっている。トランジスタ１３と１４のゲートには、それぞれ論理的に中点のレベルの電位Ｖmが与えられているため、これら２つのトランジスタは共に半開きの状態となっている。この時、パルス入力ｃが印加される前の時点では、その反転入力ｎｃは“Ｈ”となっており、この値がゲートに与えられるためにトランジスタ１６はオンとなっている。したがって電流源電流１７の電流Ｉはトランジスタ１３、１４を介し、また抵抗１８、１９を介して半分ずつ流れ、前述のようにトランジスタ１３、１４が半開きの状態であるために、トランジスタ１１のドレイン電圧、すなわち反転出力電圧ＮＱ、およびトランジスタ１２のドレイン電圧、すなわち出力電圧Ｑは共に“Ｈ”と“Ｌ”の中点レベルの電位にある。
【００２４】
この状態でパルスｃが入力されると、その入力の瞬間だけトランジスタ１５はオンとなり、またｎｃは“Ｌ”となるためトランジスタ１６はオフとなる。したがって抵抗１８、１９を介してトランジスタ１３、１４に流れていた電流は共に０となる。
【００２５】
この時、トランジスタ１１はオフであり、抵抗１８に流れる電流は完全に０となり、反転出力ＮＱは瞬間的に高電位、すなわちＧＮＤレベルとなる。これに対して抵抗１９にはトランジスタ１２とトランジスタ１５とを介して電流源電流１７が流れるために、出力Ｑは“Ｌ”レベルに瞬間的に下がることになる。そしてパルス入力ｃが再び“Ｌ”となると元の状態に復帰する。なお図５ではＮＱをＶｏｕｔ（濃い黒色波形）、その反転値（薄い黒色波形）をＱとして示している。
【００２６】
その後、入力データの値が反転し、入力ａが“Ｈ”、ｎａが“Ｌ”となるとトランジスタ１２はオフとなる。トランジスタ１１はオンとなるが、トランジスタ１５がオフのうちは、電流はトランジスタ１１に流れない。トランジスタ１３と１４は、前述と同様に半開きの状態であり、出力Ｑと反転出力ＮＱは共に中点レベルとなっている。
【００２７】
この時点で再び入力パルスｃが印加されると、前述と同様にトランジスタ１５が瞬間的にオンとなり、トランジスタ１６は瞬間的にオフとなる。そしてトランジスタ１１がオンとなることによって、そのドレイン電圧としての反転出力ＮＱは“Ｌ”レベルとなり、逆にトランジスタ１２がオフとなっていることによってそのドレイン電圧、すなわち出力Ｑは“Ｈ”レベル、すなわちＧＮＤ電位にパルス的に増加する。
【００２８】
以上のように図４のパルス極性変調部１０によって、ユニポーラパルスが理想的には中点レベルを対称軸とするバイポーラパルスに変換されるが、実際には図５の最下部に示すようにデータ入力ａが“Ｌ”から“Ｈ”に切り替わった時点以降に、反転出力ＮＱの電位、すなわち中点レベルをやや低下させるノイズ（オフセット）が発生する。このスイッチングノイズは、図２で説明したように出力バッファ８によって大きく増幅されて外部に出力されるためにその影響が大きくなる。すなわち、図２の出力バッファ８としては、やはり差動型回路の使用が速度の観点から望ましく、中点レベルに生じたノイズは差動型出力バッファによって大きく増幅されてしまうことになる。
【００２９】
図５において、データ入力ａが“Ｌ”から“Ｈ”に切り替わった時点以降にノイズ（オフセット）が生ずる理由について説明する。前述のようにデータ入力ａがＬからＨとなると、トランジスタ１１はオン可能となり、トランジスタ１５に電流が流れればトランジスタ１１にその電流が流れることになる。トランジスタ１５はパルス入力ｃが印加されるまで基本的にはオフであるが、トランジスタ１５にはオフであってもオフ電流、すなわちリーク電流として微小な電流Ｉｏｆｆが流れる。この電流がトランジスタ１１にも流れるために、反転出力ＮＱはその電流によって抵抗１８に生ずる電圧降下分だけ電位が下がることになり、リーク電流がμＡのオーダーであってもＮＱの電圧レベル、すなわち中点レベルは、例えば１０ｍＶ程度低下することになり、この電位低下分がノイズ（オフセット）となる。
【００３０】
このスイッチングノイズを低減させるために、図４のスイッチングノイズキャンセル部２０が用いられる。このスイッチングノイズキャンセル部２０は、パルス極性変調部１０側のトランジスタ１１、１２のコピーとしてのトランジスタ２１、２２、およびこれらのトランジスタのソースの結合部に接続されたトランジスタ２３によって構成され、トランジスタ２３（トランジスタ１５のコピーに相当）はトランジスタ１５と同様にそのソースが電流源１７に接続される。トランジスタ２３のゲートには、このトランジスタを常にオフとさせるための電位Ｖoffが与えられる。すなわちスイッチングノイズキャンセル部２０にはトランジスタ２１と２２によって構成されるＳＣＦＬ（Ｓｏｕｒｃｅ Ｃｏｕｐｌｅｄ ＦＥＴ Ｌｏｇｉｃ）型回路が用いられ、トランジスタ２３を含むカスコード型となっている。このようなスイッチングノイズキャンセル部２０が差動トランジスタ対が２段縦積みされたギルバート回路としてのパルス極性変調部１０と組み合わされる。
【００３１】
図６は図４のスイッチングノイズキャンセル部の動作説明のためのタイムチャートである。前述のように、スイッチングノイズはデータ入力ａの値が“Ｌ”から“Ｈ”に切り替わる前後で、トランジスタ１１がオフからオンとなり、負荷抵抗１８に流れる電流がトランジスタ１５のオフ電流Ｉｏｆｆの分だけ増加することによって発生する。したがってａの値が“Ｌ”の状態でもこの増加分に相当する電流を負荷抵抗１８に流しておくことにより、スイッチングノイズのキャンセル、すなわち中点レベルのフラット化が実現される。
【００３２】
スイッチングノイズキャンセル部２０内のトランジスタ２１にはデータ入力ａが“Ｌ”、すなわち反転データ入力ｎａが“Ｈ”のときにトランジスタ２３のオフ電流Ｉｏｆｆ（トランジスタ１５のオフ電流と等しいものとする）が流れ、ｎａが“Ｌ”となるとこの電流は０となる。したがって負荷抵抗１８には常にこのＩｏｆｆの分だけ大きい電流が流れることになり、中点レベルがフラットとなる。ｎａが“Ｌ”となると、当然Ｉｏｆｆはトランジスタ２２を介して負荷抵抗１９に流れるが、これによって図５の最下部の出力Ｑの中点レベルの電位変化（電位上昇）が防止されることになる。
【図面の簡単な説明】
【００３３】
【図１】本発明のパルス極性変調回路の原理構成ブロック図である。
【図２】本実施形態におけるパルス極性変調システムの構成ブロック図である。
【図３】図２におけるパルス極性変調回路の動作タイムチャートの例である。
【図４】パルス極性変調回路の回路構成を示す図である。
【図５】図４のパルス極性変調部の動作タイムチャートの説明図である。
【図６】スイッチングノイズキャンセル部の動作を説明するタイムチャートである。
【図７】ユニポーラ／バイポーラ変換回路の従来例を示す図である。
【図８】図７の従来例の動作タイムチャートである。
【符号の説明】
【００３４】
１、２、３ 差動トランジスタ対
６ パルス極性変調回路
７ パルス発生器
８ 出力バッファ
１０ パルス極性変調部
１１、１２、１３、１４、１５、１６、２１、２２、２３ トランジスタ
１７ 電流源
１８、１９ 負荷抵抗
２０ スイッチングノイズキャンセル部
【特許請求の範囲】
【請求項１】
差動トランジスタ対が２段縦積みされ、入力データの値に対応して単極パルスを両極パルスに変換するパルス極性変調回路であって、
上段側の差動トランジスタ対のうちの一方に入力データが与えられて、該一方が極性変調パルス出力を与え、該上段側の他方の差動トランジスタ対のトランジスタのゲートが共通化され、該ゲートに論理的に高と低の中点の電位が与えられることを特徴とするパルス極性変調回路。
【請求項２】
前記極性変調パルス出力を与える一方の差動トランジスタ対の各トランジスタのゲートに、それぞれ入力データと反転入力データとが与えられることを特徴とする請求項１記載のパルス極性変調回路。
【請求項３】
前記縦積みされた２段のうちで、下段側の差動トランジスタ対の各トランジスタのゲートにそれぞれ単極パルス入力と、同反転入力とが与えられることを特徴とする請求項１記載のパルス極性変調回路。
【請求項４】
前記上段側の他方の差動トランジスタ対の各トランジスタが、前記一方の差動トランジスタ対の極性変調パルス出力端に接続されることを特徴とする請求項１記載のパルス極性変調回路。
【請求項５】
前記パルス極性変調回路において、
前記極性変調パルス出力を与える上段側の一方の差動トランジスタ対の出力端に接続されるスイッチングノイズキャンセル回路をさらに備えることを特徴とする請求項１記載のパルス極性変調回路。
【請求項６】
前記スイッチングノイズキャンセル回路が、ソース結合され、前記一方の差動トランジスタ対の極性変調パルス出力端に接続される差動トランジスタ対と、該結合されたソースに接続されるトランジスタとを備えることを特徴とする請求項５記載のパルス極性変調回路。
【請求項７】
前記ソース結合された差動トランジスタ対のゲートにそれぞれ入力データと反転入力データとが与えられることを特徴とする請求項６記載のパルス極性変調回路。
【請求項８】
前記結合されたソースに接続されるトランジスタが、前記下段側の差動トランジスタ対のトランジスタのうちでゲートに単極パルス入力が与えられるトランジスタと同一のオフ電流特性を有するとともに、
該トランジスタのゲートに該トランジスタを直流的に常にオフとする電位が与えられることを特徴とする請求項６記載のパルス極性変調回路。
【請求項９】
前記パルス変調回路の出力側に極性変調パルスを増幅する増幅器が接続されることを特徴とする請求項５記載のパルス極性変調回路。
【請求項１】
差動トランジスタ対が２段縦積みされ、入力データの値に対応して単極パルスを両極パルスに変換するパルス極性変調回路であって、
上段側の差動トランジスタ対のうちの一方に入力データが与えられて、該一方が極性変調パルス出力を与え、該上段側の他方の差動トランジスタ対のトランジスタのゲートが共通化され、該ゲートに論理的に高と低の中点の電位が与えられることを特徴とするパルス極性変調回路。
【請求項２】
前記極性変調パルス出力を与える一方の差動トランジスタ対の各トランジスタのゲートに、それぞれ入力データと反転入力データとが与えられることを特徴とする請求項１記載のパルス極性変調回路。
【請求項３】
前記縦積みされた２段のうちで、下段側の差動トランジスタ対の各トランジスタのゲートにそれぞれ単極パルス入力と、同反転入力とが与えられることを特徴とする請求項１記載のパルス極性変調回路。
【請求項４】
前記上段側の他方の差動トランジスタ対の各トランジスタが、前記一方の差動トランジスタ対の極性変調パルス出力端に接続されることを特徴とする請求項１記載のパルス極性変調回路。
【請求項５】
前記パルス極性変調回路において、
前記極性変調パルス出力を与える上段側の一方の差動トランジスタ対の出力端に接続されるスイッチングノイズキャンセル回路をさらに備えることを特徴とする請求項１記載のパルス極性変調回路。
【請求項６】
前記スイッチングノイズキャンセル回路が、ソース結合され、前記一方の差動トランジスタ対の極性変調パルス出力端に接続される差動トランジスタ対と、該結合されたソースに接続されるトランジスタとを備えることを特徴とする請求項５記載のパルス極性変調回路。
【請求項７】
前記ソース結合された差動トランジスタ対のゲートにそれぞれ入力データと反転入力データとが与えられることを特徴とする請求項６記載のパルス極性変調回路。
【請求項８】
前記結合されたソースに接続されるトランジスタが、前記下段側の差動トランジスタ対のトランジスタのうちでゲートに単極パルス入力が与えられるトランジスタと同一のオフ電流特性を有するとともに、
該トランジスタのゲートに該トランジスタを直流的に常にオフとする電位が与えられることを特徴とする請求項６記載のパルス極性変調回路。
【請求項９】
前記パルス変調回路の出力側に極性変調パルスを増幅する増幅器が接続されることを特徴とする請求項５記載のパルス極性変調回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２００６−１５７６４９（Ｐ２００６−１５７６４９Ａ）
【公開日】平成１８年６月１５日（２００６．６．１５）
【国際特許分類】
【出願番号】特願２００４−３４６９３５（Ｐ２００４−３４６９３５）
【出願日】平成１６年１１月３０日（２００４．１１．３０）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
【公開日】平成１８年６月１５日（２００６．６．１５）
【国際特許分類】
【出願日】平成１６年１１月３０日（２００４．１１．３０）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
[ Back to top ]