パルス発生回路及び通信装置
【課題】簡単な回路で低消費電力で帯域制限された正確な短パルスの発生回路を具現。
【解決手段】起動信号に基づき所定形状のパルスを出力端子から出力するパルス発生回路において、起動信号の位相が変化した時点からから所定量の時間差で位相が順次変化するn個の信号(nは2以上の整数)を発生するタイミング発生回路10と、起動信号から発生しようとするパルスの継続時間に相当するパルス幅のパルス幅信号を発生するパルス幅信号発生回路30と、パルス幅信号の帯域を制限するフィルタ回路142,143と、所定の電位を供給する第1の電源147及び第2の電源146と、フィルタ回路142,143の出力値によってそのインピーダンス値が制御される可変インピーダンス回路144,145と、n個の信号の少なくとも一部の信号の論理関数値によって出力端子と第1の電源または第2の電源とを可変インピーダンス回路を介して交互に切り替えて接続する。
【解決手段】起動信号に基づき所定形状のパルスを出力端子から出力するパルス発生回路において、起動信号の位相が変化した時点からから所定量の時間差で位相が順次変化するn個の信号(nは2以上の整数)を発生するタイミング発生回路10と、起動信号から発生しようとするパルスの継続時間に相当するパルス幅のパルス幅信号を発生するパルス幅信号発生回路30と、パルス幅信号の帯域を制限するフィルタ回路142,143と、所定の電位を供給する第1の電源147及び第2の電源146と、フィルタ回路142,143の出力値によってそのインピーダンス値が制御される可変インピーダンス回路144,145と、n個の信号の少なくとも一部の信号の論理関数値によって出力端子と第1の電源または第2の電源とを可変インピーダンス回路を介して交互に切り替えて接続する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、UWB(Ultra Wide Band)通信に適するパルスを発生するパルス発生回路及び通信装置に関する。
【背景技術】
【0002】
UWB通信は、非常に広い周波数帯域を利用して高速大容量のデータ通信を行う通信方式である。広帯域の信号を利用する通信方式には、従来のスペクトル拡散による方法や直交周波数分割多重(OFDM:Orthogonal Frequency Division Multiplexing)があるが、UWBは非常に短時間のパルスを利用した更に、広帯域の通信方式であり、インパルスラジオ(IR:Impulse Radio)方式の通信とも呼ばれている。以下、これをUWB−IRまたは単にIR方式と記す。IR方式では、従来の変調によらない時間軸操作のみで変復調が可能であり回路の簡略化や低消費電力化が期待できるとされている(特許文献1,2,3参照)。
【0003】
ここで、IR方式に使用されるパルス波形について図面を参照して簡単に説明する。図9(a)に示すようなパルス幅PD、周期TPのパルス列は良く知られている通りで、そのパルス列の周波数スペクトルは、図9(b)に示すように、包絡線がBW=1/PDの周波数で最初の零点を持つsinc関数である。
【0004】
この図9(b)に示すようなパルスの場合は、スペクトルが直流からBWまで広がるため使いづらく、図9(d)に示すようなスペクトルの中心の搬送周波数f0が高いところにあるパルスが好まれる。このパルス波形は、図9(a)のパルスで周波数f0=1/(2PW)の矩形波を切り取って周波数スペクトルを高いほうに移動したものである。ただしこの波形は、図9(c)に一点鎖線1601に示すような直流(DC)成分を含み、正確には図9(d)に示すような理想的なスペクトルを持たない。
【0005】
このような理想的スペクトルを持つ波形は、図9(e)に示すような波形である。この波形は、図9(a)のパルスを搬送周波数f0の正弦波で乗算した波形である。また図9(f)は、図9(a)のパルスを搬送周波数f0の矩形波で乗算した波形であり、デジタル回路での発生が容易である。デジタル回路といってもパルス幅が狭いため、このような角張った波形が生成されることはなく、図9(e)のような波形を得ることができる。また、図9(c)の波形でアンテナを駆動した場合、直流成分はアンテナから放射されないので、図9(f)の波形に近い波形の信号が放射される。
【0006】
UWB通信に理想的なパルス波形は、他にもいろいろ考案されており、ガウシアンパルスやエルミートパルスがよいとされる。これらの波形は、図9に示した波形とは異なっているが発生方法が簡単なために多用される。
【0007】
UWB通信では、このようにして発生されたパルスを送信機のみでなく、受信機においても受信信号と相関を計算するためのテンプレートパルスとして使用される。受信機においては、差動型の信号処理が行われることが多く、図9(g)に示すような位相の反転した2つの信号が必要になることも多い。差動のパルス信号は、送信機においても平衡型のアンテナを駆動する際などに有効である。受信回路においてはさらに、同相と直交の位相が90度異なったいわゆるIQ信号が必要なことも多い。
【0008】
例えば非特許文献1には、平衡型のパルスを発生するための回路が提示されている。この回路では、差動式の遅延回路を何段か縦続接続して、論理回路によって遅延回路1段の遅延量に相当するパルス幅のパルス列を生成する回路である。非特許文献1には、遅延回路に入力する信号の立ち上がり及び立ち下りの両方でパルス起動することができ、これによって低消費電力化の可能性があり、さらに遅延回路を一段おきに使うことによってIQ信号発生の可能性も示唆されている。
【0009】
【特許文献1】米国特許第6421389号明細書
【特許文献2】米国特許出願公開第2003/0108133A1号明細書
【特許文献3】米国特許出願公開第2001/0033576号明細書
【非特許文献1】A Low−Power Template Generator for Coherent Impulse−RadioUltra Wide−Band Receivers. Jose Luis et.al、Proceedings IEEE ICUWB, 2006 pp97−102
【発明の開示】
【発明が解決しようとする課題】
【0010】
上述した従来のパルス発生回路は、簡単な回路構成ながらUWB通信に必要な超高周波超広帯域のパルスを正確に発生することができ、回路を構成する素子性能の限界程度の細いパルス発生が可能である。
【0011】
しかしながら、図9で説明したように、従来の上記のような回路で発生されたパルスのスペクトル特性は、sinc関数であり、サイドローブが非常に広く、通信用途としてこの回路によって発生されたパルスを用いるためには何らかの帯域制限をしなければならないという課題がある。従来は、フィルタによってこの帯域制限を行うことによって使用していた。しかしこのフィルタは、素子性能限界に近い超広帯域超高周波でスカート特性の良いバンドパスフィルタが必要でありその構成は容易ではないという課題がある。
【課題を解決するための手段】
【0012】
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。
【0013】
[適用例1]
起動信号に基づき所定形状のパルスを出力端子から出力するパルス発生回路であって、前記起動信号の位相が変化した時点から所定量の時間差で位相が順次変化するn個の信号(nは2以上の整数)を発生するタイミング発生回路と、前記起動信号に基づき発生しようとする前記パルスの継続時間に相当するパルス幅の第1のパルス幅信号及び第2のパルス幅信号を発生するパルス幅信号発生回路と、前記第1のパルス幅信号が入力され前記第1のパルス幅信号の帯域を制限する第1のフィルタ回路と、前記第2のパルス幅信号が入力され前記第2のパルス幅信号の帯域を制限する第2のフィルタ回路と、所定の電位を供給する第1の電源及び第2の電源と、前記第1のフィルタ回路の出力値によってそのインピーダンス値が制御される第1の可変インピーダンス回路と、前記第2のフィルタ回路の出力値によってそのインピーダンス値が制御される第2の可変インピーダンス回路と、前記n個の信号の少なくとも一部の信号の論理関数値によって前記第1の可変インピーダンス回路を介した前記第1の電源または前記第2の可変インピーダンス回路を介した前記第2の電源と前記出力端子とを交互に切り替えて接続するスイッチ回路と、を含む、ことを特徴とするパルス発生回路。
【0014】
この構成によれば、出力パルスの包絡線は、第1及び第2のフィルタ回路の出力波形となり、出力されるパルスの帯域制限ができる。このような構成の場合、帯域制限のフィルタ回路としてローパスフィルタを用いることができる。しかもその周波数は、出力されるパルスの中心周波数よりもずっと低いパルス継続時間の逆数の半分程度である。従来の帯域制限のように、出力されるパルスの中心周波数を中心とするような高い動作周波数帯域のバンドパスフィルタを必要とせず、構成が容易であり、しかも安定した正確なパルスが得られる。
【0015】
[適用例2]
上記に記載のパルス発生回路において、前記タイミング発生回路は、所定量の遅延量を持つ遅延回路を縦続接続して構成されることを特徴とするパルス発生回路。
【0016】
この構成によれば、半導体集積回路上でも容易に構成が可能な回路の供給が可能となる。
【0017】
[適用例3]
上記に記載のパルス発生回路において、前記タイミング発生回路は、所定量の遅延量を持つ遅延回路を少なくとも一部に含むリング発振回路にて構成されることを特徴とするパルス発生回路。
【0018】
この構成によれば、半導体集積回路上でも容易に構成が可能な回路の供給が可能であり、さらにn個の信号の論理関数を計算する論理回路やスイッチ回路を繰り返し使うことが可能となる。これによって、長いパルス列を発生する場合でも少ない素子数でパルス発生回路を構成できる。
【0019】
[適用例4]
上記に記載のパルス発生回路において、前記第1の可変インピーダンス回路は、前記第1のフィルタ回路の出力値によって制御されるトランジスタにより構成され、前記第2の可変インピーダンス回路は、前記第2のフィルタ回路の出力値によって制御されるトランジスタにより構成されることを特徴とするパルス発生回路。
【0020】
この構成によれば、第1及び第2の可変インピーダンス回路をトランジスタによって構成できるので、集積回路による構成が容易であり、機器の小型化、高信頼性、低コスト化に対してメリットがある。
【0021】
[適用例5]
上記に記載のパルス発生回路を含んで構成されることを特徴とする通信装置。
【0022】
この構成によれば、UWBに特有の極細のしかも正確なパルスを簡単に発生できるので、パルス発生回路を変調回路や復調回路のテンプレート発生回路として用いることにより、安定した回路方式の適用が可能となり、安定で信頼性が高くまた高感度の装置を安価に構成することが可能となる。さらに、本パルス発生回路では、素子の性能限界程度に高周波の正確なパルスを発生することが可能でありその有用性は高い。また、本パルス発生回路は、CMOS集積回路等により構成が可能であり、しかも素子の動作遷移時間程度の細いパルスであっても、簡単な回路で正確な波形のパルス発生が可能である。更に、CMOS集積回路による論理回路で構成することができるので、動作電力の増大なしに簡単にしかもCMOS集積回路の最高速度で動作させることが構成でき、UWB通信に利用可能な高周波広帯域のパルスを容易に発生することが可能である。
【発明を実施するための最良の形態】
【0023】
以下、パルス発生回路の実施形態について図面に従って説明する。
【0024】
(第1実施形態)
<発生するパルスの構成>
最初に、本実施形態で発生しようとするパルスについて、図9〜15を参照しながら説明する。発生しようとしているパルスは、図9(e)、(f)に示すようなシングルエンド出力のパルス、または図9(g)に示す互いに位相が180度異なったパルスのペアで帯域制限したパルスである。この帯域制限されたパルスの波形については、図10〜15でさらに詳しく後述する。図9(g)は、差動出力のパルス信号であり、その出力の電位差は図9(e)の波形に等しくなる。差動信号としてその出力電位差に注目すれば、図9(g)に期間tsで示したパルスの無い期間のDCレベルは、同じ値であれば任意の値をとることができる。
【0025】
本実施形態では、一例として最小線幅0.18μのCMOS(相補型金属酸化膜半導体)プロセスを用いて容易に実現可能な以下の諸元の波形を発生する場合について説明する。
パルス間隔:TP=任意
搬送周波数:f0=4GHz
搬送波パルス幅:PW=125psec
パルス幅:PD=任意
時間PDの中に含まれるパルス数(フィンガ数):任意(PD=(フィンガ数×2−1)×PW)
信号形態:シングルエンド出力、差動出力、及び差動出力のIQ信号ペア
ただし、この場合のみに限定されるものではない。
【0026】
図10〜15は、図9(e)、(g)に示した波形に帯域制限をかけた場合の波形を示すグラフ図である。図10の波形1401は、図9(e)、(g)の帯域制限のかかっていない波形の一例である。帯域制限をかけるためには、パルスの前後縁の波高値を低くしてパルス包絡線に丸みをつける。波形1402は、最初及び最後のパルスフィンガの波高値を元の波形の半分にした波形であり、また波形1403は、最初のフィンガ及び最後のフィンガを元の波形の波高値の1/3、2番目及び後ろから2番目のフィンガを元の波形の波高値の2/3とした波形である。
【0027】
図11〜13は、これらの波形1401〜1403のスペクトルを示すグラフ図である。図11は、帯域制限なしの波形1401のスペクトルを示し、図12,13は、各々帯域制限された波形1402,1403のスペクトルを示す。図11〜13は、図10に示した単発のパルスを繰り返し周波数200MHzで繰り返したものであり、変調がかかっていないためスペクトルは200MHzごとの線スペクトルとなる。それらの波形のスペクトルの広がりを見ると、メインローブはわずかながら帯域制限されていない波形1401に比較し波形1402,1403の順に広くなっている。これは、帯域制限のためにパルス前後縁での波高値を削ったため、等価的にパルス継続時間が短くなったためである。スペクトルのサイドローブを見てみると、帯域制限のためにパルスの前後縁の波高値を削ると明らかに効果があることが分かる。第1サイドローブでは、高々数dB程度の違いであるが、この数dBの違いはシステムを組む上では貴重であり効果が大きい。
【0028】
図11〜13は、変調をかけていない場合のスペクトルであった。図14は、例として波形1403に長さ31のPNコードによってBPM(Bi Phase Modulation)変調をかけた場合のスペクトルを示すグラフ図である。変調をかけることによって、線スペクトルは帯スペクトルとなり、スペクトルの強度も下がる。実際UWB通信では、法規制によってスペクトルの許容上限が決まっており、線スペクトルによってスペクトル強度が上がるのは好ましくなく、実使用においては、ディザによって帯スペクトルが生じるような対策が採られている。図15は、このようにディザなどの対策によって帯スペクトルにした場合のスペクトルを知るために、例として上記3種の波形の変調なしのスペクトル、長さ31のPNコードによるBPMによって帯スペクトルとした場合のスペクトル分布を示すグラフ図である。なお図15は、線スペクトルのピークのみを結ぶ包絡線を示している。図15において、波形1404,1405,1406は、各々図10の波形1401,1402,1403の変調なしの場合のスペクトル包絡線であり、波形1407,1408,1409は、各々に変調を施した場合の帯スペクトルを示す。どちらもパルスの包絡線に丸みをつける、すなわちパルス前後縁の包絡線変化率を小さくすることによってスペクトルのサイドローブを小さくすることが可能であることが分かる。
【0029】
<パルス発生回路の構成>
次に、パルス発生回路について図1,2を参照して説明する。図1は、パルス発生回路の構成を示す回路図である。図2は、パルス発生回路の動作を示すタイミング図である。図1(A)に示すように、パルス発生回路1は、タイミング発生回路10と、パルス幅信号発生回路30と、第1のフィルタ回路であるローパスフィルタ142と、第2のフィルタ回路であるローパスフィルタ143と、第1の電源である電圧V1が印加される電源線147と、第2の電源である電圧V2が印加される電源線146と、第1の可変インピーダンス回路であるNチャネルMOSトランジスタ144と、第2の可変インピーダンス回路であるPチャネルMOSトランジスタ145と、スイッチ回路20と、から構成されている。
【0030】
<タイミング発生回路の構成>
タイミング発生回路10は、縦続接続されたインバータ遅延回路100〜109から構成されている。インバータ遅延回路100〜109の内部構成を、図1(B)を用いて説明する。PチャネルMOSトランジスタ152とNチャネルMOSトランジスタ153とは、インバータ回路を構成し、端子158に入力された信号は、遅延時間tdを伴って端子160から反転出力されて、次段のインバータ遅延回路の入力となる。また、端子160には、上記インバータ回路の遅延量を大きくしないように小さなバッファ回路155と大きなバッファ回路156が直列に接続され、スイッチ回路20を駆動するための信号を端子161から出力する。なお、図1(A)では小さなバッファ回路155と大きなバッファ回路156は省略している。
【0031】
NチャネルMOSトランジスタ154は、NチャネルMOSトランジスタ153のソースと接地電位との間に接続され、またPチャネルMOSトランジスタ151は、PチャネルMOSトランジスタ152のソースと電源電位VDDとの間に接続されている。PチャネルMOSトランジスタ151及びNチャネルMOSトランジスタ154のゲートソース間電圧Vbp、Vbnを制御することにより、インバータ回路に流入する電源電流を制御することができる。通常Vbp及びVbnは、インバータ回路の出力の立ち上がりと立ち下りの対称性を保つために、その絶対値が等しくなるように制御される。この制御によってインバータ回路の動作速度の制御が可能となり、遅延時間tdをコントロールすることができる。目的の周波数スペクトルをもつパルスを発生するためには、PW=tdとなるように端子157及び159の電圧を制御すればよい。
【0032】
図1(A)において、インバータ遅延回路100〜109の1段あたりの遅延量は、搬送波パルス幅PW(=125ps)となるように調整されているものとする。遅延量が搬送波パルス幅PWの値の時、上記に示した目的のパルスすなわち搬送周波数:f0=4GHz(搬送波パルス幅:PW=125ps)のパルスを発生することができる。インバータ遅延回路100〜109各段出力は、起動信号であるパルス起動信号D0を反転しながら遅延するので奇数番目を否定論理を表す記号Xを前置してXD1,D2,XD3,D4,XD5,D6,XD7,D8,XD9,D10と表す。
【0033】
すなわち、入力端子131に入力されたパルス起動信号D0は、図2のXD1〜D10に示すように、一段毎に遅延時間tdずつ遅れてかつ位相が反転されながらインバータ遅延回路100〜109内を伝播し各段から(n=)10個の信号XD1,D2,XD3,D4,XD5,D6,XD7,D8,XD9,D10が出力される。すなわち、入力端子131に印加される信号を正論理としiを偶数とすると、i−1段目及びi段目には各々XDi-1及びDiが出力される。パルス起動信号D0の位相が変化した時点とは、パルス起動信号D0がH(ハイレベル)からL(ローレベル)またはLからHに変化した時点を意味する。
【0034】
<スイッチ回路の構成>
スイッチ回路20は、PチャネルMOSトランジスタ110,111,114,115,118,119,122,123と、NチャネルMOSトランジスタ112,113,116,117,120,121,124,125,132,133と、から構成されている。PチャネルMOSトランジスタ110,111とNチャネルMOSトランジスタ112,113とは、配線21と配線22との間に直列に接続されている。PチャネルMOSトランジスタ114,115とNチャネルMOSトランジスタ116,117とは、配線21と配線22との間に直列に接続されている。PチャネルMOSトランジスタ118,119とNチャネルMOSトランジスタ120,121とは、配線21と配線22との間に直列に接続されている。PチャネルMOSトランジスタ122,123とNチャネルMOSトランジスタ124,125とは、配線21と配線22との間に直列に接続されている。
【0035】
PチャネルMOSトランジスタ111,115,119,123のドレイン端子は、出力線130に接続されている。NチャネルMOSトランジスタ132,133は、出力線130と配線22との間に直列に接続されている。信号XD1は、NチャネルMOSトランジスタ113のゲート端子に入力される。信号D2は、PチャネルMOSトランジスタ111とNチャネルMOSトランジスタ112のゲート端子に入力される。信号XD3は、PチャネルMOSトランジスタ110とNチャネルMOSトランジスタ117のゲート端子に入力される。信号D4は、PチャネルMOSトランジスタ115とNチャネルMOSトランジスタ116のゲート端子に入力される。信号XD5は、PチャネルMOSトランジスタ114とNチャネルMOSトランジスタ121のゲート端子に入力される。信号D6は、PチャネルMOSトランジスタ119とNチャネルMOSトランジスタ120のゲート端子に入力される。信号XD7は、PチャネルMOSトランジスタ118とNチャネルMOSトランジスタ125のゲート端子に入力される。信号D8は、PチャネルMOSトランジスタ123とNチャネルMOSトランジスタ124のゲート端子に入力される。信号XD9は、PチャネルMOSトランジスタ122とNチャネルMOSトランジスタ133のゲート端子に入力される。信号D10は、NチャネルMOSトランジスタ132のゲート端子に入力される。
【0036】
<パルス幅信号発生回路の構成>
パルス幅信号発生回路30は、インバータ31,32とAND回路33とOR回路34とから構成されている。AND回路33は、一方の入力端子に信号XD7が入力され、他方の入力端子にインバータ31を介して信号XD1を反転した信号が入力され、論理積Eを出力する。OR回路34は、一方の入力端子に信号XD1が入力され、他方の入力端子にインバータ32を介して信号XD7を反転した信号が入力され、論理和XEを出力する。ローパスフィルタ142は、論理積Eを入力し論理積Eの高域成分を排除した出力信号VL1を出力する。ローパスフィルタ143は、論理和XEを入力し論理和XEの高域成分を排除した出力信号VL2を出力する。NチャネルMOSトランジスタ144は、配線22と電源線146との間に接続され、ゲート端子に出力信号VL1が印加される。PチャネルMOSトランジスタ145は、配線21と電源線147との間に接続され、ゲート端子に出力信号VL2が印加される。
【0037】
パルス発生回路1は、さらに、ソース端子が電源線147に接続されゲート端子とドレイン端子が出力線130に接続されたPチャネルMOSトランジスタ127と、ソース端子が電源線146に接続されゲート端子とドレイン端子が出力線130に接続されたNチャネルMOSトランジスタ128と、を含んでいる。
【0038】
<スイッチ回路の動作>
次に、スイッチ回路20の動作を説明する。
【0039】
NチャネルMOSトランジスタ112及び113は、各々D2及びXD1がHの時に導通して、出力線130をNチャネルMOSトランジスタ144を介して電源線146に接続する。すなわち、D2及びXD1の論理積が真の時、出力線130にはNチャネルMOSトランジスタ144を介して電圧V2が接続される。
【0040】
PチャネルMOSトランジスタ111及び110は、各々D2及びXD3がLの時に導通して、出力線130をPチャネルMOSトランジスタ145を介して電源線147に接続する。すなわち、D2及びXD3の論理和が偽の時、出力線130にはPチャネルMOSトランジスタ145を介して電圧V1に接続される。
【0041】
NチャネルMOSトランジスタ116及び117は、各々D4及びXD3がHの時に導通して、出力線130をNチャネルMOSトランジスタ144を介して電源線146に接続する。すなわち、D4及びXD3の論理積が真の時、出力線130にはNチャネルMOSトランジスタ144を介して電圧V2が接続される。
【0042】
PチャネルMOSトランジスタ115及び114は、各々D4及びXD5がLの時に導通して、出力線130をPチャネルMOSトランジスタ145を介して電源線147に接続する。すなわち、D4及びXD5の論理和が偽の時、出力線130にはPチャネルMOSトランジスタ145を介して電圧V1に接続される。
【0043】
NチャネルMOSトランジスタ120及び121は、各々D6及びXD5がHの時に導通して、出力線130をNチャネルMOSトランジスタ144を介して電源線146に接続する。すなわち、D6及びXD5の論理積が真の時、出力線130にはNチャネルMOSトランジスタ144を介して電圧V2が接続される。
【0044】
PチャネルMOSトランジスタ119及び118は、各々D6及びXD7がLの時に導通して、出力線130をPチャネルMOSトランジスタ145を介して電源線147に接続する。すなわち、D6及びXD7の論理和が偽の時、出力線130にはPチャネルMOSトランジスタ145を介して電圧V1に接続される。
【0045】
NチャネルMOSトランジスタ124及び125は、各々D8及びXD7がHの時に導通して、出力線130をNチャネルMOSトランジスタ144を介して電源線146に接続する。すなわち、D8及びXD7の論理積が真の時、出力線130にはNチャネルMOSトランジスタ144を介して電圧V2が接続される。
【0046】
PチャネルMOSトランジスタ123及び122は、各々D8及びXD9がLの時に導通して、出力線130をPチャネルMOSトランジスタ145を介して電源線147に接続する。すなわち、D8及びXD9の論理和が偽の時、出力線130にはPチャネルMOSトランジスタ145を介して電圧V1に接続される。
【0047】
NチャネルMOSトランジスタ132及び133は、各々D10及びXD9がHの時に導通して、出力線130をNチャネルMOSトランジスタ144を介して電源線146に接続する。すなわち、D10及びXD9の論理積が真の時、出力線130にはNチャネルMOSトランジスタ144を介して電圧V2が接続される。
【0048】
PチャネルMOSトランジスタ127及びNチャネルMOSトランジスタ128は、MOS抵抗であって、電源線147及び146に与えられる電位を分割し、スイッチ回路20が電圧V1,V2のいずれにも接続しない時に、出力線130の電位(パルス波形PulseOut)を設定する。
【0049】
以上のような動作によって出力線130は、遅延時間td毎にNチャネルMOSトランジスタ144、PチャネルMOSトランジスタ145を介して電圧V1,V2に切り替えられる。期間Di及びXDi-1の論理積が真の時をti-1で表し、Di及びXDi-1の論理和が偽の時をtiで表せば、図2のパルス波形PulseOutで示すように出力線130は、
期間ti-1:NチャネルMOSトランジスタ144を介して電圧V2
期間ti:PチャネルMOSトランジスタ145を介して電圧V1
に接続される。
【0050】
従って、NチャネルMOSトランジスタ144及びPチャネルMOSトランジスタ145によって電圧V1,V2から出力を駆動する能力が制限され、NチャネルMOSトランジスタ144及びPチャネルMOSトランジスタ145のオン抵抗を調整することによって、出力するパルス波形PulseOutの包絡線を任意に設定することが可能である。出力されるパルス波形PulseOutは、出力に接続される負荷の値とNチャネルMOSトランジスタ144及びPチャネルMOSトランジスタ145によって制限された駆動能力によって決まる。特に負荷に容量成分が含まれる時は、積分されて図2のパルス波形PulseOutで示したような波高値の異なる三角波に近い波形となる。
【0051】
NチャネルMOSトランジスタ144及びPチャネルMOSトランジスタ145は、可変インピーダンス素子として動作し、その制御はゲートに印加される電圧によってなされる。これらのゲートに印加される電圧は、出力パルスの継続時間に相当するパルス幅のパルスを発生するパルス幅信号発生回路30によって発生される論理積E(図2の波形201)と論理和XE(図2の波形202)である。論理積Eと論理和XEは、各々ローパスフィルタ142,143によって帯域制限され、ローパスフィルタ142,143の出力信号VL1,VL2(図2の波形203,204)は、NチャネルMOSトランジスタ144及びPチャネルMOSトランジスタ145のゲートに印加される。
【0052】
上記原理によって、それらの可変インピーダンス素子であるNチャネルMOSトランジスタ144及びPチャネルMOSトランジスタ145の制御波形を帯域制限されたパルス波形の包絡線となるように設定すれば、発生されるパルスは自動的に帯域制限されたパルスとなる。上記構成では、搬送周波数f0を中心にローパスフィルタ142,143の周波数応答特性を上下に折り返したスペクトルのパルスが発生されることになる。ゆえに、ローパスフィルタ142,143の設計によって、発生されるパルスのスペクトルを自由に調整できる。その決め方は任意であるので、図10に示したように、出力パルスの前後縁の波高値を小さくする以外の設定も可能であり、スペクトル特性を自由に設定できる。目的とするスペクトルが与えられると、その帯域特性からローパスフィルタ142,143の特性を設計することができるので、この設計によって所望の帯域特性を得ることができる。また、その特性をガウス関数となるように決めれば、パルスの時間的広がりと周波数軸上での広がり、すなわち帯域の広がりの両方(両者の積)を理論的に可能な最小値とすることができる。なお図2では、E,XE,PulseOutは、波形を見やすくするため振幅方向に拡大した図を掲載している。
【0053】
論理積Eと論理和XEは、互いに位相が逆であり、そのパルス幅は生成するパルスのパルス幅PDに相当する。ローパスフィルタ142,143に遅延が伴う場合は、インバータ遅延回路101〜109のタップを前の方に移してタイミングを調整する。また、論理積Eと論理和XEの幅は、正確にはPDからローパスフィルタ142,143の応答によるテーリングの時間を引いたものである。図2において、波形203,204は、上記のローパスフィルタ142,143の出力、すなわちトランジスタ144,145のゲートに印加される電圧V1,V2である。この波形203,204に搬送周波数f0の搬送波に乗算すれば、周波数帯域がf0を中心として上下にfLPFの幅を持つ信号となる。ここでfLPFは、上記ローパスフィルタ142,143の通過域幅を表す。また出力パルスの波形PulseOutの包絡線は、上記ローパスフィルタ142,143の波形203,204に等しい。
【0054】
従来の技術によれば、生成パルスに帯域制限を課すためには、出力されたパルスにバンドパスフィルタを使用した。本実施形態では、バンドパスフィルタではなく設計が容易なローパスフィルタ142,143を使用する。しかも、その対象とする周波数は、従来技術で用いるバンドパスフィルタのパスバンドに比較して数段低く、この事実もフィルタの設計や実装、製造をいっそう容易にする。また、出力パルスは、このローパスフィルタ142,143によって帯域制限された電圧V1,V2に周波数1/(2×td)の搬送波を乗算することになるので、スペクトル分布も上記搬送周波数を中心として対称性がよく正確なパルスが生成できる。
【0055】
以上に述べた本実施形態によれば、以下の効果が得られる。
【0056】
本実施形態では、従来の回路と同程度の簡単な回路で必要な帯域制限を施した継続時間が任意長のパルスが発生できる。発生されるパルスは、回路素子の動作限界近くの高周波高速であっても特性の良い精密なパルス発生が可能である。
【0057】
(第2実施形態)
次に、パルス発生回路の第2実施形態について図3,4を参照して説明する。
【0058】
図3は、第2実施形態に係るパルス発生回路300の構成を示す回路図である。図4は、第2実施形態に係るパルス発生回路300の動作を示すタイミング図である。
【0059】
図3において、NOR回路303,304,305は、NOR論理の遅延回路である。NOR回路303,304,305の出力を、各々Q1,Q2,Q3とする。これらNOR回路303,304,305の各々2つある入力端子の一方は、各々NOR回路305,303,304の出力Q3,Q1,Q2に接続され、リング発振回路を構成する。また、それらのNOR回路303,304,305のもう一方の入力端子308,307,306を各々C1,C2,C3とする。
【0060】
スイッチ回路340は、(Q1+Q2)×(Q3+Q1)×(Q2+Q3)が偽の時、パルス出力端子Pout330は、PチャネルMOSトランジスタ324を介して電圧V1の電源に接続される。PチャネルMOSトランジスタ324のゲートは、ローパスフィルタ309の出力信号VL1に接続されている。また、Q3×Q1+Q2×Q3+Q1×Q2が真の時、パルス出力端子Pout330は、NチャネルMOSトランジスタ325を介して電圧V2の電源に接続される。NチャネルMOSトランジスタ325のゲートは、ローパスフィルタ310の出力信号VL2に接続されている。
【0061】
図3において、点線323で囲んだ部分は、(Q1,Q2,Q3)→(Q2,Q3,Q1)、(C1,C2,C3)→(C2,C3,C1)のように入れ替えても元の回路と一致する。このような回路を、本実施形態では循環対称回路と呼ぶ。また、論理回路の入出力値を真(H)、偽(L)であらわし、回路の論理値の状態を(Q1,Q2,Q3)=(H,L,L)のように略記する。これは、Q1=H,Q2=L,Q3=Lを意味する。
【0062】
今、(C1,C2,C3)=(H,L,L)であるとすると、(Q1,Q2,Q3)=(L,H,L)であり、PチャネルMOSトランジスタ317,318が導通して、パルス出力端子Pout330は、PチャネルMOSトランジスタ324を介して電源線207(電圧V1)に接続されている(図4で時間t0)。この状態から(C1,C2,C3)=(L,L,L)(図4で時間t1)に遷移すると、NOR回路303〜305は、インバータ3段によるリング発振回路と等価となり発振を開始する。NOR回路303〜305によるリング発振回路が発振を継続している期間は、上記に説明した論理によってスイッチ回路340が動作するので、パルス出力端子Pout330は、NOR回路303〜305の一段あたりの遅延時間td毎に(PチャネルMOSトランジスタ324を介して)電源線207と(NチャネルMOSトランジスタ325を介して)電源線206(電圧V2)に交互に切り替えられ目的のパルスを生成する。
【0063】
実際には、スイッチ回路340が切り替えを行う時間は非常に短いため、負荷容量や浮遊容量を十分に充電しないうちに切り替えられることになる。従って、図2で模式的に示したPulseOutのような角張った波形とはならずに、図4のような丸みを帯びた波形が出力される。図4の方がより現実に近い波形を描いている。
【0064】
続いて、(C1,C2,C3)のいずれかひとつをHに設定すると、NOR回路303〜305によるリング発振回路は発振を停止してパルスの出力は停止される。この時、PチャネルMOSトランジスタ313及び314、317及び318、321及び322のいずれかが同時に導通して停止する(図4の時間t15)。
【0065】
上記動作によって、このパルス発生回路300は、任意長の継続時間を持つパルスの発生が可能である。
【0066】
上記静止状態では、PチャネルMOSトランジスタ313及び314、317及び318、321及び322のいずれかが同時に導通しているが、パルス出力端子Pout330の電位は電圧V1でなく、出力パルス包絡線を制御するPチャネルMOSトランジスタ324とNチャネルMOSトランジスタ325によって電圧V1と電圧V2の中間に設定することができる。
【0067】
次に、出力パルスの帯域制限のための制御方法について説明する。
【0068】
制御回路302は、パルス幅に相当する図4に示す相補の信号E,XEを発生する。この信号E,XEは、ローパスフィルタ310,309を介して出力信号VL1,VL2を発生する。この出力信号VL1,VL2がパルス包絡線を制御する信号であり、PチャネルMOSトランジスタ324、NチャネルMOSトランジスタ325のゲートに印加される。これによって、スイッチ回路340に流入する電流がスイッチングのタイミングに応じて制御され、出力パルスの包絡線が制御される。出力パルスの包絡線を制御する出力信号VL1,VL2は、ローパスフィルタ309,310によって帯域制限された信号であるため、出力パルスも搬送周波数f0を中心にfLPFの2倍の帯域を持った信号となる。
【0069】
図4に示すように、静止状態(図4における時間t0以前及び時間t15以後)においてPチャネルMOSトランジスタ324とNチャネルMOSトランジスタ325が両方ともオフであるため、パルス出力端子Pout330は、スイッチ回路340を介しては電圧V1,V2のいずれにも接続されない。インピーダンス素子326,327は、この静止状態の時に電圧V1,V2を分圧し電位を設定する。インピーダンス素子326,327の値を等しくとれば、静止状態の電位を電圧V1と電圧V2の中間に設定することができる。
【0070】
制御回路302は、起動信号端子301に入力されるパルス起動信号C0を受けてパルス発生を起動すべく(C1,C2,C3)を(L,L,L)に設定し、NOR回路303〜305によるリング発振回路の発振を開始させてパルスを発生させる。制御回路302は、所定のパルス長となった時点で再度(C1,C2,C3)に信号を出力して、NOR回路303〜305によるリング発振回路の発振を停止させてパルス発生を止める。制御回路302は、同時に、パルス継続時間に相当する時間幅の信号E,XEをローパスフィルタ309,310に出力する。ローパスフィルタ309,310が出力に遅延を伴う遅延時間及びパルスの後縁における応答時間(テーリング)は、それを補償すべく遅延時間分だけ早く発生させればよい。
【0071】
(C1,C2,C3)は、(L,L,L)の時にパルス発生の動作期間であり、それ以外の場合はすべてパルス発生の動作は停止される。従って、(C1,C2,C3)の制御は、かなり自由度があるように思えるがそうではない。(C1,C2,C3)のうちのいずれかひとつの端子のみを使用して回路を制御した時は、パルスフィンガ数が本実施形態のように3段のリング発振回路を構成させるには3の倍数に限定されてしまう。
【0072】
今、初期値として制御回路302が(C1,C2,C3)=(H,L,L)を出力していたとする。この時、(Q1,Q2,Q3)=(L,H,L)である。この状態でパルス起動信号C0が起動信号端子301に入力されると、制御回路302は(C1,C2,C3)=(L,L,L)を発生させる。
【0073】
これに伴い、NOR回路303〜305により構成されるリング発振回路は、発振を開始し、パルス出力端子Pout330からパルスの出力を開始する。所望のフィンガ数のパルスを得るために、制御回路302は、(C1,C2,C3)に信号を設定する。即ち、図4で示したように、例えばフィンガ数が3n+1(nは整数)のパルスを発生する場合、制御回路302は、Q1,Q2,Q3の状態を監視し、Q3がLとなった時、(C1,C2,C3)=(L,L,H)を出力し、パルスの発生を終了させる。
【0074】
制御回路302は、この状態を保持し、次にパルス起動信号C0が起動信号端子301に入力されるのを待つ。前述の初期状態では、(C1,C2,C3)=(H,L,L)でパルス起動信号C0を待っていたが、この場合は(C1,C2,C3)=(L,L,H)の状態でC0を待つことになる。パルス発生回路300は、循環対称回路であるのでC1,C2,C3を各々C2,C3,C1に入れ替えて考えれば以下の動作は同じになる。
【0075】
即ち、この状態で次のC0が入力された場合、制御回路302は、(C1,C2,C3)=(L,L,L)を発生させることによりパルスの発生を開始し、Q1がLとなった時、(C1,C2,C3)=(L,H,L)を出力し、パルスの発生を終了させることにより同じパルスフィンガ数のパルスが発生できる。
【0076】
このように、回路の対称性を利用すると制御が容易となり、また制御回路302も循環対称性を考慮して容易に設計することができる。
【0077】
以上に述べた本実施形態によれば、以下の効果が得られる。
【0078】
本実施形態では、簡単な回路で帯域制限された継続時間が任意長のUWBパルス信号の発生が可能である。
【0079】
(第3実施形態)
次に、パルス発生回路の第3実施形態について説明する。
【0080】
図5〜8は、第1実施形態のパルス発生回路1または第2実施形態のパルス発生回路300を用いた通信装置の要部を説明する図であり、UWB送受信機に応用した場合の例を示す。
【0081】
図5は、UWB−IR送信装置500の概略を示すブロック図である。パルス発生回路501は、パルス発生回路1(図1)またはパルス発生回路300(図3)で構成される。入力端子503は、起動信号を入力する端子であり、入力端子504は、送信するデータを入力する端子である。入力端子504に入力される信号に応じて発生されるパルスに変調をかけるが、変調の方法については後述する。こうして発生されたパルスは、アンテナ502を通して送信される。
【0082】
変調の方式としては、出力されるパルスの極性を入力端子504に入力される送信データの値に従って切り替え変調するパルスの2相変調(BPM:Bi-Phase Modulation)や、起動信号に遅延回路を接続してその遅延時間を送信データに従って切り替えるパルス位置変調(PPM:Pulse Position Modulation)などが可能である。
【0083】
図7は、PPM変調回路700を示す。入力端子701は、起動信号を入力する端子である。この起動信号から遅延回路703によって遅延させた信号と、遅延回路703を通さずに遅延させないそのままの信号とを生成し、スイッチ704によって選択し、パルス発生回路705に入力する。入力端子702に入力される送信データのビットの値(1または0)に基づき遅延回路703を通した信号、通さない信号のどちらかを選ぶことにすれば、送信データの値によって起動信号は遅延回路の遅延時間シフトすることができPPM変調を行うことができる。
【0084】
図8は、変調方式としてBPMを用いるBPM変調回路800を示す。入力端子801に入力されるパルス起動信号は、パルス発生回路803の起動端子に入力される。パルス発生回路803には、パルス発生回路1またはパルス発生回路300を使用することができる。パルス発生回路803によって発生されたパルスは、スイッチ804によってパルス発生回路803の出力端子と端子806に与えられた所定の電位間への接続を切り替えて、入力端子802に印加される送信データに基づきその極性を反転させる。この操作によって、出力端子805からBPM変調されたパルスが得られる。端子806に与えられた所定の電位としては上記実施形態で述べた電圧V1,V2の中間電位が望ましいが、そのアンテナからはDC成分が放射されないので、電源電位、接地電位あるいは他の任意の電位を取ることも可能である。
【0085】
本実施形態のように、UWB−IR送信装置500のパルス発生回路として本パルス発生回路を使用すれば、発生されるパルスはスペクトルの広がりが小さくサイドローブのレベルが低いために、特別なフィルタ等を用いなくても他に与える影響を低減することができる。
【0086】
図6は、第1実施形態のパルス発生回路1または第2実施形態のパルス発生回路300を用いたUWB受信装置600の構成を示すブロック図である。受信アンテナ601で受信されたUWBパルス信号は、低雑音増幅回路602で増幅し、I,Qのミキサ回路603,604に入力される。ミキサ回路603,604は、テンプレートパルス発生回路605,606によって発生されたテンプレートパルスとの乗算を行い、積分回路607,608に送る。積分回路607,608では、ミキサ回路603,604で混合(乗算)した信号の高域成分を取り除き相関値の算出を行う。判定回路609は、各々の信号の強度を見て送信されたビットを判断し元の送信データに戻し出力端子610から出力する。
【0087】
ここで、テンプレートパルス発生回路605,606として、第1実施形態のパルス発生回路1または第2実施形態のパルス発生回路300が使用できる。また、位相の互いに90度異なるIQのテンプレートパルスを用いることができると、BPMやPPMでも効率の良い受信が可能となる。すなわち、BPMやPPMの変調時において、I相をデータの復調にあてて、Q相をトラッキングに使うなどの方法を取ることが可能である。なぜなら、Q相出力を常に0になるようにテンプレート発生のタイミングを調整すれば、I相ではその出力振幅値が最大となるので、このような制御によって同期検波のトラッキングが可能となる。図6のように、2つのテンプレートパルス発生回路605,606を用いてそれを90度位相となるように起動パルスを発生させ起動することによって、IQテンプレートパルスの発生が可能である。
【0088】
UWB受信装置600のテンプレートパルス発生回路605,606で発生されるテンプレートパルスは、空間へエネルギー放射が意図されたものでないので帯域制限は必要ないと思われるかもしれない。しかしながら、テンプレートパルスは、UWB−IR送信装置で使用したパルスと同一波形の時がもっとも相関値が高くなるため、理想的にはUWB受信装置600のテンプレートパルス発生回路605,606は、UWB−IR送信装置で使用した回路と同じものを使用すべきである。また、多くの受信装置で課題となるスプリアス放射の低減には大いに効果があることは言うまでも無いだろう。
【0089】
本パルス発生回路は、簡単な回路で不要な帯域成分を含まない継続時間が任意長のパルスを発生できしかも消費電力が少ない。従って、本パルス発生回路をUWB通信装置に応用すれば高性能な装置を実現できる。
【0090】
また、本パルス発生回路をCMOS集積回路で実現すれば、パルス発生時の遷移時間でしか電力を消費せず、いわゆるアイドリングカレントがない。通信装置に応用した場合は、伝送する情報量(ビットレート)に応じて常に最小の消費電力で作動させることが可能である。
【0091】
以上、パルス発生回路の実施形態を説明したが、こうした実施の形態に何ら限定されるものではなく、趣旨を逸脱しない範囲内において様々な形態で実施し得ることができる。
【0092】
(変形例1)パルス発生回路を使った電子機器の例について説明する。図16は、変形例1に係る電子機器であるノートPC(Personal Computer)1610と携帯電話1620の構成を示す概略図である。ノートPC1610には、上記第3実施形態で説明したUWB−IR送信装置500が内蔵され、携帯電話1620には、UWB受信装置600が内蔵されている。ノートPC1610は、UWB−IR送信装置500により情報データを送信し、携帯電話1620は、UWB受信装置600により情報データを受信することができる。
【図面の簡単な説明】
【0093】
【図1】第1実施形態に係るパルス発生回路の構成を示す回路図。
【図2】第1実施形態に係るパルス発生回路の動作を示すタイミング図。
【図3】第2実施形態に係るパルス発生回路の構成を示す回路図。
【図4】第2実施形態に係るパルス発生回路の動作を示すタイミング図。
【図5】第3実施形態に係るUWB通信装置の構成を示す回路図。
【図6】第3実施形態に係るUWB通信装置の構成を示す回路図。
【図7】第3実施形態に係るUWB通信装置の構成を示す回路図。
【図8】第3実施形態に係るUWB通信装置の構成を示す回路図。
【図9】本実施形態で発生するパルスを説明する図。
【図10】本実施形態で発生するパルスの波形を示すグラフ図。
【図11】本実施形態で発生するパルスの波形のスペクトルを示すグラフ図。
【図12】本実施形態で発生するパルスの波形のスペクトルを示すグラフ図。
【図13】本実施形態で発生するパルスの波形のスペクトルを示すグラフ図。
【図14】本実施形態で発生するパルスの波形のスペクトルを示すグラフ図。
【図15】本実施形態で発生するパルスの波形とスペクトルを示すグラフ図。
【図16】変形例1に係る電子機器の構成を示す概略図。
【技術分野】
【0001】
本発明は、UWB(Ultra Wide Band)通信に適するパルスを発生するパルス発生回路及び通信装置に関する。
【背景技術】
【0002】
UWB通信は、非常に広い周波数帯域を利用して高速大容量のデータ通信を行う通信方式である。広帯域の信号を利用する通信方式には、従来のスペクトル拡散による方法や直交周波数分割多重(OFDM:Orthogonal Frequency Division Multiplexing)があるが、UWBは非常に短時間のパルスを利用した更に、広帯域の通信方式であり、インパルスラジオ(IR:Impulse Radio)方式の通信とも呼ばれている。以下、これをUWB−IRまたは単にIR方式と記す。IR方式では、従来の変調によらない時間軸操作のみで変復調が可能であり回路の簡略化や低消費電力化が期待できるとされている(特許文献1,2,3参照)。
【0003】
ここで、IR方式に使用されるパルス波形について図面を参照して簡単に説明する。図9(a)に示すようなパルス幅PD、周期TPのパルス列は良く知られている通りで、そのパルス列の周波数スペクトルは、図9(b)に示すように、包絡線がBW=1/PDの周波数で最初の零点を持つsinc関数である。
【0004】
この図9(b)に示すようなパルスの場合は、スペクトルが直流からBWまで広がるため使いづらく、図9(d)に示すようなスペクトルの中心の搬送周波数f0が高いところにあるパルスが好まれる。このパルス波形は、図9(a)のパルスで周波数f0=1/(2PW)の矩形波を切り取って周波数スペクトルを高いほうに移動したものである。ただしこの波形は、図9(c)に一点鎖線1601に示すような直流(DC)成分を含み、正確には図9(d)に示すような理想的なスペクトルを持たない。
【0005】
このような理想的スペクトルを持つ波形は、図9(e)に示すような波形である。この波形は、図9(a)のパルスを搬送周波数f0の正弦波で乗算した波形である。また図9(f)は、図9(a)のパルスを搬送周波数f0の矩形波で乗算した波形であり、デジタル回路での発生が容易である。デジタル回路といってもパルス幅が狭いため、このような角張った波形が生成されることはなく、図9(e)のような波形を得ることができる。また、図9(c)の波形でアンテナを駆動した場合、直流成分はアンテナから放射されないので、図9(f)の波形に近い波形の信号が放射される。
【0006】
UWB通信に理想的なパルス波形は、他にもいろいろ考案されており、ガウシアンパルスやエルミートパルスがよいとされる。これらの波形は、図9に示した波形とは異なっているが発生方法が簡単なために多用される。
【0007】
UWB通信では、このようにして発生されたパルスを送信機のみでなく、受信機においても受信信号と相関を計算するためのテンプレートパルスとして使用される。受信機においては、差動型の信号処理が行われることが多く、図9(g)に示すような位相の反転した2つの信号が必要になることも多い。差動のパルス信号は、送信機においても平衡型のアンテナを駆動する際などに有効である。受信回路においてはさらに、同相と直交の位相が90度異なったいわゆるIQ信号が必要なことも多い。
【0008】
例えば非特許文献1には、平衡型のパルスを発生するための回路が提示されている。この回路では、差動式の遅延回路を何段か縦続接続して、論理回路によって遅延回路1段の遅延量に相当するパルス幅のパルス列を生成する回路である。非特許文献1には、遅延回路に入力する信号の立ち上がり及び立ち下りの両方でパルス起動することができ、これによって低消費電力化の可能性があり、さらに遅延回路を一段おきに使うことによってIQ信号発生の可能性も示唆されている。
【0009】
【特許文献1】米国特許第6421389号明細書
【特許文献2】米国特許出願公開第2003/0108133A1号明細書
【特許文献3】米国特許出願公開第2001/0033576号明細書
【非特許文献1】A Low−Power Template Generator for Coherent Impulse−RadioUltra Wide−Band Receivers. Jose Luis et.al、Proceedings IEEE ICUWB, 2006 pp97−102
【発明の開示】
【発明が解決しようとする課題】
【0010】
上述した従来のパルス発生回路は、簡単な回路構成ながらUWB通信に必要な超高周波超広帯域のパルスを正確に発生することができ、回路を構成する素子性能の限界程度の細いパルス発生が可能である。
【0011】
しかしながら、図9で説明したように、従来の上記のような回路で発生されたパルスのスペクトル特性は、sinc関数であり、サイドローブが非常に広く、通信用途としてこの回路によって発生されたパルスを用いるためには何らかの帯域制限をしなければならないという課題がある。従来は、フィルタによってこの帯域制限を行うことによって使用していた。しかしこのフィルタは、素子性能限界に近い超広帯域超高周波でスカート特性の良いバンドパスフィルタが必要でありその構成は容易ではないという課題がある。
【課題を解決するための手段】
【0012】
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。
【0013】
[適用例1]
起動信号に基づき所定形状のパルスを出力端子から出力するパルス発生回路であって、前記起動信号の位相が変化した時点から所定量の時間差で位相が順次変化するn個の信号(nは2以上の整数)を発生するタイミング発生回路と、前記起動信号に基づき発生しようとする前記パルスの継続時間に相当するパルス幅の第1のパルス幅信号及び第2のパルス幅信号を発生するパルス幅信号発生回路と、前記第1のパルス幅信号が入力され前記第1のパルス幅信号の帯域を制限する第1のフィルタ回路と、前記第2のパルス幅信号が入力され前記第2のパルス幅信号の帯域を制限する第2のフィルタ回路と、所定の電位を供給する第1の電源及び第2の電源と、前記第1のフィルタ回路の出力値によってそのインピーダンス値が制御される第1の可変インピーダンス回路と、前記第2のフィルタ回路の出力値によってそのインピーダンス値が制御される第2の可変インピーダンス回路と、前記n個の信号の少なくとも一部の信号の論理関数値によって前記第1の可変インピーダンス回路を介した前記第1の電源または前記第2の可変インピーダンス回路を介した前記第2の電源と前記出力端子とを交互に切り替えて接続するスイッチ回路と、を含む、ことを特徴とするパルス発生回路。
【0014】
この構成によれば、出力パルスの包絡線は、第1及び第2のフィルタ回路の出力波形となり、出力されるパルスの帯域制限ができる。このような構成の場合、帯域制限のフィルタ回路としてローパスフィルタを用いることができる。しかもその周波数は、出力されるパルスの中心周波数よりもずっと低いパルス継続時間の逆数の半分程度である。従来の帯域制限のように、出力されるパルスの中心周波数を中心とするような高い動作周波数帯域のバンドパスフィルタを必要とせず、構成が容易であり、しかも安定した正確なパルスが得られる。
【0015】
[適用例2]
上記に記載のパルス発生回路において、前記タイミング発生回路は、所定量の遅延量を持つ遅延回路を縦続接続して構成されることを特徴とするパルス発生回路。
【0016】
この構成によれば、半導体集積回路上でも容易に構成が可能な回路の供給が可能となる。
【0017】
[適用例3]
上記に記載のパルス発生回路において、前記タイミング発生回路は、所定量の遅延量を持つ遅延回路を少なくとも一部に含むリング発振回路にて構成されることを特徴とするパルス発生回路。
【0018】
この構成によれば、半導体集積回路上でも容易に構成が可能な回路の供給が可能であり、さらにn個の信号の論理関数を計算する論理回路やスイッチ回路を繰り返し使うことが可能となる。これによって、長いパルス列を発生する場合でも少ない素子数でパルス発生回路を構成できる。
【0019】
[適用例4]
上記に記載のパルス発生回路において、前記第1の可変インピーダンス回路は、前記第1のフィルタ回路の出力値によって制御されるトランジスタにより構成され、前記第2の可変インピーダンス回路は、前記第2のフィルタ回路の出力値によって制御されるトランジスタにより構成されることを特徴とするパルス発生回路。
【0020】
この構成によれば、第1及び第2の可変インピーダンス回路をトランジスタによって構成できるので、集積回路による構成が容易であり、機器の小型化、高信頼性、低コスト化に対してメリットがある。
【0021】
[適用例5]
上記に記載のパルス発生回路を含んで構成されることを特徴とする通信装置。
【0022】
この構成によれば、UWBに特有の極細のしかも正確なパルスを簡単に発生できるので、パルス発生回路を変調回路や復調回路のテンプレート発生回路として用いることにより、安定した回路方式の適用が可能となり、安定で信頼性が高くまた高感度の装置を安価に構成することが可能となる。さらに、本パルス発生回路では、素子の性能限界程度に高周波の正確なパルスを発生することが可能でありその有用性は高い。また、本パルス発生回路は、CMOS集積回路等により構成が可能であり、しかも素子の動作遷移時間程度の細いパルスであっても、簡単な回路で正確な波形のパルス発生が可能である。更に、CMOS集積回路による論理回路で構成することができるので、動作電力の増大なしに簡単にしかもCMOS集積回路の最高速度で動作させることが構成でき、UWB通信に利用可能な高周波広帯域のパルスを容易に発生することが可能である。
【発明を実施するための最良の形態】
【0023】
以下、パルス発生回路の実施形態について図面に従って説明する。
【0024】
(第1実施形態)
<発生するパルスの構成>
最初に、本実施形態で発生しようとするパルスについて、図9〜15を参照しながら説明する。発生しようとしているパルスは、図9(e)、(f)に示すようなシングルエンド出力のパルス、または図9(g)に示す互いに位相が180度異なったパルスのペアで帯域制限したパルスである。この帯域制限されたパルスの波形については、図10〜15でさらに詳しく後述する。図9(g)は、差動出力のパルス信号であり、その出力の電位差は図9(e)の波形に等しくなる。差動信号としてその出力電位差に注目すれば、図9(g)に期間tsで示したパルスの無い期間のDCレベルは、同じ値であれば任意の値をとることができる。
【0025】
本実施形態では、一例として最小線幅0.18μのCMOS(相補型金属酸化膜半導体)プロセスを用いて容易に実現可能な以下の諸元の波形を発生する場合について説明する。
パルス間隔:TP=任意
搬送周波数:f0=4GHz
搬送波パルス幅:PW=125psec
パルス幅:PD=任意
時間PDの中に含まれるパルス数(フィンガ数):任意(PD=(フィンガ数×2−1)×PW)
信号形態:シングルエンド出力、差動出力、及び差動出力のIQ信号ペア
ただし、この場合のみに限定されるものではない。
【0026】
図10〜15は、図9(e)、(g)に示した波形に帯域制限をかけた場合の波形を示すグラフ図である。図10の波形1401は、図9(e)、(g)の帯域制限のかかっていない波形の一例である。帯域制限をかけるためには、パルスの前後縁の波高値を低くしてパルス包絡線に丸みをつける。波形1402は、最初及び最後のパルスフィンガの波高値を元の波形の半分にした波形であり、また波形1403は、最初のフィンガ及び最後のフィンガを元の波形の波高値の1/3、2番目及び後ろから2番目のフィンガを元の波形の波高値の2/3とした波形である。
【0027】
図11〜13は、これらの波形1401〜1403のスペクトルを示すグラフ図である。図11は、帯域制限なしの波形1401のスペクトルを示し、図12,13は、各々帯域制限された波形1402,1403のスペクトルを示す。図11〜13は、図10に示した単発のパルスを繰り返し周波数200MHzで繰り返したものであり、変調がかかっていないためスペクトルは200MHzごとの線スペクトルとなる。それらの波形のスペクトルの広がりを見ると、メインローブはわずかながら帯域制限されていない波形1401に比較し波形1402,1403の順に広くなっている。これは、帯域制限のためにパルス前後縁での波高値を削ったため、等価的にパルス継続時間が短くなったためである。スペクトルのサイドローブを見てみると、帯域制限のためにパルスの前後縁の波高値を削ると明らかに効果があることが分かる。第1サイドローブでは、高々数dB程度の違いであるが、この数dBの違いはシステムを組む上では貴重であり効果が大きい。
【0028】
図11〜13は、変調をかけていない場合のスペクトルであった。図14は、例として波形1403に長さ31のPNコードによってBPM(Bi Phase Modulation)変調をかけた場合のスペクトルを示すグラフ図である。変調をかけることによって、線スペクトルは帯スペクトルとなり、スペクトルの強度も下がる。実際UWB通信では、法規制によってスペクトルの許容上限が決まっており、線スペクトルによってスペクトル強度が上がるのは好ましくなく、実使用においては、ディザによって帯スペクトルが生じるような対策が採られている。図15は、このようにディザなどの対策によって帯スペクトルにした場合のスペクトルを知るために、例として上記3種の波形の変調なしのスペクトル、長さ31のPNコードによるBPMによって帯スペクトルとした場合のスペクトル分布を示すグラフ図である。なお図15は、線スペクトルのピークのみを結ぶ包絡線を示している。図15において、波形1404,1405,1406は、各々図10の波形1401,1402,1403の変調なしの場合のスペクトル包絡線であり、波形1407,1408,1409は、各々に変調を施した場合の帯スペクトルを示す。どちらもパルスの包絡線に丸みをつける、すなわちパルス前後縁の包絡線変化率を小さくすることによってスペクトルのサイドローブを小さくすることが可能であることが分かる。
【0029】
<パルス発生回路の構成>
次に、パルス発生回路について図1,2を参照して説明する。図1は、パルス発生回路の構成を示す回路図である。図2は、パルス発生回路の動作を示すタイミング図である。図1(A)に示すように、パルス発生回路1は、タイミング発生回路10と、パルス幅信号発生回路30と、第1のフィルタ回路であるローパスフィルタ142と、第2のフィルタ回路であるローパスフィルタ143と、第1の電源である電圧V1が印加される電源線147と、第2の電源である電圧V2が印加される電源線146と、第1の可変インピーダンス回路であるNチャネルMOSトランジスタ144と、第2の可変インピーダンス回路であるPチャネルMOSトランジスタ145と、スイッチ回路20と、から構成されている。
【0030】
<タイミング発生回路の構成>
タイミング発生回路10は、縦続接続されたインバータ遅延回路100〜109から構成されている。インバータ遅延回路100〜109の内部構成を、図1(B)を用いて説明する。PチャネルMOSトランジスタ152とNチャネルMOSトランジスタ153とは、インバータ回路を構成し、端子158に入力された信号は、遅延時間tdを伴って端子160から反転出力されて、次段のインバータ遅延回路の入力となる。また、端子160には、上記インバータ回路の遅延量を大きくしないように小さなバッファ回路155と大きなバッファ回路156が直列に接続され、スイッチ回路20を駆動するための信号を端子161から出力する。なお、図1(A)では小さなバッファ回路155と大きなバッファ回路156は省略している。
【0031】
NチャネルMOSトランジスタ154は、NチャネルMOSトランジスタ153のソースと接地電位との間に接続され、またPチャネルMOSトランジスタ151は、PチャネルMOSトランジスタ152のソースと電源電位VDDとの間に接続されている。PチャネルMOSトランジスタ151及びNチャネルMOSトランジスタ154のゲートソース間電圧Vbp、Vbnを制御することにより、インバータ回路に流入する電源電流を制御することができる。通常Vbp及びVbnは、インバータ回路の出力の立ち上がりと立ち下りの対称性を保つために、その絶対値が等しくなるように制御される。この制御によってインバータ回路の動作速度の制御が可能となり、遅延時間tdをコントロールすることができる。目的の周波数スペクトルをもつパルスを発生するためには、PW=tdとなるように端子157及び159の電圧を制御すればよい。
【0032】
図1(A)において、インバータ遅延回路100〜109の1段あたりの遅延量は、搬送波パルス幅PW(=125ps)となるように調整されているものとする。遅延量が搬送波パルス幅PWの値の時、上記に示した目的のパルスすなわち搬送周波数:f0=4GHz(搬送波パルス幅:PW=125ps)のパルスを発生することができる。インバータ遅延回路100〜109各段出力は、起動信号であるパルス起動信号D0を反転しながら遅延するので奇数番目を否定論理を表す記号Xを前置してXD1,D2,XD3,D4,XD5,D6,XD7,D8,XD9,D10と表す。
【0033】
すなわち、入力端子131に入力されたパルス起動信号D0は、図2のXD1〜D10に示すように、一段毎に遅延時間tdずつ遅れてかつ位相が反転されながらインバータ遅延回路100〜109内を伝播し各段から(n=)10個の信号XD1,D2,XD3,D4,XD5,D6,XD7,D8,XD9,D10が出力される。すなわち、入力端子131に印加される信号を正論理としiを偶数とすると、i−1段目及びi段目には各々XDi-1及びDiが出力される。パルス起動信号D0の位相が変化した時点とは、パルス起動信号D0がH(ハイレベル)からL(ローレベル)またはLからHに変化した時点を意味する。
【0034】
<スイッチ回路の構成>
スイッチ回路20は、PチャネルMOSトランジスタ110,111,114,115,118,119,122,123と、NチャネルMOSトランジスタ112,113,116,117,120,121,124,125,132,133と、から構成されている。PチャネルMOSトランジスタ110,111とNチャネルMOSトランジスタ112,113とは、配線21と配線22との間に直列に接続されている。PチャネルMOSトランジスタ114,115とNチャネルMOSトランジスタ116,117とは、配線21と配線22との間に直列に接続されている。PチャネルMOSトランジスタ118,119とNチャネルMOSトランジスタ120,121とは、配線21と配線22との間に直列に接続されている。PチャネルMOSトランジスタ122,123とNチャネルMOSトランジスタ124,125とは、配線21と配線22との間に直列に接続されている。
【0035】
PチャネルMOSトランジスタ111,115,119,123のドレイン端子は、出力線130に接続されている。NチャネルMOSトランジスタ132,133は、出力線130と配線22との間に直列に接続されている。信号XD1は、NチャネルMOSトランジスタ113のゲート端子に入力される。信号D2は、PチャネルMOSトランジスタ111とNチャネルMOSトランジスタ112のゲート端子に入力される。信号XD3は、PチャネルMOSトランジスタ110とNチャネルMOSトランジスタ117のゲート端子に入力される。信号D4は、PチャネルMOSトランジスタ115とNチャネルMOSトランジスタ116のゲート端子に入力される。信号XD5は、PチャネルMOSトランジスタ114とNチャネルMOSトランジスタ121のゲート端子に入力される。信号D6は、PチャネルMOSトランジスタ119とNチャネルMOSトランジスタ120のゲート端子に入力される。信号XD7は、PチャネルMOSトランジスタ118とNチャネルMOSトランジスタ125のゲート端子に入力される。信号D8は、PチャネルMOSトランジスタ123とNチャネルMOSトランジスタ124のゲート端子に入力される。信号XD9は、PチャネルMOSトランジスタ122とNチャネルMOSトランジスタ133のゲート端子に入力される。信号D10は、NチャネルMOSトランジスタ132のゲート端子に入力される。
【0036】
<パルス幅信号発生回路の構成>
パルス幅信号発生回路30は、インバータ31,32とAND回路33とOR回路34とから構成されている。AND回路33は、一方の入力端子に信号XD7が入力され、他方の入力端子にインバータ31を介して信号XD1を反転した信号が入力され、論理積Eを出力する。OR回路34は、一方の入力端子に信号XD1が入力され、他方の入力端子にインバータ32を介して信号XD7を反転した信号が入力され、論理和XEを出力する。ローパスフィルタ142は、論理積Eを入力し論理積Eの高域成分を排除した出力信号VL1を出力する。ローパスフィルタ143は、論理和XEを入力し論理和XEの高域成分を排除した出力信号VL2を出力する。NチャネルMOSトランジスタ144は、配線22と電源線146との間に接続され、ゲート端子に出力信号VL1が印加される。PチャネルMOSトランジスタ145は、配線21と電源線147との間に接続され、ゲート端子に出力信号VL2が印加される。
【0037】
パルス発生回路1は、さらに、ソース端子が電源線147に接続されゲート端子とドレイン端子が出力線130に接続されたPチャネルMOSトランジスタ127と、ソース端子が電源線146に接続されゲート端子とドレイン端子が出力線130に接続されたNチャネルMOSトランジスタ128と、を含んでいる。
【0038】
<スイッチ回路の動作>
次に、スイッチ回路20の動作を説明する。
【0039】
NチャネルMOSトランジスタ112及び113は、各々D2及びXD1がHの時に導通して、出力線130をNチャネルMOSトランジスタ144を介して電源線146に接続する。すなわち、D2及びXD1の論理積が真の時、出力線130にはNチャネルMOSトランジスタ144を介して電圧V2が接続される。
【0040】
PチャネルMOSトランジスタ111及び110は、各々D2及びXD3がLの時に導通して、出力線130をPチャネルMOSトランジスタ145を介して電源線147に接続する。すなわち、D2及びXD3の論理和が偽の時、出力線130にはPチャネルMOSトランジスタ145を介して電圧V1に接続される。
【0041】
NチャネルMOSトランジスタ116及び117は、各々D4及びXD3がHの時に導通して、出力線130をNチャネルMOSトランジスタ144を介して電源線146に接続する。すなわち、D4及びXD3の論理積が真の時、出力線130にはNチャネルMOSトランジスタ144を介して電圧V2が接続される。
【0042】
PチャネルMOSトランジスタ115及び114は、各々D4及びXD5がLの時に導通して、出力線130をPチャネルMOSトランジスタ145を介して電源線147に接続する。すなわち、D4及びXD5の論理和が偽の時、出力線130にはPチャネルMOSトランジスタ145を介して電圧V1に接続される。
【0043】
NチャネルMOSトランジスタ120及び121は、各々D6及びXD5がHの時に導通して、出力線130をNチャネルMOSトランジスタ144を介して電源線146に接続する。すなわち、D6及びXD5の論理積が真の時、出力線130にはNチャネルMOSトランジスタ144を介して電圧V2が接続される。
【0044】
PチャネルMOSトランジスタ119及び118は、各々D6及びXD7がLの時に導通して、出力線130をPチャネルMOSトランジスタ145を介して電源線147に接続する。すなわち、D6及びXD7の論理和が偽の時、出力線130にはPチャネルMOSトランジスタ145を介して電圧V1に接続される。
【0045】
NチャネルMOSトランジスタ124及び125は、各々D8及びXD7がHの時に導通して、出力線130をNチャネルMOSトランジスタ144を介して電源線146に接続する。すなわち、D8及びXD7の論理積が真の時、出力線130にはNチャネルMOSトランジスタ144を介して電圧V2が接続される。
【0046】
PチャネルMOSトランジスタ123及び122は、各々D8及びXD9がLの時に導通して、出力線130をPチャネルMOSトランジスタ145を介して電源線147に接続する。すなわち、D8及びXD9の論理和が偽の時、出力線130にはPチャネルMOSトランジスタ145を介して電圧V1に接続される。
【0047】
NチャネルMOSトランジスタ132及び133は、各々D10及びXD9がHの時に導通して、出力線130をNチャネルMOSトランジスタ144を介して電源線146に接続する。すなわち、D10及びXD9の論理積が真の時、出力線130にはNチャネルMOSトランジスタ144を介して電圧V2が接続される。
【0048】
PチャネルMOSトランジスタ127及びNチャネルMOSトランジスタ128は、MOS抵抗であって、電源線147及び146に与えられる電位を分割し、スイッチ回路20が電圧V1,V2のいずれにも接続しない時に、出力線130の電位(パルス波形PulseOut)を設定する。
【0049】
以上のような動作によって出力線130は、遅延時間td毎にNチャネルMOSトランジスタ144、PチャネルMOSトランジスタ145を介して電圧V1,V2に切り替えられる。期間Di及びXDi-1の論理積が真の時をti-1で表し、Di及びXDi-1の論理和が偽の時をtiで表せば、図2のパルス波形PulseOutで示すように出力線130は、
期間ti-1:NチャネルMOSトランジスタ144を介して電圧V2
期間ti:PチャネルMOSトランジスタ145を介して電圧V1
に接続される。
【0050】
従って、NチャネルMOSトランジスタ144及びPチャネルMOSトランジスタ145によって電圧V1,V2から出力を駆動する能力が制限され、NチャネルMOSトランジスタ144及びPチャネルMOSトランジスタ145のオン抵抗を調整することによって、出力するパルス波形PulseOutの包絡線を任意に設定することが可能である。出力されるパルス波形PulseOutは、出力に接続される負荷の値とNチャネルMOSトランジスタ144及びPチャネルMOSトランジスタ145によって制限された駆動能力によって決まる。特に負荷に容量成分が含まれる時は、積分されて図2のパルス波形PulseOutで示したような波高値の異なる三角波に近い波形となる。
【0051】
NチャネルMOSトランジスタ144及びPチャネルMOSトランジスタ145は、可変インピーダンス素子として動作し、その制御はゲートに印加される電圧によってなされる。これらのゲートに印加される電圧は、出力パルスの継続時間に相当するパルス幅のパルスを発生するパルス幅信号発生回路30によって発生される論理積E(図2の波形201)と論理和XE(図2の波形202)である。論理積Eと論理和XEは、各々ローパスフィルタ142,143によって帯域制限され、ローパスフィルタ142,143の出力信号VL1,VL2(図2の波形203,204)は、NチャネルMOSトランジスタ144及びPチャネルMOSトランジスタ145のゲートに印加される。
【0052】
上記原理によって、それらの可変インピーダンス素子であるNチャネルMOSトランジスタ144及びPチャネルMOSトランジスタ145の制御波形を帯域制限されたパルス波形の包絡線となるように設定すれば、発生されるパルスは自動的に帯域制限されたパルスとなる。上記構成では、搬送周波数f0を中心にローパスフィルタ142,143の周波数応答特性を上下に折り返したスペクトルのパルスが発生されることになる。ゆえに、ローパスフィルタ142,143の設計によって、発生されるパルスのスペクトルを自由に調整できる。その決め方は任意であるので、図10に示したように、出力パルスの前後縁の波高値を小さくする以外の設定も可能であり、スペクトル特性を自由に設定できる。目的とするスペクトルが与えられると、その帯域特性からローパスフィルタ142,143の特性を設計することができるので、この設計によって所望の帯域特性を得ることができる。また、その特性をガウス関数となるように決めれば、パルスの時間的広がりと周波数軸上での広がり、すなわち帯域の広がりの両方(両者の積)を理論的に可能な最小値とすることができる。なお図2では、E,XE,PulseOutは、波形を見やすくするため振幅方向に拡大した図を掲載している。
【0053】
論理積Eと論理和XEは、互いに位相が逆であり、そのパルス幅は生成するパルスのパルス幅PDに相当する。ローパスフィルタ142,143に遅延が伴う場合は、インバータ遅延回路101〜109のタップを前の方に移してタイミングを調整する。また、論理積Eと論理和XEの幅は、正確にはPDからローパスフィルタ142,143の応答によるテーリングの時間を引いたものである。図2において、波形203,204は、上記のローパスフィルタ142,143の出力、すなわちトランジスタ144,145のゲートに印加される電圧V1,V2である。この波形203,204に搬送周波数f0の搬送波に乗算すれば、周波数帯域がf0を中心として上下にfLPFの幅を持つ信号となる。ここでfLPFは、上記ローパスフィルタ142,143の通過域幅を表す。また出力パルスの波形PulseOutの包絡線は、上記ローパスフィルタ142,143の波形203,204に等しい。
【0054】
従来の技術によれば、生成パルスに帯域制限を課すためには、出力されたパルスにバンドパスフィルタを使用した。本実施形態では、バンドパスフィルタではなく設計が容易なローパスフィルタ142,143を使用する。しかも、その対象とする周波数は、従来技術で用いるバンドパスフィルタのパスバンドに比較して数段低く、この事実もフィルタの設計や実装、製造をいっそう容易にする。また、出力パルスは、このローパスフィルタ142,143によって帯域制限された電圧V1,V2に周波数1/(2×td)の搬送波を乗算することになるので、スペクトル分布も上記搬送周波数を中心として対称性がよく正確なパルスが生成できる。
【0055】
以上に述べた本実施形態によれば、以下の効果が得られる。
【0056】
本実施形態では、従来の回路と同程度の簡単な回路で必要な帯域制限を施した継続時間が任意長のパルスが発生できる。発生されるパルスは、回路素子の動作限界近くの高周波高速であっても特性の良い精密なパルス発生が可能である。
【0057】
(第2実施形態)
次に、パルス発生回路の第2実施形態について図3,4を参照して説明する。
【0058】
図3は、第2実施形態に係るパルス発生回路300の構成を示す回路図である。図4は、第2実施形態に係るパルス発生回路300の動作を示すタイミング図である。
【0059】
図3において、NOR回路303,304,305は、NOR論理の遅延回路である。NOR回路303,304,305の出力を、各々Q1,Q2,Q3とする。これらNOR回路303,304,305の各々2つある入力端子の一方は、各々NOR回路305,303,304の出力Q3,Q1,Q2に接続され、リング発振回路を構成する。また、それらのNOR回路303,304,305のもう一方の入力端子308,307,306を各々C1,C2,C3とする。
【0060】
スイッチ回路340は、(Q1+Q2)×(Q3+Q1)×(Q2+Q3)が偽の時、パルス出力端子Pout330は、PチャネルMOSトランジスタ324を介して電圧V1の電源に接続される。PチャネルMOSトランジスタ324のゲートは、ローパスフィルタ309の出力信号VL1に接続されている。また、Q3×Q1+Q2×Q3+Q1×Q2が真の時、パルス出力端子Pout330は、NチャネルMOSトランジスタ325を介して電圧V2の電源に接続される。NチャネルMOSトランジスタ325のゲートは、ローパスフィルタ310の出力信号VL2に接続されている。
【0061】
図3において、点線323で囲んだ部分は、(Q1,Q2,Q3)→(Q2,Q3,Q1)、(C1,C2,C3)→(C2,C3,C1)のように入れ替えても元の回路と一致する。このような回路を、本実施形態では循環対称回路と呼ぶ。また、論理回路の入出力値を真(H)、偽(L)であらわし、回路の論理値の状態を(Q1,Q2,Q3)=(H,L,L)のように略記する。これは、Q1=H,Q2=L,Q3=Lを意味する。
【0062】
今、(C1,C2,C3)=(H,L,L)であるとすると、(Q1,Q2,Q3)=(L,H,L)であり、PチャネルMOSトランジスタ317,318が導通して、パルス出力端子Pout330は、PチャネルMOSトランジスタ324を介して電源線207(電圧V1)に接続されている(図4で時間t0)。この状態から(C1,C2,C3)=(L,L,L)(図4で時間t1)に遷移すると、NOR回路303〜305は、インバータ3段によるリング発振回路と等価となり発振を開始する。NOR回路303〜305によるリング発振回路が発振を継続している期間は、上記に説明した論理によってスイッチ回路340が動作するので、パルス出力端子Pout330は、NOR回路303〜305の一段あたりの遅延時間td毎に(PチャネルMOSトランジスタ324を介して)電源線207と(NチャネルMOSトランジスタ325を介して)電源線206(電圧V2)に交互に切り替えられ目的のパルスを生成する。
【0063】
実際には、スイッチ回路340が切り替えを行う時間は非常に短いため、負荷容量や浮遊容量を十分に充電しないうちに切り替えられることになる。従って、図2で模式的に示したPulseOutのような角張った波形とはならずに、図4のような丸みを帯びた波形が出力される。図4の方がより現実に近い波形を描いている。
【0064】
続いて、(C1,C2,C3)のいずれかひとつをHに設定すると、NOR回路303〜305によるリング発振回路は発振を停止してパルスの出力は停止される。この時、PチャネルMOSトランジスタ313及び314、317及び318、321及び322のいずれかが同時に導通して停止する(図4の時間t15)。
【0065】
上記動作によって、このパルス発生回路300は、任意長の継続時間を持つパルスの発生が可能である。
【0066】
上記静止状態では、PチャネルMOSトランジスタ313及び314、317及び318、321及び322のいずれかが同時に導通しているが、パルス出力端子Pout330の電位は電圧V1でなく、出力パルス包絡線を制御するPチャネルMOSトランジスタ324とNチャネルMOSトランジスタ325によって電圧V1と電圧V2の中間に設定することができる。
【0067】
次に、出力パルスの帯域制限のための制御方法について説明する。
【0068】
制御回路302は、パルス幅に相当する図4に示す相補の信号E,XEを発生する。この信号E,XEは、ローパスフィルタ310,309を介して出力信号VL1,VL2を発生する。この出力信号VL1,VL2がパルス包絡線を制御する信号であり、PチャネルMOSトランジスタ324、NチャネルMOSトランジスタ325のゲートに印加される。これによって、スイッチ回路340に流入する電流がスイッチングのタイミングに応じて制御され、出力パルスの包絡線が制御される。出力パルスの包絡線を制御する出力信号VL1,VL2は、ローパスフィルタ309,310によって帯域制限された信号であるため、出力パルスも搬送周波数f0を中心にfLPFの2倍の帯域を持った信号となる。
【0069】
図4に示すように、静止状態(図4における時間t0以前及び時間t15以後)においてPチャネルMOSトランジスタ324とNチャネルMOSトランジスタ325が両方ともオフであるため、パルス出力端子Pout330は、スイッチ回路340を介しては電圧V1,V2のいずれにも接続されない。インピーダンス素子326,327は、この静止状態の時に電圧V1,V2を分圧し電位を設定する。インピーダンス素子326,327の値を等しくとれば、静止状態の電位を電圧V1と電圧V2の中間に設定することができる。
【0070】
制御回路302は、起動信号端子301に入力されるパルス起動信号C0を受けてパルス発生を起動すべく(C1,C2,C3)を(L,L,L)に設定し、NOR回路303〜305によるリング発振回路の発振を開始させてパルスを発生させる。制御回路302は、所定のパルス長となった時点で再度(C1,C2,C3)に信号を出力して、NOR回路303〜305によるリング発振回路の発振を停止させてパルス発生を止める。制御回路302は、同時に、パルス継続時間に相当する時間幅の信号E,XEをローパスフィルタ309,310に出力する。ローパスフィルタ309,310が出力に遅延を伴う遅延時間及びパルスの後縁における応答時間(テーリング)は、それを補償すべく遅延時間分だけ早く発生させればよい。
【0071】
(C1,C2,C3)は、(L,L,L)の時にパルス発生の動作期間であり、それ以外の場合はすべてパルス発生の動作は停止される。従って、(C1,C2,C3)の制御は、かなり自由度があるように思えるがそうではない。(C1,C2,C3)のうちのいずれかひとつの端子のみを使用して回路を制御した時は、パルスフィンガ数が本実施形態のように3段のリング発振回路を構成させるには3の倍数に限定されてしまう。
【0072】
今、初期値として制御回路302が(C1,C2,C3)=(H,L,L)を出力していたとする。この時、(Q1,Q2,Q3)=(L,H,L)である。この状態でパルス起動信号C0が起動信号端子301に入力されると、制御回路302は(C1,C2,C3)=(L,L,L)を発生させる。
【0073】
これに伴い、NOR回路303〜305により構成されるリング発振回路は、発振を開始し、パルス出力端子Pout330からパルスの出力を開始する。所望のフィンガ数のパルスを得るために、制御回路302は、(C1,C2,C3)に信号を設定する。即ち、図4で示したように、例えばフィンガ数が3n+1(nは整数)のパルスを発生する場合、制御回路302は、Q1,Q2,Q3の状態を監視し、Q3がLとなった時、(C1,C2,C3)=(L,L,H)を出力し、パルスの発生を終了させる。
【0074】
制御回路302は、この状態を保持し、次にパルス起動信号C0が起動信号端子301に入力されるのを待つ。前述の初期状態では、(C1,C2,C3)=(H,L,L)でパルス起動信号C0を待っていたが、この場合は(C1,C2,C3)=(L,L,H)の状態でC0を待つことになる。パルス発生回路300は、循環対称回路であるのでC1,C2,C3を各々C2,C3,C1に入れ替えて考えれば以下の動作は同じになる。
【0075】
即ち、この状態で次のC0が入力された場合、制御回路302は、(C1,C2,C3)=(L,L,L)を発生させることによりパルスの発生を開始し、Q1がLとなった時、(C1,C2,C3)=(L,H,L)を出力し、パルスの発生を終了させることにより同じパルスフィンガ数のパルスが発生できる。
【0076】
このように、回路の対称性を利用すると制御が容易となり、また制御回路302も循環対称性を考慮して容易に設計することができる。
【0077】
以上に述べた本実施形態によれば、以下の効果が得られる。
【0078】
本実施形態では、簡単な回路で帯域制限された継続時間が任意長のUWBパルス信号の発生が可能である。
【0079】
(第3実施形態)
次に、パルス発生回路の第3実施形態について説明する。
【0080】
図5〜8は、第1実施形態のパルス発生回路1または第2実施形態のパルス発生回路300を用いた通信装置の要部を説明する図であり、UWB送受信機に応用した場合の例を示す。
【0081】
図5は、UWB−IR送信装置500の概略を示すブロック図である。パルス発生回路501は、パルス発生回路1(図1)またはパルス発生回路300(図3)で構成される。入力端子503は、起動信号を入力する端子であり、入力端子504は、送信するデータを入力する端子である。入力端子504に入力される信号に応じて発生されるパルスに変調をかけるが、変調の方法については後述する。こうして発生されたパルスは、アンテナ502を通して送信される。
【0082】
変調の方式としては、出力されるパルスの極性を入力端子504に入力される送信データの値に従って切り替え変調するパルスの2相変調(BPM:Bi-Phase Modulation)や、起動信号に遅延回路を接続してその遅延時間を送信データに従って切り替えるパルス位置変調(PPM:Pulse Position Modulation)などが可能である。
【0083】
図7は、PPM変調回路700を示す。入力端子701は、起動信号を入力する端子である。この起動信号から遅延回路703によって遅延させた信号と、遅延回路703を通さずに遅延させないそのままの信号とを生成し、スイッチ704によって選択し、パルス発生回路705に入力する。入力端子702に入力される送信データのビットの値(1または0)に基づき遅延回路703を通した信号、通さない信号のどちらかを選ぶことにすれば、送信データの値によって起動信号は遅延回路の遅延時間シフトすることができPPM変調を行うことができる。
【0084】
図8は、変調方式としてBPMを用いるBPM変調回路800を示す。入力端子801に入力されるパルス起動信号は、パルス発生回路803の起動端子に入力される。パルス発生回路803には、パルス発生回路1またはパルス発生回路300を使用することができる。パルス発生回路803によって発生されたパルスは、スイッチ804によってパルス発生回路803の出力端子と端子806に与えられた所定の電位間への接続を切り替えて、入力端子802に印加される送信データに基づきその極性を反転させる。この操作によって、出力端子805からBPM変調されたパルスが得られる。端子806に与えられた所定の電位としては上記実施形態で述べた電圧V1,V2の中間電位が望ましいが、そのアンテナからはDC成分が放射されないので、電源電位、接地電位あるいは他の任意の電位を取ることも可能である。
【0085】
本実施形態のように、UWB−IR送信装置500のパルス発生回路として本パルス発生回路を使用すれば、発生されるパルスはスペクトルの広がりが小さくサイドローブのレベルが低いために、特別なフィルタ等を用いなくても他に与える影響を低減することができる。
【0086】
図6は、第1実施形態のパルス発生回路1または第2実施形態のパルス発生回路300を用いたUWB受信装置600の構成を示すブロック図である。受信アンテナ601で受信されたUWBパルス信号は、低雑音増幅回路602で増幅し、I,Qのミキサ回路603,604に入力される。ミキサ回路603,604は、テンプレートパルス発生回路605,606によって発生されたテンプレートパルスとの乗算を行い、積分回路607,608に送る。積分回路607,608では、ミキサ回路603,604で混合(乗算)した信号の高域成分を取り除き相関値の算出を行う。判定回路609は、各々の信号の強度を見て送信されたビットを判断し元の送信データに戻し出力端子610から出力する。
【0087】
ここで、テンプレートパルス発生回路605,606として、第1実施形態のパルス発生回路1または第2実施形態のパルス発生回路300が使用できる。また、位相の互いに90度異なるIQのテンプレートパルスを用いることができると、BPMやPPMでも効率の良い受信が可能となる。すなわち、BPMやPPMの変調時において、I相をデータの復調にあてて、Q相をトラッキングに使うなどの方法を取ることが可能である。なぜなら、Q相出力を常に0になるようにテンプレート発生のタイミングを調整すれば、I相ではその出力振幅値が最大となるので、このような制御によって同期検波のトラッキングが可能となる。図6のように、2つのテンプレートパルス発生回路605,606を用いてそれを90度位相となるように起動パルスを発生させ起動することによって、IQテンプレートパルスの発生が可能である。
【0088】
UWB受信装置600のテンプレートパルス発生回路605,606で発生されるテンプレートパルスは、空間へエネルギー放射が意図されたものでないので帯域制限は必要ないと思われるかもしれない。しかしながら、テンプレートパルスは、UWB−IR送信装置で使用したパルスと同一波形の時がもっとも相関値が高くなるため、理想的にはUWB受信装置600のテンプレートパルス発生回路605,606は、UWB−IR送信装置で使用した回路と同じものを使用すべきである。また、多くの受信装置で課題となるスプリアス放射の低減には大いに効果があることは言うまでも無いだろう。
【0089】
本パルス発生回路は、簡単な回路で不要な帯域成分を含まない継続時間が任意長のパルスを発生できしかも消費電力が少ない。従って、本パルス発生回路をUWB通信装置に応用すれば高性能な装置を実現できる。
【0090】
また、本パルス発生回路をCMOS集積回路で実現すれば、パルス発生時の遷移時間でしか電力を消費せず、いわゆるアイドリングカレントがない。通信装置に応用した場合は、伝送する情報量(ビットレート)に応じて常に最小の消費電力で作動させることが可能である。
【0091】
以上、パルス発生回路の実施形態を説明したが、こうした実施の形態に何ら限定されるものではなく、趣旨を逸脱しない範囲内において様々な形態で実施し得ることができる。
【0092】
(変形例1)パルス発生回路を使った電子機器の例について説明する。図16は、変形例1に係る電子機器であるノートPC(Personal Computer)1610と携帯電話1620の構成を示す概略図である。ノートPC1610には、上記第3実施形態で説明したUWB−IR送信装置500が内蔵され、携帯電話1620には、UWB受信装置600が内蔵されている。ノートPC1610は、UWB−IR送信装置500により情報データを送信し、携帯電話1620は、UWB受信装置600により情報データを受信することができる。
【図面の簡単な説明】
【0093】
【図1】第1実施形態に係るパルス発生回路の構成を示す回路図。
【図2】第1実施形態に係るパルス発生回路の動作を示すタイミング図。
【図3】第2実施形態に係るパルス発生回路の構成を示す回路図。
【図4】第2実施形態に係るパルス発生回路の動作を示すタイミング図。
【図5】第3実施形態に係るUWB通信装置の構成を示す回路図。
【図6】第3実施形態に係るUWB通信装置の構成を示す回路図。
【図7】第3実施形態に係るUWB通信装置の構成を示す回路図。
【図8】第3実施形態に係るUWB通信装置の構成を示す回路図。
【図9】本実施形態で発生するパルスを説明する図。
【図10】本実施形態で発生するパルスの波形を示すグラフ図。
【図11】本実施形態で発生するパルスの波形のスペクトルを示すグラフ図。
【図12】本実施形態で発生するパルスの波形のスペクトルを示すグラフ図。
【図13】本実施形態で発生するパルスの波形のスペクトルを示すグラフ図。
【図14】本実施形態で発生するパルスの波形のスペクトルを示すグラフ図。
【図15】本実施形態で発生するパルスの波形とスペクトルを示すグラフ図。
【図16】変形例1に係る電子機器の構成を示す概略図。
【特許請求の範囲】
【請求項1】
起動信号に基づき所定形状のパルスを出力端子から出力するパルス発生回路であって、
前記起動信号の位相が変化した時点から所定量の時間差で位相が順次変化するn個の信号(nは2以上の整数)を発生するタイミング発生回路と、
前記起動信号に基づき発生しようとする前記パルスの継続時間に相当するパルス幅の第1のパルス幅信号及び第2のパルス幅信号を発生するパルス幅信号発生回路と、
前記第1のパルス幅信号が入力され前記第1のパルス幅信号の帯域を制限する第1のフィルタ回路と、
前記第2のパルス幅信号が入力され前記第2のパルス幅信号の帯域を制限する第2のフィルタ回路と、
所定の電位を供給する第1の電源及び第2の電源と、
前記第1のフィルタ回路の出力値によってそのインピーダンス値が制御される第1の可変インピーダンス回路と、
前記第2のフィルタ回路の出力値によってそのインピーダンス値が制御される第2の可変インピーダンス回路と、
前記n個の信号の少なくとも一部の信号の論理関数値によって前記第1の可変インピーダンス回路を介した前記第1の電源または前記第2の可変インピーダンス回路を介した前記第2の電源と前記出力端子とを交互に切り替えて接続するスイッチ回路と、
を含む、
ことを特徴とするパルス発生回路。
【請求項2】
請求項1に記載のパルス発生回路において、前記タイミング発生回路は、所定量の遅延量を持つ遅延回路を縦続接続して構成されることを特徴とするパルス発生回路。
【請求項3】
請求項1に記載のパルス発生回路において、前記タイミング発生回路は、所定量の遅延量を持つ遅延回路を少なくとも一部に含むリング発振回路にて構成されることを特徴とするパルス発生回路。
【請求項4】
請求項1から3のいずれか一項に記載のパルス発生回路において、前記第1の可変インピーダンス回路は、前記第1のフィルタ回路の出力値によって制御されるトランジスタにより構成され、前記第2の可変インピーダンス回路は、前記第2のフィルタ回路の出力値によって制御されるトランジスタにより構成されることを特徴とするパルス発生回路。
【請求項5】
請求項1から4のいずれか一項に記載のパルス発生回路を含んで構成されることを特徴とする通信装置。
【請求項1】
起動信号に基づき所定形状のパルスを出力端子から出力するパルス発生回路であって、
前記起動信号の位相が変化した時点から所定量の時間差で位相が順次変化するn個の信号(nは2以上の整数)を発生するタイミング発生回路と、
前記起動信号に基づき発生しようとする前記パルスの継続時間に相当するパルス幅の第1のパルス幅信号及び第2のパルス幅信号を発生するパルス幅信号発生回路と、
前記第1のパルス幅信号が入力され前記第1のパルス幅信号の帯域を制限する第1のフィルタ回路と、
前記第2のパルス幅信号が入力され前記第2のパルス幅信号の帯域を制限する第2のフィルタ回路と、
所定の電位を供給する第1の電源及び第2の電源と、
前記第1のフィルタ回路の出力値によってそのインピーダンス値が制御される第1の可変インピーダンス回路と、
前記第2のフィルタ回路の出力値によってそのインピーダンス値が制御される第2の可変インピーダンス回路と、
前記n個の信号の少なくとも一部の信号の論理関数値によって前記第1の可変インピーダンス回路を介した前記第1の電源または前記第2の可変インピーダンス回路を介した前記第2の電源と前記出力端子とを交互に切り替えて接続するスイッチ回路と、
を含む、
ことを特徴とするパルス発生回路。
【請求項2】
請求項1に記載のパルス発生回路において、前記タイミング発生回路は、所定量の遅延量を持つ遅延回路を縦続接続して構成されることを特徴とするパルス発生回路。
【請求項3】
請求項1に記載のパルス発生回路において、前記タイミング発生回路は、所定量の遅延量を持つ遅延回路を少なくとも一部に含むリング発振回路にて構成されることを特徴とするパルス発生回路。
【請求項4】
請求項1から3のいずれか一項に記載のパルス発生回路において、前記第1の可変インピーダンス回路は、前記第1のフィルタ回路の出力値によって制御されるトランジスタにより構成され、前記第2の可変インピーダンス回路は、前記第2のフィルタ回路の出力値によって制御されるトランジスタにより構成されることを特徴とするパルス発生回路。
【請求項5】
請求項1から4のいずれか一項に記載のパルス発生回路を含んで構成されることを特徴とする通信装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図15】
【図16】
【図14】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図15】
【図16】
【図14】
【公開番号】特開2009−239895(P2009−239895A)
【公開日】平成21年10月15日(2009.10.15)
【国際特許分類】
【出願番号】特願2009−64(P2009−64)
【出願日】平成21年1月5日(2009.1.5)
【出願人】(000002369)セイコーエプソン株式会社 (51,324)
【Fターム(参考)】
【公開日】平成21年10月15日(2009.10.15)
【国際特許分類】
【出願日】平成21年1月5日(2009.1.5)
【出願人】(000002369)セイコーエプソン株式会社 (51,324)
【Fターム(参考)】
[ Back to top ]