フィルタ回路
【課題】誘電体層間に積層ずれが生じた場合に及ぼすフィルタ特性への影響を抑制することができるフィルタ回路を提供する。
【解決手段】ＢＰＦは、複数の誘電体層が積層された積層体からなり、直列接続されたインダクタＬ１及びインダクタＬ２と、インダクタＬ１，Ｌ２の接続点及びグランド電位それぞれに接続されたインダクタＬ３とを備えている。インダクタＬ１は、誘電体層ＰＬ１，ＰＬ２，ＰＬ３に設けられた開ループ状の電極パターン１０１Ａ，１０２Ａ，１０３Ａが積層体の積層方向に重畳して形成されている。インダクタＬ２及びインダクタＬ３も、それぞれ誘電体層ＰＬ１，ＰＬ２，ＰＬ３に設けられた電極パターン１０１Ｂ，１０２Ｂ，１０３Ｂ及び電極パターン１０１Ｃ，１０２Ｃ，１０３Ｃが積層方向に重畳して形成されている。
【解決手段】ＢＰＦは、複数の誘電体層が積層された積層体からなり、直列接続されたインダクタＬ１及びインダクタＬ２と、インダクタＬ１，Ｌ２の接続点及びグランド電位それぞれに接続されたインダクタＬ３とを備えている。インダクタＬ１は、誘電体層ＰＬ１，ＰＬ２，ＰＬ３に設けられた開ループ状の電極パターン１０１Ａ，１０２Ａ，１０３Ａが積層体の積層方向に重畳して形成されている。インダクタＬ２及びインダクタＬ３も、それぞれ誘電体層ＰＬ１，ＰＬ２，ＰＬ３に設けられた電極パターン１０１Ｂ，１０２Ｂ，１０３Ｂ及び電極パターン１０１Ｃ，１０２Ｃ，１０３Ｃが積層方向に重畳して形成されている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、Ｔ型に接続されたインダクタを含むフィルタ回路に関する。
【背景技術】
【０００２】
従来、インダクタを含む構成からなるフィルタ回路が種々考案されている。図１は特許文献１に記載のフィルタ回路を示す回路図である。図１に示すフィルタ回路は、二つのインダクタＬ１１，Ｌ１２を直列接続し、その間を、インダクタＬ１３及びキャパシタＣを介してグランドに接続したＴ型回路のローパスフィルタである。図１に記載のフィルタ回路は、複数の誘電体層を積層して構成された積層体の内層電極パターンにより形成されている。
【０００３】
この特許文献１に記載のフィルタ回路は、近接するインダクタＬ１２とインダクタＬ１３とが電磁結合してインダクタＬ１３のインダクタンスが変動することを防止するために、インダクタＬ１２とインダクタＬ１３とを異なる層に形成し、間にグランド電極層が介在するように形成されている。これにより、インダクタＬ１３のインダクタンスの変動を防止し、所望の周波数特性のローパスフィルタの実現を可能としている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−１２９５６５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、各誘電体層を積層して積層体を製造する際に、誘電体層間に積みずれが生じることがあるため、特許文献１において、インダクタＬ１１，Ｌ１２，Ｌ１３のインダクタンスがそれぞれ変化するおそれがある。例えば、積層体の上層部分にインダクタＬ１１を形成し、下層部分にインダクタＬ１２を形成するような場合、上層部分に積層ずれが生じると、インダクタＬ１１のインダクタンスだけが変動する。
【０００６】
このため、インダクタＬ１１，Ｌ１２、Ｌ１３のインダクタンスの比率が変動し、所望のフィルタ特性から大きくずれるおそれがある。また、インダクタＬ１１，Ｌ１２、Ｌ１３間の距離がずれることで相互インダクタンスが変動し、それがフィルタ特性に影響を及ぼすおそれがある。
【０００７】
そこで、本発明の目的は、誘電体層間に積層ずれが生じた場合に及ぼすフィルタ特性への影響を抑制することができるフィルタ回路を提供することにある。
【課題を解決するための手段】
【０００８】
本発明に係るフィルタ回路は、複数の誘電体層が積層された積層体と、前記複数の誘電体層に設けられた複数の第１導電パターンが、前記積層体の積層方向に重畳して形成された第１インダクタと、前記複数の誘電体層に設けられた第２導電パターンが、前記積層方向に重畳して形成された第２インダクタと、前記複数の誘電体層に設けられた第３導電パターンが、前記積層方向に重畳して形成された第３インダクタと、を備え、前記第１インダクタは、前記第２インダクタに対し直列に接続され、前記第３インダクタは、前記第１インダクタ、前記第２インダクタの接続点と、グランド電位との間に接続され、前記第１導電パターン、前記第２導電パターン及び前記第３導電パターンは、それぞれ同一の前記複数の誘電体層に設けられている。
【０００９】
この構成では、Ｔ型に接続されている第１インダクタ、第２インダクタ及び第３インダクタそれぞれを形成する第１、第２及び第３導電パターンは、それぞれ同じ複数の誘電体層に設けられている。このため、誘電体層間に積層ずれが生じた場合、積層方向に重畳する第１、第２及び第３導電パターンはそれぞれ同じようにずれる。この結果、誘電体層間に積層ずれが生じた場合、第１インダクタ、第２インダクタ及び第３インダクタのインダクタンスは変動するが、それぞれ同じ割合で変動する。
【００１０】
例えば、第１インダクタのインダクタンスが変動し、他の第２及び第３インダクタのインダクタンスが変動しない場合、Ｔ型のインダクタを含むフィルタ特性に及ぼす影響は大きいが、本発明のように、第１インダクタ、第２インダクタ及び第３インダクタのインダクタンスが同じ割合で変動する構成とすることで、フィルタ特性に及ぼす影響を抑制できる。
【００１１】
また、第１インダクタ、第２インダクタ及び第３インダクタを同じ誘電体層に形成することで、各インダクタ間の距離がずれることがなく、相互インダクタンスが変動せず、回路特性に及ぼす影響を抑制できる。
【００１２】
本発明に係るフィルタ回路において、前記第１導電パターン及び前記第２導電パターンは、同じ形状、かつ、同じパターン幅を有している構成が好ましい。
【００１３】
この構成では、第１及び第２導電パターンを同じ形状等にすることで、積層ずれが生じた場合に、第１及び第２導電パターンそれぞれのずれ量を略同じにでき、その結果、第１インダクタ及び第２インダクタのインダクタンスを略同じ割合で変動するようにできる。
【００１４】
本発明に係るフィルタ回路は、前記第１インダクタ、前記第２インダクタ及び前記第３インダクタは、磁束方向が同じとなるように形成されている。
【００１５】
この構成では、第１、第２及び第３インダクタの磁束を同じ方向とすることで、互いの磁束が相殺することで磁束密度が減少し、第１、第２及び第３インダクタのインダクタンスに影響を及ぼすおそれを抑制できる。また、磁束方向を同じにすることで、各インダクタ間の結合によるインダクタンスの変動を防ぐことができる。
【発明の効果】
【００１６】
本発明によれば、積層ずれが生じた場合でも、第１インダクタ、第２インダクタ及び第３インダクタのインダクタンスが同じ割合で変動するため、フィルタ回路のフィルタ特性に及ぼす影響を抑制できる。
【図面の簡単な説明】
【００１７】
【図１】特許文献１に記載のフィルタ回路を示す回路図
【図２】実施形態に係るＢＰＦを模式的に示す回路図
【図３】ＢＰＦを実現する積層体の誘電体層を示す図
【図４】実施形態に係るＢＰＦの周波数特性例を示す図
【図５】図４との比較のための図であって、インダクタを異なる誘電体層に形成したＢＰＦの周波数特性例を示す図
【発明を実施するための形態】
【００１８】
以下、本発明に係るフィルタ回路の好適な実施形態について図面を参照して説明する。以下に説明する実施形態では、本発明に係るフィルタ回路を、帯域通過特性を有するバンドパスフィルタ（以下、ＢＰＦという）として説明する。
【００１９】
図２は本実施形態に係るＢＰＦの概略的な等価回路を示す図である。本実施形態に係るＢＰＦ１は、複数の誘電体層が積層されてなる積層体を有しており、誘電体層には電極パターン（導電パターン）が形成されている。以下に説明する入出力端子、グランド電位、インダクタ、キャパシタ及び信号ライン等は、この電極パターンにより形成されている。
【００２０】
ＢＰＦ１は、高周波信号を入出力する入力端子Ｐ１及び出力端子Ｐ２を備えている。入力端子Ｐ１及び出力端子Ｐ２間を接続する信号ラインには、キャパシタＣ１、インダクタＬ１（第１インダクタ）、インダクタＬ２（第２インダクタ）及びキャパシタＣ４が直列接続されている。
【００２１】
キャパシタＣ１及びインダクタＬ１の接続点は、キャパシタＣ２を介してグランド電位に接続している。インダクタＬ１及びインダクタＬ２の接続点は、インダクタＬ３（第３インダクタ）を介してグランド電位に接続している。また、インダクタＬ２及びキャパシタＣ４の接続点は、キャパシタＣ３を介してグランド電位に接続している。
【００２２】
なお、キャパシタＣ１，Ｃ２，Ｃ３，Ｃ４のキャパシタンス及びインダクタＬ１，Ｌ２，Ｌ３のインダクタンスそれぞれは、ＢＰＦ１が所望の周波数帯域を通過するよう設定されている。
【００２３】
図３はＢＰＦ１を実現する積層体の誘電体層を示す図である。なお、図３では、図２のインダクタＬ１，Ｌ２，Ｌ３を形成する電極パターンのみを示し、図２に示すキャパシタ等の他の素子を構成する電極パターン、及び他の誘電体層等は省略している。また、インダクタＬ１，Ｌ２，Ｌ３で構成された回路をＴ型回路という。
【００２４】
積層体の一の誘電体層ＰＬ１には、一の方向(図３における横方向)に沿って、略直線状の線状電極パターン１０１が形成されている。この線状電極パターン１０１の両端は、線状電極パターン１０１に対して略直角に折れ曲がり、さらに略直角に内側に折れ曲がった形状となっている。この折れ曲がった形状の電極パターン１０１Ａ，１０１Ｂが、インダクタＬ１，Ｌ２それぞれの一部を構成している。また、線状電極パターン１０１の略中央には、電極パターン１０１Ｂと同様の形状となっている電極パターン１０１Ｃが形成されている。この電極パターン１０１ＣがインダクタＬ３の一部を構成している。
【００２５】
なお、誘電体層ＰＬ１は、ＢＰＦ１を形成する積層体の表面層であってもよいし、中間層であってもよい。
【００２６】
誘電体層ＰＬ１に隣接する誘電体層ＰＬ２には、インダクタＬ１，Ｌ２，Ｌ３それぞれの一部を構成する開ループ状の電極パターン１０２Ａ，１０２Ｂ，１０２Ｃが形成されている。電極パターン１０２Ａと電極パターン１０２Ｂは互いに線対称の形状となっている。また、誘電体層ＰＬ２に隣接する誘電体層ＰＬ３には、インダクタＬ１，Ｌ２，Ｌ３それぞれの一部を構成する電極パターン１０３Ａ，１０３Ｂ，１０３Ｃが形成されている。電極パターン１０３Ａ，１０３Ｂは線対称となる形状となっている。さらに、電極パターン１０３Ａは入力端子Ｐ１へ接続され、電極パターン１０３Ｂは出力端子Ｐ２へ接続され、電極パターン１０３Ｃはグランド電位ＧＮＤへ接続されている。
【００２７】
電極パターン１０１Ａ，１０２Ａ，１０３Ａは、ビアホール導体を介して導通しており、積層方向に重畳してインダクタＬ１を形成している。電極パターン１０１Ｃ，１０２Ｃ，１０３Ｃは、ビアホール導体を介して導通しており、積層方向に重畳してインダクタＬ２を形成している。電極パターン１０１Ｂ，１０２Ｂ，１０３Ｂは、ビアホール導体を介して導通しており、積層方向に重畳してインダクタＬ３を形成している。ここで、誘電体層ＰＬ３側から見て、インダクタＬ１は反時計まわりに旋回しながら、誘電体層ＰＬ１から誘電体層ＰＬ３まで進む螺旋形状をなし、インダクタＬ２，Ｌ３は時計回りに旋回しながら誘電体層ＰＬ１からＰＬ３まで進む螺旋形状をなしている。
【００２８】
このように形成されたインダクタＬ１，Ｌ２，Ｌ３においては、入力端子Ｐ１から高周波信号が入力された際、インダクタＬ１，Ｌ２，Ｌ３で発生する磁束の向きはそれぞれ同方向となっている。インダクタＬ１，Ｌ２，Ｌ３は互いに近傍に形成されていることから、磁束方向を同じにすることで、各インダクタＬ１，Ｌ２，Ｌ３の磁束が互いに相殺し合って磁束密度が小さくなることで生じるインダクタンスの変動を抑制できる。また、磁束方向を同じとすることで、電磁結合によるインダクタンスの変動を抑制できる。
【００２９】
また、誘電体層ＰＬ１，ＰＬ２，ＰＬ３に設けられている電極パターン１０１Ａ，１０２Ａ，１０３Ａと、電極パターン１０１Ｂ，１０２Ｂ，１０３Ｂとは、それぞれのパターン幅及びパターン長が同じとなるよう設けられている。より具体的には、電極パターン１０１Ａと電極パターン１０１Ｂとは、互いに線対称となる開ループ状の図形を有し、パターン幅及びループ径が同じとなっている。同様に、電極パターン１０２Ａと電極パターン１０２Ｂ、並びに、電極パターン１０３Ａ及び電極パターン１０３Ｂそれぞれは、互いに線対称となる開ループ状の図形を有し、パターン幅及びループ径が同じとなっている。
【００３０】
また、インダクタＬ１，Ｌ２，Ｌ３を形成する各電極パターンが、同じ誘電体層ＰＬ１，ＰＬ２，ＰＬ３に設けられていることから、誘電体層ＰＬ１，ＰＬ２，ＰＬ３間の積層ずれが生じた場合であっても、各インダクタＬ１，Ｌ２，Ｌ３のインダクタンスは、それぞれが同じ割合で変動するようになる。
【００３１】
一方で、例えば、誘電体層ＰＬ１，ＰＬ２，ＰＬ３にインダクタＬ１が形成され、誘電体層ＰＬ１，ＰＬ２，ＰＬ３以外の誘電体層にインダクタＬ２，Ｌ３が形成されている場合、誘電体層ＰＬ１，ＰＬ２，ＰＬ３間のみに積層ずれが生じると、インダクタＬ１のインダクタンスのみが変動し、インダクタＬ２，Ｌ３のインダクタンスは変動しない。すなわち、インダクタＬ１，Ｌ２，Ｌ３のそれぞれのインダクタンスの比率が変動し、フィルタ特性の変動が大きくなる。
【００３２】
従って、Ｔ型回路の各インダクタＬ１，Ｌ２，Ｌ３のインダクタンスの変動する割合を略同じにすることで、ＢＰＦ１のフィルタ特性に与える影響を小さくすることができる。以下に、積層ずれとＢＰＦ１のフィルタ特性との関係について説明する。
【００３３】
図４は、本実施形態に係るＢＰＦ１の周波数特性例を示す図である。図４（Ａ）は積層ずれがない場合、図４（Ｂ）は積層ずれが生じ、各インダクタＬ１，Ｌ２，Ｌ３のインダクタンスが、積層ずれがない場合に比べ約２０％大きくなった場合、図４（Ｃ）は積層ずれが生じ、各インダクタＬ１，Ｌ２，Ｌ３のインダクタンスが約２０％小さくなった場合の周波数特性をそれぞれ示す。
【００３４】
また、図５は、図４との比較のための図であって、インダクタＬ１，Ｌ２，Ｌ３をそれぞれ異なる誘電体層に形成したＢＰＦの周波数特性例を示す図である。図５のＢＰＦの場合、誘電体層ＰＬ１，ＰＬ２、ＰＬ３にインダクタＬ１が形成され、誘電体層ＰＬ１，ＰＬ２、ＰＬ３とは異なる誘電体層にインダクタＬ２，Ｌ３が形成される。図５ではインダクタＬ１のインダクタンスが２０％大きくなり、インダクタＬ２，Ｌ３のインダクタンスが２０％小さくなった場合の周波数特性を示す。なお、図４及び図５では、積層ずれによる図２に示すキャパシタＣ１，Ｃ２，Ｃ３，Ｃ４のキャパシタンスの変動は考慮しないものとする。
【００３５】
図４及び図５において、入力端子Ｐ１から入力された信号レベルに対する出力端子Ｐ２から出力される信号レベルの周波数特性（周波数減衰特性）を示す。図４（Ｂ）および図４（Ｃ）は図４（Ａ）と比較して、通過帯域の中心周波数が変動しても、周波数減衰特性の波形は同じ形状を維持している。すなわち、本実施形態に係るＢＰＦ１の場合、積層ずれが生じた場合であっても、帯域内外の減衰レベルは維持され、ＢＰＦ１の周波数減衰特性に及ぼす影響が小さい。これは、各インダクタＬ１，Ｌ２，Ｌ３のインダクタンスがそれぞれ同じ割合で変動し、インダクタンスのバランスが保たれているためである。
【００３６】
これに対し、図５は、図４と比較して、周波数減衰特性の波形の形状が大きく異なっている。特に通過帯域内の減衰レベルが大きくなっている。これは、異なる誘電体層にインダクタＬ１，Ｌ２，Ｌ３を形成した場合、各インダクタＬ１，Ｌ２，Ｌ３のインダクタンスがそれぞれ異なる割合で変動するため、インダクタンスの変動値が同じであっても、ＢＰＦの周波数特性に及ぼす影響が大きくなる。
【００３７】
なお、本発明に係るフィルタ回路の具体的構成などは、適宜設計変更可能であり、上述の実施形態に記載された作用及び効果は、本発明から生じる最も好適な作用及び効果を列挙したに過ぎず、本発明による作用及び効果は、上述の実施形態に記載されたものに限定されるものではない。
【００３８】
例えば、上述の実施形態では、ＢＰＦを例に挙げて説明しているが、本発明に係るフィルタ回路をローパスフィルタ又はハイパスフィルタとしてもよい。また、Ｔ型回路の各インダクタＬ１，Ｌ２，Ｌ３は、三つの誘電体層ＰＬ１，ＰＬ２，ＰＬ３に形成しているが、三つ以上の誘電体層に形成されてもよいし、二つ又は三つ以上の誘電体層に形成されてもよい。
【符号の説明】
【００３９】
１−ＢＰＦ（フィルタ回路）
Ｌ１−インダクタ（第１インダクタ）
Ｌ２−インダクタ（第２インダクタ）
Ｌ３−インダクタ（第３インダクタ）
ＰＬ１，ＰＬ２，ＰＬ３−誘電体層
１０１Ａ，１０２Ａ，１０３Ａ−電極（第１導電パターン）
１０１Ｂ，１０２Ｂ，１０３Ｂ−電極（第２導電パターン）
１０１Ｃ，１０２Ｃ，１０３Ｃ−電極（第３導電パターン）
【技術分野】
【０００１】
本発明は、Ｔ型に接続されたインダクタを含むフィルタ回路に関する。
【背景技術】
【０００２】
従来、インダクタを含む構成からなるフィルタ回路が種々考案されている。図１は特許文献１に記載のフィルタ回路を示す回路図である。図１に示すフィルタ回路は、二つのインダクタＬ１１，Ｌ１２を直列接続し、その間を、インダクタＬ１３及びキャパシタＣを介してグランドに接続したＴ型回路のローパスフィルタである。図１に記載のフィルタ回路は、複数の誘電体層を積層して構成された積層体の内層電極パターンにより形成されている。
【０００３】
この特許文献１に記載のフィルタ回路は、近接するインダクタＬ１２とインダクタＬ１３とが電磁結合してインダクタＬ１３のインダクタンスが変動することを防止するために、インダクタＬ１２とインダクタＬ１３とを異なる層に形成し、間にグランド電極層が介在するように形成されている。これにより、インダクタＬ１３のインダクタンスの変動を防止し、所望の周波数特性のローパスフィルタの実現を可能としている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−１２９５６５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、各誘電体層を積層して積層体を製造する際に、誘電体層間に積みずれが生じることがあるため、特許文献１において、インダクタＬ１１，Ｌ１２，Ｌ１３のインダクタンスがそれぞれ変化するおそれがある。例えば、積層体の上層部分にインダクタＬ１１を形成し、下層部分にインダクタＬ１２を形成するような場合、上層部分に積層ずれが生じると、インダクタＬ１１のインダクタンスだけが変動する。
【０００６】
このため、インダクタＬ１１，Ｌ１２、Ｌ１３のインダクタンスの比率が変動し、所望のフィルタ特性から大きくずれるおそれがある。また、インダクタＬ１１，Ｌ１２、Ｌ１３間の距離がずれることで相互インダクタンスが変動し、それがフィルタ特性に影響を及ぼすおそれがある。
【０００７】
そこで、本発明の目的は、誘電体層間に積層ずれが生じた場合に及ぼすフィルタ特性への影響を抑制することができるフィルタ回路を提供することにある。
【課題を解決するための手段】
【０００８】
本発明に係るフィルタ回路は、複数の誘電体層が積層された積層体と、前記複数の誘電体層に設けられた複数の第１導電パターンが、前記積層体の積層方向に重畳して形成された第１インダクタと、前記複数の誘電体層に設けられた第２導電パターンが、前記積層方向に重畳して形成された第２インダクタと、前記複数の誘電体層に設けられた第３導電パターンが、前記積層方向に重畳して形成された第３インダクタと、を備え、前記第１インダクタは、前記第２インダクタに対し直列に接続され、前記第３インダクタは、前記第１インダクタ、前記第２インダクタの接続点と、グランド電位との間に接続され、前記第１導電パターン、前記第２導電パターン及び前記第３導電パターンは、それぞれ同一の前記複数の誘電体層に設けられている。
【０００９】
この構成では、Ｔ型に接続されている第１インダクタ、第２インダクタ及び第３インダクタそれぞれを形成する第１、第２及び第３導電パターンは、それぞれ同じ複数の誘電体層に設けられている。このため、誘電体層間に積層ずれが生じた場合、積層方向に重畳する第１、第２及び第３導電パターンはそれぞれ同じようにずれる。この結果、誘電体層間に積層ずれが生じた場合、第１インダクタ、第２インダクタ及び第３インダクタのインダクタンスは変動するが、それぞれ同じ割合で変動する。
【００１０】
例えば、第１インダクタのインダクタンスが変動し、他の第２及び第３インダクタのインダクタンスが変動しない場合、Ｔ型のインダクタを含むフィルタ特性に及ぼす影響は大きいが、本発明のように、第１インダクタ、第２インダクタ及び第３インダクタのインダクタンスが同じ割合で変動する構成とすることで、フィルタ特性に及ぼす影響を抑制できる。
【００１１】
また、第１インダクタ、第２インダクタ及び第３インダクタを同じ誘電体層に形成することで、各インダクタ間の距離がずれることがなく、相互インダクタンスが変動せず、回路特性に及ぼす影響を抑制できる。
【００１２】
本発明に係るフィルタ回路において、前記第１導電パターン及び前記第２導電パターンは、同じ形状、かつ、同じパターン幅を有している構成が好ましい。
【００１３】
この構成では、第１及び第２導電パターンを同じ形状等にすることで、積層ずれが生じた場合に、第１及び第２導電パターンそれぞれのずれ量を略同じにでき、その結果、第１インダクタ及び第２インダクタのインダクタンスを略同じ割合で変動するようにできる。
【００１４】
本発明に係るフィルタ回路は、前記第１インダクタ、前記第２インダクタ及び前記第３インダクタは、磁束方向が同じとなるように形成されている。
【００１５】
この構成では、第１、第２及び第３インダクタの磁束を同じ方向とすることで、互いの磁束が相殺することで磁束密度が減少し、第１、第２及び第３インダクタのインダクタンスに影響を及ぼすおそれを抑制できる。また、磁束方向を同じにすることで、各インダクタ間の結合によるインダクタンスの変動を防ぐことができる。
【発明の効果】
【００１６】
本発明によれば、積層ずれが生じた場合でも、第１インダクタ、第２インダクタ及び第３インダクタのインダクタンスが同じ割合で変動するため、フィルタ回路のフィルタ特性に及ぼす影響を抑制できる。
【図面の簡単な説明】
【００１７】
【図１】特許文献１に記載のフィルタ回路を示す回路図
【図２】実施形態に係るＢＰＦを模式的に示す回路図
【図３】ＢＰＦを実現する積層体の誘電体層を示す図
【図４】実施形態に係るＢＰＦの周波数特性例を示す図
【図５】図４との比較のための図であって、インダクタを異なる誘電体層に形成したＢＰＦの周波数特性例を示す図
【発明を実施するための形態】
【００１８】
以下、本発明に係るフィルタ回路の好適な実施形態について図面を参照して説明する。以下に説明する実施形態では、本発明に係るフィルタ回路を、帯域通過特性を有するバンドパスフィルタ（以下、ＢＰＦという）として説明する。
【００１９】
図２は本実施形態に係るＢＰＦの概略的な等価回路を示す図である。本実施形態に係るＢＰＦ１は、複数の誘電体層が積層されてなる積層体を有しており、誘電体層には電極パターン（導電パターン）が形成されている。以下に説明する入出力端子、グランド電位、インダクタ、キャパシタ及び信号ライン等は、この電極パターンにより形成されている。
【００２０】
ＢＰＦ１は、高周波信号を入出力する入力端子Ｐ１及び出力端子Ｐ２を備えている。入力端子Ｐ１及び出力端子Ｐ２間を接続する信号ラインには、キャパシタＣ１、インダクタＬ１（第１インダクタ）、インダクタＬ２（第２インダクタ）及びキャパシタＣ４が直列接続されている。
【００２１】
キャパシタＣ１及びインダクタＬ１の接続点は、キャパシタＣ２を介してグランド電位に接続している。インダクタＬ１及びインダクタＬ２の接続点は、インダクタＬ３（第３インダクタ）を介してグランド電位に接続している。また、インダクタＬ２及びキャパシタＣ４の接続点は、キャパシタＣ３を介してグランド電位に接続している。
【００２２】
なお、キャパシタＣ１，Ｃ２，Ｃ３，Ｃ４のキャパシタンス及びインダクタＬ１，Ｌ２，Ｌ３のインダクタンスそれぞれは、ＢＰＦ１が所望の周波数帯域を通過するよう設定されている。
【００２３】
図３はＢＰＦ１を実現する積層体の誘電体層を示す図である。なお、図３では、図２のインダクタＬ１，Ｌ２，Ｌ３を形成する電極パターンのみを示し、図２に示すキャパシタ等の他の素子を構成する電極パターン、及び他の誘電体層等は省略している。また、インダクタＬ１，Ｌ２，Ｌ３で構成された回路をＴ型回路という。
【００２４】
積層体の一の誘電体層ＰＬ１には、一の方向(図３における横方向)に沿って、略直線状の線状電極パターン１０１が形成されている。この線状電極パターン１０１の両端は、線状電極パターン１０１に対して略直角に折れ曲がり、さらに略直角に内側に折れ曲がった形状となっている。この折れ曲がった形状の電極パターン１０１Ａ，１０１Ｂが、インダクタＬ１，Ｌ２それぞれの一部を構成している。また、線状電極パターン１０１の略中央には、電極パターン１０１Ｂと同様の形状となっている電極パターン１０１Ｃが形成されている。この電極パターン１０１ＣがインダクタＬ３の一部を構成している。
【００２５】
なお、誘電体層ＰＬ１は、ＢＰＦ１を形成する積層体の表面層であってもよいし、中間層であってもよい。
【００２６】
誘電体層ＰＬ１に隣接する誘電体層ＰＬ２には、インダクタＬ１，Ｌ２，Ｌ３それぞれの一部を構成する開ループ状の電極パターン１０２Ａ，１０２Ｂ，１０２Ｃが形成されている。電極パターン１０２Ａと電極パターン１０２Ｂは互いに線対称の形状となっている。また、誘電体層ＰＬ２に隣接する誘電体層ＰＬ３には、インダクタＬ１，Ｌ２，Ｌ３それぞれの一部を構成する電極パターン１０３Ａ，１０３Ｂ，１０３Ｃが形成されている。電極パターン１０３Ａ，１０３Ｂは線対称となる形状となっている。さらに、電極パターン１０３Ａは入力端子Ｐ１へ接続され、電極パターン１０３Ｂは出力端子Ｐ２へ接続され、電極パターン１０３Ｃはグランド電位ＧＮＤへ接続されている。
【００２７】
電極パターン１０１Ａ，１０２Ａ，１０３Ａは、ビアホール導体を介して導通しており、積層方向に重畳してインダクタＬ１を形成している。電極パターン１０１Ｃ，１０２Ｃ，１０３Ｃは、ビアホール導体を介して導通しており、積層方向に重畳してインダクタＬ２を形成している。電極パターン１０１Ｂ，１０２Ｂ，１０３Ｂは、ビアホール導体を介して導通しており、積層方向に重畳してインダクタＬ３を形成している。ここで、誘電体層ＰＬ３側から見て、インダクタＬ１は反時計まわりに旋回しながら、誘電体層ＰＬ１から誘電体層ＰＬ３まで進む螺旋形状をなし、インダクタＬ２，Ｌ３は時計回りに旋回しながら誘電体層ＰＬ１からＰＬ３まで進む螺旋形状をなしている。
【００２８】
このように形成されたインダクタＬ１，Ｌ２，Ｌ３においては、入力端子Ｐ１から高周波信号が入力された際、インダクタＬ１，Ｌ２，Ｌ３で発生する磁束の向きはそれぞれ同方向となっている。インダクタＬ１，Ｌ２，Ｌ３は互いに近傍に形成されていることから、磁束方向を同じにすることで、各インダクタＬ１，Ｌ２，Ｌ３の磁束が互いに相殺し合って磁束密度が小さくなることで生じるインダクタンスの変動を抑制できる。また、磁束方向を同じとすることで、電磁結合によるインダクタンスの変動を抑制できる。
【００２９】
また、誘電体層ＰＬ１，ＰＬ２，ＰＬ３に設けられている電極パターン１０１Ａ，１０２Ａ，１０３Ａと、電極パターン１０１Ｂ，１０２Ｂ，１０３Ｂとは、それぞれのパターン幅及びパターン長が同じとなるよう設けられている。より具体的には、電極パターン１０１Ａと電極パターン１０１Ｂとは、互いに線対称となる開ループ状の図形を有し、パターン幅及びループ径が同じとなっている。同様に、電極パターン１０２Ａと電極パターン１０２Ｂ、並びに、電極パターン１０３Ａ及び電極パターン１０３Ｂそれぞれは、互いに線対称となる開ループ状の図形を有し、パターン幅及びループ径が同じとなっている。
【００３０】
また、インダクタＬ１，Ｌ２，Ｌ３を形成する各電極パターンが、同じ誘電体層ＰＬ１，ＰＬ２，ＰＬ３に設けられていることから、誘電体層ＰＬ１，ＰＬ２，ＰＬ３間の積層ずれが生じた場合であっても、各インダクタＬ１，Ｌ２，Ｌ３のインダクタンスは、それぞれが同じ割合で変動するようになる。
【００３１】
一方で、例えば、誘電体層ＰＬ１，ＰＬ２，ＰＬ３にインダクタＬ１が形成され、誘電体層ＰＬ１，ＰＬ２，ＰＬ３以外の誘電体層にインダクタＬ２，Ｌ３が形成されている場合、誘電体層ＰＬ１，ＰＬ２，ＰＬ３間のみに積層ずれが生じると、インダクタＬ１のインダクタンスのみが変動し、インダクタＬ２，Ｌ３のインダクタンスは変動しない。すなわち、インダクタＬ１，Ｌ２，Ｌ３のそれぞれのインダクタンスの比率が変動し、フィルタ特性の変動が大きくなる。
【００３２】
従って、Ｔ型回路の各インダクタＬ１，Ｌ２，Ｌ３のインダクタンスの変動する割合を略同じにすることで、ＢＰＦ１のフィルタ特性に与える影響を小さくすることができる。以下に、積層ずれとＢＰＦ１のフィルタ特性との関係について説明する。
【００３３】
図４は、本実施形態に係るＢＰＦ１の周波数特性例を示す図である。図４（Ａ）は積層ずれがない場合、図４（Ｂ）は積層ずれが生じ、各インダクタＬ１，Ｌ２，Ｌ３のインダクタンスが、積層ずれがない場合に比べ約２０％大きくなった場合、図４（Ｃ）は積層ずれが生じ、各インダクタＬ１，Ｌ２，Ｌ３のインダクタンスが約２０％小さくなった場合の周波数特性をそれぞれ示す。
【００３４】
また、図５は、図４との比較のための図であって、インダクタＬ１，Ｌ２，Ｌ３をそれぞれ異なる誘電体層に形成したＢＰＦの周波数特性例を示す図である。図５のＢＰＦの場合、誘電体層ＰＬ１，ＰＬ２、ＰＬ３にインダクタＬ１が形成され、誘電体層ＰＬ１，ＰＬ２、ＰＬ３とは異なる誘電体層にインダクタＬ２，Ｌ３が形成される。図５ではインダクタＬ１のインダクタンスが２０％大きくなり、インダクタＬ２，Ｌ３のインダクタンスが２０％小さくなった場合の周波数特性を示す。なお、図４及び図５では、積層ずれによる図２に示すキャパシタＣ１，Ｃ２，Ｃ３，Ｃ４のキャパシタンスの変動は考慮しないものとする。
【００３５】
図４及び図５において、入力端子Ｐ１から入力された信号レベルに対する出力端子Ｐ２から出力される信号レベルの周波数特性（周波数減衰特性）を示す。図４（Ｂ）および図４（Ｃ）は図４（Ａ）と比較して、通過帯域の中心周波数が変動しても、周波数減衰特性の波形は同じ形状を維持している。すなわち、本実施形態に係るＢＰＦ１の場合、積層ずれが生じた場合であっても、帯域内外の減衰レベルは維持され、ＢＰＦ１の周波数減衰特性に及ぼす影響が小さい。これは、各インダクタＬ１，Ｌ２，Ｌ３のインダクタンスがそれぞれ同じ割合で変動し、インダクタンスのバランスが保たれているためである。
【００３６】
これに対し、図５は、図４と比較して、周波数減衰特性の波形の形状が大きく異なっている。特に通過帯域内の減衰レベルが大きくなっている。これは、異なる誘電体層にインダクタＬ１，Ｌ２，Ｌ３を形成した場合、各インダクタＬ１，Ｌ２，Ｌ３のインダクタンスがそれぞれ異なる割合で変動するため、インダクタンスの変動値が同じであっても、ＢＰＦの周波数特性に及ぼす影響が大きくなる。
【００３７】
なお、本発明に係るフィルタ回路の具体的構成などは、適宜設計変更可能であり、上述の実施形態に記載された作用及び効果は、本発明から生じる最も好適な作用及び効果を列挙したに過ぎず、本発明による作用及び効果は、上述の実施形態に記載されたものに限定されるものではない。
【００３８】
例えば、上述の実施形態では、ＢＰＦを例に挙げて説明しているが、本発明に係るフィルタ回路をローパスフィルタ又はハイパスフィルタとしてもよい。また、Ｔ型回路の各インダクタＬ１，Ｌ２，Ｌ３は、三つの誘電体層ＰＬ１，ＰＬ２，ＰＬ３に形成しているが、三つ以上の誘電体層に形成されてもよいし、二つ又は三つ以上の誘電体層に形成されてもよい。
【符号の説明】
【００３９】
１−ＢＰＦ（フィルタ回路）
Ｌ１−インダクタ（第１インダクタ）
Ｌ２−インダクタ（第２インダクタ）
Ｌ３−インダクタ（第３インダクタ）
ＰＬ１，ＰＬ２，ＰＬ３−誘電体層
１０１Ａ，１０２Ａ，１０３Ａ−電極（第１導電パターン）
１０１Ｂ，１０２Ｂ，１０３Ｂ−電極（第２導電パターン）
１０１Ｃ，１０２Ｃ，１０３Ｃ−電極（第３導電パターン）
【特許請求の範囲】
【請求項１】
複数の誘電体層が積層された積層体と、
前記複数の誘電体層に設けられた複数の第１導電パターンが、前記積層体の積層方向に重畳して形成された第１インダクタと、
前記複数の誘電体層に設けられた第２導電パターンが、前記積層方向に重畳して形成された第２インダクタと、
前記複数の誘電体層に設けられた第３導電パターンが、前記積層方向に重畳して形成された第３インダクタと、
を備え、
前記第１インダクタは、前記第２インダクタに対し直列に接続され、
前記第３インダクタは、前記第１インダクタ、前記第２インダクタの接続点と、グランド電位との間に接続され、
前記第１導電パターン、前記第２導電パターン及び前記第３導電パターンは、それぞれ同一の前記複数の誘電体層に設けられている、
フィルタ回路。
【請求項２】
前記第１導電パターン及び前記第２導電パターンは、同じ形状、かつ、同じパターン幅を有している、請求項１に記載のフィルタ回路。
【請求項３】
前記第１インダクタ、前記第２インダクタ及び前記第３インダクタは、磁束方向が同じとなるように形成されている、請求項１又は２に記載のフィルタ回路。
【請求項１】
複数の誘電体層が積層された積層体と、
前記複数の誘電体層に設けられた複数の第１導電パターンが、前記積層体の積層方向に重畳して形成された第１インダクタと、
前記複数の誘電体層に設けられた第２導電パターンが、前記積層方向に重畳して形成された第２インダクタと、
前記複数の誘電体層に設けられた第３導電パターンが、前記積層方向に重畳して形成された第３インダクタと、
を備え、
前記第１インダクタは、前記第２インダクタに対し直列に接続され、
前記第３インダクタは、前記第１インダクタ、前記第２インダクタの接続点と、グランド電位との間に接続され、
前記第１導電パターン、前記第２導電パターン及び前記第３導電パターンは、それぞれ同一の前記複数の誘電体層に設けられている、
フィルタ回路。
【請求項２】
前記第１導電パターン及び前記第２導電パターンは、同じ形状、かつ、同じパターン幅を有している、請求項１に記載のフィルタ回路。
【請求項３】
前記第１インダクタ、前記第２インダクタ及び前記第３インダクタは、磁束方向が同じとなるように形成されている、請求項１又は２に記載のフィルタ回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公開番号】特開２０１２−２３１２７９（Ｐ２０１２−２３１２７９Ａ）
【公開日】平成２４年１１月２２日（２０１２．１１．２２）
【国際特許分類】
【出願番号】特願２０１１−９７９６２（Ｐ２０１１−９７９６２）
【出願日】平成２３年４月２６日（２０１１．４．２６）
【出願人】（０００００６２３１）株式会社村田製作所 (3,635)
【Ｆターム（参考）】
【公開日】平成２４年１１月２２日（２０１２．１１．２２）
【国際特許分類】
【出願日】平成２３年４月２６日（２０１１．４．２６）
【出願人】（０００００６２３１）株式会社村田製作所 (3,635)
【Ｆターム（参考）】
[ Back to top ]