フリップチップ構造の実装基板、製造方法、及び、半導体装置
【課題】 フリップチップ接合により半導体発光素子を搭載する場合に、半導体発光素子を精度よく位置決めして実装できる実装基板を提供する。
【解決手段】 半導体発光素子２０をフリップチップ接合により実装可能な実装基板１であって、第１方向に延伸するように形成された第１パターンと、第１パターンと同じ材料で形成された第１位置合わせパターンＭ１と、はんだ濡れ止め用のレジスト材料を用い、第１方向とは異なる第２方向に延伸するように形成された第２パターンＰＲ１と、第２パターンＰＲ１と同じレジスト材料で形成された第２位置合わせパターンＭ２と、を備え、第１パターンにより第２方向の境界が、第２パターンＰＲ１により第１方向の境界が夫々規定される矩形領域にバンプ形成領域Ｒが設定されている。
【解決手段】 半導体発光素子２０をフリップチップ接合により実装可能な実装基板１であって、第１方向に延伸するように形成された第１パターンと、第１パターンと同じ材料で形成された第１位置合わせパターンＭ１と、はんだ濡れ止め用のレジスト材料を用い、第１方向とは異なる第２方向に延伸するように形成された第２パターンＰＲ１と、第２パターンＰＲ１と同じレジスト材料で形成された第２位置合わせパターンＭ２と、を備え、第１パターンにより第２方向の境界が、第２パターンＰＲ１により第１方向の境界が夫々規定される矩形領域にバンプ形成領域Ｒが設定されている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＬＥＤ等の半導体素子をフリップチップ接合により搭載する際に、半導体素子の位置決めを精度良く行える実装基板、その製造方法及び当該実装基板を用いた半導体装置に関する。
【背景技術】
【０００２】
半導体発光素子、例えば、発光ダイオード（ＬＥＤ：Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）は、小型、低消費電力、高信頼性等の特徴を備え、広く表示用光源として用いられている。実用化されているＬＥＤの材料としては、例えば、ＩＩＩ−Ｖ族化合物半導体材料が用いられている。特に、窒化ガリウム系化合物を用いた半導体発光素子は、紫外領域からオレンジ色域をカバーする直接遷移型の半導体発光素子であり、現在では、主に青色、緑色のＬＥＤとして用いられ、屋外表示器や交通信号機等の用途で多く用いられている。また、紫外領域を含め更なる高効率化が進むことにより、蛍光灯に用いられる蛍光体の励起光源として大きく期待されている。更に、水銀（Ｈｇ）フリーであることから、環境に良く、精力的に開発が進められている。
【０００３】
ＬＥＤを実装した半導体装置としては、例えば、現在最も市場普及率が高いワイヤボンド構造の半導体装置がある（例えば、特許文献１参照）。ここで、図７は、ワイヤボンド構造の半導体装置１００における実装基板１１０と半導体発光素子２０の接続構成例を示している。
【０００４】
半導体装置１００は、実装基板１１０に、半導体発光素子２０を金属細線１０３により接続して構成されている。半導体発光素子２０は、サファイア基板２１と、サファイア基板２１上に形成された半導体層２２と、半導体層２２上の一部に形成されたｐ型広域電極２３と、半導体層２２上のｐ型広域電極２３が形成されていない領域に形成されたｎ型電極２４と、を備えて構成されており、ｐ型広域電極２３とｎ型電極２４が、夫々、実装基板１１０の絶縁基板１０１上に形成された電極１０２に金属細線１０３で接続されている。
【０００５】
ここで、ワイヤボンド構造の半導体装置１００の場合、半導体発光素子２０は、サファイア基板２１を実装基板１１０側に向けて実装する。このため、半導体層２２内の活性層より射出した光は、ｐ型広域電極２３を経由して外部に取り出されることになる。このため、ｐ型広域電極２３の材料として、透明度の高い酸化インジウムスズ（ＩＴＯ：Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）が用いられる場合が多く、更に、光吸収を抑制するために、ＩＴＯの膜厚は１４０ｎｍ程度となっている。しかし、ＩＴＯの電気伝導率が低いため、活性層に注入される電流密度がばらつくことになる。特に、注入電流が大きい条件では、ＩＴＯでの電圧降下の割合が増加していくので、活性層に流れる電流密度のばらつきは益々大きくなる。オージェ効果は、電子密度の３乗に比例するので、注入電流密度の高い領域では、発光強度が極度に低下する。
【０００６】
そこで、近年、ＬＥＤの高出力化等の観点から、フリップチップ（ＦＣ：Ｆｌｉｐ Ｃｈｉｐ）構造の半導体装置が用いられている（例えば、特許文献２参照）。ここで、図８は、フリップチップ構造の半導体装置２００における実装基板２１０と半導体発光素子２０の接続構成例を示している。尚、半導体発光素子２０の構成は、図７に示すワイヤボンド構造の半導体装置１００における半導体発光素子２０と同じである。
【０００７】
フリップチップ構造の半導体装置２００の場合、半導体発光素子２０は、サファイア基板２１を実装基板２１０の反対側に向けて実装している。具体的には、実装基板２１０は、絶縁基板２０１上に配線パターン２０２及びはんだ濡れ止めパターン２０３が形成され、配線パターン２０２上の領域であって、はんだ濡れ止めパターン２０３が形成されていない領域がバンプ形成領域２０４として形成されている。半導体発光素子２０は、ｐ型広域電極２３とｎ型電極２４が、バンプ形成領域２０４に形成されたはんだにより、実装基板２１０に金属接合されている。尚、半導体装置２００では、生産タクトの面で有利なリフロー方式を用いて半導体発光素子２０を実装基板２１０に実装している。
【０００８】
フリップチップ構造の半導体装置２００は、上述したように、サファイア基板２１を実装基板２１０の反対側に向けて実装しているため、ｐ型広域電極２３が出射光を遮ることがない。従って、ｐ型広域電極２３を透明度の高い材料で形成する必要が無くなり、電気伝導率を優先して高伝導材料を用いることが可能になる。高伝導材料を用いることにより、活性層に対して均一に電流を注入することが可能になる。以上より、フリップチップ構造では、高電流注入領域であっても、高い内部量子効率を実現でき、ラージチップ化に有利な技術に位置づけられている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００９-２３１４４０号公報
【特許文献２】特開２００９−５９７４５号公報
【特許文献３】特開平７−２２７４７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
ところで、配線パターン２０２及びはんだ濡れ止めパターン２０３を印刷により形成する場合は、位置ずれが生じ易い。配線パターン２０２またははんだ濡れ止めパターン２０３に位置ずれが生じると、バンプ形成領域２０４においても位置ずれが生じる場合がある。位置ずれの要因としては、例えば、版の伸びやペーストのにじみ等がある。特に、シルクスクリーンの場合は、版が軟らかいので、スキージで掻く際の版の伸びが大きくなる。
【００１１】
また、配線パターン２０２及びはんだ濡れ止めパターン２０３をフォト工程により形成する場合についても、フォトマスクの位置合わせ時のずれやパターン精度が、配線パターン２０２及びはんだ濡れ止めパターン２０３、バンプ形成領域２０４の位置ずれの要因となっている。
【００１２】
ここで、フリップチップ構造の半導体装置では、リフロー方式の場合、例えば、スクリーン印刷やプリコートソルダリング法により、バンプ形成領域２０４上にはんだペーストを転写し、チップマウンタにより半導体発光素子２０を実装基板上に配置して、半導体発光素子２０の実装を行う（例えば、特許文献３参照）。チップマウンタによる配置では、例えば、画像認識装置やレーザ照射により位置を計測して配置を行う。
【００１３】
しかし、はんだペーストを転写した後は、バンプ形成領域２０４がはんだペーストで隠れるため、画像認識装置やレーザでは位置を認識できなくなる可能性が高い。更に、バンプ形成領域２０４の位置が実装基板２１０の絶縁基板２０１の中心から離れるにつれて、半導体発光素子２０の位置ずれ量が大きくなる。また、このような電極構造の場合、セルフアライメントは機能しない可能性が高い。
【００１４】
以上より、バンプ形成領域２０４が位置ずれしても、精度良く半導体発光素子２０を配置して実装できる技術が望まれている。
【００１５】
本発明は上記の問題に鑑みてなされたものであり、その目的は、フリップチップ接合により半導体素子を搭載する場合に、半導体発光素子を精度よく位置決めして実装できる実装基板を提供する点にある。更に、当該実装基板の製造方法を提供する。更に、当該実装基板に半導体発光素子を実装した半導体装置を提供する。
【課題を解決するための手段】
【００１６】
上記目的を達成するための本発明に係る実装基板は、半導体素子をフリップチップ接合により実装可能な実装基板であって、第１方向に延伸するように形成された第１パターンと、前記第１パターンと同じ材料で形成された第１位置合わせパターンと、はんだ濡れ止め用のレジスト材料を用い、前記第１方向とは異なる第２方向に延伸するように形成された第２パターンと、前記第２パターンと同じ前記レジスト材料で形成された第２位置合わせパターンと、を備え、前記第１パターンにより前記第２方向の境界が、前記第２パターンにより前記第１方向の境界が夫々規定される矩形領域にバンプ形成領域が設定されていることを特徴とする。
【００１７】
更に好ましくは、上記特徴の実装基板は、前記第１パターン及び前記第１位置合わせパターンが導電材料で形成され、前記第１パターン上の前記第２パターンが形成されていない領域に、前記バンプ形成領域が設定されている。
【００１８】
更に好ましくは、上記特徴の実装基板は、前記第１パターン及び第１位置合わせパターンは、膜厚が２０ｎｍ以下で形成されている。
【００１９】
更に好ましくは、上記特徴の実装基板は、前記第１パターン及び前記第１位置合わせパターンが前記レジスト材料で形成され、導電材料で形成された配線パターン上の前記第１パターン及び前記第２パターンが形成されていない領域に前記バンプ形成領域が設定されている。
【００２０】
更に好ましくは、上記特徴の実装基板は、前記第１位置合わせパターンが、前記第１方向に延伸するように形成され、前記第２位置合わせパターンが、前記第２方向に延伸するように形成されている。
【００２１】
更に好ましくは、上記特徴の実装基板は、前記第１位置合わせパターン及び前記第２位置合わせパターンを交差させて十字状に形成されている。
【００２２】
更に好ましくは、上記特徴の実装基板は、前記第１位置合わせパターンまたは前記第２位置合わせパターンの少なくとも何れか一方が複数形成されており、
複数形成された前記位置合わせパターンの内の２つが、前記半導体素子の実装位置を挟んで対向する位置に形成されている。
【００２３】
上記目的を達成するための本発明に係る実装基板の製造方法は、上記何れかの特徴の前記実装基板を製造するための実装基板の製造方法であって、絶縁基板上に、前記第１パターン及び前記第１位置合わせパターンを同時に印刷する工程と、絶縁基板上に、前記レジスト材料を用いて前記第２パターン及び前記第２位置合わせパターンを同時に印刷する工程と、前記レジスト材料を硬化させる工程と、を実行することを特徴とする。
【００２４】
上記目的を達成するための本発明に係る実装基板の半導体装置は、上記何れかの特徴の前記実装基板上に、前記半導体素子をフリップチップ接合し、前記半導体素子を樹脂封止したことを特徴とする。
【発明の効果】
【００２５】
上記特徴の実装基板によれば、第１方向に延伸する第１パターンと同じ材料で第１位置合わせパターンを、第２方向に延伸する第２パターンと同じ材料で第２位置合わせパターンを夫々形成することから、第１位置合わせパターンの第２方向の位置ずれは第１パターンの第２方向の位置ずれと同じ程度になり、第２位置合わせパターンの第１方向の位置ずれは第２パターンの第１方向の位置ずれと同じ程度になる。これにより、上記特徴の実装基板では、第１位置合わせパターン及び第２位置合わせパターンの２つにより、第１方向及び第２方向の２方向の位置ずれに対応できるので、半導体素子を精度良く位置決めすることが可能になる。
【００２６】
また、上記特徴の実装基板によれば、第１位置合わせパターンと第２位置合わせパターンの２つにより位置決めを行うので、電極開口部がはんだペーストで隠れている場合でも、位置を精度良く特定することが可能になる。
【００２７】
上記特徴の実装基板の製造方法によれば、第１位置合わせパターンを第１パターンと同じ材料を用いて同じ工程で形成するので、第１位置合わせパターンと第１パターンの特性が同じになり、位置ずれを同程度にすることができる。同様に、第２位置合わせパターンを第２パターンと同じ材料を用いて同じ工程で形成するので、位置ずれを同程度にすることができる。これにより、上記特徴の実装基板の製造方法では、第１位置合わせパターン及び第２位置合わせパターンの２つにより、第１方向及び第２方向の２方向の位置ずれに対応できるので、半導体素子を精度良く位置決めすることが可能な実装基板を提供可能になる。
【００２８】
また、上記特徴の実装基板を用いることにより、半導体素子を精度よく実装することが可能になり、フリップチップ構造の半導体装置の製造における生産性を向上させることが可能になる。
【図面の簡単な説明】
【００２９】
【図１】本発明に係る実装基板の第１実施形態における概略構成例を示す概略ブロック図である。
【図２】第１位置合わせパターンの膜厚と形成幅精度の関係を示すグラフである。
【図３】本発明に係る実装基板の第２実施形態における概略構成例を示す上面視図である。
【図４】本発明に係る実装基板の第２実施形態における概略構成例を示す上面視図である。
【図５】本発明に係る実装基板の第１実施形態の変形例を示す上面視図である。
【図６】本発明に係る実装基板の第１実施形態の変形例を示す上面視図である。
【図７】従来技術に係るワイヤボンド構造の実装基板の概略構成例を示す断面図である。
【図８】従来技術に係るフリップチップ構造の実装基板の概略構成例を示す断面図である。
【発明を実施するための形態】
【００３０】
以下、本発明に係る実装基板、実装基板の製造方法（以下、適宜「本発明方法」と称する）、及び、半導体装置の実施形態を図面に基づいて説明する。
【００３１】
〈第１実施形態〉
本発明に係る実装基板の第１実施形態について、図１を基に説明する。
【００３２】
先ず、本実施形態の実装基板１Ａの構成について、図１を基に説明する。ここで、図１（ａ）は、本発明に係るフリップチップ構造の実装基板１Ａの概略構成例を示す上面視図であり、図１（ｂ）は、図１（ａ）の上面視図におけるＡＡ’部分の断面図である。
【００３３】
図１に示すように、実装基板１Ａは、半導体素子の一例としての半導体発光素子２０をフリップチップ接合により実装可能であり、高反射率のアルミナで形成された絶縁基板１１上に、Ｘ方向（第１方向に相当）に延伸する配線パターンＰＷ（第１パターンに相当）と、配線パターンＰＷと同じ材料で形成された第１位置合わせパターンＭ１と、はんだ濡れ止め用のレジスト材料を用い、Ｘ方向と直交するＹ方向に延伸するように形成されたはんだ濡れ止めパターンＰＲ１（第２パターンに相当）と、はんだ濡れ止めパターンＰＲ１と同じレジスト材料で形成された第２位置合わせパターンＭ２と、を備えている。本実施形態では、配線パターンＰＷ上のはんだ濡れ止めパターンＰＲ１が形成されていない矩形領域Ｒ（図１の太線内の領域）に、バンプ形成領域Ｒが設定されており、配線パターンＰＷによりバンプ形成領域ＲのＹ方向の端辺（境界）が、はんだ濡れ止めパターンＰＲ１によりバンプ形成領域ＲのＸ方向の端辺（境界）が夫々規定されている。
【００３４】
尚、本実施形態では、説明のために、第１方向（Ｘ方向）及び第２方向（Ｙ方向）が直交する場合を想定しているが、第１方向及び第２方向の設定はこれに限るものではない。また、図１中、Ｚ方向は、Ｘ方向及びＹ方向に垂直な方向、即ち、絶縁基板１１に垂直な方向である。更に、絶縁基板１１の材料は、アルミナに限るものではなく、ＰＥＴやポリイミド等を用いても良い。尚、ＰＥＴやポリイミド等を用いるためには、高反射率得るために、酸化チタンや硫酸バリウム、アルミナを含む反射膜を形成するのも好適である。
【００３５】
図１に示す実装基板１Ａでは、搭載する半導体発光素子２０が、青色ＬＥＤであり、長辺の長さが５００ｕｍ、短辺の長さが２５０ｕｍの場合を想定している。尚、半導体発光素子２０の構成は、従来技術における半導体発光素子２０と同じである。
【００３６】
また、本実施形態では、第１位置合わせパターンＭ１がＸ方向に延伸するように形成され、第２位置合わせパターンＭ２がＹ方向に延伸するように形成されると共に、第１位置合わせパターンＭ１及び第２位置合わせパターンＭ２を交差させて十字状の位置合わせパターンＭを形成している。更に、本実施形態では、２つの十字状の位置合わせパターンＭが、半導体発光素子２０の実装位置を挟んで対向する位置に形成されている。より具体的には、絶縁基板１１の対向するコーナ部に形成されている。
【００３７】
次に、本発明方法について、図１を基に説明する。
【００３８】
本発明方法では、絶縁基板１１上に、配線パターンＰＷ及び第１位置合わせパターンＭ１を、シルクスクリーン印刷により同時に形成する。
【００３９】
ここで、配線パターンＰＷ及び第１位置合わせパターンＭ１の材料は、Ａｇペーストを用いる。尚、Ｃｕペースト等の材料であっても良いし、シルクスクリーンではなくＣｕ拍を貼り付ける構成としても良い。Ｃｕ拍を貼り付ける場合は、具体的には、フォトレジストでパターニングし、Ｃｕ表面にＮｉやＡｕのメッキを堆積させる。
【００４０】
また、配線パターンＰＷ及び第１位置合わせパターンＭ１は、膜厚が１５ｎｍとなっている。本実施形態では、第１位置合わせパターンＭ１と第２位置合わせパターンＭ２を垂直に交差させて十字状に形成することから、後述する第２位置合わせパターンＭ２の形成精度を維持する必要があるため、膜厚は２０ｕｍ以下に設定することが望ましい。これは、導電材料で形成された第１位置合わせパターンＭ１上にシルクスクリーン印刷によりレジスト材料で第２位置合わせパターンＭ２を形成する場合、段差部分で印圧が高まり、印刷幅が厚くなるからである。ここで、図２は、第１位置合わせパターンＭ１の膜厚と、印刷幅の精度を示している。図２では、膜厚が２０ｕｍ以下では、印刷精度は略１０ｕｍであるが、膜厚が３０ｕｍ以上では、印刷精度が３０ｕｍ以上となっており、急激に印刷精度が悪化することが分かる。従って、図２より、導電材料で形成された第１位置合わせパターンＭ１上にシルクスクリーン印刷によりレジスト材料で第２位置合わせパターンＭ２を形成する場合、膜厚を２０ｕｍ以下に設定することが望ましいことが分かる。
【００４１】
更に、配線パターンＰＷの幅ＷＹ１の下限は、本実施形態では、シルクスクリーン印刷における配線パターンＰＷの材料であるＡｇペーストの印刷マスクに対する抜け性に依存し、７０ｕｍに設定されている。即ち、配線パターンＰＷを７０ｕｍ以下の幅に設定すると、印刷マスクの目詰まりにより不良が発生する可能性が高くなる。本実施形態では、配線パターンＰＷの幅ＷＹ１の下限を７０ｕｍとしたが、これに限るものではなく、材料や印刷マスクの性質に応じて、良好に印刷できる範囲に設定する。
【００４２】
更に、２つの配線パターンＰＷの間の距離ＷＹ２は、イオンマイグレーションを引き起こさないために、少なくとも１００ｕｍ必要となる。更に、各配線パターンＰＷは、半導体発光素子２０の長辺の端部から１００ｕｍ以上内側にあることが望ましい（ＷＹ３が１００ｕｍ以上）。
【００４３】
配線パターンＰＷの幅ＷＹ１の下限が７０ｕｍ、半導体発光素子２０の短辺の長さが２５０ｕｍであり、各配線パターンＰＷは、半導体発光素子２０の実装領域の長辺端部から１００ｕｍ以上内側に形成する必要があることから、１つの半導体発光素子２０に対し、Ｙ方向については１本のみ配線パターンＰＷを形成可能、即ち、バンプ形成領域Ｒを１つ形成可能である。
【００４４】
配線パターンＰＷ及び第１位置合わせパターンＭ１を形成した後、引き続き、絶縁基板１１上に、レジスト材料を用いてはんだ濡れ止めパターンＰＲ１及び第２位置合わせパターンＭ２を同時に印刷する工程と、レジスト材料を硬化させる工程と、を実行する。
【００４５】
尚、はんだ濡れ止めパターンＰＲ１は、Ｙ方向に延伸するように、即ち、配線パターンＰＷと垂直に交差するように形成する。このように構成することにより、バンプ形成領域Ｒは、配線パターンＰＷによりバンプ形成領域ＲのＹ方向の端辺（境界）が、はんだ濡れ止めパターンＰＲ１によりバンプ形成領域ＲのＸ方向の端辺（境界）が夫々規定されることになる。
【００４６】
ここで、はんだ濡れ止めパターンＰＲ１の材料は、酸化チタンを含むガラス材料を用いる。尚、はんだ濡れ止めパターンＰＲ１の材料としては、アルミナや硫酸バリウムの粉末をガラスや樹脂や樹脂材に混ぜたものであっても良い。
【００４７】
また、はんだ濡れ止めパターンＰＲ１及び第２位置合わせパターンＭ２は、膜厚が１５ｕｍとなっている。上述したように、配線パターンＰＷ及び第１位置合わせパターンＭ１の膜厚も１５ｕｍに設定されているので、第１位置合わせパターンＭ１と第２位置合わせパターンＭ２の交差部分の膜厚は３０ｕｍとなる。
【００４８】
更に、はんだ濡れ止めパターンＰＲ１の幅ＷＸ１、及び、２つのはんだ濡れ止めパターンＰＲ１の間の距離ＷＸ２は、本実施形態では、２つのはんだ濡れ止めパターンＰＲ１の材料としてガラス材料や樹脂材を用いることから、ダレが生じないように、夫々１００ｕｍ以上に設定する。
【００４９】
はんだ濡れ止めパターンＰＲ１の幅ＷＸ１の下限が１００ｕｍ、２つのはんだ濡れ止めパターンＰＲ１の間の距離ＷＸ２の下限が１００ｕｍ、半導体発光素子２０の長辺の長さが５００ｕｍであることから、１つの半導体発光素子２０に対し、Ｘ方向については、２つのバンプ形成領域Ｒを形成可能である。従って、本実施形態では、１つの半導体発光素子２０に対し、はんだペーストＨ１を形成するバンプ形成領域Ｒが、半導体発光素子２０のｐ型広域電極２３及びｎ型電極２４の夫々に対して１箇所ずつ、合計２ヶ所設けられる構成となっている。
【００５０】
以上より、配線パターンＰＷと第１位置合わせパターンＭ１を同時に形成することにより、配線パターンＰＷのＹ方向の位置ずれと同じだけ、第１位置合わせパターンＭ１もＹ方向に位置ずれすることになり、位置ずれ量に拘わらず、配線パターンＰＷと第１位置合わせパターンＭ１のＹ方向の距離は同じになる。同様に、はんだ濡れ止めパターンＰＲ１と第２位置合わせパターンＭ２を同時に形成することにより、はんだ濡れ止めパターンＰＲ１のＸ方向の位置ずれと同じだけ、第２位置合わせパターンＭ２もＸ方向に位置ずれすることになり、位置ずれ量に拘わらず、はんだ濡れ止めパターンＰＲ１と第２位置合わせパターンＭ２のＸ方向の距離は同じになる。つまり、第１位置合わせパターンＭ１及び第２位置合わせパターンＭ２とバンプ形成領域Ｒとの相対的な位置関係は常に同じになり、バンプ形成領域Ｒを精度良く位置決めすることが可能になる。また、本実施形態では、配線パターンＰＷと第１位置合わせパターンＭ１をＸ方向に延伸させて並行に形成することで、配線パターンＰＷと第１位置合わせパターンＭ１の印刷精度を最適化できる。同様に、はんだ濡れ止めパターンＰＲ１と第２位置合わせパターンＭ２をＹ方向に延伸させて並行に形成することで、はんだ濡れ止めパターンＰＲ１と第２位置合わせパターンＭ２の印刷精度を最適化できる。
【００５１】
〈第２実施形態〉
本発明に係る実装基板の第２実施形態について、図３及び図４を基に説明する。
【００５２】
図３に示すように、実装基板１Ｂは、半導体発光素子２０をフリップチップ接合により実装可能であり、ポリイミドで形成された絶縁基板１１上に、配線パターンＰＷと、Ｘ方向（第１方向に相当）に延伸するはんだ濡れ止めパターンＰＲ２（第１パターンに相当）と、はんだ濡れ止めパターンＰＲ２と同じ材料で形成された第１位置合わせパターンＭ１と、はんだ濡れ止め用のレジスト材料を用い、Ｘ方向と直交するＹ方向に延伸するように形成されたはんだ濡れ止めパターンＰＲ１（第２パターンに相当）と、はんだ濡れ止めパターンＰＲ１と同じレジスト材料で形成された第２位置合わせパターンＭ２と、を備えている。本実施形態では、配線パターンＰＷ上のはんだ濡れ止めパターンＰＲ１とはんだ濡れ止めパターンＰＲ２で囲まれた矩形領域Ｒ（図３の太線内の領域）に、バンプ形成領域Ｒが設定されており、はんだ濡れ止めパターンＰＲ２によりバンプ形成領域ＲのＹ方向の端辺（境界）が、はんだ濡れ止めパターンＰＲ１によりバンプ形成領域ＲのＸ方向の端辺（境界）が夫々規定されている。尚、図３では、説明のため、配線パターンＰＷは図示していない。
【００５３】
図４（ａ）は、実装基板１Ｂの説明のために、絶縁基板１１、配線パターンＰＷ、はんだ濡れ止めパターンＰＲ２及び第１位置合わせパターンＭ１のみを示した上面視図である。また、図４（ｂ）は、実装基板１Ｂの説明のために、絶縁基板１１、配線パターンＰＷ、はんだ濡れ止めパターンＰＲ１及び第２位置合わせパターンＭ２のみを示した上面視図である。図３及び図４から分かるように、実装基板１Ｂは、絶縁基板１１上に、配線パターンＰＷ、はんだ濡れ止めパターンＰＲ２及び第１位置合わせパターンＭ１、はんだ濡れ止めパターンＰＲ１及び第２位置合わせパターンＭ２の順に、各パターンが形成されている。
【００５４】
本実施形態では、第１実施形態と同様に、第１方向（Ｘ方向）及び第２方向（Ｙ方向）が直交する場合を想定しているが、これに限るものではない。更に、絶縁基板１１の材料は、ポリイミドに限るものではなく、アルミナやＰＥＴ等を用いても良い。
【００５５】
次に、本実施形態の本発明方法について、図３及び図４を基に説明する。
【００５６】
本実施形態では、絶縁基板１１上に、配線パターンＰＷを形成した後、はんだ濡れ止めパターンＰＲ２及び第１位置合わせパターンＭ１を同時に形成し、その後、はんだ濡れ止めパターンＰＲ１及び第２位置合わせパターンＭ２を同時に形成する。
【００５７】
配線パターンＰＷは、図３では、説明のため図示していないが、図４に示すように、絶縁基板１１上に、十分な電気伝導性を持つ材料としてＣｕを用いて形成する。配線パターンＰＷの膜厚は２５ｕｍに設定されている。
【００５８】
本実施形態では、はんだ濡れ止めパターンＰＲ１、はんだ濡れ止めパターンＰＲ２、第１位置合わせパターンＭ１、及び、第２位置合わせパターンＭ２の材料として、母材であるシリコン樹脂に、反射材である酸化チタンの粉末を混入させた材料を用いている。尚、当該材料に限られるものではなく、母材として、ガラスやエポキシ樹脂等を用いても良いし、反射材として硫酸バリウムやアルミナ等を用いても良い。
【００５９】
はんだ濡れ止めパターンＰＲ１、はんだ濡れ止めパターンＰＲ２、第１位置合わせパターンＭ１、及び、第２位置合わせパターンＭ２の膜厚は、全て１０ｕｍに設定されている。
【００６０】
２つのはんだ濡れ止めパターンＰＲ１の間の距離ＷＸ３、及び、２つのはんだ濡れ止めパターンＰＲ２の間の距離ＷＹ４の下限は、夫々１００ｕｍに設定されている。本実施形態は、ＷＸ３＝ＷＹ４＝１００ｕｍとなっており、バンプ形成領域Ｒは、一辺の長さが１００ｕｍの正方形状に形成されている。
【００６１】
本実施形態では、上記第１実施形態と同様に、１つの半導体発光素子２０に対し、はんだペーストＨ１を形成するバンプ形成領域Ｒが、半導体発光素子２０のｐ型広域電極２３及びｎ型電極２４の夫々に対して１箇所ずつ、合計２ヶ所設けられる構成となっている。
【００６２】
以上より、第１パターンをはんだ濡れ止めパターンＰＲ２で形成した場合でも、第１実施形態と同様に、はんだ濡れ止めパターンＰＲ２と第１位置合わせパターンＭ１を同時に形成することにより、はんだ濡れ止めパターンＰＲ２のＹ方向の位置ずれと同じだけ、第１位置合わせパターンＭ１もＹ方向に位置ずれすることになり、位置ずれ量に拘わらず、はんだ濡れ止めパターンＰＲ２と第１位置合わせパターンＭ１のＹ方向の距離は同じになる。これにより、第１位置合わせパターンＭ１及び第２位置合わせパターンＭ２とバンプ形成領域Ｒとの相対的な位置関係は常に同じになり、バンプ形成領域Ｒを精度良く位置決めすることが可能になる。また、本実施形態では、はんだ濡れ止めパターンＰＲ２と第１位置合わせパターンＭ１をＸ方向に延伸させて並行に形成することで、はんだ濡れ止めパターンＰＲ２と第１位置合わせパターンＭ１の印刷精度を最適化できる。更に、第１実施形態と同様に、はんだ濡れ止めパターンＰＲ１と第２位置合わせパターンＭ２をＹ方向に延伸させて並行に形成することで、はんだ濡れ止めパターンＰＲ１と第２位置合わせパターンＭ２の印刷精度を最適化できる。
【００６３】
〈第３実施形態〉
本発明に係る半導体装置の実施形態について、図１を基に説明する。
【００６４】
半導体装置は、実装基板１Ａ上に、ＬＥＤ等の半導体発光素子２０をフリップチップ接合し、半導体発光素子２０を樹脂封止して構成されており、ＬＥＤ電球やシーリング電球、街灯等に利用可能である。
【００６５】
半導体発光素子２０の半導体装置への実装は、先ず、実装基板１Ａのバンプ形成領域ＲにはんだペーストＨ１をスクリーン印刷により塗布し、半導体発光素子２０を位置決めして配置し、熱処理により、はんだペーストＨ１を硬化する。更に、実装基板１Ａに半導体発光素子２０を接着した後、封止体を用いて半導体発光素子２０を樹脂封止する。
【００６６】
尚、実装基板１Ａを用いた場合、半導体発光素子２０は、±２０ｕｍの位置精度でマウント可能である。また、はんだペーストＨ１の熱処理時（溶融時）にセルフアライメントすることにより、はんだ硬化後における半導体発光素子２０の位置精度を±１０ｕｍまで改善可能である。
【００６７】
はんだペーストＨ１の材料は、例えば、ＡｕＳｎ、ＳｎＡｇＣｕ、ＳｎＢｉ、ＳｎＳｂ、ＳｎＰｂ、または、ＳｎＺｎを利用可能であるが、これらの材料に微量の添加物を加えたものであっても良い。尚、はんだペーストＨ１に代えて、はんだプリフラックスや導電性接着剤を用いても良い。尚、本実施形態では、スクリーン印刷によりはんだペーストＨ１を実装基板１Ａ上に塗布する場合を想定して説明したが、ノズル印刷やディスペンス等により塗布しても良い。
【００６８】
はんだペーストＨ１の厚さは、ここでは、４０ｕｍに設定している。尚、はんだペーストＨ１の厚さは、半導体発光素子２０の実装時に、半導体発光素子２０がはんだ濡れ止めパターンＰＲ１と接していない方がセルフアライメントさせる上で望ましいことから、配線パターンＰＷ及びはんだ濡れ止めパターンＰＲ１の厚さの合計である３０ｕｍ以上に設定することが望ましい。
【００６９】
封止体の材料は、例えば、シリコン樹脂の母材に蛍光体粉末を含有させたものを利用する。尚、シリコン樹脂に蛍光体粉末を含有させた封止体を用いるのは、半導体発光素子２０からの青色の光を一部黄色に変換することにより、擬似白色を生み出すためである。従って、蛍光体粉末を含有させた封止体を半導体発光素子２０の上面にのみ用い、他の領域は蛍光体粉末を含有させない封止体を用いるように構成しても良いし、或いは、蛍光体粉末を含有させた封止体を半導体発光素子２０の上面にのみ用い、他の領域については封止しない構成としても良い。また、母材としては、ガラス等の他の母材を用いても良い。また、半導体発光素子２０が白色発光するＬＥＤの場合は、蛍光体粉末を含有させない封止体のみを用いても良い。
【００７０】
更に、半導体発光素子２０と実装基板の間の領域であって、バンプ形成領域Ｒを除く領域について、アンダーフィルにより埋める構成としても良い。アンダーフィルの材料としては、例えば、フィラを混入し線膨張係数を調整したエポキシ樹脂や、シリコン樹脂等が利用可能である。
【００７１】
尚、本実施形態では、実装基板１Ａを用いる場合について説明したが、これに限るものではなく、実装基板１Ｂを用いても良い。絶縁基板１１上に、Ｘ方向（第１方向に相当）に延伸する第１パターンと、第１パターンと同じ材料で形成された第１位置合わせパターンＭ１と、はんだ濡れ止め用のレジスト材料を用い、Ｘ方向と直交するＹ方向に延伸するように形成された第２パターンと、第２パターンと同じレジスト材料で形成された第２位置合わせパターンＭ２と、を備えた実装基板１であれば良い。また、半導体発光素子２０は、他の構成の半導体発光素子であっても良い。
【００７２】
〈別実施形態〉
〈１〉上記第１実施形態及び第２実施形態では、第１位置合わせパターンＭ１及び第２位置合わせパターンＭ２を交差させて十字状の位置合わせパターンＭを２つ形成したが、これに限るものではない。第１位置合わせパターンＭ１及び第２位置合わせパターンＭ２を異なる位置に形成しても良いし、第１位置合わせパターンＭ１及び第２位置合わせパターンＭ２は、1つであっても良いし、３以上形成しても良い。更に、２つの十字状の位置合わせパターンＭを半導体発光素子２０の実装領域を挟んで対向する位置に形成したが、異なる位置に形成しても良い。
【００７３】
〈２〉上記第１及び第２実施形態では、実装される半導体発光素子２０のサイズが５００ｕｍ×２５０ｕｍであり、２つの電極で接合する場合を想定して説明したが、これに限るものではない。実装される半導体発光素子２０は、例えば、７００ｕｍ×７００ｕｍのミドルサイズの半導体発光素子２０や１ｍｍ×２ｍｍのラージサイズの半導体発光素子２０であっても良い。
【００７４】
ここで、図５は、実装される半導体発光素子２０のサイズが７００ｕｍ×７００ｕｍであり、実装基板１Ｃに２つのｎ型電極２４と２つのｐ型電極の４つの電極で接合される場合について説明している。ミドルサイズ以上のサイズの半導体発光素子２０では、３以上の電極で接合するように構成すれば、半導体発光素子２０を実装した際の安定性の向上を期待できる。尚、図６に示すように、１つのｎ型電極２４と３つのｐ型電極で接合するように構成しても良い。
【符号の説明】
【００７５】
１ 本発明に係る実装基板
１Ａ 本発明に係る実装基板
１Ｂ 本発明に係る実装基板
１Ｃ 本発明に係る実装基板
１Ｄ 本発明に係る実装基板
１１ 絶縁基板
２０ 半導体発光素子
２１ サファイア基板
２２ 半導体層
２３ ｐ型広域電極
２４ ｎ型電極
１００ 半導体装置
１０１ 絶縁基板
１０２ 電極
１０３ 金属細線
１１０ 実装基板
２００ 半導体装置
２０１ 絶縁基板
２０２ 配線パターン
２０３ はんだ濡れ止めパターン
２０４ バンプ形成領域
２１０ 実装基板
ＰＷ 配線パターン
ＰＲ１ はんだ濡れ止めパターン
ＰＲ２ はんだ濡れ止めパターン
Ｍ 位置合わせパターン
Ｍ１ 第１位置合わせパターン
Ｍ２ 第２位置合わせパターン
Ｈ１ はんだペースト
Ｒ バンプ形成領域
【技術分野】
【０００１】
本発明は、ＬＥＤ等の半導体素子をフリップチップ接合により搭載する際に、半導体素子の位置決めを精度良く行える実装基板、その製造方法及び当該実装基板を用いた半導体装置に関する。
【背景技術】
【０００２】
半導体発光素子、例えば、発光ダイオード（ＬＥＤ：Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）は、小型、低消費電力、高信頼性等の特徴を備え、広く表示用光源として用いられている。実用化されているＬＥＤの材料としては、例えば、ＩＩＩ−Ｖ族化合物半導体材料が用いられている。特に、窒化ガリウム系化合物を用いた半導体発光素子は、紫外領域からオレンジ色域をカバーする直接遷移型の半導体発光素子であり、現在では、主に青色、緑色のＬＥＤとして用いられ、屋外表示器や交通信号機等の用途で多く用いられている。また、紫外領域を含め更なる高効率化が進むことにより、蛍光灯に用いられる蛍光体の励起光源として大きく期待されている。更に、水銀（Ｈｇ）フリーであることから、環境に良く、精力的に開発が進められている。
【０００３】
ＬＥＤを実装した半導体装置としては、例えば、現在最も市場普及率が高いワイヤボンド構造の半導体装置がある（例えば、特許文献１参照）。ここで、図７は、ワイヤボンド構造の半導体装置１００における実装基板１１０と半導体発光素子２０の接続構成例を示している。
【０００４】
半導体装置１００は、実装基板１１０に、半導体発光素子２０を金属細線１０３により接続して構成されている。半導体発光素子２０は、サファイア基板２１と、サファイア基板２１上に形成された半導体層２２と、半導体層２２上の一部に形成されたｐ型広域電極２３と、半導体層２２上のｐ型広域電極２３が形成されていない領域に形成されたｎ型電極２４と、を備えて構成されており、ｐ型広域電極２３とｎ型電極２４が、夫々、実装基板１１０の絶縁基板１０１上に形成された電極１０２に金属細線１０３で接続されている。
【０００５】
ここで、ワイヤボンド構造の半導体装置１００の場合、半導体発光素子２０は、サファイア基板２１を実装基板１１０側に向けて実装する。このため、半導体層２２内の活性層より射出した光は、ｐ型広域電極２３を経由して外部に取り出されることになる。このため、ｐ型広域電極２３の材料として、透明度の高い酸化インジウムスズ（ＩＴＯ：Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）が用いられる場合が多く、更に、光吸収を抑制するために、ＩＴＯの膜厚は１４０ｎｍ程度となっている。しかし、ＩＴＯの電気伝導率が低いため、活性層に注入される電流密度がばらつくことになる。特に、注入電流が大きい条件では、ＩＴＯでの電圧降下の割合が増加していくので、活性層に流れる電流密度のばらつきは益々大きくなる。オージェ効果は、電子密度の３乗に比例するので、注入電流密度の高い領域では、発光強度が極度に低下する。
【０００６】
そこで、近年、ＬＥＤの高出力化等の観点から、フリップチップ（ＦＣ：Ｆｌｉｐ Ｃｈｉｐ）構造の半導体装置が用いられている（例えば、特許文献２参照）。ここで、図８は、フリップチップ構造の半導体装置２００における実装基板２１０と半導体発光素子２０の接続構成例を示している。尚、半導体発光素子２０の構成は、図７に示すワイヤボンド構造の半導体装置１００における半導体発光素子２０と同じである。
【０００７】
フリップチップ構造の半導体装置２００の場合、半導体発光素子２０は、サファイア基板２１を実装基板２１０の反対側に向けて実装している。具体的には、実装基板２１０は、絶縁基板２０１上に配線パターン２０２及びはんだ濡れ止めパターン２０３が形成され、配線パターン２０２上の領域であって、はんだ濡れ止めパターン２０３が形成されていない領域がバンプ形成領域２０４として形成されている。半導体発光素子２０は、ｐ型広域電極２３とｎ型電極２４が、バンプ形成領域２０４に形成されたはんだにより、実装基板２１０に金属接合されている。尚、半導体装置２００では、生産タクトの面で有利なリフロー方式を用いて半導体発光素子２０を実装基板２１０に実装している。
【０００８】
フリップチップ構造の半導体装置２００は、上述したように、サファイア基板２１を実装基板２１０の反対側に向けて実装しているため、ｐ型広域電極２３が出射光を遮ることがない。従って、ｐ型広域電極２３を透明度の高い材料で形成する必要が無くなり、電気伝導率を優先して高伝導材料を用いることが可能になる。高伝導材料を用いることにより、活性層に対して均一に電流を注入することが可能になる。以上より、フリップチップ構造では、高電流注入領域であっても、高い内部量子効率を実現でき、ラージチップ化に有利な技術に位置づけられている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００９-２３１４４０号公報
【特許文献２】特開２００９−５９７４５号公報
【特許文献３】特開平７−２２７４７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
ところで、配線パターン２０２及びはんだ濡れ止めパターン２０３を印刷により形成する場合は、位置ずれが生じ易い。配線パターン２０２またははんだ濡れ止めパターン２０３に位置ずれが生じると、バンプ形成領域２０４においても位置ずれが生じる場合がある。位置ずれの要因としては、例えば、版の伸びやペーストのにじみ等がある。特に、シルクスクリーンの場合は、版が軟らかいので、スキージで掻く際の版の伸びが大きくなる。
【００１１】
また、配線パターン２０２及びはんだ濡れ止めパターン２０３をフォト工程により形成する場合についても、フォトマスクの位置合わせ時のずれやパターン精度が、配線パターン２０２及びはんだ濡れ止めパターン２０３、バンプ形成領域２０４の位置ずれの要因となっている。
【００１２】
ここで、フリップチップ構造の半導体装置では、リフロー方式の場合、例えば、スクリーン印刷やプリコートソルダリング法により、バンプ形成領域２０４上にはんだペーストを転写し、チップマウンタにより半導体発光素子２０を実装基板上に配置して、半導体発光素子２０の実装を行う（例えば、特許文献３参照）。チップマウンタによる配置では、例えば、画像認識装置やレーザ照射により位置を計測して配置を行う。
【００１３】
しかし、はんだペーストを転写した後は、バンプ形成領域２０４がはんだペーストで隠れるため、画像認識装置やレーザでは位置を認識できなくなる可能性が高い。更に、バンプ形成領域２０４の位置が実装基板２１０の絶縁基板２０１の中心から離れるにつれて、半導体発光素子２０の位置ずれ量が大きくなる。また、このような電極構造の場合、セルフアライメントは機能しない可能性が高い。
【００１４】
以上より、バンプ形成領域２０４が位置ずれしても、精度良く半導体発光素子２０を配置して実装できる技術が望まれている。
【００１５】
本発明は上記の問題に鑑みてなされたものであり、その目的は、フリップチップ接合により半導体素子を搭載する場合に、半導体発光素子を精度よく位置決めして実装できる実装基板を提供する点にある。更に、当該実装基板の製造方法を提供する。更に、当該実装基板に半導体発光素子を実装した半導体装置を提供する。
【課題を解決するための手段】
【００１６】
上記目的を達成するための本発明に係る実装基板は、半導体素子をフリップチップ接合により実装可能な実装基板であって、第１方向に延伸するように形成された第１パターンと、前記第１パターンと同じ材料で形成された第１位置合わせパターンと、はんだ濡れ止め用のレジスト材料を用い、前記第１方向とは異なる第２方向に延伸するように形成された第２パターンと、前記第２パターンと同じ前記レジスト材料で形成された第２位置合わせパターンと、を備え、前記第１パターンにより前記第２方向の境界が、前記第２パターンにより前記第１方向の境界が夫々規定される矩形領域にバンプ形成領域が設定されていることを特徴とする。
【００１７】
更に好ましくは、上記特徴の実装基板は、前記第１パターン及び前記第１位置合わせパターンが導電材料で形成され、前記第１パターン上の前記第２パターンが形成されていない領域に、前記バンプ形成領域が設定されている。
【００１８】
更に好ましくは、上記特徴の実装基板は、前記第１パターン及び第１位置合わせパターンは、膜厚が２０ｎｍ以下で形成されている。
【００１９】
更に好ましくは、上記特徴の実装基板は、前記第１パターン及び前記第１位置合わせパターンが前記レジスト材料で形成され、導電材料で形成された配線パターン上の前記第１パターン及び前記第２パターンが形成されていない領域に前記バンプ形成領域が設定されている。
【００２０】
更に好ましくは、上記特徴の実装基板は、前記第１位置合わせパターンが、前記第１方向に延伸するように形成され、前記第２位置合わせパターンが、前記第２方向に延伸するように形成されている。
【００２１】
更に好ましくは、上記特徴の実装基板は、前記第１位置合わせパターン及び前記第２位置合わせパターンを交差させて十字状に形成されている。
【００２２】
更に好ましくは、上記特徴の実装基板は、前記第１位置合わせパターンまたは前記第２位置合わせパターンの少なくとも何れか一方が複数形成されており、
複数形成された前記位置合わせパターンの内の２つが、前記半導体素子の実装位置を挟んで対向する位置に形成されている。
【００２３】
上記目的を達成するための本発明に係る実装基板の製造方法は、上記何れかの特徴の前記実装基板を製造するための実装基板の製造方法であって、絶縁基板上に、前記第１パターン及び前記第１位置合わせパターンを同時に印刷する工程と、絶縁基板上に、前記レジスト材料を用いて前記第２パターン及び前記第２位置合わせパターンを同時に印刷する工程と、前記レジスト材料を硬化させる工程と、を実行することを特徴とする。
【００２４】
上記目的を達成するための本発明に係る実装基板の半導体装置は、上記何れかの特徴の前記実装基板上に、前記半導体素子をフリップチップ接合し、前記半導体素子を樹脂封止したことを特徴とする。
【発明の効果】
【００２５】
上記特徴の実装基板によれば、第１方向に延伸する第１パターンと同じ材料で第１位置合わせパターンを、第２方向に延伸する第２パターンと同じ材料で第２位置合わせパターンを夫々形成することから、第１位置合わせパターンの第２方向の位置ずれは第１パターンの第２方向の位置ずれと同じ程度になり、第２位置合わせパターンの第１方向の位置ずれは第２パターンの第１方向の位置ずれと同じ程度になる。これにより、上記特徴の実装基板では、第１位置合わせパターン及び第２位置合わせパターンの２つにより、第１方向及び第２方向の２方向の位置ずれに対応できるので、半導体素子を精度良く位置決めすることが可能になる。
【００２６】
また、上記特徴の実装基板によれば、第１位置合わせパターンと第２位置合わせパターンの２つにより位置決めを行うので、電極開口部がはんだペーストで隠れている場合でも、位置を精度良く特定することが可能になる。
【００２７】
上記特徴の実装基板の製造方法によれば、第１位置合わせパターンを第１パターンと同じ材料を用いて同じ工程で形成するので、第１位置合わせパターンと第１パターンの特性が同じになり、位置ずれを同程度にすることができる。同様に、第２位置合わせパターンを第２パターンと同じ材料を用いて同じ工程で形成するので、位置ずれを同程度にすることができる。これにより、上記特徴の実装基板の製造方法では、第１位置合わせパターン及び第２位置合わせパターンの２つにより、第１方向及び第２方向の２方向の位置ずれに対応できるので、半導体素子を精度良く位置決めすることが可能な実装基板を提供可能になる。
【００２８】
また、上記特徴の実装基板を用いることにより、半導体素子を精度よく実装することが可能になり、フリップチップ構造の半導体装置の製造における生産性を向上させることが可能になる。
【図面の簡単な説明】
【００２９】
【図１】本発明に係る実装基板の第１実施形態における概略構成例を示す概略ブロック図である。
【図２】第１位置合わせパターンの膜厚と形成幅精度の関係を示すグラフである。
【図３】本発明に係る実装基板の第２実施形態における概略構成例を示す上面視図である。
【図４】本発明に係る実装基板の第２実施形態における概略構成例を示す上面視図である。
【図５】本発明に係る実装基板の第１実施形態の変形例を示す上面視図である。
【図６】本発明に係る実装基板の第１実施形態の変形例を示す上面視図である。
【図７】従来技術に係るワイヤボンド構造の実装基板の概略構成例を示す断面図である。
【図８】従来技術に係るフリップチップ構造の実装基板の概略構成例を示す断面図である。
【発明を実施するための形態】
【００３０】
以下、本発明に係る実装基板、実装基板の製造方法（以下、適宜「本発明方法」と称する）、及び、半導体装置の実施形態を図面に基づいて説明する。
【００３１】
〈第１実施形態〉
本発明に係る実装基板の第１実施形態について、図１を基に説明する。
【００３２】
先ず、本実施形態の実装基板１Ａの構成について、図１を基に説明する。ここで、図１（ａ）は、本発明に係るフリップチップ構造の実装基板１Ａの概略構成例を示す上面視図であり、図１（ｂ）は、図１（ａ）の上面視図におけるＡＡ’部分の断面図である。
【００３３】
図１に示すように、実装基板１Ａは、半導体素子の一例としての半導体発光素子２０をフリップチップ接合により実装可能であり、高反射率のアルミナで形成された絶縁基板１１上に、Ｘ方向（第１方向に相当）に延伸する配線パターンＰＷ（第１パターンに相当）と、配線パターンＰＷと同じ材料で形成された第１位置合わせパターンＭ１と、はんだ濡れ止め用のレジスト材料を用い、Ｘ方向と直交するＹ方向に延伸するように形成されたはんだ濡れ止めパターンＰＲ１（第２パターンに相当）と、はんだ濡れ止めパターンＰＲ１と同じレジスト材料で形成された第２位置合わせパターンＭ２と、を備えている。本実施形態では、配線パターンＰＷ上のはんだ濡れ止めパターンＰＲ１が形成されていない矩形領域Ｒ（図１の太線内の領域）に、バンプ形成領域Ｒが設定されており、配線パターンＰＷによりバンプ形成領域ＲのＹ方向の端辺（境界）が、はんだ濡れ止めパターンＰＲ１によりバンプ形成領域ＲのＸ方向の端辺（境界）が夫々規定されている。
【００３４】
尚、本実施形態では、説明のために、第１方向（Ｘ方向）及び第２方向（Ｙ方向）が直交する場合を想定しているが、第１方向及び第２方向の設定はこれに限るものではない。また、図１中、Ｚ方向は、Ｘ方向及びＹ方向に垂直な方向、即ち、絶縁基板１１に垂直な方向である。更に、絶縁基板１１の材料は、アルミナに限るものではなく、ＰＥＴやポリイミド等を用いても良い。尚、ＰＥＴやポリイミド等を用いるためには、高反射率得るために、酸化チタンや硫酸バリウム、アルミナを含む反射膜を形成するのも好適である。
【００３５】
図１に示す実装基板１Ａでは、搭載する半導体発光素子２０が、青色ＬＥＤであり、長辺の長さが５００ｕｍ、短辺の長さが２５０ｕｍの場合を想定している。尚、半導体発光素子２０の構成は、従来技術における半導体発光素子２０と同じである。
【００３６】
また、本実施形態では、第１位置合わせパターンＭ１がＸ方向に延伸するように形成され、第２位置合わせパターンＭ２がＹ方向に延伸するように形成されると共に、第１位置合わせパターンＭ１及び第２位置合わせパターンＭ２を交差させて十字状の位置合わせパターンＭを形成している。更に、本実施形態では、２つの十字状の位置合わせパターンＭが、半導体発光素子２０の実装位置を挟んで対向する位置に形成されている。より具体的には、絶縁基板１１の対向するコーナ部に形成されている。
【００３７】
次に、本発明方法について、図１を基に説明する。
【００３８】
本発明方法では、絶縁基板１１上に、配線パターンＰＷ及び第１位置合わせパターンＭ１を、シルクスクリーン印刷により同時に形成する。
【００３９】
ここで、配線パターンＰＷ及び第１位置合わせパターンＭ１の材料は、Ａｇペーストを用いる。尚、Ｃｕペースト等の材料であっても良いし、シルクスクリーンではなくＣｕ拍を貼り付ける構成としても良い。Ｃｕ拍を貼り付ける場合は、具体的には、フォトレジストでパターニングし、Ｃｕ表面にＮｉやＡｕのメッキを堆積させる。
【００４０】
また、配線パターンＰＷ及び第１位置合わせパターンＭ１は、膜厚が１５ｎｍとなっている。本実施形態では、第１位置合わせパターンＭ１と第２位置合わせパターンＭ２を垂直に交差させて十字状に形成することから、後述する第２位置合わせパターンＭ２の形成精度を維持する必要があるため、膜厚は２０ｕｍ以下に設定することが望ましい。これは、導電材料で形成された第１位置合わせパターンＭ１上にシルクスクリーン印刷によりレジスト材料で第２位置合わせパターンＭ２を形成する場合、段差部分で印圧が高まり、印刷幅が厚くなるからである。ここで、図２は、第１位置合わせパターンＭ１の膜厚と、印刷幅の精度を示している。図２では、膜厚が２０ｕｍ以下では、印刷精度は略１０ｕｍであるが、膜厚が３０ｕｍ以上では、印刷精度が３０ｕｍ以上となっており、急激に印刷精度が悪化することが分かる。従って、図２より、導電材料で形成された第１位置合わせパターンＭ１上にシルクスクリーン印刷によりレジスト材料で第２位置合わせパターンＭ２を形成する場合、膜厚を２０ｕｍ以下に設定することが望ましいことが分かる。
【００４１】
更に、配線パターンＰＷの幅ＷＹ１の下限は、本実施形態では、シルクスクリーン印刷における配線パターンＰＷの材料であるＡｇペーストの印刷マスクに対する抜け性に依存し、７０ｕｍに設定されている。即ち、配線パターンＰＷを７０ｕｍ以下の幅に設定すると、印刷マスクの目詰まりにより不良が発生する可能性が高くなる。本実施形態では、配線パターンＰＷの幅ＷＹ１の下限を７０ｕｍとしたが、これに限るものではなく、材料や印刷マスクの性質に応じて、良好に印刷できる範囲に設定する。
【００４２】
更に、２つの配線パターンＰＷの間の距離ＷＹ２は、イオンマイグレーションを引き起こさないために、少なくとも１００ｕｍ必要となる。更に、各配線パターンＰＷは、半導体発光素子２０の長辺の端部から１００ｕｍ以上内側にあることが望ましい（ＷＹ３が１００ｕｍ以上）。
【００４３】
配線パターンＰＷの幅ＷＹ１の下限が７０ｕｍ、半導体発光素子２０の短辺の長さが２５０ｕｍであり、各配線パターンＰＷは、半導体発光素子２０の実装領域の長辺端部から１００ｕｍ以上内側に形成する必要があることから、１つの半導体発光素子２０に対し、Ｙ方向については１本のみ配線パターンＰＷを形成可能、即ち、バンプ形成領域Ｒを１つ形成可能である。
【００４４】
配線パターンＰＷ及び第１位置合わせパターンＭ１を形成した後、引き続き、絶縁基板１１上に、レジスト材料を用いてはんだ濡れ止めパターンＰＲ１及び第２位置合わせパターンＭ２を同時に印刷する工程と、レジスト材料を硬化させる工程と、を実行する。
【００４５】
尚、はんだ濡れ止めパターンＰＲ１は、Ｙ方向に延伸するように、即ち、配線パターンＰＷと垂直に交差するように形成する。このように構成することにより、バンプ形成領域Ｒは、配線パターンＰＷによりバンプ形成領域ＲのＹ方向の端辺（境界）が、はんだ濡れ止めパターンＰＲ１によりバンプ形成領域ＲのＸ方向の端辺（境界）が夫々規定されることになる。
【００４６】
ここで、はんだ濡れ止めパターンＰＲ１の材料は、酸化チタンを含むガラス材料を用いる。尚、はんだ濡れ止めパターンＰＲ１の材料としては、アルミナや硫酸バリウムの粉末をガラスや樹脂や樹脂材に混ぜたものであっても良い。
【００４７】
また、はんだ濡れ止めパターンＰＲ１及び第２位置合わせパターンＭ２は、膜厚が１５ｕｍとなっている。上述したように、配線パターンＰＷ及び第１位置合わせパターンＭ１の膜厚も１５ｕｍに設定されているので、第１位置合わせパターンＭ１と第２位置合わせパターンＭ２の交差部分の膜厚は３０ｕｍとなる。
【００４８】
更に、はんだ濡れ止めパターンＰＲ１の幅ＷＸ１、及び、２つのはんだ濡れ止めパターンＰＲ１の間の距離ＷＸ２は、本実施形態では、２つのはんだ濡れ止めパターンＰＲ１の材料としてガラス材料や樹脂材を用いることから、ダレが生じないように、夫々１００ｕｍ以上に設定する。
【００４９】
はんだ濡れ止めパターンＰＲ１の幅ＷＸ１の下限が１００ｕｍ、２つのはんだ濡れ止めパターンＰＲ１の間の距離ＷＸ２の下限が１００ｕｍ、半導体発光素子２０の長辺の長さが５００ｕｍであることから、１つの半導体発光素子２０に対し、Ｘ方向については、２つのバンプ形成領域Ｒを形成可能である。従って、本実施形態では、１つの半導体発光素子２０に対し、はんだペーストＨ１を形成するバンプ形成領域Ｒが、半導体発光素子２０のｐ型広域電極２３及びｎ型電極２４の夫々に対して１箇所ずつ、合計２ヶ所設けられる構成となっている。
【００５０】
以上より、配線パターンＰＷと第１位置合わせパターンＭ１を同時に形成することにより、配線パターンＰＷのＹ方向の位置ずれと同じだけ、第１位置合わせパターンＭ１もＹ方向に位置ずれすることになり、位置ずれ量に拘わらず、配線パターンＰＷと第１位置合わせパターンＭ１のＹ方向の距離は同じになる。同様に、はんだ濡れ止めパターンＰＲ１と第２位置合わせパターンＭ２を同時に形成することにより、はんだ濡れ止めパターンＰＲ１のＸ方向の位置ずれと同じだけ、第２位置合わせパターンＭ２もＸ方向に位置ずれすることになり、位置ずれ量に拘わらず、はんだ濡れ止めパターンＰＲ１と第２位置合わせパターンＭ２のＸ方向の距離は同じになる。つまり、第１位置合わせパターンＭ１及び第２位置合わせパターンＭ２とバンプ形成領域Ｒとの相対的な位置関係は常に同じになり、バンプ形成領域Ｒを精度良く位置決めすることが可能になる。また、本実施形態では、配線パターンＰＷと第１位置合わせパターンＭ１をＸ方向に延伸させて並行に形成することで、配線パターンＰＷと第１位置合わせパターンＭ１の印刷精度を最適化できる。同様に、はんだ濡れ止めパターンＰＲ１と第２位置合わせパターンＭ２をＹ方向に延伸させて並行に形成することで、はんだ濡れ止めパターンＰＲ１と第２位置合わせパターンＭ２の印刷精度を最適化できる。
【００５１】
〈第２実施形態〉
本発明に係る実装基板の第２実施形態について、図３及び図４を基に説明する。
【００５２】
図３に示すように、実装基板１Ｂは、半導体発光素子２０をフリップチップ接合により実装可能であり、ポリイミドで形成された絶縁基板１１上に、配線パターンＰＷと、Ｘ方向（第１方向に相当）に延伸するはんだ濡れ止めパターンＰＲ２（第１パターンに相当）と、はんだ濡れ止めパターンＰＲ２と同じ材料で形成された第１位置合わせパターンＭ１と、はんだ濡れ止め用のレジスト材料を用い、Ｘ方向と直交するＹ方向に延伸するように形成されたはんだ濡れ止めパターンＰＲ１（第２パターンに相当）と、はんだ濡れ止めパターンＰＲ１と同じレジスト材料で形成された第２位置合わせパターンＭ２と、を備えている。本実施形態では、配線パターンＰＷ上のはんだ濡れ止めパターンＰＲ１とはんだ濡れ止めパターンＰＲ２で囲まれた矩形領域Ｒ（図３の太線内の領域）に、バンプ形成領域Ｒが設定されており、はんだ濡れ止めパターンＰＲ２によりバンプ形成領域ＲのＹ方向の端辺（境界）が、はんだ濡れ止めパターンＰＲ１によりバンプ形成領域ＲのＸ方向の端辺（境界）が夫々規定されている。尚、図３では、説明のため、配線パターンＰＷは図示していない。
【００５３】
図４（ａ）は、実装基板１Ｂの説明のために、絶縁基板１１、配線パターンＰＷ、はんだ濡れ止めパターンＰＲ２及び第１位置合わせパターンＭ１のみを示した上面視図である。また、図４（ｂ）は、実装基板１Ｂの説明のために、絶縁基板１１、配線パターンＰＷ、はんだ濡れ止めパターンＰＲ１及び第２位置合わせパターンＭ２のみを示した上面視図である。図３及び図４から分かるように、実装基板１Ｂは、絶縁基板１１上に、配線パターンＰＷ、はんだ濡れ止めパターンＰＲ２及び第１位置合わせパターンＭ１、はんだ濡れ止めパターンＰＲ１及び第２位置合わせパターンＭ２の順に、各パターンが形成されている。
【００５４】
本実施形態では、第１実施形態と同様に、第１方向（Ｘ方向）及び第２方向（Ｙ方向）が直交する場合を想定しているが、これに限るものではない。更に、絶縁基板１１の材料は、ポリイミドに限るものではなく、アルミナやＰＥＴ等を用いても良い。
【００５５】
次に、本実施形態の本発明方法について、図３及び図４を基に説明する。
【００５６】
本実施形態では、絶縁基板１１上に、配線パターンＰＷを形成した後、はんだ濡れ止めパターンＰＲ２及び第１位置合わせパターンＭ１を同時に形成し、その後、はんだ濡れ止めパターンＰＲ１及び第２位置合わせパターンＭ２を同時に形成する。
【００５７】
配線パターンＰＷは、図３では、説明のため図示していないが、図４に示すように、絶縁基板１１上に、十分な電気伝導性を持つ材料としてＣｕを用いて形成する。配線パターンＰＷの膜厚は２５ｕｍに設定されている。
【００５８】
本実施形態では、はんだ濡れ止めパターンＰＲ１、はんだ濡れ止めパターンＰＲ２、第１位置合わせパターンＭ１、及び、第２位置合わせパターンＭ２の材料として、母材であるシリコン樹脂に、反射材である酸化チタンの粉末を混入させた材料を用いている。尚、当該材料に限られるものではなく、母材として、ガラスやエポキシ樹脂等を用いても良いし、反射材として硫酸バリウムやアルミナ等を用いても良い。
【００５９】
はんだ濡れ止めパターンＰＲ１、はんだ濡れ止めパターンＰＲ２、第１位置合わせパターンＭ１、及び、第２位置合わせパターンＭ２の膜厚は、全て１０ｕｍに設定されている。
【００６０】
２つのはんだ濡れ止めパターンＰＲ１の間の距離ＷＸ３、及び、２つのはんだ濡れ止めパターンＰＲ２の間の距離ＷＹ４の下限は、夫々１００ｕｍに設定されている。本実施形態は、ＷＸ３＝ＷＹ４＝１００ｕｍとなっており、バンプ形成領域Ｒは、一辺の長さが１００ｕｍの正方形状に形成されている。
【００６１】
本実施形態では、上記第１実施形態と同様に、１つの半導体発光素子２０に対し、はんだペーストＨ１を形成するバンプ形成領域Ｒが、半導体発光素子２０のｐ型広域電極２３及びｎ型電極２４の夫々に対して１箇所ずつ、合計２ヶ所設けられる構成となっている。
【００６２】
以上より、第１パターンをはんだ濡れ止めパターンＰＲ２で形成した場合でも、第１実施形態と同様に、はんだ濡れ止めパターンＰＲ２と第１位置合わせパターンＭ１を同時に形成することにより、はんだ濡れ止めパターンＰＲ２のＹ方向の位置ずれと同じだけ、第１位置合わせパターンＭ１もＹ方向に位置ずれすることになり、位置ずれ量に拘わらず、はんだ濡れ止めパターンＰＲ２と第１位置合わせパターンＭ１のＹ方向の距離は同じになる。これにより、第１位置合わせパターンＭ１及び第２位置合わせパターンＭ２とバンプ形成領域Ｒとの相対的な位置関係は常に同じになり、バンプ形成領域Ｒを精度良く位置決めすることが可能になる。また、本実施形態では、はんだ濡れ止めパターンＰＲ２と第１位置合わせパターンＭ１をＸ方向に延伸させて並行に形成することで、はんだ濡れ止めパターンＰＲ２と第１位置合わせパターンＭ１の印刷精度を最適化できる。更に、第１実施形態と同様に、はんだ濡れ止めパターンＰＲ１と第２位置合わせパターンＭ２をＹ方向に延伸させて並行に形成することで、はんだ濡れ止めパターンＰＲ１と第２位置合わせパターンＭ２の印刷精度を最適化できる。
【００６３】
〈第３実施形態〉
本発明に係る半導体装置の実施形態について、図１を基に説明する。
【００６４】
半導体装置は、実装基板１Ａ上に、ＬＥＤ等の半導体発光素子２０をフリップチップ接合し、半導体発光素子２０を樹脂封止して構成されており、ＬＥＤ電球やシーリング電球、街灯等に利用可能である。
【００６５】
半導体発光素子２０の半導体装置への実装は、先ず、実装基板１Ａのバンプ形成領域ＲにはんだペーストＨ１をスクリーン印刷により塗布し、半導体発光素子２０を位置決めして配置し、熱処理により、はんだペーストＨ１を硬化する。更に、実装基板１Ａに半導体発光素子２０を接着した後、封止体を用いて半導体発光素子２０を樹脂封止する。
【００６６】
尚、実装基板１Ａを用いた場合、半導体発光素子２０は、±２０ｕｍの位置精度でマウント可能である。また、はんだペーストＨ１の熱処理時（溶融時）にセルフアライメントすることにより、はんだ硬化後における半導体発光素子２０の位置精度を±１０ｕｍまで改善可能である。
【００６７】
はんだペーストＨ１の材料は、例えば、ＡｕＳｎ、ＳｎＡｇＣｕ、ＳｎＢｉ、ＳｎＳｂ、ＳｎＰｂ、または、ＳｎＺｎを利用可能であるが、これらの材料に微量の添加物を加えたものであっても良い。尚、はんだペーストＨ１に代えて、はんだプリフラックスや導電性接着剤を用いても良い。尚、本実施形態では、スクリーン印刷によりはんだペーストＨ１を実装基板１Ａ上に塗布する場合を想定して説明したが、ノズル印刷やディスペンス等により塗布しても良い。
【００６８】
はんだペーストＨ１の厚さは、ここでは、４０ｕｍに設定している。尚、はんだペーストＨ１の厚さは、半導体発光素子２０の実装時に、半導体発光素子２０がはんだ濡れ止めパターンＰＲ１と接していない方がセルフアライメントさせる上で望ましいことから、配線パターンＰＷ及びはんだ濡れ止めパターンＰＲ１の厚さの合計である３０ｕｍ以上に設定することが望ましい。
【００６９】
封止体の材料は、例えば、シリコン樹脂の母材に蛍光体粉末を含有させたものを利用する。尚、シリコン樹脂に蛍光体粉末を含有させた封止体を用いるのは、半導体発光素子２０からの青色の光を一部黄色に変換することにより、擬似白色を生み出すためである。従って、蛍光体粉末を含有させた封止体を半導体発光素子２０の上面にのみ用い、他の領域は蛍光体粉末を含有させない封止体を用いるように構成しても良いし、或いは、蛍光体粉末を含有させた封止体を半導体発光素子２０の上面にのみ用い、他の領域については封止しない構成としても良い。また、母材としては、ガラス等の他の母材を用いても良い。また、半導体発光素子２０が白色発光するＬＥＤの場合は、蛍光体粉末を含有させない封止体のみを用いても良い。
【００７０】
更に、半導体発光素子２０と実装基板の間の領域であって、バンプ形成領域Ｒを除く領域について、アンダーフィルにより埋める構成としても良い。アンダーフィルの材料としては、例えば、フィラを混入し線膨張係数を調整したエポキシ樹脂や、シリコン樹脂等が利用可能である。
【００７１】
尚、本実施形態では、実装基板１Ａを用いる場合について説明したが、これに限るものではなく、実装基板１Ｂを用いても良い。絶縁基板１１上に、Ｘ方向（第１方向に相当）に延伸する第１パターンと、第１パターンと同じ材料で形成された第１位置合わせパターンＭ１と、はんだ濡れ止め用のレジスト材料を用い、Ｘ方向と直交するＹ方向に延伸するように形成された第２パターンと、第２パターンと同じレジスト材料で形成された第２位置合わせパターンＭ２と、を備えた実装基板１であれば良い。また、半導体発光素子２０は、他の構成の半導体発光素子であっても良い。
【００７２】
〈別実施形態〉
〈１〉上記第１実施形態及び第２実施形態では、第１位置合わせパターンＭ１及び第２位置合わせパターンＭ２を交差させて十字状の位置合わせパターンＭを２つ形成したが、これに限るものではない。第１位置合わせパターンＭ１及び第２位置合わせパターンＭ２を異なる位置に形成しても良いし、第１位置合わせパターンＭ１及び第２位置合わせパターンＭ２は、1つであっても良いし、３以上形成しても良い。更に、２つの十字状の位置合わせパターンＭを半導体発光素子２０の実装領域を挟んで対向する位置に形成したが、異なる位置に形成しても良い。
【００７３】
〈２〉上記第１及び第２実施形態では、実装される半導体発光素子２０のサイズが５００ｕｍ×２５０ｕｍであり、２つの電極で接合する場合を想定して説明したが、これに限るものではない。実装される半導体発光素子２０は、例えば、７００ｕｍ×７００ｕｍのミドルサイズの半導体発光素子２０や１ｍｍ×２ｍｍのラージサイズの半導体発光素子２０であっても良い。
【００７４】
ここで、図５は、実装される半導体発光素子２０のサイズが７００ｕｍ×７００ｕｍであり、実装基板１Ｃに２つのｎ型電極２４と２つのｐ型電極の４つの電極で接合される場合について説明している。ミドルサイズ以上のサイズの半導体発光素子２０では、３以上の電極で接合するように構成すれば、半導体発光素子２０を実装した際の安定性の向上を期待できる。尚、図６に示すように、１つのｎ型電極２４と３つのｐ型電極で接合するように構成しても良い。
【符号の説明】
【００７５】
１ 本発明に係る実装基板
１Ａ 本発明に係る実装基板
１Ｂ 本発明に係る実装基板
１Ｃ 本発明に係る実装基板
１Ｄ 本発明に係る実装基板
１１ 絶縁基板
２０ 半導体発光素子
２１ サファイア基板
２２ 半導体層
２３ ｐ型広域電極
２４ ｎ型電極
１００ 半導体装置
１０１ 絶縁基板
１０２ 電極
１０３ 金属細線
１１０ 実装基板
２００ 半導体装置
２０１ 絶縁基板
２０２ 配線パターン
２０３ はんだ濡れ止めパターン
２０４ バンプ形成領域
２１０ 実装基板
ＰＷ 配線パターン
ＰＲ１ はんだ濡れ止めパターン
ＰＲ２ はんだ濡れ止めパターン
Ｍ 位置合わせパターン
Ｍ１ 第１位置合わせパターン
Ｍ２ 第２位置合わせパターン
Ｈ１ はんだペースト
Ｒ バンプ形成領域
【特許請求の範囲】
【請求項１】
半導体素子をフリップチップ接合により実装可能な実装基板であって、
第１方向に延伸するように形成された第１パターンと、
前記第１パターンと同じ材料で形成された第１位置合わせパターンと、
はんだ濡れ止め用のレジスト材料を用い、前記第１方向とは異なる第２方向に延伸するように形成された第２パターンと、
前記第２パターンと同じ前記レジスト材料で形成された第２位置合わせパターンと、を備え、
前記第１パターンにより前記第２方向の境界が、前記第２パターンにより前記第１方向の境界が夫々規定される矩形領域にバンプ形成領域が設定されていることを特徴とする実装基板。
【請求項２】
前記第１パターン及び前記第１位置合わせパターンが導電材料で形成され、
前記第１パターン上の前記第２パターンが形成されていない領域に、前記バンプ形成領域が設定されていることを特徴とする請求項１に記載の実装基板。
【請求項３】
前記第１パターン及び第１位置合わせパターンは、膜厚が２０ｎｍ以下で形成されていることを特徴とする請求項２に記載の実装基板。
【請求項４】
前記第１パターン及び前記第１位置合わせパターンが前記レジスト材料で形成され、
導電材料で形成された配線パターン上の前記第１パターン及び前記第２パターンが形成されていない領域に前記バンプ形成領域が設定されていることを特徴とする請求項１に記載の実装基板。
【請求項５】
前記第１位置合わせパターンが、前記第１方向に延伸するように形成され、
前記第２位置合わせパターンが、前記第２方向に延伸するように形成されていることを特徴とする請求項１〜４の何れか１項に記載の実装基板。
【請求項６】
前記第１位置合わせパターン及び前記第２位置合わせパターンを交差させて十字状に形成されていることを特徴とする請求項５に記載の実装基板。
【請求項７】
前記第１位置合わせパターンまたは前記第２位置合わせパターンの少なくとも何れか一方が複数形成されており、
複数形成された前記位置合わせパターンの内の２つが、前記半導体素子の実装位置を挟んで対向する位置に形成されていることを特徴とする請求項１〜６の何れか１項に記載の実装基板。
【請求項８】
請求項１〜７に記載の前記実装基板を製造するための実装基板の製造方法であって、
絶縁基板上に、前記第１パターン及び前記第１位置合わせパターンを同時に印刷する工程と、
絶縁基板上に、前記レジスト材料を用いて前記第２パターン及び前記第２位置合わせパターンを同時に印刷する工程と、
前記レジスト材料を硬化させる工程と、を実行することを特徴とする実装基板の製造方法。
【請求項９】
請求項１〜７に記載の前記実装基板上に、前記半導体素子をフリップチップ接合し、前記半導体素子を樹脂封止した半導体装置。
【請求項１】
半導体素子をフリップチップ接合により実装可能な実装基板であって、
第１方向に延伸するように形成された第１パターンと、
前記第１パターンと同じ材料で形成された第１位置合わせパターンと、
はんだ濡れ止め用のレジスト材料を用い、前記第１方向とは異なる第２方向に延伸するように形成された第２パターンと、
前記第２パターンと同じ前記レジスト材料で形成された第２位置合わせパターンと、を備え、
前記第１パターンにより前記第２方向の境界が、前記第２パターンにより前記第１方向の境界が夫々規定される矩形領域にバンプ形成領域が設定されていることを特徴とする実装基板。
【請求項２】
前記第１パターン及び前記第１位置合わせパターンが導電材料で形成され、
前記第１パターン上の前記第２パターンが形成されていない領域に、前記バンプ形成領域が設定されていることを特徴とする請求項１に記載の実装基板。
【請求項３】
前記第１パターン及び第１位置合わせパターンは、膜厚が２０ｎｍ以下で形成されていることを特徴とする請求項２に記載の実装基板。
【請求項４】
前記第１パターン及び前記第１位置合わせパターンが前記レジスト材料で形成され、
導電材料で形成された配線パターン上の前記第１パターン及び前記第２パターンが形成されていない領域に前記バンプ形成領域が設定されていることを特徴とする請求項１に記載の実装基板。
【請求項５】
前記第１位置合わせパターンが、前記第１方向に延伸するように形成され、
前記第２位置合わせパターンが、前記第２方向に延伸するように形成されていることを特徴とする請求項１〜４の何れか１項に記載の実装基板。
【請求項６】
前記第１位置合わせパターン及び前記第２位置合わせパターンを交差させて十字状に形成されていることを特徴とする請求項５に記載の実装基板。
【請求項７】
前記第１位置合わせパターンまたは前記第２位置合わせパターンの少なくとも何れか一方が複数形成されており、
複数形成された前記位置合わせパターンの内の２つが、前記半導体素子の実装位置を挟んで対向する位置に形成されていることを特徴とする請求項１〜６の何れか１項に記載の実装基板。
【請求項８】
請求項１〜７に記載の前記実装基板を製造するための実装基板の製造方法であって、
絶縁基板上に、前記第１パターン及び前記第１位置合わせパターンを同時に印刷する工程と、
絶縁基板上に、前記レジスト材料を用いて前記第２パターン及び前記第２位置合わせパターンを同時に印刷する工程と、
前記レジスト材料を硬化させる工程と、を実行することを特徴とする実装基板の製造方法。
【請求項９】
請求項１〜７に記載の前記実装基板上に、前記半導体素子をフリップチップ接合し、前記半導体素子を樹脂封止した半導体装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２０１２−２４８６０８（Ｐ２０１２−２４８６０８Ａ）
【公開日】平成２４年１２月１３日（２０１２．１２．１３）
【国際特許分類】
【出願番号】特願２０１１−１１７８９９（Ｐ２０１１−１１７８９９）
【出願日】平成２３年５月２６日（２０１１．５．２６）
【出願人】（０００００５０４９）シャープ株式会社 (33,933)
【Ｆターム（参考）】
【公開日】平成２４年１２月１３日（２０１２．１２．１３）
【国際特許分類】
【出願日】平成２３年５月２６日（２０１１．５．２６）
【出願人】（０００００５０４９）シャープ株式会社 (33,933)
【Ｆターム（参考）】
[ Back to top ]