光半導体装置
【課題】青色レーザのような短波長光の受光素子として高感度・高速応答の光半導体装置を提供する。
【解決手段】第１導電型ｐの第１半導体層３の表面の一部を、第２導電型ｎのチャネル層１０に反転させる反転手段９を備え、第１半導体層３とチャネル層１０とで形成されるｐｎ接合面を受光領域とするフォトダイオード２０を備えたことを特徴とする光半導体装置を用いる。反転手段は、第１半導体層３の表層部に設けられた第２導電型ｎの第２半導体層５と；第１半導体層３の表層部に設けられ、第１半導体層３と第２半導体層５との間に逆バイアス電圧が印加された時に第２半導体層５に接して第１半導体層３の表面にチャネル層１０を形成されるチャネル領域３０と；チャネル領域３０上に設けられた絶縁体膜６とを備えることを特徴とする。
【解決手段】第１導電型ｐの第１半導体層３の表面の一部を、第２導電型ｎのチャネル層１０に反転させる反転手段９を備え、第１半導体層３とチャネル層１０とで形成されるｐｎ接合面を受光領域とするフォトダイオード２０を備えたことを特徴とする光半導体装置を用いる。反転手段は、第１半導体層３の表層部に設けられた第２導電型ｎの第２半導体層５と；第１半導体層３の表層部に設けられ、第１半導体層３と第２半導体層５との間に逆バイアス電圧が印加された時に第２半導体層５に接して第１半導体層３の表面にチャネル層１０を形成されるチャネル領域３０と；チャネル領域３０上に設けられた絶縁体膜６とを備えることを特徴とする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光半導体装置に関し、特に光に対する感度を向上した光半導体装置に関する。
【背景技術】
【０００２】
近年、記録系デバイスの高密度記録化のため、青色レーザのような短波長の入射光の受光素子の開発が進められている。一方、光信号の光源として使用される半導体レーザ素子の発振中心波長を短くすると、そのレーザー光を受光する半導体（シリコン）の光吸収係数が大きくなり、半導体中への侵入長が短くなる。したがって、効率良く光キャリアを取り出すためには、半導体の表面近傍での光キャリアの再結合による量子効率の低下を防ぐ必要がある。
【０００３】
短波長の光に対して高感度で高速応答な受光素子を得ることを目的とした技術として、例えば、特開２００４−８７９７９号公報に受光素子及びその製造方法並びに回路内蔵型受光素子が開示されている。図１は、その従来の回路内蔵受光素子の構造を示す断面図である。この回路内蔵受光素子１２０は、シリコンからなる比抵抗４０Ω・ｃｍ程度のＰ型半導体基板１０１を有し、このＰ型半導体基板１０１上に、Ｐ型高濃度埋込拡散層１０２、比抵抗１００Ω・ｃｍ以上のＰ型高比抵抗エピタキシャル層１０３、及び比抵抗１〜５Ω・ｃｍ程度のＮ型エピタキシャル層１０６が、この順に積層されている。この回路内蔵受光素子１２０は、フォトダイオード領域と、隣接して形成されたバイポーラトランジスタ素子領域とを有している。このフォトダイオード領域（図中、左側）とバイポーラ素子領域（図中、右側）とは、Ｐ型高濃度埋込拡散層１０２との界面からＮ型エピタキシャル層１０６との界面まで達するようにＰ型高比抵抗エピタキシャル層１０３に形成されたＰ型埋込分離拡散層１０４と、Ｎ型エピタキシャル層１０６の表面からＰ型埋込分離拡散層１０４まで達するように形成されたＰ型分離拡散層１０７とによって、素子分離されている。
【０００４】
フォトダイオード領域には、Ｎ型エピタキシャル層１０６の表面から０．３μｍ以下（例えば０．３μｍ）の深さにわたって、かつ、不純物のピーク濃度が１×１０２０［ｃｍ−３］よりも低濃度（例えば８×１０１９［ｃｍ−３］程度）となるように、Ｎ型不純物が拡散されてＮ型不純物拡散層１０８が形成されている。
【０００５】
バイポーラトランジスタ素子領域には、Ｐ型高比抵抗エピタキシャル層１０３の表面に埋め込まれるようにＮ型埋込拡散層１０５が形成されており、このＮ型埋込拡散層１０５上にコレクタ層であるＮ型ウェル拡散層１０９とＮ型不純物拡散層１０８とが互いに隣接して形成されている。Ｎ型ウェル拡散層１０９には、Ｐ−ベース拡散層１１０およびこのＰ−ベース拡散層１１０の両側に隣接するように形成されたＰ＋ベース拡散層１１１が設けられている。Ｐ−ベース拡散層１１０の領域内には、Ｎ型エミッタ拡散層１１２が形成されている。
【０００６】
このようにフォトダイオード領域の各層およびバイポーラトランジスタ素子領域の各層がそれぞれ形成されたＮ型エピタキシャル層１０６上には、全面にわたって表面保護絶縁膜が形成されている。この表面保護絶縁膜には、フォトダイオード領域のＮ型不純物拡散層１０８上とＰ型分離拡散層１０７上、バイポーラトランジスタ素子領域のコレクタ引き上げ層であるＮ型不純物拡散層１０８とＰ＋ベース拡散層１１１上およびＮ型エミッタ拡散層１１２上に、それぞれ開口部が形成され、各開口部には配線（電極）金属層１１４がそれぞれ設けられている。
【０００７】
Ｎ型不純物拡散層１０８内で発生した光キャリアは、Ｎ型不純物の濃度傾斜によって生じる内蔵電界により空乏層中まで移動し光電流が発生する。ところが、Ｎ型不純物拡散層１０８の不純物濃度が高濃度になると、光キャリアのライフタイムが短くなり、空乏層に到達するまでに光キャリアが再結合して消滅してしまう。このため、その光キャリアは光電流の生成に寄与することができず、受光素子の量子効率が低下する。特に既述のとおり、光の短波長化に伴って光の吸収係数が増加し、半導体層内への光の侵入長が短くなると、Ｎ型不純物拡散層１０８中で発生する光キャリアが増加する。そのため、Ｎ型不純物拡散層８の不純物濃度が高濃度である場合、受光素子の量子効率低下が顕著となる。このように、高濃度不純物拡散層内で光キャリアの再結合によって量子効率が低下することを防ぐために、濃度プロファイルを最適化している。
【０００８】
最適化の第一の方法として、Ｎ型不純物拡散層１０８の不純物濃度が高濃度である場合に、Ｎ型不純物拡散層１０８を浅く形成して拡散プロファイルを急峻にすることによって内蔵電界を高くする。これにより、Ｎ型不純物拡散層１０８を深く形成した場合に比べて、光キャリアが空乏層に移動する速度が速くなり、再結合するまでに光キャリアを空乏層内まで移動させることができるようになる。
【０００９】
最適化の第二の方法として、Ｎ型不純物拡散層１０８が深く形成されている場合に、不純物濃度を低くすることによって光キャリアのライフタイムを長くする。これにより、光キャリアが再結合せずに空乏層まで移動することができるようになる。
【００１０】
上記第一、第二いずれの方法においても、Ｎ型不純物拡散層１０８でのキャリア再結合を抑制するため不純物濃度のピーク位置を半導体表面もしくは表面に可能な限り近づける必要がある。そのためには、スルー酸化膜を介したイオン注入法が不可欠である。しかしながら、スルー酸化膜の形成に伴って、リードタイムが長くなり生産コストが増大する。加えて、製造工程中には、回路素子のような受光部以外の領域での素子形成時の高温熱処理を行う必要があり、受光部の拡散層を精度良く制御することが困難である。従って、青色レーザのような短波長光に対しても高感度・高速応答で受光可能な受光素子を簡単且つ低コストなプロセスで製造可能な技術が望まれている。
【００１１】
関連する技術として、特開２００３−９２４２４号公報に分割型受光素子および回路内蔵型受光素子および光ディスク装置が開示されている。この分割型受光素子は、第１導電型の半導体層上に互いに所定の間隔をあけて形成された複数の第２導電型の拡散層と、上記第１導電型の半導体層上の少なくとも上記複数の第２導電型の拡散層の間に形成され、上記複数の第２導電型の拡散層同士のリークを防止するリーク防止層と、上記複数の第２導電型の拡散層および上記リーク防止層を含む上記第１導電型の半導体層上の少なくとも光が入射する領域に形成された誘電体膜とを備えている。
【００１２】
特開平１１−２１４６６８号公報に固体撮像装置、並びに受光素子が開示されている。この固体撮像装置は、第１導電型の半導体基板と、前記半導体基板に複数形成され、光の入射により信号電荷を蓄積する第２導電型の蓄積層と、前記蓄積層の上面に形成される絶縁層と、前記絶縁層の上面に形成される光透過電極と、前記光透過電極に電位を印加して、下方に位置する前記蓄積層の表面に反転層を形成する電圧印加手段と、前記蓄積層に蓄積された信号電荷を走査し、画像信号として外部へ出力する信号転送手段とを備えている。
【００１３】
【特許文献１】特開２００４−８７９７９号公報
【特許文献２】特開２００３−９２４２４号公報
【特許文献３】特開平１１−２１４６６８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
本発明の目的は、青色レーザのような短波長光に対しても高感度・高速応答で受光可能とする光半導体装置を提供することにある。
【００１５】
本発明の他の目的は、青色レーザのような短波長光に対しても高感度・高速応答で受光可能な受光素子を簡単且つ低コストなプロセスで製造可能な光半導体装置を提供することにある。
【課題を解決するための手段】
【００１６】
以下に、発明を実施するための最良の形態で使用される番号・符号を用いて、課題を解決するための手段を説明する。これらの番号・符号は、特許請求の範囲の記載と発明を実施するための最良の形態との対応関係を明らかにするために括弧付きで付加されたものである。ただし、それらの番号・符号を、特許請求の範囲に記載されている発明の技術的範囲の解釈に用いてはならない。
【００１７】
上記課題を解決するために、本発明の光半導体装置は、第１導電型（ｐ）の第１半導体層（３）の表面の一部を、第２導電型（ｎ）のチャネル層（１０）に反転させる反転手段（９）を備え、第１半導体層（３）とチャネル層（１０）とで形成されるｐｎ接合面を受光領域とするフォトダイオード（２０）を備えたことを特徴とする。
【００１８】
上記の光半導体装置において、前記反転手段は、前記第１半導体層（３）の表層部に設けられた第２導電型（ｎ）の第２半導体層（５）と；前記第１半導体層（３）の表層部に設けられ、前記第１半導体層（３）と前記第２半導体層（５）との間に逆バイアス電圧が印加された時に前記第２半導体層（５）に接して前記第１半導体層（３）の表面に前記チャネル層（１０）を形成されるチャネル領域（３０）と；前記チャネル領域（３０）上に設けられた絶縁体膜（６）とを備えることを特徴とする。
【００１９】
上記の光半導体装置において、前記第２半導体層（５）は前記受光領域を取り囲んで配置されることを特徴とする。
【００２０】
上記の光半導体装置において、前記第１半導体層（３）は、前記受光領域に前記第２導電型（ｎ）の拡散層を含まないことを特徴とする。
【００２１】
上記の光半導体装置において、前記第１半導体層（３）の導電型はｐ型であり、前記第２半導体層（５）の導電型はｎ型であることを特徴とする。
【００２２】
上記の光半導体装置において、前記絶縁体膜（６）はシリコン酸化膜であることを特徴とする。
【００２３】
上記の光半導体装置において、前記第１半導体層（３）の比抵抗が１００Ω・ｃｍ以上であることを特徴とする。
【００２４】
上記の光半導体装置において、前記第１半導体層（３）の下には隣接して第１導電型（ｐの第３半導体層（２）が設けられ；前記第３半導体層（２）から前記第１半導体層（３）を貫通するとともに前記第２半導体層（５）を取り囲んで配置された、第１導電型（ｐ）の第４半導体層（４）が設けられ；更に、前記第１半導体層（３）の不純物濃度が前記第３半導体層（２）及び前記第４半導体層（４）の不純物濃度より低いことを特徴とする。
【００２５】
上記の光半導体装置において、前記第２半導体層（５）上には第１電極（９）が、前記第４半導体層（４）上には第２電極（８）がそれぞれ設けられ；前記第１電極（９）は前記受光領域を、前記第２電極（８）は前記第２半導体層（５）をそれぞれ取り囲んで配置されることを特徴とする。
【００２６】
上記の光半導体装置において、前記フォトダイオード（２０）と、トランジスタ（４０）とが同一半導体基板（１）上に集積されたことを特徴とする。
【００２７】
上記課題を解決するために本発明の光半導体装置の動作方法は、（ａ）光半導体層を準備するステップと；（ｂ）前記第１半導体層（３）と前記第２半導体層（５）との間に逆バイアス電圧を印加して前記第２半導体層（５）に接して前記第１半導体層（３）の表面に第２導電型（ｎ）のチャネル層（１０）を形成するステップと；（ｃ）前記第１半導体層（３）と前記チャネル層（１０）とで形成されるｐｎ接合領域を受光領域として、前記受光領域に光が入射することで発生する光電流を検出するステップとを具備する。
ここで、光半導体装置は第１導電型（ｐ）の第１半導体層（３）と、前記第１半導体層（３）の表層部に設けられた第２導電型（ｎ）の第２半導体層（３）と、前記第１半導体層（３）の下部に隣接して設けられた第１導電型（ｐ）の第３半導体層（２）と、前記第３半導体層（２）から前記第１半導体層（３）を貫通して設けられた第１導電型（ｐ）の第４半導体層（４）と、前記第２半導体層（５）上に設けられた第１電極（９）と、前記第４半導体層（４）上に設けられた第２電極（８）とを備える。
【００２８】
上記の光半導体装置の動作方法において、前記（ｃ）ステップにおいて、前記光は、青色の波長又はそれより長い波長を有する光であることを特徴とする。
【発明の効果】
【００２９】
本発明により、青色レーザのような短波長光の受光素子として高感度・高速応答の光半導体装置を提供することができる。短波長光の受光素子として高感度・高速応答であって、低コストで簡単なプロセスで製造可能な光半導体装置を提供することができる。
【発明を実施するための最良の形態】
【００３０】
以下、本発明の光半導体装置の実施の形態に関して、添付図面を参照して説明する。図２は、本発明の実施形態の構成の一例として、フォトダイオードとＭＯＳトランジスタとが同一半導体基板上に形成された光半導体装置を示す断面図である。このうち、フォトダイオード領域２０は、Ｐ型半導体基板１、Ｐ＋型埋込層２、Ｐ型エピタキシャル層３、Ｐ＋型拡散層４、Ｎ＋型拡散層５、反射防止膜６、フィールド膜７、アノード電極８及びカソード電極９を具備する。一方、ＭＯＳトランジスタ領域（４０）は、Ｎウェル拡散層３３、Ｐ＋型拡散層３４、ゲート酸化膜＋ポリシリゲート３５、保護絶縁膜３６及びドレイン／ソース電極３７を具備する。さらに、フォトダイオード領域とＭＯＳトランジスタ間にＬＯＣＯＳ（ＬＯＣａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）３２を具備する。
【００３１】
Ｐ型半導体基板１は、Ｐ型のシリコンに例示される。Ｐ＋型埋込層２は、Ｐ型半導体基板１を覆うように設けられている。不純物濃度が高いＰ型のシリコンに例示される。Ｐ型エピタキシャル層３は、Ｐ＋型埋込層を覆うように設けられている。不純物濃度が低い１００Ω・ｃｍ以上の高比抵抗なシリコンに例示される。Ｐ＋型拡散層４は、受光領域の外側における所定の位置に、Ｐ型エピタキシャル層３の表面からＰ＋型埋込層２の表面まで貫通するように設けられている。Ｐ型エピタキシャル層３の不純物濃度は、Ｐ＋型埋込層２及びＰ＋型拡散層４の不純物濃度よりも小さい。不純物濃度が高いＰ型のシリコンに例示される。Ｎ＋型拡散層５は、受光領域の外側における所定の位置に、Ｐ型エピタキシャル層３の表面に浅く埋め込まれている。不純物濃度が高いＮ型のシリコンに例示される。反射防止膜６は、受光領域におけるＰ型エピタキシャル層３の表面（チャネル領域３０の表面）を覆うように設けられている。反射防止膜６は、酸化シリコンに例示される酸化膜６ｂと、窒化シリコンに例示される窒化膜６ａを備える。その膜厚は、受光する光の波長に対応して光の反射を防止するように設定されている。フィールド膜７は、受光領域を除くＰ型エピタキシャル層３の表面を覆うように設けられている。フィールド膜７は、酸化シリコンに例示される酸化膜７ｂと、窒化シリコンに例示される窒化膜７ａを備える。アノード電極８は、フィールド膜７のＰ＋型拡散層４上に設けられた開口部を埋め、Ｐ＋型拡散層４に達するように設けられている。カソード電極９は、フィールド膜７のＮ＋型拡散層５上に設けられた開口部を埋め、Ｎ＋型拡散層５に達するように設けられている。
【００３２】
Ｐ型半導体基板１にＮ型ウェル拡散層３３が設けられている。Ｐ＋型拡散層３４はＮ型ウェル拡散層３３内に設けられている。ゲート酸化膜＋ポリシリゲート３５はＰ型半導体基板１上に設けられ、保護絶縁膜３６によって埋め込まれている。ドレイン／ソース電極３７は、Ｐ＋型拡散層３４上に設けられた開口部を埋め、Ｐ＋型拡散層３４に達するように設けられている。
【００３３】
フォトダイオード領域２０とＭＯＳトランジスタ間及びＭＯＳトランジスタ同士間を絶縁するＬＯＣＯＳ３２は、酸化シリコンに例示される。
【００３４】
図３は、本発明の光半導体装置の実施の形態の構成の一例のうち、フォトダイオード領域２０を示す上面図である。フォトダイオード領域２０は、反射防止膜６が上部に設けられた受光領域を囲むように、カソード電極９及びアノード電極８が設けられている。Ｐ型エピタキシャル層３の表面とカソード電極９とアノード電極８との間の絶縁は、フィールド膜７により行われている。
【００３５】
次に、本発明の光半導体装置の実施の形態の動作について説明する。図４は、本発明の光半導体装置の実施の形態の動作原理を示す断面図である。本実施の形態では、受光領域に拡散層を形成せず、フィールド膜７、反射防止膜６直下において、アノード電極８とカソード電極９との間に逆バイアスを印加することで非常に浅い反転層１０を形成し、これをカソード拡散層として利用している。以下、詳細に説明する。
【００３６】
Ｐ型エピタキシャル層３に高比抵抗（１００Ω・ｃｍ以上）のシリコンを使用し、アノード電極８とカソード電極９と間に一定以上の逆バイアスＥを印加する。それにより、酸化膜７ｂ、６ｂと窒化膜７ａ、６ａとからなるフィールド膜７、反射防止膜６の直下におけるＰ型エピタキシャル層３表面（チャネル領域３０）に、非常に浅い反転層（Ｎ＋チャネル）１０が形成される。この非常に浅い反転層１０がカソード拡散層として機能する。すなわち、反転層１０の内部で光の受光により光キャリアが発生し、その光キャリアが濃度傾斜による内蔵電界により空乏層１１中まで移動することで、Ｐ＋型埋込層２及びＰ＋型拡散層４と反転層（Ｎ＋チャネル）１０との間のｐｎ接合により光電流が発生する。このとき、逆バイアス印加時に空乏層１１が高比抵抗層側に広げられる。そのため、フォトダイオード（Ｐ＋型埋込層２及びＰ＋型拡散層４と反転層（Ｎ＋チャネル）１０）の容量が低減されて高速応答も同時に可能となる。
【００３７】
フィールド膜７、反射防止膜６の酸化膜（ＳｉＯ２）７ｂ、６ｂは“＋”の電荷が存在しやすいことが知られている。そのため、Ｐ型エピタキシャル層３と酸化膜７ｂ、６ｂとの界面近傍では、酸化膜７ｂ、６ｂ内の“＋”の電荷に押されて、Ｐ型エピタキシャル層３表面のホールが欠乏することがある。つまり、界面に沿ってホール濃度が極めて少ない薄い層が形成されている。このような状態で、アノード電極８とカソード電極９間に逆バイアスＥを印加すると、酸化膜７ｂ、６ｂを介して加えられた＋電位のために、界面近傍のＰ−領域（Ｐ型エピタキシャル層３）が空乏層化する。更に、強い逆バイアスＥを印加すると、界面に電子が集まりＮ型の反転層１０が形成される。これにより、Ｐ＋型埋込層２及びＰ＋型拡散層４と反転層１０との間でｐｎ接合ができる。この反転層１０を受光素子のカソード拡散層として利用することで、特別にイオン注入等によりカソード拡散層を形成する必要が無くなる。また、反転層１０は非常に浅く形成されるため、Ｐ型エピタキシャル層３表面での再結合による量子効率の低下を防ぎ、高感度の受光素子を形成することができる。そのため、受光領域に非常に浅く拡散層を形成する必要が無くなる。そして、拡散層を形成しないため、その後の受光部以外を形成時の高温熱処理による影響を受けることがない。
【００３８】
図５〜図８は、本発明の光半導体装置の実施の形態における製造方法を示す断面図である。図５（ａ）を参照して、まず、比抵抗３０Ω・ｃｍ程度（不純物濃度：４．４４×１０１４ｃｍ３）のｐ型シリコンのＰ型半導体基板１を準備する。そして、そのＰ型半導体基板１を覆うように、Ｐ＋型埋込層２を不純物拡散法により形成する。ここで、Ｐ＋型埋込層２のシート抵抗は、１００Ω／□程度である。その後、Ｐ＋型埋込層２を覆うように、Ｐ型エピタキシャル層３をエピタキシャル成長法により形成する。ここで、Ｐ型エピタキシャル層３の比抵抗は、１００Ω・ｃｍ以上（不純物濃度：１．３３×１０１４ｃｍ３以下）とする。その後、Ｐ型エピタキシャル層３の表面を熱酸化することにより、酸化シリコンの酸化膜１２を形成する。
【００３９】
図５（ｂ）を参照して、次に、酸化膜１２を覆うようにフォトレジスト１３を形成して、そのフォトレジスト１３のパターニングをリソグラフィ工程により行う。そして、フォトレジスト１３の開口部において、イオン注入法又は不純物拡散法により、Ｐ型エピタキシャル層３表面からＰ型半導体基板１へ伸びるようにＰ＋型拡散層４を形成する。ここで、Ｐ＋型拡散層４の不純物濃度は、２．０×１０１９ｃｍ３程度である。
【００４０】
図５（ｃ）を参照して、続いて、フォトレジスト１３及び酸化膜１２を除去した後、熱処理工程を行うことにより、Ｐ＋型拡散層４のｐ型不純物とＰ＋型埋込層２のｐ型不純物とが相互に拡散、活性化する。それにより、Ｐ＋型拡散層４とＰ＋型埋込層２とがつながる。
【００４１】
図６（ａ）を参照して、その後、Ｐ型エピタキシャル層３及びＰ＋型拡散層４の表面を熱酸化することにより、酸化シリコンの酸化膜１４を形成する。図６（ｂ）を参照して、次に、酸化膜１４を覆うようにフォトレジスト１５を形成して、そのフォトレジスト１５のパターニングをリソグラフィ工程により行う。これにより、フォトレジスト１５に開口部１６が形成される。図６（ｃ）を参照して、続いて、フォトレジスト１５の開口部１６において、イオン注入法又は不純物拡散法により、Ｐ型エピタキシャル層３表面領域にＮ＋型拡散層５を形成する。ここで、Ｎ＋型拡散層５の不純物濃度は、２．０×１０１９ｃｍ３程度である。
【００４２】
図７（ａ）を参照して、続いて、フォトレジスト１５及び酸化膜１４を除去した後、熱処理工程を行うことにより、Ｎ＋型拡散層５のｎ型不純物が拡散、活性化する。その後、Ｐ型エピタキシャル層３及びＰ＋型拡散層４の表面を熱酸化することにより、酸化シリコンの酸化膜７ｂを形成する。ここで、酸化膜７ｂの膜厚は、例えば５０ｎｍ程度である。酸化は、例えば、１０５０℃、Ｈ２：５％雰囲気でのＩＳＳＧ（Ｉｎ Ｓｉｔｕ Ｓｔｅａｍ Ｇｅｎｅｒａｔｉｏｎ）法で行う。続いて、酸化膜７ｂを覆うように、ＣＶＤ法により窒化シリコンの窒化膜７ａを形成する。ここで、窒化膜７ａの膜厚は、例えば１８０ｎｍ程度である。
【００４３】
図７（ｂ）を参照して、次に、窒化膜７ａを覆うようにフォトレジスト１７を形成して、そのフォトレジスト１７のパターニングをリソグラフィ工程により行う。続いて、フォトレジスト１７の開口部１８において、ドライエッチングにより、窒化膜７ａ及び酸化膜７ｂを除去する。その結果、開口部１８において、Ｐ型エピタキシャル層３の表面が露出される。この露出された領域が、受光領域となる。また、酸化膜７ｂ及び窒化膜７ａの積層膜で構成されるフィールド膜７が形成される。
【００４４】
図７（ｃ）を参照して、その後、Ｐ型エピタキシャル層３の露出された領域を覆うように、ＣＶＤ法により酸化シリコンの酸化膜６ｂを形成する。ここで、酸化膜６ｂの膜厚は、例えば１０ｎｍ程度である。続いて、酸化膜６ｂを覆うように、ＣＶＤ法により窒化シリコンの窒化膜６ａを形成する。ここで、窒化膜７ａは、膜厚が、例えば４０ｎｍ程度である。その後、フォトレジスト１７が除去されることにより、フォトレジスト１７上の酸化膜６ｂ及び窒化膜６ａも除去される。その結果、受光領域に、酸化膜６ｂ及び窒化膜６ａの積層膜で構成される反射防止膜６が形成される。なお、酸化膜６ｂ及び窒化膜６ａの膜厚は、受光する光の波長に基づいて、予め設定される。
【００４５】
図８（ａ）を参照して、次に、フィールド膜７及び反射防止膜６を覆うようにフォトレジスト１９を形成して、そのフォトレジスト１９のパターニングをリソグラフィ工程により行う。これにより、フォトレジスト１９に開口部２４、２１が形成される。図８（ｂ）を参照して、続いて、フォトレジスト１９の開口部２４、２１において、ドライエッチングにより、フィールド膜７に貫通孔２２、２３を形成する。ここで、貫通孔２２は、Ｎ＋型拡散層５上に、Ｎ＋型拡散層５表面が露出するように開口される。貫通孔２３は、Ｐ＋型拡散層４上に、Ｐ＋型拡散層４表面が露出するように開口される。図８（ｃ）を参照して、その後、リソグラフィ工程、金属成膜工程及びフォトレジスト除去工程により、開口部２２を埋めてＮ＋型拡散層５表面に達するようカソード電極９が設けられ、開口部２３を埋めてＰ＋型拡散層４表面に達するようにアノード電極８が設けられる。
【００４６】
以上の工程により、フォトダイオード領域２０が製造される。
【００４７】
次に、本発明の光半導体装置の動作方法について説明する。図９は、本発明の光半導体の実施の形態における動作を示すフロー図である。まず、本発明の光半導体装置（図２）を準備する（ステップＳ０１）。次に、アノード電極８とカソード電極９との間に逆バイアスＥを印加して、光半導体装置（図４）を計測可能な状態にする（ステップＳ０２）。これにより、フィールド膜７及び反射防止膜６の直下におけるＰ型エピタキシャル層３表面に、非常に浅い反転層（Ｎ＋チャネル）１０が形成される。この非常に浅い反転層１０がカソード拡散層として機能する。測定対象の光が照射されることにより、光半導体装置（図４）はその光を受光する（ステップＳ０３）。その光が受光領域のＰ型エピタキシャル層３表面に達すると、反転層１０の内部で光の受光により光キャリアが発生し、その光キャリアが濃度傾斜による内蔵電界により空乏層１１中まで移動することで、Ｐ＋型埋込層２及びＰ＋型拡散層４と反転層（Ｎ＋チャネル）１０との間のｐｎ接合により光電流が発生する。この光電流が、Ｐ＋型埋込層２及びＰ＋型拡散層４を介してアノード電極８から取り出されて計測されることで、測定が行われる。
【００４８】
本発明では、Ｐ型エピタキシャル層３に高比抵抗のシリコンを使用し、アノード電極８とカソード電極９との間に逆バイアスを印加することで、フィールド膜・反射防止膜下に非常に浅い反転層（Ｎ＋チャネル）１０を形成する。この形成されたＮ＋チャネル（反転層１０）は、Ｐ型拡散層（Ｐ＋型埋込層２、Ｐ＋型拡散層４）との間で、ｐｎ接合により受光領域として働く。それにより、短波長の入射光のシリコン中への侵入長が短くても、形成された非常に浅いＮ＋チャネルがカソード拡散層となって、光キャリアの再結合による量子効率の低下を防ぐので、光キャリアは高効率に光電流に変換される。
【００４９】
本発明により、青色レーザのような短波長光を高感度・高速応答で受光可能となる。また、青色レーザのような短波長光を高感度・高速応答で受光可能な受光素子を簡単且つ低コストなプロセスで製造可能となる。
【図面の簡単な説明】
【００５０】
【図１】図１は、従来の回路内蔵受光素子の構造を示す断面図である。
【図２】図２は、本発明の光半導体装置の実施の形態の構成を示す断面図である。
【図３】図３は、本発明の光半導体装置の実施の形態の構成を示す上面図である。
【図４】図４は、本発明の光半導体装置の実施の形態の動作原理を示す断面図である。
【図５】図５は、本発明の光半導体装置の実施の形態の製造方法を示す断面図である。
【図６】図６は、本発明の光半導体装置の実施の形態の製造方法を示す断面図である。
【図７】図７は、本発明の光半導体装置の実施の形態の製造方法を示す断面図である。
【図８】図８は、本発明の光半導体装置の実施の形態の製造方法を示す断面図である。
【図９】図９は、本発明の光半導体の実施の形態における動作を示すフロー図である。
【符号の説明】
【００５１】
１ Ｐ型半導体基板
２ Ｐ＋型埋込層
３ Ｐ型エピタキシャル層
４ Ｐ＋型拡散層
５ Ｎ＋型拡散層
６ 反射防止膜
７ フィールド膜
８ アノード電極
９ カソード電極
１０ 反転層
１１ 空乏層
１２、１４ 酸化膜
１３、１５、１７、１９ フォトレジスト
１６、１８、２１、２２、２３、２４ 開口部
２０ フォトダイオード領域
３０ チャネル領域
３２ ＬＯＣＯＳ
３３ Ｎウェル拡散層
３４ Ｐ＋型拡散層
３５ ゲート酸化膜＋ポリシリゲート
３６ 保護絶縁膜
３７ ドレイン／ソース電極
４０ ＭＯＳトランジスタ領域
【技術分野】
【０００１】
本発明は、光半導体装置に関し、特に光に対する感度を向上した光半導体装置に関する。
【背景技術】
【０００２】
近年、記録系デバイスの高密度記録化のため、青色レーザのような短波長の入射光の受光素子の開発が進められている。一方、光信号の光源として使用される半導体レーザ素子の発振中心波長を短くすると、そのレーザー光を受光する半導体（シリコン）の光吸収係数が大きくなり、半導体中への侵入長が短くなる。したがって、効率良く光キャリアを取り出すためには、半導体の表面近傍での光キャリアの再結合による量子効率の低下を防ぐ必要がある。
【０００３】
短波長の光に対して高感度で高速応答な受光素子を得ることを目的とした技術として、例えば、特開２００４−８７９７９号公報に受光素子及びその製造方法並びに回路内蔵型受光素子が開示されている。図１は、その従来の回路内蔵受光素子の構造を示す断面図である。この回路内蔵受光素子１２０は、シリコンからなる比抵抗４０Ω・ｃｍ程度のＰ型半導体基板１０１を有し、このＰ型半導体基板１０１上に、Ｐ型高濃度埋込拡散層１０２、比抵抗１００Ω・ｃｍ以上のＰ型高比抵抗エピタキシャル層１０３、及び比抵抗１〜５Ω・ｃｍ程度のＮ型エピタキシャル層１０６が、この順に積層されている。この回路内蔵受光素子１２０は、フォトダイオード領域と、隣接して形成されたバイポーラトランジスタ素子領域とを有している。このフォトダイオード領域（図中、左側）とバイポーラ素子領域（図中、右側）とは、Ｐ型高濃度埋込拡散層１０２との界面からＮ型エピタキシャル層１０６との界面まで達するようにＰ型高比抵抗エピタキシャル層１０３に形成されたＰ型埋込分離拡散層１０４と、Ｎ型エピタキシャル層１０６の表面からＰ型埋込分離拡散層１０４まで達するように形成されたＰ型分離拡散層１０７とによって、素子分離されている。
【０００４】
フォトダイオード領域には、Ｎ型エピタキシャル層１０６の表面から０．３μｍ以下（例えば０．３μｍ）の深さにわたって、かつ、不純物のピーク濃度が１×１０２０［ｃｍ−３］よりも低濃度（例えば８×１０１９［ｃｍ−３］程度）となるように、Ｎ型不純物が拡散されてＮ型不純物拡散層１０８が形成されている。
【０００５】
バイポーラトランジスタ素子領域には、Ｐ型高比抵抗エピタキシャル層１０３の表面に埋め込まれるようにＮ型埋込拡散層１０５が形成されており、このＮ型埋込拡散層１０５上にコレクタ層であるＮ型ウェル拡散層１０９とＮ型不純物拡散層１０８とが互いに隣接して形成されている。Ｎ型ウェル拡散層１０９には、Ｐ−ベース拡散層１１０およびこのＰ−ベース拡散層１１０の両側に隣接するように形成されたＰ＋ベース拡散層１１１が設けられている。Ｐ−ベース拡散層１１０の領域内には、Ｎ型エミッタ拡散層１１２が形成されている。
【０００６】
このようにフォトダイオード領域の各層およびバイポーラトランジスタ素子領域の各層がそれぞれ形成されたＮ型エピタキシャル層１０６上には、全面にわたって表面保護絶縁膜が形成されている。この表面保護絶縁膜には、フォトダイオード領域のＮ型不純物拡散層１０８上とＰ型分離拡散層１０７上、バイポーラトランジスタ素子領域のコレクタ引き上げ層であるＮ型不純物拡散層１０８とＰ＋ベース拡散層１１１上およびＮ型エミッタ拡散層１１２上に、それぞれ開口部が形成され、各開口部には配線（電極）金属層１１４がそれぞれ設けられている。
【０００７】
Ｎ型不純物拡散層１０８内で発生した光キャリアは、Ｎ型不純物の濃度傾斜によって生じる内蔵電界により空乏層中まで移動し光電流が発生する。ところが、Ｎ型不純物拡散層１０８の不純物濃度が高濃度になると、光キャリアのライフタイムが短くなり、空乏層に到達するまでに光キャリアが再結合して消滅してしまう。このため、その光キャリアは光電流の生成に寄与することができず、受光素子の量子効率が低下する。特に既述のとおり、光の短波長化に伴って光の吸収係数が増加し、半導体層内への光の侵入長が短くなると、Ｎ型不純物拡散層１０８中で発生する光キャリアが増加する。そのため、Ｎ型不純物拡散層８の不純物濃度が高濃度である場合、受光素子の量子効率低下が顕著となる。このように、高濃度不純物拡散層内で光キャリアの再結合によって量子効率が低下することを防ぐために、濃度プロファイルを最適化している。
【０００８】
最適化の第一の方法として、Ｎ型不純物拡散層１０８の不純物濃度が高濃度である場合に、Ｎ型不純物拡散層１０８を浅く形成して拡散プロファイルを急峻にすることによって内蔵電界を高くする。これにより、Ｎ型不純物拡散層１０８を深く形成した場合に比べて、光キャリアが空乏層に移動する速度が速くなり、再結合するまでに光キャリアを空乏層内まで移動させることができるようになる。
【０００９】
最適化の第二の方法として、Ｎ型不純物拡散層１０８が深く形成されている場合に、不純物濃度を低くすることによって光キャリアのライフタイムを長くする。これにより、光キャリアが再結合せずに空乏層まで移動することができるようになる。
【００１０】
上記第一、第二いずれの方法においても、Ｎ型不純物拡散層１０８でのキャリア再結合を抑制するため不純物濃度のピーク位置を半導体表面もしくは表面に可能な限り近づける必要がある。そのためには、スルー酸化膜を介したイオン注入法が不可欠である。しかしながら、スルー酸化膜の形成に伴って、リードタイムが長くなり生産コストが増大する。加えて、製造工程中には、回路素子のような受光部以外の領域での素子形成時の高温熱処理を行う必要があり、受光部の拡散層を精度良く制御することが困難である。従って、青色レーザのような短波長光に対しても高感度・高速応答で受光可能な受光素子を簡単且つ低コストなプロセスで製造可能な技術が望まれている。
【００１１】
関連する技術として、特開２００３−９２４２４号公報に分割型受光素子および回路内蔵型受光素子および光ディスク装置が開示されている。この分割型受光素子は、第１導電型の半導体層上に互いに所定の間隔をあけて形成された複数の第２導電型の拡散層と、上記第１導電型の半導体層上の少なくとも上記複数の第２導電型の拡散層の間に形成され、上記複数の第２導電型の拡散層同士のリークを防止するリーク防止層と、上記複数の第２導電型の拡散層および上記リーク防止層を含む上記第１導電型の半導体層上の少なくとも光が入射する領域に形成された誘電体膜とを備えている。
【００１２】
特開平１１−２１４６６８号公報に固体撮像装置、並びに受光素子が開示されている。この固体撮像装置は、第１導電型の半導体基板と、前記半導体基板に複数形成され、光の入射により信号電荷を蓄積する第２導電型の蓄積層と、前記蓄積層の上面に形成される絶縁層と、前記絶縁層の上面に形成される光透過電極と、前記光透過電極に電位を印加して、下方に位置する前記蓄積層の表面に反転層を形成する電圧印加手段と、前記蓄積層に蓄積された信号電荷を走査し、画像信号として外部へ出力する信号転送手段とを備えている。
【００１３】
【特許文献１】特開２００４−８７９７９号公報
【特許文献２】特開２００３−９２４２４号公報
【特許文献３】特開平１１−２１４６６８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
本発明の目的は、青色レーザのような短波長光に対しても高感度・高速応答で受光可能とする光半導体装置を提供することにある。
【００１５】
本発明の他の目的は、青色レーザのような短波長光に対しても高感度・高速応答で受光可能な受光素子を簡単且つ低コストなプロセスで製造可能な光半導体装置を提供することにある。
【課題を解決するための手段】
【００１６】
以下に、発明を実施するための最良の形態で使用される番号・符号を用いて、課題を解決するための手段を説明する。これらの番号・符号は、特許請求の範囲の記載と発明を実施するための最良の形態との対応関係を明らかにするために括弧付きで付加されたものである。ただし、それらの番号・符号を、特許請求の範囲に記載されている発明の技術的範囲の解釈に用いてはならない。
【００１７】
上記課題を解決するために、本発明の光半導体装置は、第１導電型（ｐ）の第１半導体層（３）の表面の一部を、第２導電型（ｎ）のチャネル層（１０）に反転させる反転手段（９）を備え、第１半導体層（３）とチャネル層（１０）とで形成されるｐｎ接合面を受光領域とするフォトダイオード（２０）を備えたことを特徴とする。
【００１８】
上記の光半導体装置において、前記反転手段は、前記第１半導体層（３）の表層部に設けられた第２導電型（ｎ）の第２半導体層（５）と；前記第１半導体層（３）の表層部に設けられ、前記第１半導体層（３）と前記第２半導体層（５）との間に逆バイアス電圧が印加された時に前記第２半導体層（５）に接して前記第１半導体層（３）の表面に前記チャネル層（１０）を形成されるチャネル領域（３０）と；前記チャネル領域（３０）上に設けられた絶縁体膜（６）とを備えることを特徴とする。
【００１９】
上記の光半導体装置において、前記第２半導体層（５）は前記受光領域を取り囲んで配置されることを特徴とする。
【００２０】
上記の光半導体装置において、前記第１半導体層（３）は、前記受光領域に前記第２導電型（ｎ）の拡散層を含まないことを特徴とする。
【００２１】
上記の光半導体装置において、前記第１半導体層（３）の導電型はｐ型であり、前記第２半導体層（５）の導電型はｎ型であることを特徴とする。
【００２２】
上記の光半導体装置において、前記絶縁体膜（６）はシリコン酸化膜であることを特徴とする。
【００２３】
上記の光半導体装置において、前記第１半導体層（３）の比抵抗が１００Ω・ｃｍ以上であることを特徴とする。
【００２４】
上記の光半導体装置において、前記第１半導体層（３）の下には隣接して第１導電型（ｐの第３半導体層（２）が設けられ；前記第３半導体層（２）から前記第１半導体層（３）を貫通するとともに前記第２半導体層（５）を取り囲んで配置された、第１導電型（ｐ）の第４半導体層（４）が設けられ；更に、前記第１半導体層（３）の不純物濃度が前記第３半導体層（２）及び前記第４半導体層（４）の不純物濃度より低いことを特徴とする。
【００２５】
上記の光半導体装置において、前記第２半導体層（５）上には第１電極（９）が、前記第４半導体層（４）上には第２電極（８）がそれぞれ設けられ；前記第１電極（９）は前記受光領域を、前記第２電極（８）は前記第２半導体層（５）をそれぞれ取り囲んで配置されることを特徴とする。
【００２６】
上記の光半導体装置において、前記フォトダイオード（２０）と、トランジスタ（４０）とが同一半導体基板（１）上に集積されたことを特徴とする。
【００２７】
上記課題を解決するために本発明の光半導体装置の動作方法は、（ａ）光半導体層を準備するステップと；（ｂ）前記第１半導体層（３）と前記第２半導体層（５）との間に逆バイアス電圧を印加して前記第２半導体層（５）に接して前記第１半導体層（３）の表面に第２導電型（ｎ）のチャネル層（１０）を形成するステップと；（ｃ）前記第１半導体層（３）と前記チャネル層（１０）とで形成されるｐｎ接合領域を受光領域として、前記受光領域に光が入射することで発生する光電流を検出するステップとを具備する。
ここで、光半導体装置は第１導電型（ｐ）の第１半導体層（３）と、前記第１半導体層（３）の表層部に設けられた第２導電型（ｎ）の第２半導体層（３）と、前記第１半導体層（３）の下部に隣接して設けられた第１導電型（ｐ）の第３半導体層（２）と、前記第３半導体層（２）から前記第１半導体層（３）を貫通して設けられた第１導電型（ｐ）の第４半導体層（４）と、前記第２半導体層（５）上に設けられた第１電極（９）と、前記第４半導体層（４）上に設けられた第２電極（８）とを備える。
【００２８】
上記の光半導体装置の動作方法において、前記（ｃ）ステップにおいて、前記光は、青色の波長又はそれより長い波長を有する光であることを特徴とする。
【発明の効果】
【００２９】
本発明により、青色レーザのような短波長光の受光素子として高感度・高速応答の光半導体装置を提供することができる。短波長光の受光素子として高感度・高速応答であって、低コストで簡単なプロセスで製造可能な光半導体装置を提供することができる。
【発明を実施するための最良の形態】
【００３０】
以下、本発明の光半導体装置の実施の形態に関して、添付図面を参照して説明する。図２は、本発明の実施形態の構成の一例として、フォトダイオードとＭＯＳトランジスタとが同一半導体基板上に形成された光半導体装置を示す断面図である。このうち、フォトダイオード領域２０は、Ｐ型半導体基板１、Ｐ＋型埋込層２、Ｐ型エピタキシャル層３、Ｐ＋型拡散層４、Ｎ＋型拡散層５、反射防止膜６、フィールド膜７、アノード電極８及びカソード電極９を具備する。一方、ＭＯＳトランジスタ領域（４０）は、Ｎウェル拡散層３３、Ｐ＋型拡散層３４、ゲート酸化膜＋ポリシリゲート３５、保護絶縁膜３６及びドレイン／ソース電極３７を具備する。さらに、フォトダイオード領域とＭＯＳトランジスタ間にＬＯＣＯＳ（ＬＯＣａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）３２を具備する。
【００３１】
Ｐ型半導体基板１は、Ｐ型のシリコンに例示される。Ｐ＋型埋込層２は、Ｐ型半導体基板１を覆うように設けられている。不純物濃度が高いＰ型のシリコンに例示される。Ｐ型エピタキシャル層３は、Ｐ＋型埋込層を覆うように設けられている。不純物濃度が低い１００Ω・ｃｍ以上の高比抵抗なシリコンに例示される。Ｐ＋型拡散層４は、受光領域の外側における所定の位置に、Ｐ型エピタキシャル層３の表面からＰ＋型埋込層２の表面まで貫通するように設けられている。Ｐ型エピタキシャル層３の不純物濃度は、Ｐ＋型埋込層２及びＰ＋型拡散層４の不純物濃度よりも小さい。不純物濃度が高いＰ型のシリコンに例示される。Ｎ＋型拡散層５は、受光領域の外側における所定の位置に、Ｐ型エピタキシャル層３の表面に浅く埋め込まれている。不純物濃度が高いＮ型のシリコンに例示される。反射防止膜６は、受光領域におけるＰ型エピタキシャル層３の表面（チャネル領域３０の表面）を覆うように設けられている。反射防止膜６は、酸化シリコンに例示される酸化膜６ｂと、窒化シリコンに例示される窒化膜６ａを備える。その膜厚は、受光する光の波長に対応して光の反射を防止するように設定されている。フィールド膜７は、受光領域を除くＰ型エピタキシャル層３の表面を覆うように設けられている。フィールド膜７は、酸化シリコンに例示される酸化膜７ｂと、窒化シリコンに例示される窒化膜７ａを備える。アノード電極８は、フィールド膜７のＰ＋型拡散層４上に設けられた開口部を埋め、Ｐ＋型拡散層４に達するように設けられている。カソード電極９は、フィールド膜７のＮ＋型拡散層５上に設けられた開口部を埋め、Ｎ＋型拡散層５に達するように設けられている。
【００３２】
Ｐ型半導体基板１にＮ型ウェル拡散層３３が設けられている。Ｐ＋型拡散層３４はＮ型ウェル拡散層３３内に設けられている。ゲート酸化膜＋ポリシリゲート３５はＰ型半導体基板１上に設けられ、保護絶縁膜３６によって埋め込まれている。ドレイン／ソース電極３７は、Ｐ＋型拡散層３４上に設けられた開口部を埋め、Ｐ＋型拡散層３４に達するように設けられている。
【００３３】
フォトダイオード領域２０とＭＯＳトランジスタ間及びＭＯＳトランジスタ同士間を絶縁するＬＯＣＯＳ３２は、酸化シリコンに例示される。
【００３４】
図３は、本発明の光半導体装置の実施の形態の構成の一例のうち、フォトダイオード領域２０を示す上面図である。フォトダイオード領域２０は、反射防止膜６が上部に設けられた受光領域を囲むように、カソード電極９及びアノード電極８が設けられている。Ｐ型エピタキシャル層３の表面とカソード電極９とアノード電極８との間の絶縁は、フィールド膜７により行われている。
【００３５】
次に、本発明の光半導体装置の実施の形態の動作について説明する。図４は、本発明の光半導体装置の実施の形態の動作原理を示す断面図である。本実施の形態では、受光領域に拡散層を形成せず、フィールド膜７、反射防止膜６直下において、アノード電極８とカソード電極９との間に逆バイアスを印加することで非常に浅い反転層１０を形成し、これをカソード拡散層として利用している。以下、詳細に説明する。
【００３６】
Ｐ型エピタキシャル層３に高比抵抗（１００Ω・ｃｍ以上）のシリコンを使用し、アノード電極８とカソード電極９と間に一定以上の逆バイアスＥを印加する。それにより、酸化膜７ｂ、６ｂと窒化膜７ａ、６ａとからなるフィールド膜７、反射防止膜６の直下におけるＰ型エピタキシャル層３表面（チャネル領域３０）に、非常に浅い反転層（Ｎ＋チャネル）１０が形成される。この非常に浅い反転層１０がカソード拡散層として機能する。すなわち、反転層１０の内部で光の受光により光キャリアが発生し、その光キャリアが濃度傾斜による内蔵電界により空乏層１１中まで移動することで、Ｐ＋型埋込層２及びＰ＋型拡散層４と反転層（Ｎ＋チャネル）１０との間のｐｎ接合により光電流が発生する。このとき、逆バイアス印加時に空乏層１１が高比抵抗層側に広げられる。そのため、フォトダイオード（Ｐ＋型埋込層２及びＰ＋型拡散層４と反転層（Ｎ＋チャネル）１０）の容量が低減されて高速応答も同時に可能となる。
【００３７】
フィールド膜７、反射防止膜６の酸化膜（ＳｉＯ２）７ｂ、６ｂは“＋”の電荷が存在しやすいことが知られている。そのため、Ｐ型エピタキシャル層３と酸化膜７ｂ、６ｂとの界面近傍では、酸化膜７ｂ、６ｂ内の“＋”の電荷に押されて、Ｐ型エピタキシャル層３表面のホールが欠乏することがある。つまり、界面に沿ってホール濃度が極めて少ない薄い層が形成されている。このような状態で、アノード電極８とカソード電極９間に逆バイアスＥを印加すると、酸化膜７ｂ、６ｂを介して加えられた＋電位のために、界面近傍のＰ−領域（Ｐ型エピタキシャル層３）が空乏層化する。更に、強い逆バイアスＥを印加すると、界面に電子が集まりＮ型の反転層１０が形成される。これにより、Ｐ＋型埋込層２及びＰ＋型拡散層４と反転層１０との間でｐｎ接合ができる。この反転層１０を受光素子のカソード拡散層として利用することで、特別にイオン注入等によりカソード拡散層を形成する必要が無くなる。また、反転層１０は非常に浅く形成されるため、Ｐ型エピタキシャル層３表面での再結合による量子効率の低下を防ぎ、高感度の受光素子を形成することができる。そのため、受光領域に非常に浅く拡散層を形成する必要が無くなる。そして、拡散層を形成しないため、その後の受光部以外を形成時の高温熱処理による影響を受けることがない。
【００３８】
図５〜図８は、本発明の光半導体装置の実施の形態における製造方法を示す断面図である。図５（ａ）を参照して、まず、比抵抗３０Ω・ｃｍ程度（不純物濃度：４．４４×１０１４ｃｍ３）のｐ型シリコンのＰ型半導体基板１を準備する。そして、そのＰ型半導体基板１を覆うように、Ｐ＋型埋込層２を不純物拡散法により形成する。ここで、Ｐ＋型埋込層２のシート抵抗は、１００Ω／□程度である。その後、Ｐ＋型埋込層２を覆うように、Ｐ型エピタキシャル層３をエピタキシャル成長法により形成する。ここで、Ｐ型エピタキシャル層３の比抵抗は、１００Ω・ｃｍ以上（不純物濃度：１．３３×１０１４ｃｍ３以下）とする。その後、Ｐ型エピタキシャル層３の表面を熱酸化することにより、酸化シリコンの酸化膜１２を形成する。
【００３９】
図５（ｂ）を参照して、次に、酸化膜１２を覆うようにフォトレジスト１３を形成して、そのフォトレジスト１３のパターニングをリソグラフィ工程により行う。そして、フォトレジスト１３の開口部において、イオン注入法又は不純物拡散法により、Ｐ型エピタキシャル層３表面からＰ型半導体基板１へ伸びるようにＰ＋型拡散層４を形成する。ここで、Ｐ＋型拡散層４の不純物濃度は、２．０×１０１９ｃｍ３程度である。
【００４０】
図５（ｃ）を参照して、続いて、フォトレジスト１３及び酸化膜１２を除去した後、熱処理工程を行うことにより、Ｐ＋型拡散層４のｐ型不純物とＰ＋型埋込層２のｐ型不純物とが相互に拡散、活性化する。それにより、Ｐ＋型拡散層４とＰ＋型埋込層２とがつながる。
【００４１】
図６（ａ）を参照して、その後、Ｐ型エピタキシャル層３及びＰ＋型拡散層４の表面を熱酸化することにより、酸化シリコンの酸化膜１４を形成する。図６（ｂ）を参照して、次に、酸化膜１４を覆うようにフォトレジスト１５を形成して、そのフォトレジスト１５のパターニングをリソグラフィ工程により行う。これにより、フォトレジスト１５に開口部１６が形成される。図６（ｃ）を参照して、続いて、フォトレジスト１５の開口部１６において、イオン注入法又は不純物拡散法により、Ｐ型エピタキシャル層３表面領域にＮ＋型拡散層５を形成する。ここで、Ｎ＋型拡散層５の不純物濃度は、２．０×１０１９ｃｍ３程度である。
【００４２】
図７（ａ）を参照して、続いて、フォトレジスト１５及び酸化膜１４を除去した後、熱処理工程を行うことにより、Ｎ＋型拡散層５のｎ型不純物が拡散、活性化する。その後、Ｐ型エピタキシャル層３及びＰ＋型拡散層４の表面を熱酸化することにより、酸化シリコンの酸化膜７ｂを形成する。ここで、酸化膜７ｂの膜厚は、例えば５０ｎｍ程度である。酸化は、例えば、１０５０℃、Ｈ２：５％雰囲気でのＩＳＳＧ（Ｉｎ Ｓｉｔｕ Ｓｔｅａｍ Ｇｅｎｅｒａｔｉｏｎ）法で行う。続いて、酸化膜７ｂを覆うように、ＣＶＤ法により窒化シリコンの窒化膜７ａを形成する。ここで、窒化膜７ａの膜厚は、例えば１８０ｎｍ程度である。
【００４３】
図７（ｂ）を参照して、次に、窒化膜７ａを覆うようにフォトレジスト１７を形成して、そのフォトレジスト１７のパターニングをリソグラフィ工程により行う。続いて、フォトレジスト１７の開口部１８において、ドライエッチングにより、窒化膜７ａ及び酸化膜７ｂを除去する。その結果、開口部１８において、Ｐ型エピタキシャル層３の表面が露出される。この露出された領域が、受光領域となる。また、酸化膜７ｂ及び窒化膜７ａの積層膜で構成されるフィールド膜７が形成される。
【００４４】
図７（ｃ）を参照して、その後、Ｐ型エピタキシャル層３の露出された領域を覆うように、ＣＶＤ法により酸化シリコンの酸化膜６ｂを形成する。ここで、酸化膜６ｂの膜厚は、例えば１０ｎｍ程度である。続いて、酸化膜６ｂを覆うように、ＣＶＤ法により窒化シリコンの窒化膜６ａを形成する。ここで、窒化膜７ａは、膜厚が、例えば４０ｎｍ程度である。その後、フォトレジスト１７が除去されることにより、フォトレジスト１７上の酸化膜６ｂ及び窒化膜６ａも除去される。その結果、受光領域に、酸化膜６ｂ及び窒化膜６ａの積層膜で構成される反射防止膜６が形成される。なお、酸化膜６ｂ及び窒化膜６ａの膜厚は、受光する光の波長に基づいて、予め設定される。
【００４５】
図８（ａ）を参照して、次に、フィールド膜７及び反射防止膜６を覆うようにフォトレジスト１９を形成して、そのフォトレジスト１９のパターニングをリソグラフィ工程により行う。これにより、フォトレジスト１９に開口部２４、２１が形成される。図８（ｂ）を参照して、続いて、フォトレジスト１９の開口部２４、２１において、ドライエッチングにより、フィールド膜７に貫通孔２２、２３を形成する。ここで、貫通孔２２は、Ｎ＋型拡散層５上に、Ｎ＋型拡散層５表面が露出するように開口される。貫通孔２３は、Ｐ＋型拡散層４上に、Ｐ＋型拡散層４表面が露出するように開口される。図８（ｃ）を参照して、その後、リソグラフィ工程、金属成膜工程及びフォトレジスト除去工程により、開口部２２を埋めてＮ＋型拡散層５表面に達するようカソード電極９が設けられ、開口部２３を埋めてＰ＋型拡散層４表面に達するようにアノード電極８が設けられる。
【００４６】
以上の工程により、フォトダイオード領域２０が製造される。
【００４７】
次に、本発明の光半導体装置の動作方法について説明する。図９は、本発明の光半導体の実施の形態における動作を示すフロー図である。まず、本発明の光半導体装置（図２）を準備する（ステップＳ０１）。次に、アノード電極８とカソード電極９との間に逆バイアスＥを印加して、光半導体装置（図４）を計測可能な状態にする（ステップＳ０２）。これにより、フィールド膜７及び反射防止膜６の直下におけるＰ型エピタキシャル層３表面に、非常に浅い反転層（Ｎ＋チャネル）１０が形成される。この非常に浅い反転層１０がカソード拡散層として機能する。測定対象の光が照射されることにより、光半導体装置（図４）はその光を受光する（ステップＳ０３）。その光が受光領域のＰ型エピタキシャル層３表面に達すると、反転層１０の内部で光の受光により光キャリアが発生し、その光キャリアが濃度傾斜による内蔵電界により空乏層１１中まで移動することで、Ｐ＋型埋込層２及びＰ＋型拡散層４と反転層（Ｎ＋チャネル）１０との間のｐｎ接合により光電流が発生する。この光電流が、Ｐ＋型埋込層２及びＰ＋型拡散層４を介してアノード電極８から取り出されて計測されることで、測定が行われる。
【００４８】
本発明では、Ｐ型エピタキシャル層３に高比抵抗のシリコンを使用し、アノード電極８とカソード電極９との間に逆バイアスを印加することで、フィールド膜・反射防止膜下に非常に浅い反転層（Ｎ＋チャネル）１０を形成する。この形成されたＮ＋チャネル（反転層１０）は、Ｐ型拡散層（Ｐ＋型埋込層２、Ｐ＋型拡散層４）との間で、ｐｎ接合により受光領域として働く。それにより、短波長の入射光のシリコン中への侵入長が短くても、形成された非常に浅いＮ＋チャネルがカソード拡散層となって、光キャリアの再結合による量子効率の低下を防ぐので、光キャリアは高効率に光電流に変換される。
【００４９】
本発明により、青色レーザのような短波長光を高感度・高速応答で受光可能となる。また、青色レーザのような短波長光を高感度・高速応答で受光可能な受光素子を簡単且つ低コストなプロセスで製造可能となる。
【図面の簡単な説明】
【００５０】
【図１】図１は、従来の回路内蔵受光素子の構造を示す断面図である。
【図２】図２は、本発明の光半導体装置の実施の形態の構成を示す断面図である。
【図３】図３は、本発明の光半導体装置の実施の形態の構成を示す上面図である。
【図４】図４は、本発明の光半導体装置の実施の形態の動作原理を示す断面図である。
【図５】図５は、本発明の光半導体装置の実施の形態の製造方法を示す断面図である。
【図６】図６は、本発明の光半導体装置の実施の形態の製造方法を示す断面図である。
【図７】図７は、本発明の光半導体装置の実施の形態の製造方法を示す断面図である。
【図８】図８は、本発明の光半導体装置の実施の形態の製造方法を示す断面図である。
【図９】図９は、本発明の光半導体の実施の形態における動作を示すフロー図である。
【符号の説明】
【００５１】
１ Ｐ型半導体基板
２ Ｐ＋型埋込層
３ Ｐ型エピタキシャル層
４ Ｐ＋型拡散層
５ Ｎ＋型拡散層
６ 反射防止膜
７ フィールド膜
８ アノード電極
９ カソード電極
１０ 反転層
１１ 空乏層
１２、１４ 酸化膜
１３、１５、１７、１９ フォトレジスト
１６、１８、２１、２２、２３、２４ 開口部
２０ フォトダイオード領域
３０ チャネル領域
３２ ＬＯＣＯＳ
３３ Ｎウェル拡散層
３４ Ｐ＋型拡散層
３５ ゲート酸化膜＋ポリシリゲート
３６ 保護絶縁膜
３７ ドレイン／ソース電極
４０ ＭＯＳトランジスタ領域
【特許請求の範囲】
【請求項１】
第１導電型の第１半導体層の表面の一部を第２導電型のチャネル層に反転させる反転手段を備え、前記第１半導体層と前記チャネル層とで形成されるｐｎ接合領域を受光領域とするフォトダイオードを備えたことを特徴とする
光半導体装置。
【請求項２】
前記反転手段は、
前記第１半導体層の表層部に設けられた第２導電型の第２半導体層と、
前記第１半導体層の表層部に設けられ、前記第１半導体層と前記第２半導体層との間に逆バイアス電圧が印加された時に前記第２半導体層に接して前記第１半導体層の表面に前記チャネル層が形成されるチャネル領域と、
前記チャネル領域上に設けられた絶縁体膜と
を備えることを特徴とする
請求項１に記載の光半導体装置。
【請求項３】
前記第２半導体層は前記受光領域を取り囲んで配置されることを特徴とする
請求項２に記載の光半導体装置。
【請求項４】
前記第１半導体層は、前記受光領域に前記第２導電型の拡散層を含まないことを特徴とする
請求項１乃至３に記載の半導体受光装置。
【請求項５】
前記第１半導体層の導電型はｐ型であり、前記第２半導体層の導電型はｎ型であることを特徴とする
請求項２乃至４に記載の光半導体装置。
【請求項６】
前記絶縁体膜はシリコン酸化膜であることを特徴とする
請求項２乃至５に記載の光半導体装置。
【請求項７】
前記第１半導体層の比抵抗が１００Ω・ｃｍ以上であることを特徴とする
請求項２乃至６に記載の光半導体装置。
【請求項８】
前記第１半導体層の下には隣接して第１導電型の第３半導体層が設けられ、
前記第３半導体層から前記第１半導体層を貫通するとともに前記第２半導体層を取り囲んで配置された、第１導電型の第４半導体層が設けられ、
更に、前記第１半導体層の不純物濃度が前記第３半導体層及び前記第４半導体層の不純物濃度より低いことを特徴とする
請求項３乃至７に記載の光半導体装置。
【請求項９】
前記第２半導体層上には第１電極が、前記第４半導体層上には第２電極がそれぞれ設けられ、
前記第１電極は前記受光領域を、前記第２電極は前記第２半導体層をそれぞれ取り囲んで配置されることを特徴とする
請求項８に記載の光半導体装置。
【請求項１０】
前記フォトダイオードと、トランジスタとが同一半導体基板上に集積されたことを特徴とする
請求項１乃至９に記載の光半導体装置。
【請求項１１】
（ａ）光半導体層を準備するステップと、
ここで、光半導体装置は
第１導電型の第一半導体層と、
前記第１半導体層の表層部に設けられた第２導電型の第２半導体層と、
前記第１半導体層の下部に隣接して設けられた第１導電型の第３半導体層と、
前記第３半導体層から前記第１半導体層を貫通して設けられた第１導電型の第４半導体層と、
前記第２半導体層上に設けられた第１電極と、
前記第４半導体層上に設けられた第２電極と、
を備え、
（ｂ）前記第１半導体層と前記第２半導体層との間に逆バイアス電圧を印加して前記第２半導体層に接して前記第１半導体層の表面に第２導電型のチャネル層を形成するステップと、
（ｃ）前記第１半導体層と前記チャネル層とで形成されるｐｎ接合領域を受光領域として、前記受光領域に光が入射することで発生する光電流を検出するステップと、
を具備する光半導体装置の動作方法。
【請求項１２】
前記（ｃ）ステップにおいて、前記光は、青色の波長又はそれより長い波長を有する光であることを特徴とする請求項１１に記載の光半導体装置の動作方法。
【請求項１】
第１導電型の第１半導体層の表面の一部を第２導電型のチャネル層に反転させる反転手段を備え、前記第１半導体層と前記チャネル層とで形成されるｐｎ接合領域を受光領域とするフォトダイオードを備えたことを特徴とする
光半導体装置。
【請求項２】
前記反転手段は、
前記第１半導体層の表層部に設けられた第２導電型の第２半導体層と、
前記第１半導体層の表層部に設けられ、前記第１半導体層と前記第２半導体層との間に逆バイアス電圧が印加された時に前記第２半導体層に接して前記第１半導体層の表面に前記チャネル層が形成されるチャネル領域と、
前記チャネル領域上に設けられた絶縁体膜と
を備えることを特徴とする
請求項１に記載の光半導体装置。
【請求項３】
前記第２半導体層は前記受光領域を取り囲んで配置されることを特徴とする
請求項２に記載の光半導体装置。
【請求項４】
前記第１半導体層は、前記受光領域に前記第２導電型の拡散層を含まないことを特徴とする
請求項１乃至３に記載の半導体受光装置。
【請求項５】
前記第１半導体層の導電型はｐ型であり、前記第２半導体層の導電型はｎ型であることを特徴とする
請求項２乃至４に記載の光半導体装置。
【請求項６】
前記絶縁体膜はシリコン酸化膜であることを特徴とする
請求項２乃至５に記載の光半導体装置。
【請求項７】
前記第１半導体層の比抵抗が１００Ω・ｃｍ以上であることを特徴とする
請求項２乃至６に記載の光半導体装置。
【請求項８】
前記第１半導体層の下には隣接して第１導電型の第３半導体層が設けられ、
前記第３半導体層から前記第１半導体層を貫通するとともに前記第２半導体層を取り囲んで配置された、第１導電型の第４半導体層が設けられ、
更に、前記第１半導体層の不純物濃度が前記第３半導体層及び前記第４半導体層の不純物濃度より低いことを特徴とする
請求項３乃至７に記載の光半導体装置。
【請求項９】
前記第２半導体層上には第１電極が、前記第４半導体層上には第２電極がそれぞれ設けられ、
前記第１電極は前記受光領域を、前記第２電極は前記第２半導体層をそれぞれ取り囲んで配置されることを特徴とする
請求項８に記載の光半導体装置。
【請求項１０】
前記フォトダイオードと、トランジスタとが同一半導体基板上に集積されたことを特徴とする
請求項１乃至９に記載の光半導体装置。
【請求項１１】
（ａ）光半導体層を準備するステップと、
ここで、光半導体装置は
第１導電型の第一半導体層と、
前記第１半導体層の表層部に設けられた第２導電型の第２半導体層と、
前記第１半導体層の下部に隣接して設けられた第１導電型の第３半導体層と、
前記第３半導体層から前記第１半導体層を貫通して設けられた第１導電型の第４半導体層と、
前記第２半導体層上に設けられた第１電極と、
前記第４半導体層上に設けられた第２電極と、
を備え、
（ｂ）前記第１半導体層と前記第２半導体層との間に逆バイアス電圧を印加して前記第２半導体層に接して前記第１半導体層の表面に第２導電型のチャネル層を形成するステップと、
（ｃ）前記第１半導体層と前記チャネル層とで形成されるｐｎ接合領域を受光領域として、前記受光領域に光が入射することで発生する光電流を検出するステップと、
を具備する光半導体装置の動作方法。
【請求項１２】
前記（ｃ）ステップにおいて、前記光は、青色の波長又はそれより長い波長を有する光であることを特徴とする請求項１１に記載の光半導体装置の動作方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２００７−３１７９７５（Ｐ２００７−３１７９７５Ａ）
【公開日】平成１９年１２月６日（２００７．１２．６）
【国際特許分類】
【出願番号】特願２００６−１４７６４２（Ｐ２００６−１４７６４２）
【出願日】平成１８年５月２９日（２００６．５．２９）
【出願人】（３０２０６２９３１）ＮＥＣエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
【公開日】平成１９年１２月６日（２００７．１２．６）
【国際特許分類】
【出願日】平成１８年５月２９日（２００６．５．２９）
【出願人】（３０２０６２９３１）ＮＥＣエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
[ Back to top ]