共振器、フィルタおよびアンテナ分波器
【課題】 小型化が可能、または、設計の自由度を向上させることが可能な共振器、フィルタおよびアンテナ分波器を提供すること。
【解決手段】 本発明は、共振子（Ｓ３１）と、共振子（Ｓ３１）と並列に接続されたインダクタ（Ｌ３１）と、共振子（Ｓ３１）と並列に接続されたキャパシタ（Ｃ３１）と、を備える共振器である。また、この共振器を有するフィルタおよびアンテナ分波器である。本発明によれば、減衰特性を改善するため共振子に付加するインダクタンスを小さくでき、実装面積を削減できる。または、２つの反共振点を任意に設定できる。
【解決手段】 本発明は、共振子（Ｓ３１）と、共振子（Ｓ３１）と並列に接続されたインダクタ（Ｌ３１）と、共振子（Ｓ３１）と並列に接続されたキャパシタ（Ｃ３１）と、を備える共振器である。また、この共振器を有するフィルタおよびアンテナ分波器である。本発明によれば、減衰特性を改善するため共振子に付加するインダクタンスを小さくでき、実装面積を削減できる。または、２つの反共振点を任意に設定できる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は共振器、フィルタおよびアンテナ分波器に関し、特にインダクタおよびキャパシタが共振子に並列に接続された共振器、フィルタおよびアンテナ分波器に関する。
【背景技術】
【０００２】
近年、移動体通信システムの発展に伴って携帯電話、携帯情報端末等が急速に普及している。例えば、携帯電話端末においては、８００ＭＨｚ〜１．０ＧＨｚ帯および１．５ＧＨｚ〜２．０ＧＨｚ帯といった高周波帯が使用されている。これら移動通信システム用の機器には、共振器を用いた高周波用フィルタや、高周波用フィルタを用いたアンテナ分波器が用いられている。
【０００３】
これらに用いられる共振器は図１（ａ）のように入力端子Ｉｎと出力端子Ｏｕｔの間に共振子Ｓ２１が設けられ、一端子対共振器を構成する。共振子としては弾性表面波（ＳＡＷ：Surface Acoustic Wave）共振子や圧電薄膜共振子（ＦＢＡＲ：Film Bulk Acoustic Resonator）が用いられる。図１（ｂ）はＳＡＷ共振子の上視図である。圧電基板７０上に入力端子Ｉｎと出力端子Ｏｕｔに接続されたすだれ電極（ＩＤＴ：インターディジタルトランスデューサ、Interdigital Transducer）とＩＤＴの両側の反射器Ｒ０とが設けられる。すだれ電極ＩＤＴおよび反射器Ｒ０は例えばアルミニウム（Ａｌ）等の金属で形成される。なお、図中、反射器Ｒ０およびＩＤＴの電極指は実際より少なく記載している。
【０００４】
図１（ｃ）はＦＢＡＲの上視図、図１（ｄ）はＦＢＡＲの断面図である。基板７２（例えばシリコン基板）の空隙７６上に下部電極７５、圧電膜７４、上部電極７３が積層している。圧電膜７４は例えば窒化アルミニウムが用いられる。空隙７６の代わりに多層反射膜が設けられる場合もある。
【０００５】
高周波フィルタとしては、例えば一端子共振器を直列と並列に接続したラダー型フィルタが用いられる。図２はラダー型フィルタの構成図を示した図である。入力端子Ｉｎと出力端子Ｏｕｔの間に、直列に直列共振子Ｓ１１、Ｓ１２および並列に並列共振子Ｐ１１、Ｐ１２が接続される。図３および図４を用い、ラダー型フィルタの動作原理について説明する。ラダー型フィルタは直列共振器と並列共振器に分解することができる。図３（ａ）を参照に、直列共振器は、共振子Ｓ２１を一端子対共振器としたとき、その２つの信号端子のうち、一方を入力端子Ｉｎ、他方を出力端子Ｏｕｔとしたものである。図３（ｂ）を参照に、並列共振器は、共振子Ｐ２１を一端子対共振器としたとき、その２つの信号端子のうち、一方をグランド端子に接続し、他方を入力端子Ｉｎと出力端子Ｏｕｔの短絡線路に接続したものである。
【０００６】
図３（ｃ）は、直列共振器と並列共振器の入力端子Ｉｎから出力端子Ｏｕｔへの通過特性を示した図である。横軸は周波数、縦軸は通過量である。直列共振器の通過特性は実線、並列共振器の通過特性は破線で示す。直列共振器の通過特性は、１つの共振点（共振周波数）ｆｒｓと１つの反共振点（反共振周波数）ｆａｓとを有する。共振点ｆｒｓで通過量は最大となり、反共振点ｆａｓで通過量は最小となる。一方、並列共振器の通過特性は、１つの共振点ｆｒｐと１つの反共振点ｆａｐとを有する。共振点ｆｒｐで通過量は最小となり、反共振点ｆａｐで通過量は最大となる。
【０００７】
図４（ａ）は１段構成のラダー型フィルタの構成図である。図４（ａ）を参照に、直列共振子Ｓ２２が直列共振器として入力端子Ｉｎと出力端子Ｏｕｔに直列に接続され、並列共振子Ｐ２２が並列共振器として出力端子Ｏｕｔとグランド間に接続される。このとき、直列共振器の共振点ｆｒｓと並列共振器の反共振点ｆａｐは概一致するように設計する。図４（ｂ）は１段構成のラダー型フィルタの入力端子Ｉｎから出力端子Ｏｕｔへの通過特性である。横軸は周波数、縦軸は通過量を示す。図４（ａ）の構成により、直列共振器と並列共振器の通過特性が合成され，図４（ｂ）の通過特性が得られる。通過量は、直列共振器の共振点ｆｒｓと並列共振器の反共振点ｆａｐ付近が最大となり、直列共振器の反共振点ｆａｐおよび並列共振子の共振点ｆｒｐが極小となる。そして、並列共振器の共振点ｆｒｐから直列共振器の反共振点ｆａｐの周波数帯域が通過帯域となり、並列共振器の共振点ｆｒｐ以下および直列共振器の反共振点ｆａｐ以上の周波数帯域が減衰域となる。このように、ラダー型フィルタはバンドパスフィルタとして機能する。
【０００８】
このような、共振子を用いたフィルタを使用しアンテナ分波器が提供されている。アンテナ分波器は２つのバンドパスフィルタを用い、送信用フィルタを送信端子とアンテナ端子の間、受信用フィルタを受信端子とアンテナ端子の間に配置する。アンテナ端子と送信用フィルタまたはアンテナ端子と受信用フィルタの間に整合回路（例えば移相器）を設ける。そして、アンテナ分波器は送信端子から入力した送信信号をアンテナ端子から出力し、アンテナ端子から入力した受信信号を受信端子から出力する機能を有する。
【０００９】
整合回路の機能を、例えばアンテナ端子と受信用フィルタの間に整合回路を設けた場合について説明する。整合回路は送信端子から入力した送信信号の電力が受信用フィルタに侵入することを抑制し、アンテナ端子から出力させる機能を有する。通常、送信信号の周波数帯では受信用フィルタのインピーダンスはほぼ０である。よって、送信信号の電力の大部分は受信用フィルタに侵入してしまう。そこで、整合回路により受信用フィルタの送信信号の周波数帯でのインピーダンスをほぼ無限大に変換する。これにより、送信信号の電力が受信用フィルタに侵入することを抑制することができる。
【００１０】
特許文献１ないし特許文献４にはラダー型フィルタを構成する共振子に並列にインダクタが接続されたフィルタが開示されている。図５は上記従来例に係るフィルタの構成図である。図５を参照に、入力端子Ｉｎと出力端子Ｏｕｔ間に直列に直列共振子Ｓ１１、Ｓ１２が接続し、共振子Ｓ１１およびＳ１２間のノードとグランド間に並列共振子Ｐ１１が接続している。出力端子Ｏｕｔとグランド間に並列共振子Ｐ１２が接続している。さらに、直列共振子Ｓ１１およびＳ１２に、各々並列にインダクタＬ１１およびＬ１２が接続している。このように構成することにより、直列共振器の反共振点が２つ得られる。そこで、この２つの反共振点を用いることにより減衰特性の優れたフィルタを提供することができる。
【００１１】
なお、図３および図４を用い説明した共振点、反共振点を有する機能（二重共振特性）は、共振子としてＳＡＷ共振子またはＦＢＡＲを用いた場合も同様である。本明細書においては、ＳＡＷ共振子またはＦＢＡＲのように二重共振特性を有する共振子を単に共振子という。また、共振子単独または共振子に並列にインダクタあるいはキャパシタを接続したものを共振器（一端子対共振器）という。
【特許文献１】特開２００３−３３２８８５号公報
【特許文献２】特開２００３−６９３８２号公報
【特許文献３】特開２００４−１３５３２２号公報
【特許文献４】特開２００４−２４２２８１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかしながら従来例においては、共振子に並列に接続したインダクタが大型となり、共振器、フィルタおよび分波器を小型化できないという課題がある。また、２つの反共振点を任意に設定できない。このため、例えば、２つの反共振点を利用するフィルタにおいて設計の自由度が低下するという課題がある。
【００１３】
本発明は、上記課題に鑑み、小型化が可能、または、設計の自由度を向上させることが可能な共振器、フィルタおよびアンテナ分波器を提供することを目的とする。
【課題を解決するための手段】
【００１４】
本発明は、共振子と、該共振子と並列に接続されたインダクタと、前記共振子と並列に接続されたキャパシタと、を具備することを特徴とする共振器である。本発明によれば、小型化が可能、または、設計の自由度を向上させることが可能な共振器を提供することができる。
【００１５】
本発明は、前記キャパシタが有する容量値は、前記共振子の容量値の０．２倍以上であることを特徴とする共振器とすることができる。本発明によれば、実用上実装面積を削減する効果が得られる。
【００１６】
本発明は、前記共振子は表面弾性波共振子および圧電薄膜共振子のいずれか一方であることを特徴とする共振器とすることができる。
【００１７】
本発明は、前記キャパシタおよび前記インダクタンスの少なくとも一方は、前記共振子が形成された同一基板上に形成されることを特徴とする共振器とすることができる。本発明は、前記キャパシタは弾性表面波インターディタルトランスデューサであることを特徴とする共振器とすることができる。本発明は、前記キャパシタはＭＩＭキャパシタであることを特徴とする共振器とすることができる。本発明によれば、実装面積を削減することができる。
【００１８】
本発明は、前記キャパシタは、前記共振子が実装されたパッケージのパッケージ材料を誘電体としたＭＩＭキャパシタであることを特徴とする共振器とすることができる。本発明は、前記キャパシタおよび前記インダクタンスの少なくとも一方は、前記共振子が形成された基板以外の基板上に形成されることを特徴とする共振器とすることができる。
【００１９】
本発明は、前記キャパシタおよび前記インダクタンスの少なくとも一方は、前記共振子が実装されたパッケージ外に設けられたチップキャパシタまたはチップインダクタであることを特徴とする共振器とすることができる。本発明は、前記インダクタは、前記共振子が実装されたパッケージに線路パターンとして形成されたインダクタであることを特徴とする共振器とすることができる。
【００２０】
本発明は、直列共振器と、並列共振器とを具備し、前記直列共振器および前記並列共振器の少なくとも一つが上記共振器であることを特徴とするラダー型フィルタとすることができる。また、本発明は、前記直列共振器の少なくともひとつが上記共振器であることを特徴とするラダー型フィルタとすることができる。本発明によれば、実装面積が小さく、任意の周波数の減衰量を改善することが可能なラダー型フィルタを提供することができる。
【００２１】
本発明は、多重モード弾性表面波フィルタと、上記共振器と、を具備することを特徴とする弾性表面波フィルタとすることができる。本発明によれば、実装面積が小さく、任意の周波数の減衰量を改善することが可能な多重モード表面波フィルタを提供することができる。
【００２２】
本発明は、アンテナ端子と、前記アンテナ端子に接続した第１のフィルタおよび第２のフィルタと、を具備し、前記第１のフィルタおよび第２のフィルタの少なくとも一方が上記フィルタであることを特徴とするアンテナ分波器とすることができる。本発明によれば、実装面積が小さく、任意の周波数の減衰量を改善することが可能なアンテナ分波器を提供することができる。
【００２３】
本発明は、前記第１のフィルタおよび第２のフィルタの少なくとも一方は上記ラダー型フィルタであり、アンテナ端子に最も近い直列共振器が上記共振器であることを特徴とするアンテナ分波器とすることができる。本発明によれば、上記共振器を分波器の整合回路として機能するとともに、フィルタの減衰特性を向上させるために用いることができる。
【発明の効果】
【００２４】
本発明によれば、小型化が可能、または、設計の自由度を向上させることが可能な共振器、フィルタおよびアンテナ分波器を提供することができる。
【発明を実施するための最良の形態】
【００２５】
以下、従来例において、減衰特性が改善できるメカニズムについて説明する。まず、共振子の共振点ωｒ、反共振点ωａについて説明する。図６（ａ）は図１（ａ）で示した共振子の等価回路（二重共振モデル）を示した図である。なお、以下の説明では、キャパシタの符号（例えばＣ０）はキャパシタのキャパシタンスとしても使用する。インダクタについても同様である。図６（ａ）を参照に、入力端子Ｉｎと出力端子Ｏｕｔの間に共振子が有するキャパシタＣ０と、Ｃ０に並列に、インダクタＬｍとキャパシタＣｍが直列に接続される。ここで、キャパシタンスＣ０はＳＡＷ共振子ではＩＤＴで発生する静電容量に相当し、ＦＢＡＲでは上部電極と下部電極間の静電容量に相当する。ＬｍおよびＣｍは共振周波数、反共振周波数を決定するパラメータである。
【００２６】
図６（ａ）の等価回路において、入力端子Ｉｎと出力端子Ｏｕｔの間のインピーダンスＺが０となる周波数が共振周波数ｆｒであり、アドミッタンスＹが０となる周波数が反共振周波数ｆａである。また、共振角周波数ωｒ＝２πｆｒおよび反共振角周波数ωａ＝２πｆａである。Ｚ＝０およびＹ＝０を解くことにより、数式１の共振角周波数ωｒおよび反共振角周波数ωａが得られる
【数１】
【００２７】
ここで、共振角周波数ωｒおよび反共振角周波数ωａは一定値に固定して考える。数式１を解くとＬｍおよびＣｍはＣ０の関数として数式２のように表される。
【数２】
【００２８】
図６（ｂ）は図６（ａ）の等価回路と数式２を用いて計算した共振子の周波数に対する減衰量を示す図である。ここで、共振周波数ｆｒは１９００ＭＨｚおよび反共振周波数ｆａは１９７０ＭＨｚ、Ｃ０を２．０ｐＦとした。図６（ｂ）を参照に、共振点ｆｒ（ωｒ）で減衰量は最小となり、反共振点ｆａ（ωａ）で減衰量は最大となる。
【００２９】
次に、従来例である共振子に並列にインダクタが接続された共振器について説明する。図７（ａ）はこの共振器の構成図であり、図７（ｂ）はその等価回路である。図７（ａ）を参照に、入力端子Ｉｎと出力端子Ｏｕｔ間に設けられた共振子Ｓ２１に並列にインダクタＬ２１が接続している。図７（ｂ）を参照に、図６（ａ）で説明した共振子の等価回路に並列にインダクタンスＬ２１が接続している。この等価回路を用い、インピーダンスＺが０となる共振角周波数ω´ｒを求めると数式３となる。この場合，共振子単独の場合の共振角周波数ωｒと等しくなる。
【数３】
【００３０】
一方、アドミッタンスＹが０となる反共振角周波数を求めると数式４および数式５のように反共振点１ω´ａ１および反共振点２ω´ａ２の２つの反共振角周波数が得られる。
【数４】
【数５】
【００３１】
図７（ｃ）は図７（ｂ）の等価回路を用いて計算した図７（ａ）に記載の共振器の周波数に対する減衰量を示す図である。ここで、共振周波数ｆｒは１９００ＭＨｚおよび反共振周波数ｆａは１９７０ＭＨｚ、Ｃ０を２．０ｐＦ、Ｌ２１を３．６４ｎＨとした。図７（ｃ）を参照に、共振点ｆ´ｒ（ω´ｒ）で減衰量は最小となり、反共振点１ｆ´ａ1（ω´ａ1）および反共振点２ｆ´ａ２（ω´ａ２）で減衰量は極大となる。すなわち、反共振点１ｆ´ａ1（ω´ａ1）および反共振点２ｆ´ａ２（ω´ａ２）が減衰極となる。従来例に係る並列インダクタを付加した共振器を有するラダー型フィルタは、反共振点１または反共振点２を利用してフィルタの減衰特性を改善するものである。
【００３２】
数式４および５より、反共振点１ω´ａ1および反共振点２ω´ａ２はＣ０とＬ２１の積で決まる。図８はＬ２１を３．６４ｎＨに固定し、共振子Ｓ２１のキャパシタンスＣ０に対する反共振周波数ｆ´ａ1およびｆ´ａ２を示した図である。横軸はＣ０およびＣ０×Ｌ２１を縦軸は反共振周波数および共振周波数である。図８を参照に、反共振周波数ｆ´ａ1およびｆ´ａ２は１つのパラメータ（Ｃ０×Ｌ２１）により一意的に決まってしまう。したがって、例えば、２つの反共振点（減衰極）を用い設計するフィルタにおいては、一方の反共振点を所望の周波数とすると、他方の反共振点は所望の周波数値に設計できず、設計の自由度が低下してしまう。
【実施例１】
【００３３】
以下、実施例１に係る共振器の構成と原理について説明する。図９（ａ）は実施例１に係る共振器１８の構成図である。図９（ａ）を参照に、実施例１に係る共振器は、入力端子Ｉｎおよび出力端子Ｏｕｔの間に設けられた共振子Ｓ３１と、共振子Ｓ３１と並列に接続されたインダクタＬ３１と、共振子Ｓ３１と並列に接続されたキャパシタＣ３１とを有している。図９（ｂ）は実施例１に係る共振器１８の等価回路（二重共振モデル）である。図６（ａ）の共振子の等価回路にインダクタンスＬ３１およびキャパシタンスＣ３１が並列に付加されている。共振器１８のインピーダンスＺが０となる共振角周波数ω´´ｒは数式６のように共振子Ｓ３１の共振角周波数ωｒと等しくなる。
【数６】
【００３４】
一方、アドミッタンスＹが０となる反共振角周波数を求めると数式７および数式８のように反共振点１ω´´ａ１および反共振点２ω´´ａ２の２つの反共振角周波数が得られる。
【数７】
【数８】
【００３５】
図９（ｃ）は図９（ｂ）の等価回路を用いて計算した実施例１に係る共振器の周波数に対する減衰量を示す図である。ここで、共振周波数ｆｒは１９００ＭＨｚおよび反共振周波数ｆａは１９７０ＭＨｚ、Ｃ０を２．０ｐＦ、Ｌ３１を１．８２ｎＨ、Ｃ３１を２．０ｐＦとした。図９（ｃ）を参照に、共振点ｆ´´ｒ（ω´´ｒ）で減衰量は最小となり、反共振点１ｆ´´ａ1（ω´´ａ1）および反共振点２ｆ´´ａ２（ω´´ａ２）で減衰量は極大となる。すなわち、反共振点１ｆ´´ａ1（ω´´ａ1）および反共振点２ｆ´´ａ２（ω´´ａ２）が減衰極となる。したがって、従来例の共振器と同様に、実施例１に係る共振器も、反共振点１または反共振点２を利用してラダー型フィルタの減衰特性を改善することができる。
【００３６】
図１０はＬ３１を３．６４ｎＨに固定し、Ｃ３１を０ｐＦから２．０ｐＦに変化させたときのＣ０に対する反共振周波数ｆ´´ａ1およびｆ´´ａ２を示した図である。横軸はＣ０およびＣ０×Ｌ３１を、縦軸は反共振周波数および共振周波数を示す。図１０を参照に、反共振周波数ｆ´´ａ1およびｆ´´ａ２はパラメータ（Ｃ０×Ｌ３１）とＣ３１により決めることができる。したがって、２つの反共振点を任意に設定することができる。よって、例えば、２つの反共振点（減衰極）を用い設計するフィルタにおいても、２つの反共振点を所望の周波数に設計することができ、設計の自由度を向上させることができる。
【００３７】
次に、２つの反共振点のうち1つ（反共振点１）を減衰極として使用する場合の実施例１に係る共振器の効果について説明する。図１１（ａ）は従来例１に係る共振器１８ａ、図１１（ｂ）は比較例１に係る共振器１８ｂ、図１１（ｃ）は実施例１に係る共振器１８の構成図である。図１１（ａ）を参照に、従来例１に係る共振器１８ａは、０．８８５ｐＦのキャパシタンスを有する共振子Ｓ２１に４．８ｎＨのインダクタＬ２１を並列に付加した共振器である。図１１（ｂ）を参照に、比較例１は共振器１８ａのインダクタの小型化を目的に、共振子Ｓ２２のキャパシタンスを１．３７５ｐＦとし、並列に付加するインダクタＬ２２のインダクタンスを３．０９ｎＨとした例である。従来例１の（Ｃ０×Ｌ２１）と比較例１の（Ｃ０×Ｌ２２）はほぼ同じ値となる。このため、従来例１と比較例１はほぼ同じ反共振点１を有する。図１１（ｃ）を参照に、実施例１に係る共振器１８は、共振子Ｓ３１のキャパシタンスは従来例１の０．８８５ｐＦと同じとし、並列に付加するインダクタＬ３１のインダクタンスは比較例１と同じ３．０９ｎＨとする。反共振点１を従来例１と同じとするため、さらに並列にキャパシタンス０．８８５ｐＦのキャパシタＣ３１を付加する。
【００３８】
図１２（ａ）は従来例１、比較例１および実施例１に係る共振器の通過特性の計算結果を示した図であり、横軸は周波数、縦軸は減衰量を示す。図１２（ｂ）は図１２（ａ）の反共振点１付近の拡大図であり、この共振器を用い作製されるべきフィルタに求められる減衰域と通過域を示している。図１２（ａ）を参照に、３つの共振器の反共振点１の周波数はほぼ一致している。図１２（ｂ）を参照に、求められる減衰域において、比較例１は従来例１に比べ減衰量が小さく減衰特性が悪い。一方、実施例１と従来例１との曲線はほぼ重なっており同程度の減衰特性である。
【００３９】
インダクタは大きな面積が必要なため、実装面積が大きくなる。そこで、従来例１に係る共振器１８ａを比較例１や実施例１に係る共振器１８ｂ、１８とすることにより、実装面積を削減することができる。比較例１は反共振点を従来例１と同じとするため、共振子Ｓ２２のキャパシタンスを従来例１より大きくする。このため、図１２のように減衰特性が悪化する。しかし、実施例１に係る共振器１８は共振子Ｓ３１のキャパシタンスが従来例１に係る共振器１８ａの共振子Ｓ２１と同じであり、減衰特性を従来例１と同程度とすることができる。
【００４０】
次に、付加するキャパシタＣ３１によって、インダクタンスＬ３１を低減できる量を計算する。Ｌ３１は、数式７および８を変形することによりそれぞれ数式９および１０で表される。
【数９】
【数１０】
【００４１】
図１３は、同じ反共振点１を有する共振器となるように、数式９を用い規格化したキャパシタンスＣ３１／Ｃ０に対する規格化したインダクタンスＬ３１／Ｌ２１を示した図である。ここで、反共振点１は図１２の反共振点１と同じとした。Ｃ３１／Ｃ０が０の時は、インダクタが共振子に並列に付加された従来例の共振器である。Ｃ３１／Ｃ０を大きくすると、Ｌ３１／Ｌ２１は小さくなる。つまり、並列に付加するインダクタンスＬ３１は小さくしたとしても同じ反共振点１を有する共振器を得るには、共振子Ｓ３１に並列に付加するキャパシタンスＣ３１を大きくすればよい。このように、キャパシタンスＣ３１を大きくすることによりインダクタＬ３１を小型化できる。一般に、インダクタを積層基板等に作製した場合、インダクタンスの誤差は最大１０％である。そのため、実用上実装面積を小さくする効果が現れるのは、Ｌ３１がＬ２１の９０％以下のときである。図１３より、Ｃ３１／Ｃ０を０．２以上とすることにより、Ｌ３１をＬ２１の９０％以下とすることができる。このように、キャパシタＣ３１が有する容量値は、共振子が容量値Ｃ０の０．２倍以上であることが好ましい。これにより、実用上実装面積を削減する効果が得られる。
【実施例２】
【００４２】
実施例２は実施例１に係る共振器をアンテナ分波器に適用した例である。図１４は作製した分波器の構成図である。図１４（ａ）は図１１（ａ）に示した従来例１に係る共振器１８ａを用いた従来例２に係る分波器１００ａの構成図である。図１４（ｂ）は図１１（ｂ）に示した比較例１に係る共振器１８ｂを用いた比較例２に係る分波器１００ｂの構成図である。図１４（ｃ）は図１１（ｃ）に示した実施例１に係る共振器１８を用いた実施例２に係る分波器１００の構成図である。
【００４３】
図１４（ｃ）を参照に、実施例２に係る分波器１００は、アンテナ端子Ａｎｔと受信端子Ｒｘとの間に接続する受信用フィルタ１０(第１のフィルタ)とを有する。また、受信用フィルタ１０とアンテナ端子Ａｎｔとの間に接続する共振器１８からなる整合回路を有する。さらに、アンテナ端子Ａｎｔと送信端子Ｔｘとの間に接続する送信用フィルタ１２(第２のフィルタ)を有する。受信用フィルタ１０は並列共振子Ｐ１ないしＰ３および直列共振子Ｓ１ないしＳ４並びのＳ３１を有するラダー型フィルタである。送信用フィルタ１２は並列共振子Ｐ５およびＰ６並びに直列共振子Ｓ５ないしＳ８を有するラダー型フィルタである。なお、共振子Ｓ３１は整合回路の共振子として機能するとともに受信用フィルタ１０の共振子としても機能する。
【００４４】
図１４（ａ）を参照に、従来例２に係る分波器１００ａは、従来例１に係る共振器１８ａを整合回路および受信用フィルタ１０ａの共振器として使用していること以外は実施例２と同じであり説明を省略する。図１４（ｂ）を参照に、比較例２に係る分波器１００ｂは、比較例１に係る共振器１８ｂを整合回路および受信用フィルタ１０ｂの共振器として使用していること以外は実施例２と同じであり説明を省略する。
【００４５】
図１５および図１６は、それぞれ従来例２、比較例２、図１７および図１８は実施例２に係る分波器の実装状態を示す図である。
【００４６】
図１７は実施例２のフィルタを作製したチップ１５の上視図である。図中、黒で示した領域が金属（例えばアルミニウム）が形成された領域である。圧電基板１４上にＳＡＷ共振器で構成されたラダー型フィルタを用い受信用フィルタ１０および送信用フィルタ１２を形成した。受信用フィルタ１０は直列共振子Ｓ３１およびＳ１ないしＳ４が直列に接続されている。Ｓ４はＲｘ端子に接続され、Ｒｘ端子には並列共振子Ｐ３が、直列共振子Ｓ２とＳ３との間には並列共振子Ｐ２が接続され、並列共振子Ｐ３、Ｐ２のもう一方の端子はグランド端子Ｇｎｄに接続される。直列共振子Ｓ３１とＳ１との間には並列共振子Ｐ１が接続され、Ｐ１の他方の端子はグランド端子Ｇｎｄに接続される。共振子Ｓ３１とＳ１との間にはさらに端子Ｌが接続する。共振子Ｓ３１の他方にはアンテナ端子Ａｎｔが接続する。
【００４７】
共振子Ｓ３１と並列にＩＤＴで形成されたキャパシタ６０が接続される。キャパシタ６０はＩＤＴの電極指間隔を他の共振子Ｓ１ないしＳ８並びにＰ１ないしＰ６の有するＩＤＴの電極指間隔の約１．５倍としている。これは、フィルタ１０、１２で用いられる共振器の共振周波数と、キャパシタ６０のＩＤＴの共振周波数を異ならせるためである。また、キャパシタ６０のキャパシタンスは０．８８５ｐＦである。
【００４８】
送信用フィルタ１２は直列共振子Ｓ５ないしＳ７が直列に接続されている。直列共振子Ｓ５およびＳ８はそれぞれアンテナ端子ＡｎｔおよびＴｘ端子に接続され、直列共振子Ｓ５とＳ６との間には並列共振子Ｐ５が、直列共振子Ｓ７とＳ８との間には並列共振子Ｐ６が接続され、並列共振子Ｐ７およびＰ８のもう一方の端子はグランド端子Ｇｎｄに接続される。直列共振子Ｓ３１とＳ１との間には並列共振子Ｐ１が接続され、Ｐ１の他方の端子はグランド端子Ｇｎｄに接続される。各端子Ａｎｔ、Ｌ、Ｔｘ、ＲｘおよびＧｎｄにはＡｕバンプを形成した。
【００４９】
図１８（ｃ）は実施例２のチップが実装されたパッケージの断面図である。積層パッケージ３０のダイアタッチ面３２にバンプ２０を用いチップ１５をフリップチップ実装（フェースダウン実装）する。ダイアタッチ面３２にはバンプを圧着する導体のバンプパッド３６が形成されている。バンプパッド３６は導体で埋め込まれたビア３８に接続する。ビア３８は積層パッケージ３０の裏面３４まで貫通しており、裏面３４に形成された導体のフットパット４０に接続される。リッド３１（キャップ）を用い積層パッケージ３０のキャビティ部を気密封止し、分波器１００が完成する。
【００５０】
図１８（ａ）は積層パッケージ３０のチップ１５を実装する前の上視図である。図中、黒で示した領域が金属（例えば金）を形成した領域である。チップ１５に形成されたバンプ２０がバンプパッド３６に圧着し、チップ１５とバンプパット３６が電気的に接続する。チップ１５の端子Ａｎｔ、Ｌ、Ｔｘ、ＲｘおよびＧｎｄは、それぞれバンプパッドＡｎｔＢ、ＬＢ、ＴｘＢ、ＲｘＢおよびＧｎｄＢに圧着される。バンプパッドＡｎｔＢとＬＢとの間には線路パターンによりインダクタ５２が形成されている。インダクタ５２のインダクタンスは３．０９ｎＨである。これにより、チップに形成された共振子Ｓ３１に並列にインダクタ５２が接続される。バンプパッドＡｎｔＢ、ＴｘＢ、ＲｘＢおよびＧｎｄＢはビア３８に接続される。
【００５１】
図１８（ｂ）は積層パッケージ３０の裏面３４を上から透視した図である。裏面３４にフットパッド４０が形成されている。バンプパッドＡｎｔＢ、ＴｘＢ、ＲｘＢおよびＧｎｄＢに接続されたビア３８、それぞれフットパッドＡｎｔＦ、ＴｘＦ、ＲｘＦおよびＧｎｄＦに接続し、積層パッケージ３０の外部と接続される。
【００５２】
以上のように、共振子Ｓ３１に並列にインダクタ５２およびキャパシタ６０が付加される。
【００５３】
図１５（ａ）は従来例２に係る分波器のチップの上視図、図１５（ｂ）は積層パッケージ３０のチップを実装する前の上視図、図１５（ｃ）は積層パッケージ３０の裏面３４の透視図である。従来例２では、図１５（ａ）のチップ表面にキャパシタ６０が形成されていないこと、インダクタ５０のインダクタンスが４．８ｎＨであり、インダクタ面積が大きいこと、以外は実施例２を示した図１７、図１８（ａ）および図１８（ｂ）と同じである。
【００５４】
図１６（ａ）は比較例２に係る分波器のチップの上視図、図１６（ｂ）は積層パッケージ３０のチップを実装する前の上視図、図１６（ｃ）は積層パッケージ３０の裏面３４の透視図である。図１６（ａ）のチップ表面にキャパシタ６０が形成されていないこと、以外は実施例２を示した図１７、図１８（ａ）および図１８（ｂ）と同じである。
【００５５】
実施例２および比較例２に係る分波器は従来例２に比べパッケージの大きさ（実装面積）を小さくできている。これは、従来例２のインダクタ５０のインダクタンスが４．８ｎＨに比べ、比較例２および実施例２のインダクタ５１のインダクタンスは３．０５ｎＨと約６４％小さくできたことに起因する。
【００５６】
図１９（ａ）は従来例２、比較例２および実施例２に係る分波器の受信用フィルタおよび送信用フィルタの通過特性、アンテナ端子の反射特性を測定した結果である。図１９（ｂ）は受信用フィルタおよび送信用フィルタの通過特性の通過帯域付近の拡大図である。比較例２は送信帯域に相当する１８５０〜１９１０ＭＨｚで受信用フィルタの減衰量が悪化している（図１９（ａ）楕円部分）。これは、図１２（ｂ）で示したように、比較例１に係る共振器１８ｂの減衰量が従来例１に係る共振器１８ａに比べ悪いことに対応している。さらに、送信帯域の高周波端付近である１９００〜１９１０ＭＨｚ付近で送信用フィルタの損失が大きくなっている（図１９（ｂ）楕円部分）。これは、図１９（ａ）のように、この付近でアンテナ端子の反射特性が悪くなっていることに起因する。
【００５７】
一方、実施例２に係る分波器１００の受信用フィルタおよび送信用フィルタの通過特性、アンテナ端子の反射特性は従来例２の分波器１００ａとほぼ同程度である。このように、実施例２に係る分波器１００によれば、フィルタの通過特性を従来例２と同程度に保った状態で、パッケージ３０の実装面積を小さくできる。また、共振器１８を受信用フィルタ１０のアンテナ端子Ａｎｔ側に配置し共振器１８の反共振点（減衰極）を送信周波数帯域に設定している。つまり、共振器１８をラダー型フィルタのアンテナ端子Ａｎｔに最も近い直列共振器として用いている。これにより、共振器１８は、分波器の整合回路として機能するとともに、受信用フィルタ１０の送信帯域での減衰特性を向上させるために用いることができる。
【００５８】
また、実施例２のように、共振器１８のキャパシタＣ３１を共振子Ｓ３１が形成された同一基板上のＳＡＷ共振子で形成することができる。これにより、キャパシタＣ３１を小型化できる。さらに、共振器１８のインダクタＬ３１を共振子Ｓ３１が実装された積層パッケージ３０に形成された線路パターンで形成することができる。さらに、フェースダウンで実装することにより実装面積を小さくすることができる。
【実施例３】
【００５９】
実施例３はチップ１５上にキャパシタ６０を形成し、積層パッケージ３０内にインダクタ５３を形成し、チップ１５をフェースアップで実装した例である。図２０（ａ）は積層パッケージ３０のチップ１５が実装された上視図であり、図２０（ｂ）は積層パッケージ３０の断面図である。図２１は積層パッケージ３０の積層４４の上視図である。実施例２と共通部材は同じ符号を付し説明を省略する。図２０（ａ）および（ｂ）を参照に、ダイアタッチ面３２上にチップ１５が実装されている。チップ１５は端子Ａｎｔ、Ｌ、Ｔｘ、ＲｘおよびＧｎｄにバンプが形成されていない以外は実施例２と同じである。各端子は積層パッケージのパッド４０にワイヤ４２で接続される。アンテナ端子Ａｎｔおよび端子Ｌが接続したパッド４０には積層パッケージ３０内にビア４１が形成されている。そうして、積層４４に形成されたインダクタ５３に接続される。図２１を参照に、積層４４表面には導体の線路パターンからなるインダクタ５３が形成される。
【００６０】
実施例３のように、インダクタ５３は、ビア４１およびワイヤ４２を介し共振子Ｓ３１に並列に接続される。このように、チップ１５をフェースアップで実装することもできる。
【実施例４】
【００６１】
実施例４は積層パッケージ３０内にキャパシタ６４およびインダクタ５３を形成し、チップ１５をフェースアップで実装した例である。図２２（ａ）は積層パッケージ３０のチップ１５が実装された上視図であり、図２２（ｂ）は積層パッケージ３０の断面図である。図２３（ａ）および（ｂ）は積層パッケージ３０の積層４４および４６の上視図である。実施例３と共通部材は同じ符号を付し説明を省略する。図２２（ａ）および（ｂ）を参照に、チップ１５にはキャパシタ６０が形成されていない。一方、積層４４に上層電極６１、積層４６に下層電極６２が形成されキャパシタ６４が形成される。図２３（ａ）を参照に、積層４４表面には導体パターンからなる上層電極６１および導体の線路パターンからなるインダクタ５３が形成される。図２３（ｂ）を参照に、積層４６表面には導体パターンからなり上層電極６１のほぼ下に配置される下層電極６２が形成される。アンテナ端子Ａｎｔが接続したビア４１は積層４４まで接続し、端子Ｌが接続したビア４１は積層４４および積層４６まで接続し、下層電極６２に接続する。このようにして、インダクタ５３およびキャパシタ６４は、ビア４１およびワイヤ４２を介し共振子Ｓ３１に並列に接続される。
【００６２】
実施例４のように、共振器１８のキャパシタＣ３１を共振子Ｓ３１が実装された積層パッケージ３０のパッケージ材料を誘電体としたＭＩＭキャパシタ６４とすることができる。
【実施例５】
【００６３】
実施例５はチップ上にキャパシタ６０およびインダクタ５４を形成し、チップ１５をフェースアップで実装した例である。図２４は積層パッケージ３０のチップ１５が実装された上視図である。実施例３と共通部材は同じ符号を付し説明を省略する。図２４を参照に、チップ１５にはスパイラルコイルで構成されるインダクタ５４が形成される。インダクタ５４の一方は共振子Ｓ３１とＳ１の間に接続し、他方はアンテナ端子Ａｎｔよりワイヤ４２で接続したパッド４０にワイヤ４２で接続される。このようにして、インダクタ５４は、ワイヤ４２を介し共振子Ｓ３１に並列に接続される。
【００６４】
実施例５のように、共振器１８のインダクタＬ３１を共振子Ｓ３１が形成された同一基板上に形成することができる。
【実施例６】
【００６５】
実施例６はチップ上にＭＩＭキャパシタ６３およびインダクタ５４を形成し、チップ１５をフェースアップで実装した例である。図２５（ａ）は積層パッケージ３０のチップ１５が実装された上視図であり、図２５（ｂ）はＭＩＭキャパシタ６３の断面図である。実施例５と共通部材は同じ符号を付し説明を省略する。図２５（ａ）を参照に、チップ１５にはＭＩＭキャパシタ６３が共振子Ｓ３１と並列に形成されている。図２５（ｂ）を参照に、ＭＩＭキャパシタ６３は圧電基板１４上に形成された例えばアルミニウムからなる下部電極６３ｃ、下部電極６３ｃ上の例えば酸化シリコン膜からなる誘電体膜６３ｂ、誘電体膜６３ｂ上に形成されたアルミニウムからなる上部電極６３ａにより構成される。
【００６６】
実施例６のように、共振器１８のキャパシタＣ３１を共振子Ｓ３１が形成された同一基板上に形成されたＭＩＭキャパシタとすることができる。
【実施例７】
【００６７】
実施例７は積層パッケージ３０を実装したプリント基板にチップキャパシタ６５およびチップインダクタ５５を実装した例である。図２６はチップ１５が実装された積層パッケージ３０およびプリント基板４８の上視図である。実施例３と共通部材は同じ符号を付し説明を省略する。図２６を参照に、チップ１５にはキャパシタおよびインダクタは形成されていない。チップ１５の各端子Ａｎｔ、Ｌ、Ｔｘ、ＲｘおよびＧｎｄは積層パッケージ３０に形成されたビアおよびフットパッド（図示せず）を介し、それぞれプリント基板４８の端子ＡｎｔＴ、ＬＴ、ＴｘＴ、ＲｘＴおよびＧｎｄＴに接続する。そして、ＡｎｔＴとＬＴの間にチップコンデンサ６５およびチップインダクタ５５が接続される。これにより、チップコンデンサ６５およびチップインダクタ５５は共振子Ｓ３１に並列に接続される。
【００６８】
実施例７のように、共振器１８のキャパシタＣ３１またはインダクタＬ３１は共振子Ｓ３１が実装された積層パッケージ３０外のプリント基板４８（基板）に設けられたチップキャパシタまたはチップインダクタとすることができる。
【実施例８】
【００６９】
実施例８は集積受動素子（ＩＰＤ）チップ５８にキャパシタ６６およびインダクタ５６を実装した例である。図２７（ａ）はチップ１５およびＩＰＤチップ５８が実装された積層パッケージ３０の上視図であり、図２７（ｂ）はＩＰＤチップ上のＭＩＭキャパシタ６６の断面図である。実施例３と共通部材は同じ符号を付し説明を省略する。図２７（ａ）を参照に、チップ１５にはキャパシタおよびインダクタは形成されていない。ＩＰＤチップ５８にスパイラルコイルを用いたインダクタ５６およびＭＩＭキャパシタ６６が並列に接続される。チップ１５とＩＰＤチップ５８はワイヤ４２を用い接続される。これにより共振子Ｓ３１に並列にインダクタ５６およびキャパシタ６６が付加される。図２７（ｂ）を参照に、ＭＩＭキャパシタ６６はＩＰＤチップ５８上に形成された例えばアルミニウムからなる下部電極６６ｃ、下部電極６６ｃ上の例えば酸化シリコン膜からなる誘電体膜６６ｂ、誘電体膜６６ｂ上に形成されたアルミニウムからなる上部電極６６ａにより構成される。
【００７０】
実施例８のように、共振器１８のキャパシタＣ３１またはインダクタＬ３１は共振子Ｓ３１が形成された圧電基板１４以外のＩＰＤチップ５８（基板）に形成されたキャパシタまたはインダクタとすることができる。
【００７１】
実施例３ないし実施例８の実装形態によっても、共振器１８および分波器１００は実施例１および実施例２と同様に、フィルタの通過特性を従来例と同程度に保った状態で、パッケージ３０の実装面積を小さくできる。
【実施例９】
【００７２】
図２８は実施例９に係る分波器１００ｃの構成図である。図２８を参照に、分波器１００ｃは、アンテナ端子Ａｎｔに整合用インダクタＬＡｎｔが直列に接続している。それ以外の構成は実施例２と同じであり説明を省略する。実施例９によれば、アンテナ端子の反射損失を低減することができる。
【実施例１０】
【００７３】
図２９は実施例１０に係る分波器１００ｄの構成図である。図２９を参照に、分波器１００ｄは、受信用フィルタ１０ｃのアンテナ端子Ａｎｔ側に共振器１８を設けたことに加え、送信用フィルタ１２ｃのアンテナ端子Ａｎｔ側にも、インダクタＬ３２およびキャパシタＣ３２を共振子Ｓ３２に並列に付加した共振器１９を設けている。それ以外の構成は実施例２と同じであり説明を省略する。共振器１９は受信帯域に反共振点（減衰極）を有するように設定されている。これにより、共振器１９は、分波器の整合回路として機能するとともに、送信用フィルタ１２ｃの受信帯域での減衰特性を向上させるために用いることができる。よって、送信用フィルタ１２ｃのアンテナ側からみた受信帯域のインピーダンスを大きくし、かつ、受信用フィルタ１０ｃのアンテナ側からみた送信帯域のインピーダンスを大きくすることができる。アンテナ端子の反射損失を低減することができる。これにより、低損失の分波器が実現できる。
【実施例１１】
【００７４】
図３０は実施例１１に係る分波器１００ｅの構成図である。図３０を参照に、分波器１００ｅは、受信用フィルタ１０ｄおよび送信用フィルタ１２ｄのアンテナ端子Ａｎｔ側の共振子にはインダクタおよびキャパシタは付加されていない。受信用フィルタ１０ｄの受信端子Ｒｘ側に共振器１８、受信用フィルタ１０ｄの中央に共振器１９が配置されている。さらに、整合回路２２ａ、２２ｂおよび２２ｃが、それぞれ受信用フィルタ１０ｄとアンテナ端子Ａｎｔ、送信用フィルタ１２ｄとアンテナ端子Ａｎｔおよびアンテナ端子Ａｎｔに直列に配置されている。整合回路２２ａないし２２ｃはインダクタやキャパシタを用いた集中定数回路、またはストリップラインやマイクロストリップラインを用いた分布定数回路を用い設計される。実施例１１のように、アンテナ端子Ａｎｔ側以外の直列共振子に並列のインダクタおよびキャパシタは付加することにより、整合回路の要請とは独立に、反共振点（減衰極）を設定することができる。これにより、任意の周波数の減衰量を改善することができる。また、インダクタＬ３１およびＬ３２を小型化できるため、実装面積を小さくすることができる。
【００７５】
実施例９ないし実施例１１のように、送信用フィルタ（第２のフィルタ）および受信用フィルタ（第１のフィルタ）の少なくとも一方が、実施例１に係る共振器１８または１９を含むフィルタとすることにより、実装面積が小さく、任意の周波数の減衰量を改善することが可能なアンテナ分波器を提供することができる。
【実施例１２】
【００７６】
図３１は実施例１２に係るラダー型フィルタ１１０の構成図である。図３１を参照に、ラダー型フィルタ１１０は入力端子Ｉｎと出力端子Ｏｕｔ間に、直列共振子Ｓ２およびＳ３１並びに並列共振子Ｐ１およびＰ２を有している。共振子Ｓ３１には並列にキャパシタＣ３１およびインダクタＬ３１が接続されている。共振子Ｓ３１、キャパシタＣ３１およびインダクタＬ３１は実施例１に係る共振器１８を構成している。実施例１に係る共振器１８を有することによりラダー型フィルタ１１０は任意の周波数の減衰量を大幅に改善することができる。
【実施例１３】
【００７７】
図３２は実施例１３に係るラダー型フィルタ１１０ａの構成図である。図３２を参照に、ラダー型フィルタ１１０ａは実施例１２の共振器１８に加え、残りの直列共振子Ｓ３２にも並列にキャパシタＣ３２およびインダクタＬ３２が接続されている。共振子Ｓ３２、キャパシタＣ３２およびインダクタＬ３２は実施例１に係る共振器１９を構成している。このように、ラダー型フィルタ１１０ａは、全ての直列共振子にキャパシタおよびインダクタを付加している。これにより、実施例１１に係るフィルタ１１０に比べ、任意の周波数の減衰量を改善することができる。
【００７８】
実施例１２および１３によれば、ラダー型フィルタにおいて、直列共振器の少なくとも１つが実施例１に係る共振器１８である。これにより、実装面積が小さく、任意の周波数の減衰量を改善することができる。
【００７９】
なお、実施例２ないし１３では、ラダー型フィルタの直列共振器に実施例１に係る共振器１８を適用する例であったが、並列共振器に実施例１に係る共振器を適用してもよい。つまり、並列共振器および直列共振器の少なくとも一つが実施例１に係る共振器であればよい。
【実施例１４】
【００８０】
図３３（ａ）は実施例１４に係るフィルタ１１０ｂの構成図である。図３３（ａ）を参照に、フィルタ１１０ｂは、入力端子Ｉｎと出力端子Ｏｕｔの間の２重モードＳＡＷ（ＤＭＳ）フィルタ２４の入力端子Ｉｎ側に実施例１に係る共振器１８を直列に接続している。図３３（ｂ）はＤＭＳフィルタ２４の構成図である。図３３（ｂ）を参照に、ＤＭＳフィルタ２４は２つの反射器Ｒ０の間に出力端子Ｏｕｔ０に接続された２つの出力ＩＤＴ２と入力端子Ｉｎ０に接続された１つの入力ＩＤＴ１とを有する。このように、多重モードＳＡＷフィルタに実施例１に係る共振器１８を付加することもできる。これにより、多重モードＳＡＷフィルタにおいても、任意の周波数の減衰量を改善することができる。
【実施例１５】
【００８１】
図３４は実施例１５に係るフィルタ１１０ｃの構成図である。図３４を参照に、フィルタ１１０ｃは、実施例１３で用いたＤＭＳフィルタ２４の両側に実施例１に係る共振器１８および１９を直列に接続している。また、共振器１８とＤＭＳ２４との間に並列に共振子Ｐ１を、出力端子Ｏｕｔに並列に共振子Ｐ２を接続している。このような構成の多重モードＳＡＷフィルタにおいても、任意の周波数の減衰量を改善することができる。
【実施例１６】
【００８２】
図３５（ａ）は実施例１６に係るフィルタ１１０ｄの構成図である。図３５（ａ）を参照に、フィルタ１１０ｄは、出力端子Ｏｕｔ１およびＯｕｔ２に接続したバランス型ＤＭＳフィルタ２４ａの入力端子Ｉｎ両側に実施例１に係る共振器１８および１９を直列に接続している。図３５（ｂ）はバランス型ＤＭＳフィルタ２４ａの構成図である。図３５（ｂ）を参照に、ＤＭＳフィルタ２４ａは２つの反射器Ｒ０の間に出力端子Ｏｕｔ１およびＯｕｔ２に接続された出力ＩＤＴ１ａと入力端子Ｉｎ０に接続された２つの出力ＩＤＴ２とを有する。出力端子Ｏｕｔ１およびＯｕｔ２には位相の反転した信号が出力しバランス型ＤＭＳフィルタとして機能する。このような構成のバランス型多重モードＳＡＷフィルタにおいても、任意の周波数の減衰量を改善することができる。
【００８３】
実施例１４ないし１６に係るフィルタによれば、多重モードＳＡＷフィルタと実施例１に係る共振器１８を有することにより、実装面積が小さく、任意の周波数の減衰量を改善することができる。
【００８４】
実施例１ないし１３は共振子としてＳＡＷ共振子の例であったが、圧電薄膜共振子を用いることもできる。この場合も、実施例１ないし１２と同様の効果を奏することができる。
【００８５】
以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【図面の簡単な説明】
【００８６】
【図１】図１（ａ）は共振子を示す図である。図１（ｂ）はＳＡＷ共振子の上視図、図１（ｃ）はＦＢＡＲの上視図、図１（ｄ）はＦＢＡＲの断面図である。
【図２】図２はラダー型フィルタの構成図である。
【図３】図３（ａ）は直列共振器の構成図、図３（ｂ）は直列共振器の構成図、図３（ｃ）は直列共振器および直列共振器の通過特性を示す図である。
【図４】図４（ａ）は１段ラダー型フィルタの構成図であり、図４（ｂ）は１段ラダー型フィルタの通過特性を示す図である。
【図５】図５は従来例に係るラダー型フィルタの構成図である。
【図６】図６（ａ）は共振子の等価回路を示す図であり、図６（ｂ）は共振子の通過特性を示す図である。
【図７】図７（ａ）は従来例に係る共振器の構成図であり、図７（ｂ）は従来例に係る等価回路を示す図であり、図７（ｃ）は従来例に係る共振器の通過特性を示す図である。
【図８】図８は従来例に係る共振器における、Ｃ０およびＣ０×Ｌ２１に対する反共振周波数および共振周波数を示す図である。
【図９】図９（ａ）は実施例１に係る共振器の構成図であり、図９（ｂ）は実施例１に係る等価回路を示す図であり、図９（ｃ）は実施例１に係る共振器の通過特性を示す図である。
【図１０】図１０は実施例１に係る共振器における、Ｃ０およびＣ０×Ｌ３１に対する反共振周波数および共振周波数を示す図である。
【図１１】図１１（ａ）は従来例１に係る共振器、図１１（ｂ）は比較例１に係る共振器、図１１（ｃ）は実施例１に係る共振器の構成図である。
【図１２】図１２（ａ）は従来例１、比較例１および実施例１に係る共振器の通過特性を示す図である。図１２（ｂ）は反共振点１付近の拡大図である。
【図１３】図１３は規格化したキャパシタンスＣ３１／Ｃ０に対する規格化したインダクタンスＬ３１／Ｌ２１を示した図である。
【図１４】図１４（ａ）は従来例２に係る分波器、図１４（ｂ）は比較例２に係る分波器、図１４（ｃ）は実施例２に係る分波器の構成図である。
【図１５】図１５（ａ）は従来例２に係る分波器のチップの上視図、図１５（ｂ）はチップを実装する前の積層パッケージの上視図（リッドを設ける前）、図１５（ｃ）は積層パッケージを上から透視した図である。
【図１６】図１６（ａ）は比較例２に係る分波器のチップの上視図、図１６（ｂ）はチップを実装する前の積層パッケージの上視図（リッドを設ける前）、図１６（ｃ）は積層パッケージを上から透視した図である。
【図１７】図１７は実施例２に係る分波器のチップの上視図である。
【図１８】図１８（ａ）はチップを実装する前の積層パッケージの上視図（リッドを設ける前）、図１８（ｂ）は積層パッケージを上から透視した図、図１８（ｃ）はチップを実装しリッドを設けた積層パッケージの断面図である。
【図１９】図１９（ａ）は従来例２、比較例２および実施例２に係る分波器の受信用フィルタおよび送信用フィルタの通過特性並びにアンテナ端子の反射特性を示す図、図１９（ｂ）は受信用フィルタおよび送信用フィルタの通過特性の通過帯域付近の拡大図である。
【図２０】図２０（ａ）は実施例３に係る分波器のチップを実装した積層パッケージの上視図（リッドを設ける前）、図２０（ｂ）はチップを実装しリッドを設けた積層パッケージの断面図（リッドを設ける前）である。
【図２１】図２１は実施例３に係る分波器の積層パッケージ内の積層の上視図である。
【図２２】図２２（ａ）は実施例４に係る分波器のチップを実装した積層パッケージの上視図（リッドを設ける前）、図２２（ｂ）はチップを実装しリッドを設けた積層パッケージの断面図（リッドを設ける前）である。
【図２３】図２３（ａ）および（ｂ）は実施例４に係る分波器の積層パッケージ内の積層の上視図である。
【図２４】図２４は実施例５に係る分波器のチップを実装した積層パッケージの上視図（リッドを設ける前）である。
【図２５】図２５（ａ）は実施例６に係る分波器のチップを実装した積層パッケージの上視図（リッドを設ける前）、図２５（ｂ）はＭＩＭキャパシタの断面図である。
【図２６】図２６は実施例７に係る分波器のチップを実装した積層パッケージおよび積層パッケージを実装したプリント基板の上視図（リッドを設ける前）である。
【図２７】図２７（ａ）は実施例８に係る分波器のチップおよびＩＰＤチップを実装した積層パッケージの上視図（リッドを設ける前）、図２７（ｂ）はＭＩＭキャパシタの断面図である。
【図２８】図２８は実施例９に係る分波器の構成図である。
【図２９】図２９は実施例１０に係る分波器の構成図である。
【図３０】図３０は実施例１１に係る分波器の構成図である。
【図３１】図３１は実施例１２に係るラダー型フィルタの構成図である。
【図３２】図３２は実施例１３に係るラダー型フィルタの構成図である。
【図３３】図３３（ａ）は実施例１４に係るフィルタの構成図であり、図３３（ｂ）は２重モードＳＡＷフィルタの上視図である。
【図３４】図３４は実施例１５に係るフィルタの構成図である。
【図３５】図３５（ａ）は実施例１６に係るフィルタの構成図であり、図３５（ｂ）はバランス型ＳＡＷフィルタの上視図である。
【符号の説明】
【００８７】
１０、１０ｃ、１０ｄ 受信用フィルタ
１２、１２ｃ、１２ｄ 送信用フィルタ
１４ 圧電基板
１５ チップ
１８、１９ 共振器
２０ バンプ
２２ａ、２２ｂ、２２ｃ 整合回路
２４、２４ａ ＤＭＳフィルタ
３０ 積層パッケージ
３１ リッド
３２ ダイアタッチ面
３４ 裏面
３６ バンプパッド
３８、４１ ビア
４０ フッドパッド
４２ ワイヤ
４４、４６ 積層
４８ プリント基板
５０、５１、５２、５３ インダクタ（線路パターン）
５４ インダクタ（スパイラルコイル）
５５ チップインダクタ
５６ インダクタ（スパイラルコイル）
５８ ＩＰＤチップ
５９ プリント基板
６０ キャパシタ（ＳＡＷ共振子）
６１ 上層電極
６２ 下層電極
６４ ＭＩＭキャパシタ
６５ チップコンデンサ
６６ ＭＩＭキャパシタ
１００ 分波器
１１０ フィルタ
Ｓ３１ 共振子
Ｌ３１、Ｌ３２ インダクタ
Ｃ３１、Ｃ３２ キャパシタ
Ｉｎ 入力端子
Ｏｕｔ 出力端子
Ａｎｔ アンテナ端子
Ｔｘ 送信端子
Ｒｘ 受信端子
Ｇｎｄ グランド端子
【技術分野】
【０００１】
本発明は共振器、フィルタおよびアンテナ分波器に関し、特にインダクタおよびキャパシタが共振子に並列に接続された共振器、フィルタおよびアンテナ分波器に関する。
【背景技術】
【０００２】
近年、移動体通信システムの発展に伴って携帯電話、携帯情報端末等が急速に普及している。例えば、携帯電話端末においては、８００ＭＨｚ〜１．０ＧＨｚ帯および１．５ＧＨｚ〜２．０ＧＨｚ帯といった高周波帯が使用されている。これら移動通信システム用の機器には、共振器を用いた高周波用フィルタや、高周波用フィルタを用いたアンテナ分波器が用いられている。
【０００３】
これらに用いられる共振器は図１（ａ）のように入力端子Ｉｎと出力端子Ｏｕｔの間に共振子Ｓ２１が設けられ、一端子対共振器を構成する。共振子としては弾性表面波（ＳＡＷ：Surface Acoustic Wave）共振子や圧電薄膜共振子（ＦＢＡＲ：Film Bulk Acoustic Resonator）が用いられる。図１（ｂ）はＳＡＷ共振子の上視図である。圧電基板７０上に入力端子Ｉｎと出力端子Ｏｕｔに接続されたすだれ電極（ＩＤＴ：インターディジタルトランスデューサ、Interdigital Transducer）とＩＤＴの両側の反射器Ｒ０とが設けられる。すだれ電極ＩＤＴおよび反射器Ｒ０は例えばアルミニウム（Ａｌ）等の金属で形成される。なお、図中、反射器Ｒ０およびＩＤＴの電極指は実際より少なく記載している。
【０００４】
図１（ｃ）はＦＢＡＲの上視図、図１（ｄ）はＦＢＡＲの断面図である。基板７２（例えばシリコン基板）の空隙７６上に下部電極７５、圧電膜７４、上部電極７３が積層している。圧電膜７４は例えば窒化アルミニウムが用いられる。空隙７６の代わりに多層反射膜が設けられる場合もある。
【０００５】
高周波フィルタとしては、例えば一端子共振器を直列と並列に接続したラダー型フィルタが用いられる。図２はラダー型フィルタの構成図を示した図である。入力端子Ｉｎと出力端子Ｏｕｔの間に、直列に直列共振子Ｓ１１、Ｓ１２および並列に並列共振子Ｐ１１、Ｐ１２が接続される。図３および図４を用い、ラダー型フィルタの動作原理について説明する。ラダー型フィルタは直列共振器と並列共振器に分解することができる。図３（ａ）を参照に、直列共振器は、共振子Ｓ２１を一端子対共振器としたとき、その２つの信号端子のうち、一方を入力端子Ｉｎ、他方を出力端子Ｏｕｔとしたものである。図３（ｂ）を参照に、並列共振器は、共振子Ｐ２１を一端子対共振器としたとき、その２つの信号端子のうち、一方をグランド端子に接続し、他方を入力端子Ｉｎと出力端子Ｏｕｔの短絡線路に接続したものである。
【０００６】
図３（ｃ）は、直列共振器と並列共振器の入力端子Ｉｎから出力端子Ｏｕｔへの通過特性を示した図である。横軸は周波数、縦軸は通過量である。直列共振器の通過特性は実線、並列共振器の通過特性は破線で示す。直列共振器の通過特性は、１つの共振点（共振周波数）ｆｒｓと１つの反共振点（反共振周波数）ｆａｓとを有する。共振点ｆｒｓで通過量は最大となり、反共振点ｆａｓで通過量は最小となる。一方、並列共振器の通過特性は、１つの共振点ｆｒｐと１つの反共振点ｆａｐとを有する。共振点ｆｒｐで通過量は最小となり、反共振点ｆａｐで通過量は最大となる。
【０００７】
図４（ａ）は１段構成のラダー型フィルタの構成図である。図４（ａ）を参照に、直列共振子Ｓ２２が直列共振器として入力端子Ｉｎと出力端子Ｏｕｔに直列に接続され、並列共振子Ｐ２２が並列共振器として出力端子Ｏｕｔとグランド間に接続される。このとき、直列共振器の共振点ｆｒｓと並列共振器の反共振点ｆａｐは概一致するように設計する。図４（ｂ）は１段構成のラダー型フィルタの入力端子Ｉｎから出力端子Ｏｕｔへの通過特性である。横軸は周波数、縦軸は通過量を示す。図４（ａ）の構成により、直列共振器と並列共振器の通過特性が合成され，図４（ｂ）の通過特性が得られる。通過量は、直列共振器の共振点ｆｒｓと並列共振器の反共振点ｆａｐ付近が最大となり、直列共振器の反共振点ｆａｐおよび並列共振子の共振点ｆｒｐが極小となる。そして、並列共振器の共振点ｆｒｐから直列共振器の反共振点ｆａｐの周波数帯域が通過帯域となり、並列共振器の共振点ｆｒｐ以下および直列共振器の反共振点ｆａｐ以上の周波数帯域が減衰域となる。このように、ラダー型フィルタはバンドパスフィルタとして機能する。
【０００８】
このような、共振子を用いたフィルタを使用しアンテナ分波器が提供されている。アンテナ分波器は２つのバンドパスフィルタを用い、送信用フィルタを送信端子とアンテナ端子の間、受信用フィルタを受信端子とアンテナ端子の間に配置する。アンテナ端子と送信用フィルタまたはアンテナ端子と受信用フィルタの間に整合回路（例えば移相器）を設ける。そして、アンテナ分波器は送信端子から入力した送信信号をアンテナ端子から出力し、アンテナ端子から入力した受信信号を受信端子から出力する機能を有する。
【０００９】
整合回路の機能を、例えばアンテナ端子と受信用フィルタの間に整合回路を設けた場合について説明する。整合回路は送信端子から入力した送信信号の電力が受信用フィルタに侵入することを抑制し、アンテナ端子から出力させる機能を有する。通常、送信信号の周波数帯では受信用フィルタのインピーダンスはほぼ０である。よって、送信信号の電力の大部分は受信用フィルタに侵入してしまう。そこで、整合回路により受信用フィルタの送信信号の周波数帯でのインピーダンスをほぼ無限大に変換する。これにより、送信信号の電力が受信用フィルタに侵入することを抑制することができる。
【００１０】
特許文献１ないし特許文献４にはラダー型フィルタを構成する共振子に並列にインダクタが接続されたフィルタが開示されている。図５は上記従来例に係るフィルタの構成図である。図５を参照に、入力端子Ｉｎと出力端子Ｏｕｔ間に直列に直列共振子Ｓ１１、Ｓ１２が接続し、共振子Ｓ１１およびＳ１２間のノードとグランド間に並列共振子Ｐ１１が接続している。出力端子Ｏｕｔとグランド間に並列共振子Ｐ１２が接続している。さらに、直列共振子Ｓ１１およびＳ１２に、各々並列にインダクタＬ１１およびＬ１２が接続している。このように構成することにより、直列共振器の反共振点が２つ得られる。そこで、この２つの反共振点を用いることにより減衰特性の優れたフィルタを提供することができる。
【００１１】
なお、図３および図４を用い説明した共振点、反共振点を有する機能（二重共振特性）は、共振子としてＳＡＷ共振子またはＦＢＡＲを用いた場合も同様である。本明細書においては、ＳＡＷ共振子またはＦＢＡＲのように二重共振特性を有する共振子を単に共振子という。また、共振子単独または共振子に並列にインダクタあるいはキャパシタを接続したものを共振器（一端子対共振器）という。
【特許文献１】特開２００３−３３２８８５号公報
【特許文献２】特開２００３−６９３８２号公報
【特許文献３】特開２００４−１３５３２２号公報
【特許文献４】特開２００４−２４２２８１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかしながら従来例においては、共振子に並列に接続したインダクタが大型となり、共振器、フィルタおよび分波器を小型化できないという課題がある。また、２つの反共振点を任意に設定できない。このため、例えば、２つの反共振点を利用するフィルタにおいて設計の自由度が低下するという課題がある。
【００１３】
本発明は、上記課題に鑑み、小型化が可能、または、設計の自由度を向上させることが可能な共振器、フィルタおよびアンテナ分波器を提供することを目的とする。
【課題を解決するための手段】
【００１４】
本発明は、共振子と、該共振子と並列に接続されたインダクタと、前記共振子と並列に接続されたキャパシタと、を具備することを特徴とする共振器である。本発明によれば、小型化が可能、または、設計の自由度を向上させることが可能な共振器を提供することができる。
【００１５】
本発明は、前記キャパシタが有する容量値は、前記共振子の容量値の０．２倍以上であることを特徴とする共振器とすることができる。本発明によれば、実用上実装面積を削減する効果が得られる。
【００１６】
本発明は、前記共振子は表面弾性波共振子および圧電薄膜共振子のいずれか一方であることを特徴とする共振器とすることができる。
【００１７】
本発明は、前記キャパシタおよび前記インダクタンスの少なくとも一方は、前記共振子が形成された同一基板上に形成されることを特徴とする共振器とすることができる。本発明は、前記キャパシタは弾性表面波インターディタルトランスデューサであることを特徴とする共振器とすることができる。本発明は、前記キャパシタはＭＩＭキャパシタであることを特徴とする共振器とすることができる。本発明によれば、実装面積を削減することができる。
【００１８】
本発明は、前記キャパシタは、前記共振子が実装されたパッケージのパッケージ材料を誘電体としたＭＩＭキャパシタであることを特徴とする共振器とすることができる。本発明は、前記キャパシタおよび前記インダクタンスの少なくとも一方は、前記共振子が形成された基板以外の基板上に形成されることを特徴とする共振器とすることができる。
【００１９】
本発明は、前記キャパシタおよび前記インダクタンスの少なくとも一方は、前記共振子が実装されたパッケージ外に設けられたチップキャパシタまたはチップインダクタであることを特徴とする共振器とすることができる。本発明は、前記インダクタは、前記共振子が実装されたパッケージに線路パターンとして形成されたインダクタであることを特徴とする共振器とすることができる。
【００２０】
本発明は、直列共振器と、並列共振器とを具備し、前記直列共振器および前記並列共振器の少なくとも一つが上記共振器であることを特徴とするラダー型フィルタとすることができる。また、本発明は、前記直列共振器の少なくともひとつが上記共振器であることを特徴とするラダー型フィルタとすることができる。本発明によれば、実装面積が小さく、任意の周波数の減衰量を改善することが可能なラダー型フィルタを提供することができる。
【００２１】
本発明は、多重モード弾性表面波フィルタと、上記共振器と、を具備することを特徴とする弾性表面波フィルタとすることができる。本発明によれば、実装面積が小さく、任意の周波数の減衰量を改善することが可能な多重モード表面波フィルタを提供することができる。
【００２２】
本発明は、アンテナ端子と、前記アンテナ端子に接続した第１のフィルタおよび第２のフィルタと、を具備し、前記第１のフィルタおよび第２のフィルタの少なくとも一方が上記フィルタであることを特徴とするアンテナ分波器とすることができる。本発明によれば、実装面積が小さく、任意の周波数の減衰量を改善することが可能なアンテナ分波器を提供することができる。
【００２３】
本発明は、前記第１のフィルタおよび第２のフィルタの少なくとも一方は上記ラダー型フィルタであり、アンテナ端子に最も近い直列共振器が上記共振器であることを特徴とするアンテナ分波器とすることができる。本発明によれば、上記共振器を分波器の整合回路として機能するとともに、フィルタの減衰特性を向上させるために用いることができる。
【発明の効果】
【００２４】
本発明によれば、小型化が可能、または、設計の自由度を向上させることが可能な共振器、フィルタおよびアンテナ分波器を提供することができる。
【発明を実施するための最良の形態】
【００２５】
以下、従来例において、減衰特性が改善できるメカニズムについて説明する。まず、共振子の共振点ωｒ、反共振点ωａについて説明する。図６（ａ）は図１（ａ）で示した共振子の等価回路（二重共振モデル）を示した図である。なお、以下の説明では、キャパシタの符号（例えばＣ０）はキャパシタのキャパシタンスとしても使用する。インダクタについても同様である。図６（ａ）を参照に、入力端子Ｉｎと出力端子Ｏｕｔの間に共振子が有するキャパシタＣ０と、Ｃ０に並列に、インダクタＬｍとキャパシタＣｍが直列に接続される。ここで、キャパシタンスＣ０はＳＡＷ共振子ではＩＤＴで発生する静電容量に相当し、ＦＢＡＲでは上部電極と下部電極間の静電容量に相当する。ＬｍおよびＣｍは共振周波数、反共振周波数を決定するパラメータである。
【００２６】
図６（ａ）の等価回路において、入力端子Ｉｎと出力端子Ｏｕｔの間のインピーダンスＺが０となる周波数が共振周波数ｆｒであり、アドミッタンスＹが０となる周波数が反共振周波数ｆａである。また、共振角周波数ωｒ＝２πｆｒおよび反共振角周波数ωａ＝２πｆａである。Ｚ＝０およびＹ＝０を解くことにより、数式１の共振角周波数ωｒおよび反共振角周波数ωａが得られる
【数１】
【００２７】
ここで、共振角周波数ωｒおよび反共振角周波数ωａは一定値に固定して考える。数式１を解くとＬｍおよびＣｍはＣ０の関数として数式２のように表される。
【数２】
【００２８】
図６（ｂ）は図６（ａ）の等価回路と数式２を用いて計算した共振子の周波数に対する減衰量を示す図である。ここで、共振周波数ｆｒは１９００ＭＨｚおよび反共振周波数ｆａは１９７０ＭＨｚ、Ｃ０を２．０ｐＦとした。図６（ｂ）を参照に、共振点ｆｒ（ωｒ）で減衰量は最小となり、反共振点ｆａ（ωａ）で減衰量は最大となる。
【００２９】
次に、従来例である共振子に並列にインダクタが接続された共振器について説明する。図７（ａ）はこの共振器の構成図であり、図７（ｂ）はその等価回路である。図７（ａ）を参照に、入力端子Ｉｎと出力端子Ｏｕｔ間に設けられた共振子Ｓ２１に並列にインダクタＬ２１が接続している。図７（ｂ）を参照に、図６（ａ）で説明した共振子の等価回路に並列にインダクタンスＬ２１が接続している。この等価回路を用い、インピーダンスＺが０となる共振角周波数ω´ｒを求めると数式３となる。この場合，共振子単独の場合の共振角周波数ωｒと等しくなる。
【数３】
【００３０】
一方、アドミッタンスＹが０となる反共振角周波数を求めると数式４および数式５のように反共振点１ω´ａ１および反共振点２ω´ａ２の２つの反共振角周波数が得られる。
【数４】
【数５】
【００３１】
図７（ｃ）は図７（ｂ）の等価回路を用いて計算した図７（ａ）に記載の共振器の周波数に対する減衰量を示す図である。ここで、共振周波数ｆｒは１９００ＭＨｚおよび反共振周波数ｆａは１９７０ＭＨｚ、Ｃ０を２．０ｐＦ、Ｌ２１を３．６４ｎＨとした。図７（ｃ）を参照に、共振点ｆ´ｒ（ω´ｒ）で減衰量は最小となり、反共振点１ｆ´ａ1（ω´ａ1）および反共振点２ｆ´ａ２（ω´ａ２）で減衰量は極大となる。すなわち、反共振点１ｆ´ａ1（ω´ａ1）および反共振点２ｆ´ａ２（ω´ａ２）が減衰極となる。従来例に係る並列インダクタを付加した共振器を有するラダー型フィルタは、反共振点１または反共振点２を利用してフィルタの減衰特性を改善するものである。
【００３２】
数式４および５より、反共振点１ω´ａ1および反共振点２ω´ａ２はＣ０とＬ２１の積で決まる。図８はＬ２１を３．６４ｎＨに固定し、共振子Ｓ２１のキャパシタンスＣ０に対する反共振周波数ｆ´ａ1およびｆ´ａ２を示した図である。横軸はＣ０およびＣ０×Ｌ２１を縦軸は反共振周波数および共振周波数である。図８を参照に、反共振周波数ｆ´ａ1およびｆ´ａ２は１つのパラメータ（Ｃ０×Ｌ２１）により一意的に決まってしまう。したがって、例えば、２つの反共振点（減衰極）を用い設計するフィルタにおいては、一方の反共振点を所望の周波数とすると、他方の反共振点は所望の周波数値に設計できず、設計の自由度が低下してしまう。
【実施例１】
【００３３】
以下、実施例１に係る共振器の構成と原理について説明する。図９（ａ）は実施例１に係る共振器１８の構成図である。図９（ａ）を参照に、実施例１に係る共振器は、入力端子Ｉｎおよび出力端子Ｏｕｔの間に設けられた共振子Ｓ３１と、共振子Ｓ３１と並列に接続されたインダクタＬ３１と、共振子Ｓ３１と並列に接続されたキャパシタＣ３１とを有している。図９（ｂ）は実施例１に係る共振器１８の等価回路（二重共振モデル）である。図６（ａ）の共振子の等価回路にインダクタンスＬ３１およびキャパシタンスＣ３１が並列に付加されている。共振器１８のインピーダンスＺが０となる共振角周波数ω´´ｒは数式６のように共振子Ｓ３１の共振角周波数ωｒと等しくなる。
【数６】
【００３４】
一方、アドミッタンスＹが０となる反共振角周波数を求めると数式７および数式８のように反共振点１ω´´ａ１および反共振点２ω´´ａ２の２つの反共振角周波数が得られる。
【数７】
【数８】
【００３５】
図９（ｃ）は図９（ｂ）の等価回路を用いて計算した実施例１に係る共振器の周波数に対する減衰量を示す図である。ここで、共振周波数ｆｒは１９００ＭＨｚおよび反共振周波数ｆａは１９７０ＭＨｚ、Ｃ０を２．０ｐＦ、Ｌ３１を１．８２ｎＨ、Ｃ３１を２．０ｐＦとした。図９（ｃ）を参照に、共振点ｆ´´ｒ（ω´´ｒ）で減衰量は最小となり、反共振点１ｆ´´ａ1（ω´´ａ1）および反共振点２ｆ´´ａ２（ω´´ａ２）で減衰量は極大となる。すなわち、反共振点１ｆ´´ａ1（ω´´ａ1）および反共振点２ｆ´´ａ２（ω´´ａ２）が減衰極となる。したがって、従来例の共振器と同様に、実施例１に係る共振器も、反共振点１または反共振点２を利用してラダー型フィルタの減衰特性を改善することができる。
【００３６】
図１０はＬ３１を３．６４ｎＨに固定し、Ｃ３１を０ｐＦから２．０ｐＦに変化させたときのＣ０に対する反共振周波数ｆ´´ａ1およびｆ´´ａ２を示した図である。横軸はＣ０およびＣ０×Ｌ３１を、縦軸は反共振周波数および共振周波数を示す。図１０を参照に、反共振周波数ｆ´´ａ1およびｆ´´ａ２はパラメータ（Ｃ０×Ｌ３１）とＣ３１により決めることができる。したがって、２つの反共振点を任意に設定することができる。よって、例えば、２つの反共振点（減衰極）を用い設計するフィルタにおいても、２つの反共振点を所望の周波数に設計することができ、設計の自由度を向上させることができる。
【００３７】
次に、２つの反共振点のうち1つ（反共振点１）を減衰極として使用する場合の実施例１に係る共振器の効果について説明する。図１１（ａ）は従来例１に係る共振器１８ａ、図１１（ｂ）は比較例１に係る共振器１８ｂ、図１１（ｃ）は実施例１に係る共振器１８の構成図である。図１１（ａ）を参照に、従来例１に係る共振器１８ａは、０．８８５ｐＦのキャパシタンスを有する共振子Ｓ２１に４．８ｎＨのインダクタＬ２１を並列に付加した共振器である。図１１（ｂ）を参照に、比較例１は共振器１８ａのインダクタの小型化を目的に、共振子Ｓ２２のキャパシタンスを１．３７５ｐＦとし、並列に付加するインダクタＬ２２のインダクタンスを３．０９ｎＨとした例である。従来例１の（Ｃ０×Ｌ２１）と比較例１の（Ｃ０×Ｌ２２）はほぼ同じ値となる。このため、従来例１と比較例１はほぼ同じ反共振点１を有する。図１１（ｃ）を参照に、実施例１に係る共振器１８は、共振子Ｓ３１のキャパシタンスは従来例１の０．８８５ｐＦと同じとし、並列に付加するインダクタＬ３１のインダクタンスは比較例１と同じ３．０９ｎＨとする。反共振点１を従来例１と同じとするため、さらに並列にキャパシタンス０．８８５ｐＦのキャパシタＣ３１を付加する。
【００３８】
図１２（ａ）は従来例１、比較例１および実施例１に係る共振器の通過特性の計算結果を示した図であり、横軸は周波数、縦軸は減衰量を示す。図１２（ｂ）は図１２（ａ）の反共振点１付近の拡大図であり、この共振器を用い作製されるべきフィルタに求められる減衰域と通過域を示している。図１２（ａ）を参照に、３つの共振器の反共振点１の周波数はほぼ一致している。図１２（ｂ）を参照に、求められる減衰域において、比較例１は従来例１に比べ減衰量が小さく減衰特性が悪い。一方、実施例１と従来例１との曲線はほぼ重なっており同程度の減衰特性である。
【００３９】
インダクタは大きな面積が必要なため、実装面積が大きくなる。そこで、従来例１に係る共振器１８ａを比較例１や実施例１に係る共振器１８ｂ、１８とすることにより、実装面積を削減することができる。比較例１は反共振点を従来例１と同じとするため、共振子Ｓ２２のキャパシタンスを従来例１より大きくする。このため、図１２のように減衰特性が悪化する。しかし、実施例１に係る共振器１８は共振子Ｓ３１のキャパシタンスが従来例１に係る共振器１８ａの共振子Ｓ２１と同じであり、減衰特性を従来例１と同程度とすることができる。
【００４０】
次に、付加するキャパシタＣ３１によって、インダクタンスＬ３１を低減できる量を計算する。Ｌ３１は、数式７および８を変形することによりそれぞれ数式９および１０で表される。
【数９】
【数１０】
【００４１】
図１３は、同じ反共振点１を有する共振器となるように、数式９を用い規格化したキャパシタンスＣ３１／Ｃ０に対する規格化したインダクタンスＬ３１／Ｌ２１を示した図である。ここで、反共振点１は図１２の反共振点１と同じとした。Ｃ３１／Ｃ０が０の時は、インダクタが共振子に並列に付加された従来例の共振器である。Ｃ３１／Ｃ０を大きくすると、Ｌ３１／Ｌ２１は小さくなる。つまり、並列に付加するインダクタンスＬ３１は小さくしたとしても同じ反共振点１を有する共振器を得るには、共振子Ｓ３１に並列に付加するキャパシタンスＣ３１を大きくすればよい。このように、キャパシタンスＣ３１を大きくすることによりインダクタＬ３１を小型化できる。一般に、インダクタを積層基板等に作製した場合、インダクタンスの誤差は最大１０％である。そのため、実用上実装面積を小さくする効果が現れるのは、Ｌ３１がＬ２１の９０％以下のときである。図１３より、Ｃ３１／Ｃ０を０．２以上とすることにより、Ｌ３１をＬ２１の９０％以下とすることができる。このように、キャパシタＣ３１が有する容量値は、共振子が容量値Ｃ０の０．２倍以上であることが好ましい。これにより、実用上実装面積を削減する効果が得られる。
【実施例２】
【００４２】
実施例２は実施例１に係る共振器をアンテナ分波器に適用した例である。図１４は作製した分波器の構成図である。図１４（ａ）は図１１（ａ）に示した従来例１に係る共振器１８ａを用いた従来例２に係る分波器１００ａの構成図である。図１４（ｂ）は図１１（ｂ）に示した比較例１に係る共振器１８ｂを用いた比較例２に係る分波器１００ｂの構成図である。図１４（ｃ）は図１１（ｃ）に示した実施例１に係る共振器１８を用いた実施例２に係る分波器１００の構成図である。
【００４３】
図１４（ｃ）を参照に、実施例２に係る分波器１００は、アンテナ端子Ａｎｔと受信端子Ｒｘとの間に接続する受信用フィルタ１０(第１のフィルタ)とを有する。また、受信用フィルタ１０とアンテナ端子Ａｎｔとの間に接続する共振器１８からなる整合回路を有する。さらに、アンテナ端子Ａｎｔと送信端子Ｔｘとの間に接続する送信用フィルタ１２(第２のフィルタ)を有する。受信用フィルタ１０は並列共振子Ｐ１ないしＰ３および直列共振子Ｓ１ないしＳ４並びのＳ３１を有するラダー型フィルタである。送信用フィルタ１２は並列共振子Ｐ５およびＰ６並びに直列共振子Ｓ５ないしＳ８を有するラダー型フィルタである。なお、共振子Ｓ３１は整合回路の共振子として機能するとともに受信用フィルタ１０の共振子としても機能する。
【００４４】
図１４（ａ）を参照に、従来例２に係る分波器１００ａは、従来例１に係る共振器１８ａを整合回路および受信用フィルタ１０ａの共振器として使用していること以外は実施例２と同じであり説明を省略する。図１４（ｂ）を参照に、比較例２に係る分波器１００ｂは、比較例１に係る共振器１８ｂを整合回路および受信用フィルタ１０ｂの共振器として使用していること以外は実施例２と同じであり説明を省略する。
【００４５】
図１５および図１６は、それぞれ従来例２、比較例２、図１７および図１８は実施例２に係る分波器の実装状態を示す図である。
【００４６】
図１７は実施例２のフィルタを作製したチップ１５の上視図である。図中、黒で示した領域が金属（例えばアルミニウム）が形成された領域である。圧電基板１４上にＳＡＷ共振器で構成されたラダー型フィルタを用い受信用フィルタ１０および送信用フィルタ１２を形成した。受信用フィルタ１０は直列共振子Ｓ３１およびＳ１ないしＳ４が直列に接続されている。Ｓ４はＲｘ端子に接続され、Ｒｘ端子には並列共振子Ｐ３が、直列共振子Ｓ２とＳ３との間には並列共振子Ｐ２が接続され、並列共振子Ｐ３、Ｐ２のもう一方の端子はグランド端子Ｇｎｄに接続される。直列共振子Ｓ３１とＳ１との間には並列共振子Ｐ１が接続され、Ｐ１の他方の端子はグランド端子Ｇｎｄに接続される。共振子Ｓ３１とＳ１との間にはさらに端子Ｌが接続する。共振子Ｓ３１の他方にはアンテナ端子Ａｎｔが接続する。
【００４７】
共振子Ｓ３１と並列にＩＤＴで形成されたキャパシタ６０が接続される。キャパシタ６０はＩＤＴの電極指間隔を他の共振子Ｓ１ないしＳ８並びにＰ１ないしＰ６の有するＩＤＴの電極指間隔の約１．５倍としている。これは、フィルタ１０、１２で用いられる共振器の共振周波数と、キャパシタ６０のＩＤＴの共振周波数を異ならせるためである。また、キャパシタ６０のキャパシタンスは０．８８５ｐＦである。
【００４８】
送信用フィルタ１２は直列共振子Ｓ５ないしＳ７が直列に接続されている。直列共振子Ｓ５およびＳ８はそれぞれアンテナ端子ＡｎｔおよびＴｘ端子に接続され、直列共振子Ｓ５とＳ６との間には並列共振子Ｐ５が、直列共振子Ｓ７とＳ８との間には並列共振子Ｐ６が接続され、並列共振子Ｐ７およびＰ８のもう一方の端子はグランド端子Ｇｎｄに接続される。直列共振子Ｓ３１とＳ１との間には並列共振子Ｐ１が接続され、Ｐ１の他方の端子はグランド端子Ｇｎｄに接続される。各端子Ａｎｔ、Ｌ、Ｔｘ、ＲｘおよびＧｎｄにはＡｕバンプを形成した。
【００４９】
図１８（ｃ）は実施例２のチップが実装されたパッケージの断面図である。積層パッケージ３０のダイアタッチ面３２にバンプ２０を用いチップ１５をフリップチップ実装（フェースダウン実装）する。ダイアタッチ面３２にはバンプを圧着する導体のバンプパッド３６が形成されている。バンプパッド３６は導体で埋め込まれたビア３８に接続する。ビア３８は積層パッケージ３０の裏面３４まで貫通しており、裏面３４に形成された導体のフットパット４０に接続される。リッド３１（キャップ）を用い積層パッケージ３０のキャビティ部を気密封止し、分波器１００が完成する。
【００５０】
図１８（ａ）は積層パッケージ３０のチップ１５を実装する前の上視図である。図中、黒で示した領域が金属（例えば金）を形成した領域である。チップ１５に形成されたバンプ２０がバンプパッド３６に圧着し、チップ１５とバンプパット３６が電気的に接続する。チップ１５の端子Ａｎｔ、Ｌ、Ｔｘ、ＲｘおよびＧｎｄは、それぞれバンプパッドＡｎｔＢ、ＬＢ、ＴｘＢ、ＲｘＢおよびＧｎｄＢに圧着される。バンプパッドＡｎｔＢとＬＢとの間には線路パターンによりインダクタ５２が形成されている。インダクタ５２のインダクタンスは３．０９ｎＨである。これにより、チップに形成された共振子Ｓ３１に並列にインダクタ５２が接続される。バンプパッドＡｎｔＢ、ＴｘＢ、ＲｘＢおよびＧｎｄＢはビア３８に接続される。
【００５１】
図１８（ｂ）は積層パッケージ３０の裏面３４を上から透視した図である。裏面３４にフットパッド４０が形成されている。バンプパッドＡｎｔＢ、ＴｘＢ、ＲｘＢおよびＧｎｄＢに接続されたビア３８、それぞれフットパッドＡｎｔＦ、ＴｘＦ、ＲｘＦおよびＧｎｄＦに接続し、積層パッケージ３０の外部と接続される。
【００５２】
以上のように、共振子Ｓ３１に並列にインダクタ５２およびキャパシタ６０が付加される。
【００５３】
図１５（ａ）は従来例２に係る分波器のチップの上視図、図１５（ｂ）は積層パッケージ３０のチップを実装する前の上視図、図１５（ｃ）は積層パッケージ３０の裏面３４の透視図である。従来例２では、図１５（ａ）のチップ表面にキャパシタ６０が形成されていないこと、インダクタ５０のインダクタンスが４．８ｎＨであり、インダクタ面積が大きいこと、以外は実施例２を示した図１７、図１８（ａ）および図１８（ｂ）と同じである。
【００５４】
図１６（ａ）は比較例２に係る分波器のチップの上視図、図１６（ｂ）は積層パッケージ３０のチップを実装する前の上視図、図１６（ｃ）は積層パッケージ３０の裏面３４の透視図である。図１６（ａ）のチップ表面にキャパシタ６０が形成されていないこと、以外は実施例２を示した図１７、図１８（ａ）および図１８（ｂ）と同じである。
【００５５】
実施例２および比較例２に係る分波器は従来例２に比べパッケージの大きさ（実装面積）を小さくできている。これは、従来例２のインダクタ５０のインダクタンスが４．８ｎＨに比べ、比較例２および実施例２のインダクタ５１のインダクタンスは３．０５ｎＨと約６４％小さくできたことに起因する。
【００５６】
図１９（ａ）は従来例２、比較例２および実施例２に係る分波器の受信用フィルタおよび送信用フィルタの通過特性、アンテナ端子の反射特性を測定した結果である。図１９（ｂ）は受信用フィルタおよび送信用フィルタの通過特性の通過帯域付近の拡大図である。比較例２は送信帯域に相当する１８５０〜１９１０ＭＨｚで受信用フィルタの減衰量が悪化している（図１９（ａ）楕円部分）。これは、図１２（ｂ）で示したように、比較例１に係る共振器１８ｂの減衰量が従来例１に係る共振器１８ａに比べ悪いことに対応している。さらに、送信帯域の高周波端付近である１９００〜１９１０ＭＨｚ付近で送信用フィルタの損失が大きくなっている（図１９（ｂ）楕円部分）。これは、図１９（ａ）のように、この付近でアンテナ端子の反射特性が悪くなっていることに起因する。
【００５７】
一方、実施例２に係る分波器１００の受信用フィルタおよび送信用フィルタの通過特性、アンテナ端子の反射特性は従来例２の分波器１００ａとほぼ同程度である。このように、実施例２に係る分波器１００によれば、フィルタの通過特性を従来例２と同程度に保った状態で、パッケージ３０の実装面積を小さくできる。また、共振器１８を受信用フィルタ１０のアンテナ端子Ａｎｔ側に配置し共振器１８の反共振点（減衰極）を送信周波数帯域に設定している。つまり、共振器１８をラダー型フィルタのアンテナ端子Ａｎｔに最も近い直列共振器として用いている。これにより、共振器１８は、分波器の整合回路として機能するとともに、受信用フィルタ１０の送信帯域での減衰特性を向上させるために用いることができる。
【００５８】
また、実施例２のように、共振器１８のキャパシタＣ３１を共振子Ｓ３１が形成された同一基板上のＳＡＷ共振子で形成することができる。これにより、キャパシタＣ３１を小型化できる。さらに、共振器１８のインダクタＬ３１を共振子Ｓ３１が実装された積層パッケージ３０に形成された線路パターンで形成することができる。さらに、フェースダウンで実装することにより実装面積を小さくすることができる。
【実施例３】
【００５９】
実施例３はチップ１５上にキャパシタ６０を形成し、積層パッケージ３０内にインダクタ５３を形成し、チップ１５をフェースアップで実装した例である。図２０（ａ）は積層パッケージ３０のチップ１５が実装された上視図であり、図２０（ｂ）は積層パッケージ３０の断面図である。図２１は積層パッケージ３０の積層４４の上視図である。実施例２と共通部材は同じ符号を付し説明を省略する。図２０（ａ）および（ｂ）を参照に、ダイアタッチ面３２上にチップ１５が実装されている。チップ１５は端子Ａｎｔ、Ｌ、Ｔｘ、ＲｘおよびＧｎｄにバンプが形成されていない以外は実施例２と同じである。各端子は積層パッケージのパッド４０にワイヤ４２で接続される。アンテナ端子Ａｎｔおよび端子Ｌが接続したパッド４０には積層パッケージ３０内にビア４１が形成されている。そうして、積層４４に形成されたインダクタ５３に接続される。図２１を参照に、積層４４表面には導体の線路パターンからなるインダクタ５３が形成される。
【００６０】
実施例３のように、インダクタ５３は、ビア４１およびワイヤ４２を介し共振子Ｓ３１に並列に接続される。このように、チップ１５をフェースアップで実装することもできる。
【実施例４】
【００６１】
実施例４は積層パッケージ３０内にキャパシタ６４およびインダクタ５３を形成し、チップ１５をフェースアップで実装した例である。図２２（ａ）は積層パッケージ３０のチップ１５が実装された上視図であり、図２２（ｂ）は積層パッケージ３０の断面図である。図２３（ａ）および（ｂ）は積層パッケージ３０の積層４４および４６の上視図である。実施例３と共通部材は同じ符号を付し説明を省略する。図２２（ａ）および（ｂ）を参照に、チップ１５にはキャパシタ６０が形成されていない。一方、積層４４に上層電極６１、積層４６に下層電極６２が形成されキャパシタ６４が形成される。図２３（ａ）を参照に、積層４４表面には導体パターンからなる上層電極６１および導体の線路パターンからなるインダクタ５３が形成される。図２３（ｂ）を参照に、積層４６表面には導体パターンからなり上層電極６１のほぼ下に配置される下層電極６２が形成される。アンテナ端子Ａｎｔが接続したビア４１は積層４４まで接続し、端子Ｌが接続したビア４１は積層４４および積層４６まで接続し、下層電極６２に接続する。このようにして、インダクタ５３およびキャパシタ６４は、ビア４１およびワイヤ４２を介し共振子Ｓ３１に並列に接続される。
【００６２】
実施例４のように、共振器１８のキャパシタＣ３１を共振子Ｓ３１が実装された積層パッケージ３０のパッケージ材料を誘電体としたＭＩＭキャパシタ６４とすることができる。
【実施例５】
【００６３】
実施例５はチップ上にキャパシタ６０およびインダクタ５４を形成し、チップ１５をフェースアップで実装した例である。図２４は積層パッケージ３０のチップ１５が実装された上視図である。実施例３と共通部材は同じ符号を付し説明を省略する。図２４を参照に、チップ１５にはスパイラルコイルで構成されるインダクタ５４が形成される。インダクタ５４の一方は共振子Ｓ３１とＳ１の間に接続し、他方はアンテナ端子Ａｎｔよりワイヤ４２で接続したパッド４０にワイヤ４２で接続される。このようにして、インダクタ５４は、ワイヤ４２を介し共振子Ｓ３１に並列に接続される。
【００６４】
実施例５のように、共振器１８のインダクタＬ３１を共振子Ｓ３１が形成された同一基板上に形成することができる。
【実施例６】
【００６５】
実施例６はチップ上にＭＩＭキャパシタ６３およびインダクタ５４を形成し、チップ１５をフェースアップで実装した例である。図２５（ａ）は積層パッケージ３０のチップ１５が実装された上視図であり、図２５（ｂ）はＭＩＭキャパシタ６３の断面図である。実施例５と共通部材は同じ符号を付し説明を省略する。図２５（ａ）を参照に、チップ１５にはＭＩＭキャパシタ６３が共振子Ｓ３１と並列に形成されている。図２５（ｂ）を参照に、ＭＩＭキャパシタ６３は圧電基板１４上に形成された例えばアルミニウムからなる下部電極６３ｃ、下部電極６３ｃ上の例えば酸化シリコン膜からなる誘電体膜６３ｂ、誘電体膜６３ｂ上に形成されたアルミニウムからなる上部電極６３ａにより構成される。
【００６６】
実施例６のように、共振器１８のキャパシタＣ３１を共振子Ｓ３１が形成された同一基板上に形成されたＭＩＭキャパシタとすることができる。
【実施例７】
【００６７】
実施例７は積層パッケージ３０を実装したプリント基板にチップキャパシタ６５およびチップインダクタ５５を実装した例である。図２６はチップ１５が実装された積層パッケージ３０およびプリント基板４８の上視図である。実施例３と共通部材は同じ符号を付し説明を省略する。図２６を参照に、チップ１５にはキャパシタおよびインダクタは形成されていない。チップ１５の各端子Ａｎｔ、Ｌ、Ｔｘ、ＲｘおよびＧｎｄは積層パッケージ３０に形成されたビアおよびフットパッド（図示せず）を介し、それぞれプリント基板４８の端子ＡｎｔＴ、ＬＴ、ＴｘＴ、ＲｘＴおよびＧｎｄＴに接続する。そして、ＡｎｔＴとＬＴの間にチップコンデンサ６５およびチップインダクタ５５が接続される。これにより、チップコンデンサ６５およびチップインダクタ５５は共振子Ｓ３１に並列に接続される。
【００６８】
実施例７のように、共振器１８のキャパシタＣ３１またはインダクタＬ３１は共振子Ｓ３１が実装された積層パッケージ３０外のプリント基板４８（基板）に設けられたチップキャパシタまたはチップインダクタとすることができる。
【実施例８】
【００６９】
実施例８は集積受動素子（ＩＰＤ）チップ５８にキャパシタ６６およびインダクタ５６を実装した例である。図２７（ａ）はチップ１５およびＩＰＤチップ５８が実装された積層パッケージ３０の上視図であり、図２７（ｂ）はＩＰＤチップ上のＭＩＭキャパシタ６６の断面図である。実施例３と共通部材は同じ符号を付し説明を省略する。図２７（ａ）を参照に、チップ１５にはキャパシタおよびインダクタは形成されていない。ＩＰＤチップ５８にスパイラルコイルを用いたインダクタ５６およびＭＩＭキャパシタ６６が並列に接続される。チップ１５とＩＰＤチップ５８はワイヤ４２を用い接続される。これにより共振子Ｓ３１に並列にインダクタ５６およびキャパシタ６６が付加される。図２７（ｂ）を参照に、ＭＩＭキャパシタ６６はＩＰＤチップ５８上に形成された例えばアルミニウムからなる下部電極６６ｃ、下部電極６６ｃ上の例えば酸化シリコン膜からなる誘電体膜６６ｂ、誘電体膜６６ｂ上に形成されたアルミニウムからなる上部電極６６ａにより構成される。
【００７０】
実施例８のように、共振器１８のキャパシタＣ３１またはインダクタＬ３１は共振子Ｓ３１が形成された圧電基板１４以外のＩＰＤチップ５８（基板）に形成されたキャパシタまたはインダクタとすることができる。
【００７１】
実施例３ないし実施例８の実装形態によっても、共振器１８および分波器１００は実施例１および実施例２と同様に、フィルタの通過特性を従来例と同程度に保った状態で、パッケージ３０の実装面積を小さくできる。
【実施例９】
【００７２】
図２８は実施例９に係る分波器１００ｃの構成図である。図２８を参照に、分波器１００ｃは、アンテナ端子Ａｎｔに整合用インダクタＬＡｎｔが直列に接続している。それ以外の構成は実施例２と同じであり説明を省略する。実施例９によれば、アンテナ端子の反射損失を低減することができる。
【実施例１０】
【００７３】
図２９は実施例１０に係る分波器１００ｄの構成図である。図２９を参照に、分波器１００ｄは、受信用フィルタ１０ｃのアンテナ端子Ａｎｔ側に共振器１８を設けたことに加え、送信用フィルタ１２ｃのアンテナ端子Ａｎｔ側にも、インダクタＬ３２およびキャパシタＣ３２を共振子Ｓ３２に並列に付加した共振器１９を設けている。それ以外の構成は実施例２と同じであり説明を省略する。共振器１９は受信帯域に反共振点（減衰極）を有するように設定されている。これにより、共振器１９は、分波器の整合回路として機能するとともに、送信用フィルタ１２ｃの受信帯域での減衰特性を向上させるために用いることができる。よって、送信用フィルタ１２ｃのアンテナ側からみた受信帯域のインピーダンスを大きくし、かつ、受信用フィルタ１０ｃのアンテナ側からみた送信帯域のインピーダンスを大きくすることができる。アンテナ端子の反射損失を低減することができる。これにより、低損失の分波器が実現できる。
【実施例１１】
【００７４】
図３０は実施例１１に係る分波器１００ｅの構成図である。図３０を参照に、分波器１００ｅは、受信用フィルタ１０ｄおよび送信用フィルタ１２ｄのアンテナ端子Ａｎｔ側の共振子にはインダクタおよびキャパシタは付加されていない。受信用フィルタ１０ｄの受信端子Ｒｘ側に共振器１８、受信用フィルタ１０ｄの中央に共振器１９が配置されている。さらに、整合回路２２ａ、２２ｂおよび２２ｃが、それぞれ受信用フィルタ１０ｄとアンテナ端子Ａｎｔ、送信用フィルタ１２ｄとアンテナ端子Ａｎｔおよびアンテナ端子Ａｎｔに直列に配置されている。整合回路２２ａないし２２ｃはインダクタやキャパシタを用いた集中定数回路、またはストリップラインやマイクロストリップラインを用いた分布定数回路を用い設計される。実施例１１のように、アンテナ端子Ａｎｔ側以外の直列共振子に並列のインダクタおよびキャパシタは付加することにより、整合回路の要請とは独立に、反共振点（減衰極）を設定することができる。これにより、任意の周波数の減衰量を改善することができる。また、インダクタＬ３１およびＬ３２を小型化できるため、実装面積を小さくすることができる。
【００７５】
実施例９ないし実施例１１のように、送信用フィルタ（第２のフィルタ）および受信用フィルタ（第１のフィルタ）の少なくとも一方が、実施例１に係る共振器１８または１９を含むフィルタとすることにより、実装面積が小さく、任意の周波数の減衰量を改善することが可能なアンテナ分波器を提供することができる。
【実施例１２】
【００７６】
図３１は実施例１２に係るラダー型フィルタ１１０の構成図である。図３１を参照に、ラダー型フィルタ１１０は入力端子Ｉｎと出力端子Ｏｕｔ間に、直列共振子Ｓ２およびＳ３１並びに並列共振子Ｐ１およびＰ２を有している。共振子Ｓ３１には並列にキャパシタＣ３１およびインダクタＬ３１が接続されている。共振子Ｓ３１、キャパシタＣ３１およびインダクタＬ３１は実施例１に係る共振器１８を構成している。実施例１に係る共振器１８を有することによりラダー型フィルタ１１０は任意の周波数の減衰量を大幅に改善することができる。
【実施例１３】
【００７７】
図３２は実施例１３に係るラダー型フィルタ１１０ａの構成図である。図３２を参照に、ラダー型フィルタ１１０ａは実施例１２の共振器１８に加え、残りの直列共振子Ｓ３２にも並列にキャパシタＣ３２およびインダクタＬ３２が接続されている。共振子Ｓ３２、キャパシタＣ３２およびインダクタＬ３２は実施例１に係る共振器１９を構成している。このように、ラダー型フィルタ１１０ａは、全ての直列共振子にキャパシタおよびインダクタを付加している。これにより、実施例１１に係るフィルタ１１０に比べ、任意の周波数の減衰量を改善することができる。
【００７８】
実施例１２および１３によれば、ラダー型フィルタにおいて、直列共振器の少なくとも１つが実施例１に係る共振器１８である。これにより、実装面積が小さく、任意の周波数の減衰量を改善することができる。
【００７９】
なお、実施例２ないし１３では、ラダー型フィルタの直列共振器に実施例１に係る共振器１８を適用する例であったが、並列共振器に実施例１に係る共振器を適用してもよい。つまり、並列共振器および直列共振器の少なくとも一つが実施例１に係る共振器であればよい。
【実施例１４】
【００８０】
図３３（ａ）は実施例１４に係るフィルタ１１０ｂの構成図である。図３３（ａ）を参照に、フィルタ１１０ｂは、入力端子Ｉｎと出力端子Ｏｕｔの間の２重モードＳＡＷ（ＤＭＳ）フィルタ２４の入力端子Ｉｎ側に実施例１に係る共振器１８を直列に接続している。図３３（ｂ）はＤＭＳフィルタ２４の構成図である。図３３（ｂ）を参照に、ＤＭＳフィルタ２４は２つの反射器Ｒ０の間に出力端子Ｏｕｔ０に接続された２つの出力ＩＤＴ２と入力端子Ｉｎ０に接続された１つの入力ＩＤＴ１とを有する。このように、多重モードＳＡＷフィルタに実施例１に係る共振器１８を付加することもできる。これにより、多重モードＳＡＷフィルタにおいても、任意の周波数の減衰量を改善することができる。
【実施例１５】
【００８１】
図３４は実施例１５に係るフィルタ１１０ｃの構成図である。図３４を参照に、フィルタ１１０ｃは、実施例１３で用いたＤＭＳフィルタ２４の両側に実施例１に係る共振器１８および１９を直列に接続している。また、共振器１８とＤＭＳ２４との間に並列に共振子Ｐ１を、出力端子Ｏｕｔに並列に共振子Ｐ２を接続している。このような構成の多重モードＳＡＷフィルタにおいても、任意の周波数の減衰量を改善することができる。
【実施例１６】
【００８２】
図３５（ａ）は実施例１６に係るフィルタ１１０ｄの構成図である。図３５（ａ）を参照に、フィルタ１１０ｄは、出力端子Ｏｕｔ１およびＯｕｔ２に接続したバランス型ＤＭＳフィルタ２４ａの入力端子Ｉｎ両側に実施例１に係る共振器１８および１９を直列に接続している。図３５（ｂ）はバランス型ＤＭＳフィルタ２４ａの構成図である。図３５（ｂ）を参照に、ＤＭＳフィルタ２４ａは２つの反射器Ｒ０の間に出力端子Ｏｕｔ１およびＯｕｔ２に接続された出力ＩＤＴ１ａと入力端子Ｉｎ０に接続された２つの出力ＩＤＴ２とを有する。出力端子Ｏｕｔ１およびＯｕｔ２には位相の反転した信号が出力しバランス型ＤＭＳフィルタとして機能する。このような構成のバランス型多重モードＳＡＷフィルタにおいても、任意の周波数の減衰量を改善することができる。
【００８３】
実施例１４ないし１６に係るフィルタによれば、多重モードＳＡＷフィルタと実施例１に係る共振器１８を有することにより、実装面積が小さく、任意の周波数の減衰量を改善することができる。
【００８４】
実施例１ないし１３は共振子としてＳＡＷ共振子の例であったが、圧電薄膜共振子を用いることもできる。この場合も、実施例１ないし１２と同様の効果を奏することができる。
【００８５】
以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【図面の簡単な説明】
【００８６】
【図１】図１（ａ）は共振子を示す図である。図１（ｂ）はＳＡＷ共振子の上視図、図１（ｃ）はＦＢＡＲの上視図、図１（ｄ）はＦＢＡＲの断面図である。
【図２】図２はラダー型フィルタの構成図である。
【図３】図３（ａ）は直列共振器の構成図、図３（ｂ）は直列共振器の構成図、図３（ｃ）は直列共振器および直列共振器の通過特性を示す図である。
【図４】図４（ａ）は１段ラダー型フィルタの構成図であり、図４（ｂ）は１段ラダー型フィルタの通過特性を示す図である。
【図５】図５は従来例に係るラダー型フィルタの構成図である。
【図６】図６（ａ）は共振子の等価回路を示す図であり、図６（ｂ）は共振子の通過特性を示す図である。
【図７】図７（ａ）は従来例に係る共振器の構成図であり、図７（ｂ）は従来例に係る等価回路を示す図であり、図７（ｃ）は従来例に係る共振器の通過特性を示す図である。
【図８】図８は従来例に係る共振器における、Ｃ０およびＣ０×Ｌ２１に対する反共振周波数および共振周波数を示す図である。
【図９】図９（ａ）は実施例１に係る共振器の構成図であり、図９（ｂ）は実施例１に係る等価回路を示す図であり、図９（ｃ）は実施例１に係る共振器の通過特性を示す図である。
【図１０】図１０は実施例１に係る共振器における、Ｃ０およびＣ０×Ｌ３１に対する反共振周波数および共振周波数を示す図である。
【図１１】図１１（ａ）は従来例１に係る共振器、図１１（ｂ）は比較例１に係る共振器、図１１（ｃ）は実施例１に係る共振器の構成図である。
【図１２】図１２（ａ）は従来例１、比較例１および実施例１に係る共振器の通過特性を示す図である。図１２（ｂ）は反共振点１付近の拡大図である。
【図１３】図１３は規格化したキャパシタンスＣ３１／Ｃ０に対する規格化したインダクタンスＬ３１／Ｌ２１を示した図である。
【図１４】図１４（ａ）は従来例２に係る分波器、図１４（ｂ）は比較例２に係る分波器、図１４（ｃ）は実施例２に係る分波器の構成図である。
【図１５】図１５（ａ）は従来例２に係る分波器のチップの上視図、図１５（ｂ）はチップを実装する前の積層パッケージの上視図（リッドを設ける前）、図１５（ｃ）は積層パッケージを上から透視した図である。
【図１６】図１６（ａ）は比較例２に係る分波器のチップの上視図、図１６（ｂ）はチップを実装する前の積層パッケージの上視図（リッドを設ける前）、図１６（ｃ）は積層パッケージを上から透視した図である。
【図１７】図１７は実施例２に係る分波器のチップの上視図である。
【図１８】図１８（ａ）はチップを実装する前の積層パッケージの上視図（リッドを設ける前）、図１８（ｂ）は積層パッケージを上から透視した図、図１８（ｃ）はチップを実装しリッドを設けた積層パッケージの断面図である。
【図１９】図１９（ａ）は従来例２、比較例２および実施例２に係る分波器の受信用フィルタおよび送信用フィルタの通過特性並びにアンテナ端子の反射特性を示す図、図１９（ｂ）は受信用フィルタおよび送信用フィルタの通過特性の通過帯域付近の拡大図である。
【図２０】図２０（ａ）は実施例３に係る分波器のチップを実装した積層パッケージの上視図（リッドを設ける前）、図２０（ｂ）はチップを実装しリッドを設けた積層パッケージの断面図（リッドを設ける前）である。
【図２１】図２１は実施例３に係る分波器の積層パッケージ内の積層の上視図である。
【図２２】図２２（ａ）は実施例４に係る分波器のチップを実装した積層パッケージの上視図（リッドを設ける前）、図２２（ｂ）はチップを実装しリッドを設けた積層パッケージの断面図（リッドを設ける前）である。
【図２３】図２３（ａ）および（ｂ）は実施例４に係る分波器の積層パッケージ内の積層の上視図である。
【図２４】図２４は実施例５に係る分波器のチップを実装した積層パッケージの上視図（リッドを設ける前）である。
【図２５】図２５（ａ）は実施例６に係る分波器のチップを実装した積層パッケージの上視図（リッドを設ける前）、図２５（ｂ）はＭＩＭキャパシタの断面図である。
【図２６】図２６は実施例７に係る分波器のチップを実装した積層パッケージおよび積層パッケージを実装したプリント基板の上視図（リッドを設ける前）である。
【図２７】図２７（ａ）は実施例８に係る分波器のチップおよびＩＰＤチップを実装した積層パッケージの上視図（リッドを設ける前）、図２７（ｂ）はＭＩＭキャパシタの断面図である。
【図２８】図２８は実施例９に係る分波器の構成図である。
【図２９】図２９は実施例１０に係る分波器の構成図である。
【図３０】図３０は実施例１１に係る分波器の構成図である。
【図３１】図３１は実施例１２に係るラダー型フィルタの構成図である。
【図３２】図３２は実施例１３に係るラダー型フィルタの構成図である。
【図３３】図３３（ａ）は実施例１４に係るフィルタの構成図であり、図３３（ｂ）は２重モードＳＡＷフィルタの上視図である。
【図３４】図３４は実施例１５に係るフィルタの構成図である。
【図３５】図３５（ａ）は実施例１６に係るフィルタの構成図であり、図３５（ｂ）はバランス型ＳＡＷフィルタの上視図である。
【符号の説明】
【００８７】
１０、１０ｃ、１０ｄ 受信用フィルタ
１２、１２ｃ、１２ｄ 送信用フィルタ
１４ 圧電基板
１５ チップ
１８、１９ 共振器
２０ バンプ
２２ａ、２２ｂ、２２ｃ 整合回路
２４、２４ａ ＤＭＳフィルタ
３０ 積層パッケージ
３１ リッド
３２ ダイアタッチ面
３４ 裏面
３６ バンプパッド
３８、４１ ビア
４０ フッドパッド
４２ ワイヤ
４４、４６ 積層
４８ プリント基板
５０、５１、５２、５３ インダクタ（線路パターン）
５４ インダクタ（スパイラルコイル）
５５ チップインダクタ
５６ インダクタ（スパイラルコイル）
５８ ＩＰＤチップ
５９ プリント基板
６０ キャパシタ（ＳＡＷ共振子）
６１ 上層電極
６２ 下層電極
６４ ＭＩＭキャパシタ
６５ チップコンデンサ
６６ ＭＩＭキャパシタ
１００ 分波器
１１０ フィルタ
Ｓ３１ 共振子
Ｌ３１、Ｌ３２ インダクタ
Ｃ３１、Ｃ３２ キャパシタ
Ｉｎ 入力端子
Ｏｕｔ 出力端子
Ａｎｔ アンテナ端子
Ｔｘ 送信端子
Ｒｘ 受信端子
Ｇｎｄ グランド端子
【特許請求の範囲】
【請求項１】
共振子と、
該共振子と並列に接続されたインダクタと、
前記共振子と並列に接続されたキャパシタと、を具備することを特徴とする共振器。
【請求項２】
前記キャパシタが有する容量値は、前記共振子の容量値の０．２倍以上であることを特徴とする請求項１記載の共振器。
【請求項３】
前記共振子は表面弾性波共振子および圧電薄膜共振子のいずれか一方であることを特徴とする請求項１または２記載の共振器。
【請求項４】
前記キャパシタおよび前記インダクタンスの少なくとも一方は、前記共振子が形成された同一基板上に形成されることを特徴とする請求項１から３のいずれか一項記載の共振器。
【請求項５】
前記キャパシタは弾性表面波インターディジタルトランスデューサであることを特徴とする請求項４記載の共振器。
【請求項６】
前記キャパシタはＭＩＭキャパシタであることを特徴とする請求項４記載の共振器。
【請求項７】
前記キャパシタは、前記共振子が実装されたパッケージのパッケージ材料を誘電体としたＭＩＭキャパシタであることを特徴とする請求項１から３のいずれか一項記載の共振器。
【請求項８】
前記キャパシタおよび前記インダクタンスの少なくとも一方は、前記共振子が形成された基板以外の基板上に形成されることを特徴とする請求項１から３のいずれか一項記載の共振器。
【請求項９】
前記キャパシタおよび前記インダクタンスの少なくとも一方は、前記共振子が実装されたパッケージ外に設けられたチップキャパシタまたはチップインダクタであることを特徴とする請求項１から３のいずれか一項記載の共振器。
【請求項１０】
前記インダクタは、前記共振子が実装されたパッケージに線路パターンとして形成されたインダクタであることを特徴とする請求項１から３のいずれか一項記載の共振器。
【請求項１１】
直列共振器と、並列共振器とを具備し、
前記直列共振器および前記並列共振器の少なくとも一つが請求項１から１０のいずれか一項記載の共振器であることを特徴とするラダー型フィルタ。
【請求項１２】
前記直列共振器の少なくとも一つが請求項１から１０のいずれか一項記載の共振器であることを特徴とする請求項１１記載のラダー型フィルタ。
【請求項１３】
多重モード弾性表面波フィルタと、
請求項１から１０のいずれか一項記載の共振器と、を具備することを特徴とする弾性表面波フィルタ。
【請求項１４】
アンテナ端子と、
前記アンテナ端子に接続した第１のフィルタおよび第２のフィルタと、を具備し、
前記第１のフィルタおよび第２のフィルタの少なくとも一方が請求項１１から１３のいずれか一項記載のフィルタであることを特徴とするアンテナ分波器。
【請求項１５】
前記第１のフィルタおよび第２のフィルタの少なくとも一方は請求項１２のラダー型フィルタであり、アンテナ端子に最も近い直列共振器が請求項１から１０のいずれか一項記載の共振器であることを特徴とする請求項１３記載のアンテナ分波器。
【請求項１】
共振子と、
該共振子と並列に接続されたインダクタと、
前記共振子と並列に接続されたキャパシタと、を具備することを特徴とする共振器。
【請求項２】
前記キャパシタが有する容量値は、前記共振子の容量値の０．２倍以上であることを特徴とする請求項１記載の共振器。
【請求項３】
前記共振子は表面弾性波共振子および圧電薄膜共振子のいずれか一方であることを特徴とする請求項１または２記載の共振器。
【請求項４】
前記キャパシタおよび前記インダクタンスの少なくとも一方は、前記共振子が形成された同一基板上に形成されることを特徴とする請求項１から３のいずれか一項記載の共振器。
【請求項５】
前記キャパシタは弾性表面波インターディジタルトランスデューサであることを特徴とする請求項４記載の共振器。
【請求項６】
前記キャパシタはＭＩＭキャパシタであることを特徴とする請求項４記載の共振器。
【請求項７】
前記キャパシタは、前記共振子が実装されたパッケージのパッケージ材料を誘電体としたＭＩＭキャパシタであることを特徴とする請求項１から３のいずれか一項記載の共振器。
【請求項８】
前記キャパシタおよび前記インダクタンスの少なくとも一方は、前記共振子が形成された基板以外の基板上に形成されることを特徴とする請求項１から３のいずれか一項記載の共振器。
【請求項９】
前記キャパシタおよび前記インダクタンスの少なくとも一方は、前記共振子が実装されたパッケージ外に設けられたチップキャパシタまたはチップインダクタであることを特徴とする請求項１から３のいずれか一項記載の共振器。
【請求項１０】
前記インダクタは、前記共振子が実装されたパッケージに線路パターンとして形成されたインダクタであることを特徴とする請求項１から３のいずれか一項記載の共振器。
【請求項１１】
直列共振器と、並列共振器とを具備し、
前記直列共振器および前記並列共振器の少なくとも一つが請求項１から１０のいずれか一項記載の共振器であることを特徴とするラダー型フィルタ。
【請求項１２】
前記直列共振器の少なくとも一つが請求項１から１０のいずれか一項記載の共振器であることを特徴とする請求項１１記載のラダー型フィルタ。
【請求項１３】
多重モード弾性表面波フィルタと、
請求項１から１０のいずれか一項記載の共振器と、を具備することを特徴とする弾性表面波フィルタ。
【請求項１４】
アンテナ端子と、
前記アンテナ端子に接続した第１のフィルタおよび第２のフィルタと、を具備し、
前記第１のフィルタおよび第２のフィルタの少なくとも一方が請求項１１から１３のいずれか一項記載のフィルタであることを特徴とするアンテナ分波器。
【請求項１５】
前記第１のフィルタおよび第２のフィルタの少なくとも一方は請求項１２のラダー型フィルタであり、アンテナ端子に最も近い直列共振器が請求項１から１０のいずれか一項記載の共振器であることを特徴とする請求項１３記載のアンテナ分波器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【図３５】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【図３５】
【公開番号】特開２００７−３６８５６（Ｐ２００７−３６８５６Ａ）
【公開日】平成１９年２月８日（２００７．２．８）
【国際特許分類】
【出願番号】特願２００５−２１９２５４（Ｐ２００５−２１９２５４）
【出願日】平成１７年７月２８日（２００５．７．２８）
【出願人】（３９８０６７２７０）富士通メディアデバイス株式会社 (198)
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
【公開日】平成１９年２月８日（２００７．２．８）
【国際特許分類】
【出願日】平成１７年７月２８日（２００５．７．２８）
【出願人】（３９８０６７２７０）富士通メディアデバイス株式会社 (198)
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
[ Back to top ]