分散型電源システム及びその構成決定方法及びそのプリント基板パターンの確定方法
【課題】プリント基板をリメイクすることなく複数のシステム構成を選択することを可能にする。
【解決手段】第１〜第Ｎ（Ｎ＝２，３，・・・）の中間バス１２−１，１２−２と、第１の中間バス１２−１に所定のＤＣ電圧を出力する主電源部１１と、第１〜第Ｎの中間バス１２−１，１２−２の電圧をそれぞれ入力して所定のＤＣ電圧を出力する第１〜第Ｎの分散電源部１３，（１４０，１５０）と、中間バス１２−２を中間バス１２−１と分散電源部分散電源部１３の出力とに選択接続するためのスイッチ手段ＪＰ１，ＪＰ２と、を備えている。
【解決手段】第１〜第Ｎ（Ｎ＝２，３，・・・）の中間バス１２−１，１２−２と、第１の中間バス１２−１に所定のＤＣ電圧を出力する主電源部１１と、第１〜第Ｎの中間バス１２−１，１２−２の電圧をそれぞれ入力して所定のＤＣ電圧を出力する第１〜第Ｎの分散電源部１３，（１４０，１５０）と、中間バス１２−２を中間バス１２−１と分散電源部分散電源部１３の出力とに選択接続するためのスイッチ手段ＪＰ１，ＪＰ２と、を備えている。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、電子機器内に設けられる分散型電源システム、該システムの構成決定方法及びそのプリント基板パターンの確定方法に関する。
【背景技術】
【０００２】
近年の電子機器では、電源システムとして分散型電源システムを採用することが多い。特許文献１の図５には、この分散型電源システムの一例が示されている。この分散型電源システムは、複数の電源電圧を中間バスに出力する絶縁型電源と、それぞれスイッチャ回路を介して上記中間バスに接続される複数の非絶縁型電源とを有する。
各非絶縁型電源に係るスイッチャ回路は、対応する切り換え回路によってそれぞれ制御される。すなわち、切り換え回路は、対応する非絶縁型電源の出力電圧に基づき、その非絶縁電源の変換効率が最適となる電源電圧を上記中間バスにおける複数の電源電圧の中から決定し、その決定した電源電圧が当該非絶縁電源に入力されるようにスイッチャ回路を切り換える。
したがって、この分散型電源システムによれば、各非絶縁電源の電力変換効率を向上することができる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−１４８４７３号公報（図５）
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記分散型電源システムによって給電される負荷の中に、低電圧・大電流化された負荷（例えば、低電圧・大電流化されたＣＰＵなどのＬＳＩ）が含まれている場合、その負荷とその負荷に接続される非絶縁型電源との間の配線に大電流が流れるので、その配線による影響（抵抗、インダクタンス成分の影響）を無視できなくなる。
そこで、上記の影響を低減するために、上記低電圧・大電流化された負荷に適用される非絶縁型電源を該負荷にできるだけ接近して配設することが実施されている（ＰＯＬ＝Point of Loadと呼ばれている）。この場合、上記非絶縁型電源は、上記負荷が実装されたプリント基板上に設けられる。
【０００５】
図５Ａ，図５Ｂ及び図６Ａ〜図６Ｃは、低電圧・大電流化された負荷を含む分散型電源システムの構成例を示している。
図５Ａに示す分散型電源システム１Ａは、交流入力（ＡＣ１００／２００Ｖ）あるいは直流入力（通信機器用のＤＣ４８Ｖ、工業機器用のＤＣ２４Ｖ等）を５ＶのＤＣ電圧に降圧する絶縁型電源１１と、この絶縁型電源１１の出力に接続された中間バス１２と、該中間バス１２の電圧５Ｖをそれぞれ３．３Ｖ，１．５Ｖ及び１．２ＶのＤＣ電圧に降圧する非絶縁型電源１３，１４及び１５とを備えている。中間バス１２には負荷１６が接続され、また、非絶縁型電源１３，１４及び１５の出力には、負荷１７，１８及び１９がそれぞれ接続されている。
この分散型電源システム１Ａでは、負荷１８，１９が低電圧・大電流化されている。そこで、この負荷１８，１９に接続される非絶縁型電源１４，１５は、該負荷１８，１９が実装された図示していないプリント基板上にそれぞれＰＯＬ配置されている。
【０００６】
図５Ｂに示す分散型電源システム１Ｂは、絶縁型電源１１の出力に接続された第１の中間バス２０と、この第１の中間バス２０の電圧５Ｖを３．３ＶのＤＣ電圧に降圧変換する非絶縁型電源２１と、該非絶縁型電源２１の出力に接続された第２の中間バス２２と、この中間バス２２の電圧３．３Ｖをそれぞれ１．５Ｖ，１．２ＶのＤＣ電圧に降圧変換する非絶縁型電源２３，２４とを備えている。
第１の中間バス２０には負荷１６が、第２の中間バス２２には負荷１７が、非絶縁型電源２３の出力には負荷１８が、また、非絶縁型電源２４の出力には負荷１９がそれぞれ接続されている。そして、非絶縁型電源２３，２４は、低電圧・大電流化された負荷１８，１９に対してそれぞれＰＯＬ配置されている。
【０００７】
図６Ａに示す分散型電源システム２Ａは、交流入力あるいは直流入力を１２ＶのＤＣ電圧に降圧変換する絶縁型電源３１と、この絶縁型電源３１の出力に接続された中間バス３２と、該中間バス３２の電圧１２Ｖをそれぞれ５Ｖ，３．３Ｖ，１．５Ｖ及び１．２ＶのＤＣ電圧に降圧する非絶縁型電源３３，３４，３５及び３６とを備えている。中間バス３２には負荷３７が接続され、また、非絶縁型電源３３，３４，３５及び３６の出力には、負荷３８，３９，４０及び４１がそれぞれ接続されている。
負荷４０，４１は、低電圧・大電流化されている。そこで、非絶縁型電源３５，３６は、負荷４０，４１が実装された図示していないプリント基板上にそれぞれＰＯＬ配置されている。
【０００８】
図６Ｂに示す分散型電源システム２Ｂは、絶縁型電源３１の出力に接続された第１の中間バス４２と、この第１の中間バス４２の電圧１２Ｖを５ＶのＤＣ電圧に降圧する非絶縁型電源３３と、該非絶縁型電源３３の出力に接続された第２の中間バス４４と、この中間バス４４の電圧５Ｖをそれぞれ３．３Ｖ，１．５Ｖ及び１．２ＶのＤＣ電圧に降圧する非絶縁型電源４５，４６及び４７とを備えている。
第１の中間バス４２及び第２の中間バス４４には、それぞれ負荷３７及び負荷３８が接続され、非絶縁型電源４５，４６及び４７の出力にはそれぞれ負荷３９，４０及び４１が接続されている。そして、非絶縁型電源４６，４７は、低電圧・大電流化された負荷４０，４１に対してそれぞれＰＯＬ配置されている。
【０００９】
図６Ｃに示す分散型電源システム２Ｃは、絶縁型電源３１の出力に接続された第１の中間バス４８と、この第１の中間バス４８の電圧１２Ｖをそれぞれ５Ｖ，３．３ＶのＤＣ電圧に降圧する非絶縁型電源３３，３４と、この非絶縁型電源３４の出力に接続された第２の中間バス４９と、この中間バス４９の電圧３．３Ｖをそれぞれ１．５Ｖ，１．２ＶのＤＣ電圧に降圧する非絶縁型電源５０，５１とを備えている。
第１の中間バス４８には負荷３７が、非絶縁型電源３３の出力には負荷３８が、第２の中間バス４９には負荷３９が、非絶縁型電源５０には負荷４０が、非絶縁型電源５１には負荷４１がそれぞれ接続されている。そして、非絶縁型電源５０，５１は、低電圧・大電流化された負荷４０，４１に対してそれぞれＰＯＬ配置されている。
【００１０】
図５Ａ、図５Ｂの分散型電源システム１Ａ，１Ｂは、電源の数（４台）において共通するものの、それぞれメリットとデメリットが存在する。図６Ａ〜図６Ｃに示す分散型電源システム２Ａ〜２Ｃも同様である。
ここでは、分散型電源システム２Ａ〜２Ｃを例として、そのメリットとデメリットについて説明する。
分散型電源システム２Ａは、１つの中間バス３２を用いた構成（１段構成）によってＤＣ１．５ＶとＤＣ１．２Ｖを得ている。これに対して、分散型電源システム２Ｂおよび分散型電源システム２Ｃは、それぞれ２つの中間バス４２，４４および４８，４９を用いた構成（２段構成）によってＤＣ１．５ＶとＤＣ１．２Ｖを得ている。
上記のように、分散型電源システム２Ａは構成段数が分散型電源システム２Ｂおよび２Ｃよりも少ないので、ＤＣ１．５ＶとＤＣ１．２Ｖを分散型電源システム２Ｂおよび２Ｃよりも変換ロスが少ない状態で得ることができるというメリットを有する。
【００１１】
図７は、分散型電源システム２Ａによって１２Ｖを１２Ｖ→１．５Ｖという形態で変換（１段構成による変換）した場合の電力変換効率と、分散型電源システム２Ｂによって１２Ｖ→５Ｖ→１．５Ｖという形態で変換（２段構成による変換）した場合の電力変換効率とをそれぞれ例示したものである。なお、図７の横軸は分散型電源システム２Ａの非絶縁型電源３５及び分散型電源システム２Ｂの非絶縁型電源４６の出力電流（負荷電流）である。
図７から明らかなように、負荷電流が３００ｍＡ〜５００ｍＡのときの電力変換効率は、１段構成の分散型電源システム２Ａの方が２段構成の分散型電源システム２Ｂよりも４％程度高い。
【００１２】
以上から明らかなように、電力変換効率という観点からすると、分散型電源システム２Ａの方が分散型電源システム２Ｂよりも優れている。しかし、分散型電源システムが使用される機器のＥＭＣ（Electro-Magnetic Compatibility）性能を改善するという点では、分散型電源システム２Ａよりも分散型電源システム２Ｂの方が優れている。
すなわち、分散型電源システム２Ａの中間バス３２における１２Ｖの電圧には、絶縁型電源３１からの進入ノイズ成分が多く含まれている可能性がある。したがって、この１２Ｖの電圧を１台の非絶縁型電源３６によって例えば１．２Ｖの電圧に降圧変換した場合、ノイズに対するフィルタリングが十分になされず、そのため、その電圧に含まれるノイズによって負荷４１を誤動作させるリスクを伴うことになる。
【００１３】
図８及び図９は、それぞれ上記分散型電源システム２Ａ及び２Ｂの１．２Ｖ出力に含まれる周波数０．１〜１０．１ＭＨｚのノイズを例示したものである。
図８に示すように、１段構成の分散型電源システム２Ａの場合には、非絶縁型電源３６のスイッチングノイズ（３００ｋＨzの基本波によるノイズ成分と、この基本波の高調波によるノイズ成分）が観測され、その最大値は約４４ｄＢμＶである。一方、２段構成の分散型電源システム２Ｂの場合には、前段の非絶縁型電源３３の３００ｋＨzのスイッチングノイズ成分が後段の非絶縁型電源４７によってフィルタリングされるため、図９に示すように、主として該電源４７のスイッチングノイズ成分（２．４ＭＨｚの基本波によるノイズ成分）が観測され、その最大値は約３３ｄＢμＶである。すなわち、２段構成にすれば、１段構成の場合に比べてノイズレベルが１０ｄＢ以上も低くなって、負荷４１側でのＳ／Ｎ比が改善される。
【００１４】
以上の説明から明らかなように、図５Ａ，５Ｂに示す分散型電源システム１Ａ，１Ｂ及び図６Ａ，６Ｂ，６Ｃに示す分散型電源システム２Ａ，２Ｂ，２Ｃには、メリットとデメリットが存在する。そこで、これらの分散型電源システムの設計時には、電力変換効率、開発期間、コスト及びＥＭＣ性能等を総合的に考慮する必要がある。その場合、実際には、試作→評価→問題点→対策というように、カットアンドトライ的な手順を経て最適な結論を導き出すことが多い。
通常、試作後の評価で問題が発見されると、その問題についての原因・対策が見極められる。そして、その対策として、プリント基板をリメイクすることが必要になった場合、プリント基板のアートワーク、基板作製のための手配、実装部品の手配、部品実装などのために１ヶ月以上の期間を要し、しかも、これにかかる費用が数１００万円のオーダになることがある。
【００１５】
本発明は、このような状況に鑑みてなされたものであり、上記のトレードオフの課題に対する改善策を提案して、機器の開発期間短縮、コストアップ抑制ならびにＥＭＣ性能を高めることを目的とする。
【課題を解決するための手段】
【００１６】
本発明は、第１〜第Ｎ（Ｎ＝２，３，・・・）の中間バスと、前記第１の中間バスに所定のＤＣ電圧を出力する主電源部と、前記第１〜第Ｎの中間バスの電圧をそれぞれ入力して所定のＤＣ電圧を出力する第１〜第Ｎの分散電源部と、前記第２〜第Ｎの中間バスをそれぞれ前記第１〜第Ｎ−１の中間バスと前記第１〜第Ｎ−１の分散電源部の出力とに選択接続するためのスイッチ手段と、をプリント基板に配設した分散型電源システムを提供する。この分散型電源システムによれば、プリント基板をリメイクすることなく各分散電源部の接続形態を変更することができる。
【００１７】
前記スイッチ手段は、前記第１〜第Ｎ−１の中間バスと前記第２〜第Ｎの中間バスとの間にそれぞれ介在される第１のスイッチ素子と、前記第１〜第Ｎ−１の分散電源部の出力と前記第２〜第Ｎの中間バスとの間にそれぞれ介在される第２のスイッチ素子とによって構成することができる。
前記第１、第２のスイッチ素子としては、例えば、低抵抗体が使用される。その場合、その抵抗体の実装／非実装によって前記スイッチ手段の接続形態が変化されることになる。
前記第１のスイッチ素子および第２のスイッチ素子としてそれぞれ低抵抗体および低オン抵抗ダイオードを使用しても良い。その場合、前記抵抗体の実装／非実装によって前記スイッチ手段の接続形態が変化されることになる。
前記第１のスイッチ素子および第２のスイッチ素子としてそれぞれＭＯＳＦＥＴおよび低オン抵抗ダイオードを使用しても良い。その場合、前記ＭＯＳＦＥＴのオンオフ制御によって前記スイッチ手段の接続形態を変化させることができる。
前記第１、第２のスイッチ素子としてそれぞれＭＯＳＦＥＴを使用することも可能である。その場合、前記ＭＯＳＦＥＴのオンオフ制御によって前記スイッチ手段の接続形態を変化させることができる。
【００１８】
本発明の実施形態では、前記主電源部として絶縁型の電源を使用し、前記各分散電源部として非絶縁型の電源を使用している。また、本発明の実施形態では、前記第１〜第Ｎの分散電源部の内、低電圧・大電流化された負荷への給電を行う分散電源部がＰＯＬ配置されている。
前記スイッチ手段をＵＳＢポート接続確認信号に基づいて切り替え動作させる制御手段を更に備えることができる。この場合、ＵＳＢポート接続時にそれに対応したシステム構成を自動的に設定することが可能になる。
【００１９】
本発明は、第１〜第Ｎ（Ｎ＝２，３，・・・）の中間バスと、前記第１の中間バスに所定のＤＣ電圧を出力する主電源部と、前記第１〜第Ｎの中間バスの電圧をそれぞれ入力して所定のＤＣ電圧を出力する第１〜第Ｎの分散電源部と、前記第２〜第Ｎの中間バスをそれぞれ前記第１〜第Ｎ−１の中間バスと前記第１〜第Ｎ−１の分散電源部の出力とに選択接続するためのスイッチ手段と、をプリント基板に配設した分散型電源システムを使用し、前記スイッチ手段の切り替え接続によって最終的なシステム構成を決定する分散型電源システムの構成決定方法を提供する。
本発明によれば、プリント基板をリメイクすることなく各分散電源部の接続形態を変更して、望ましい最終的なシステム構成を決定することができる。
【００２０】
更に、本発明は、第１〜第Ｎ（Ｎ＝２，３，・・・）の中間バスと、前記第１の中間バスに所定のＤＣ電圧を出力する主電源部と、前記第１〜第Ｎの中間バスの電圧をそれぞれ入力して所定のＤＣ電圧を出力する第１〜第Ｎの分散電源部と、前記第２〜第Ｎの中間バスをそれぞれ前記第１〜第Ｎ−１の中間バスと前記第１〜第Ｎ−１の分散電源部の出力とに選択接続するためのスイッチ手段と、をプリント基板に配設した分散型電源システムを使用するプリント基板のパターン確定方法であって、前記スイッチ手段の切り替え接続によって最終的なシステム構成を決定するステップと、前記最終的なシステム構成を実現する配線パターンを量産品のプリント基板パターンとして確定するステップと、を含むプリント基板パターン確定方法を提供する。
本発明によれば、プリント基板をリメイクすることなく望ましい最終的なシステム構成が決定され、その最終的なシステム構成を実現する配線パターンが量産品のプリント基板パターンとして確定される。
【発明の効果】
【００２１】
本発明の係る分散型電源システムによれば、プリント基板をリメイクすることなく複数のシステム構成を選択することが可能になるので、製品開発に要する時間の短縮と労力の低減を図ることができる。
また、本発明に係る分散型電源システムの構成決定方法によれば、プリント基板をリメイクすることなく各分散電源部の接続形態を変更して、望ましい最終的なシステム構成を決定することができる。
更に、本発明に係るプリント基板パターン確定方法によれば、プリント基板をリメイクすることなく望ましい最終的なシステム構成を決定し、その最終的なシステム構成を実現する配線パターンを量産品のプリント基板パターンとして確定することができる。
なお、量産時には、試作時に判明した性能にすぐれたシステム構成を実現する量産向けのプリント基板を作成することになるが、試作時に用いたプリント基板がコスト的な観点等からみて量産にも対応できるものである場合には、そのプリント基板を量産用として活用することができ、その場合、より迅速な製品化が可能になる。
【図面の簡単な説明】
【００２２】
【図１】本発明に係る分散型電源システムの一実施形態を示すブロック図である。
【図２】ＣＭＯＳロジック負荷を接続した場合の３．３Ｖ電源ラインのスペクトラムの一例を示す波形図である。
【図３】ＣＭＯＳロジック負荷を接続した場合の３．３Ｖ電源ラインのスペクトラムの他の例を示す波形図である。
【図４】本発明に係る分散型電源システムの他の実施形態を示すブロック図である。
【図５Ａ】分散型電源システムの第１の構成例を示すブロック図である。
【図５Ｂ】分散型電源システムの第２の構成例を示すブロック図である。
【図６Ａ】分散型電源システムの第３の構成例を示すブロック図である。
【図６Ｂ】分散型電源システムの第４の構成例を示すブロック図である。
【図６Ｃ】分散型電源システムの第５の構成例を示すブロック図である。
【図７】図６Ａの分散型電源システムの電力変換効率と図６Ｂの分散型電源システムの電力変換効率とを例示したグラフである。
【図８】図６Ａの分散型電源システムの１．２Ｖ出力に含まれる周波数０．１〜１０．１ＭＨｚのノイズを例示したグラフである。
【図９】図６Ｂの分散型電源システムの１．２Ｖ出力に含まれる周波数０．１〜１０．１ＭＨｚのノイズを例示したグラフである。
【発明を実施するための形態】
【００２３】
以下、図面を参照しながら、本発明の実施の形態について説明する。
図１は、本発明に係る分散型電源システムの一実施形態を示すブロック図である。なお、図１においては、図５Ａ，図５Ｂに示す要素と同一の要素に同一の符号を付して、それについての詳細な説明を省略する。
この実施形態に係る分散型電源システム１は、絶縁型電源１１と、この絶縁型電源１１の出力に接続された中間バス１２−１と、該中間バス１２−１に接続された非絶縁型電源１３と、スイッチ素子ＪＰ１を介して中間バス１２−１に接続された中間バス１２−２と、非絶縁型電源３の出力と中間バス１２−２との間に介在させたスイッチ素子ＪＰ２と、中間バス１２−２に接続された非絶縁型電源１４０，１５０とを備えている。
【００２４】
非絶縁型電源１４０は、３．３Ｖあるいは５ＶのＤＣ入力電圧を１．５ＶのＤＣ電圧に降圧するように構成され、また、非絶縁型電源１５０は、３．３Ｖあるいは５ＶのＤＣ入力電圧を１．２ＶのＤＣ電圧に降圧するように構成されている。
絶縁型電源１１の出力には負荷１６が、非絶縁型電源１３の出力には負荷１７が、非絶縁型電源１４０の出力には負荷１８が、また、非絶縁型電源１５０の出力には負荷１９がそれぞれ接続されている。そして、これらの負荷の内、負荷１８，１９は低電圧・大電流化されている。
【００２５】
主電源部としての絶縁型電源１１、分散電源部としての非絶縁型電源１３，１４０,１５０及び負荷１７〜１９は、いずれも図示していないプリント基板に実装されている。中間バス１２−１，１２−２やその他の接続線路も上記プリント基板にプリント形成されている。そして、低電圧・大電流化された負荷１８，１９への給電を行う非絶縁型電源１４０,１５０は、これらの負荷１８，１９に対してそれぞれＰＯＬ（Point of Loaｄ）配置されている。
【００２６】
スイッチ素子ＪＰ１は、中間バス１２−１と中間バス１２−２とを離接するために設けられ、また、スイッチ素子ＪＰ２は、非絶縁型電源１３の出力と中間バス１２−２とを離接するために設けられている。
この実施形態に係る分散型電源システム１において、スイッチ素子ＪＰ１をオンし、スイッチ素子ＪＰ２をオフさせれば、中間バス１２−１が中間バス１２−２に接続されるとともに、該中間バス１２−２が非絶縁型電源１３の出力から切り離される。この場合、図５Ａに示す分散型電源システム１Ａの構成と同等な構成（１段構成）が実現されることになる。前述したように、この構成は、電力変換効率という観点で有利である。
【００２７】
一方、素子ＪＰ１をオフし、素子ＪＰ２をオンさせれば、中間バス１２−１が中間バス１２−２から切り離されるとともに、該中間バス１２−２が非絶縁型電源１３の出力に接続される。この場合、図５Ｂに示す分散型電源システム１Ｂの構成と同等な構成（２段構成）が実現されることになる。前述したように、この構成は、ＥＭＣ（Electro-Magnetic Compatibility）性能を向上するという観点で有利である。
【００２８】
このように、この実施形態に係る分散型電源システム１によれば、プリント基板をリメイクすることなしに、図５Ａに示す分散型電源システム１Ａの構成と図５Ｂに示す分散型電源システム１Ｂの構成とを実現することができるので、それらの構成のうちのいずれが製品化に適しているかを判断することが容易になる。この結果、製品開発に要する時間の短縮と労力の低減を図ることができる。
【００２９】
以下のａ）〜ｃ）は、スイッチ素子ＪＰ１，ＪＰ２の種類および使用態様を例示したものである。
ａ）スイッチ素子ＪＰ１，ＪＰ２として低抵抗体を使用する。この場合、この低抵抗体の実装／非実装の選択によって本実施形態に係る分散型電源システム１の構成が変更される。すなわち、スイッチ素子ＪＰ１としての低抵抗体の実装（ＪＰ１オン）と、スイッチ素子ＪＰ２としての低抵抗体の非実装（ＪＰ２オフ）とにより図５Ａに示す構成が実現され、また、スイッチ素子ＪＰ１としての低抵抗体の非実装（ＪＰ１オフと）、スイッチ素子ＪＰ２としての低抵抗体の実装（ＪＰ２オン）とにより図５Ｂに示す構成が実現される。
【００３０】
ｂ）スイッチ素子ＪＰ１として低抵抗体を使用し、スイッチ素子ＪＰ２として、アノードが非絶縁型電源１３の出力に接続されカソードが中間バス１２−２に接続された低オン抵抗ダイオードを使用する。この場合、低抵抗体の実装／非実装の選択によって分散型電源システム１の構成が変更される。すなわち、スイッチ素子ＪＰ１としての低抵抗体の実装により、該スイッチ素子ＪＰ１がオンするとともに、スイッチ素子ＪＰ２としての低オン抵抗ダイオードがオフ（逆阻止状態）するので、図５Ａに示す構成が実現される。また、スイッチ素子ＪＰ１としての低抵抗体の非実装により、該スイッチ素子ＪＰ１がオフするとともに、スイッチ素子ＪＰ２としての低オン抵抗ダイオードがオンするので、図５Ｂに示す構成が実現される。
【００３１】
ｃ）スイッチ素子ＪＰ１としてＭＯＳＦＥＴを使用し、スイッチ素子ＪＰ２として、アノードが非絶縁型電源１３の出力に接続されカソードが中間バス１２−２に接続された低オン抵抗ダイオードを使用する。この場合、図示していない制御回路によるＭＯＳＦＥＴのオン／オフ制御によって分散型電源システム１の構成が変更される。すなわち、スイッチ素子ＪＰ１としてのＭＯＳＦＥＴをオンさせることにより、スイッチ素子ＪＰ２としての低オン抵抗ダイオードがオフ（逆阻止状態）するので、図５Ａに示す構成が実現される。また、スイッチ素子ＪＰ１としてのＭＯＳＦＥＴをオフさせることにより、スイッチ素子ＪＰ２としての低オン抵抗ダイオードがオンするので、図５Ｂの構成が実現される。
【００３２】
ｄ）スイッチ素子ＪＰ１，ＪＰ２として共にＭＯＳＦＥＴを使用する。この場合、図示していない制御回路による各ＭＯＳＦＥＴのオン／オフ制御によって分散型電源システム１の構成が変更される。すなわち、スイッチ素子ＪＰ１としてのＭＯＳＦＥＴをオン、スイッチ素子ＪＰ２としてのＭＯＳＦＥＴをオフさせることにより、図５Ａに示す構成が実現される。また、スイッチ素子ＪＰ１としてのＭＯＳＦＥＴをオフ、スイッチ素子ＪＰ２としてのＭＯＳＦＥＴをオンさせることにより、図５Ｂの構成が実現される。なお、上記制御回路は、各ＭＯＳＦＥＴが同時にオンすることが回避されるように構成される。
【００３３】
上記ａ）、ｂ）では、上記２つのシステム構成のどちらかを低抵抗体の実装／非実装で選択するので、試作時に性能にすぐれたシステム構成が判明した場合、その試作に使用したプリント基板をそのまま量産用基板として活用することも可能である。
一方、ｂ）の手法において低オン抵抗ダイオードの機能を配線パターンの有無で置き換える場合およびｃ），ｄ）の手法は、低オン抵抗ダイオードやＭＯＳＦＥＴによって選択されたシステム構成が実現されるようにプリント基板の配線パターンを作成することになる。しかし、これ以外の配線パターンを変更しないことにより、電力変換効率およびＥＭＣ性能に関する再評価を不要とすることができ、短時間で量産用基板を作成することができる。
また、ｃ），ｄ）の手法によれば、この実施形態に係る分散型電源システム１が組込まれる機器の動作条件に応じてシステム構成を自動変更することが可能である。例えば、本実施形態の分散型電源システム１が組込まれたパソコン等の機器にＵＳＢポート（Ａタイプ；ホスト）が付いている場合には、ＵＳＢケーブルをこのＵＳＢポートに接続した場合に発生する認識信号に基づいてこの分散型電源システム１の構成を自動的に変更することができる。
【００３４】
すなわち、手法ｃ）では、ＵＳＢケーブルの未接続時にスイッチ素子ＪＰ１としてのＭＯＳＦＥＴがオンされ、ＵＳＢケーブルの接続時に、上記認識信号に基づいて該ＭＯＳＦＥＴがオフされる。また、手法ｄ）では、ＵＳＢケーブルの未接続時にスイッチ素子ＪＰ１としてのＭＯＳＦＥＴがオンされるとともにスイッチ素子ＪＰ２としてのＭＯＳＦＥＴがオフされ、ＵＳＢケーブルの接続時に、上記認識信号に基づいて上記各ＭＯＳＦＥＴの状態が切り替えられる。
この結果、ＵＳＢケーブルの未接続時には、電力変換効率を優先した図５Ａの構成で分散型電源システム１が稼動され、ＵＳＢケーブルの接続に伴ってＥＭＩ（electro-magnetic interference）の抑制に有効な図５Ｂの構成で分散型電源システム１が稼動することになる。
【００３５】
ＵＳＢは、５Ｖ，０Ｖのバスパワーと差動対の信号線から成り立っているので、その電源ラインからの放射（ＥＭＩ）も十分考えられる。
図２及び図３は、一般的に電源ラインのノイズがどのようになっているかを説明するために、負荷１７として５０ＭＨｚクロックで動作するＣＭＯＳロジック負荷を接続した場合の３．３Ｖ電源ラインのスペクトラムを例示したものである。
図２に示すように、０．１〜１０．１ＭＨｚの周波数範囲には、電源ノイズ成分（最大４８ｄＢμＶ）が観測され、また、図３の１〜２５１ＭＨｚの周波数範囲には、上記５０ＭＨｚクロックに基づくノイズ成分（最大５６ｄＢｕＶ）が観測される。つまり、上記３．３Ｖ電源ラインには、電源ノイズ成分の外に負荷側から侵入したクロックノイズ成分も存在する。このことから、ノイズに関しては、電源側から負荷側に伝送されるだけでなく、負荷側から電源側にも伝送されるという点（単方向でなく双方向）を視野に入れておく必要がある。
【００３６】
前述したように、ＵＳＢケーブルの接続時にスイッチ素子ＪＰ１をオフ、ＪＰ２をオンさせるように該スイッチ素子ＪＰ１、ＪＰ２の制御プログラムを作成しておけば、このＵＳＢケーブルの接続時に非絶縁型電源１３と非絶縁型電源１４０がカスケード接続されるとともに、非絶縁型電源１３と非絶縁型電源１５０がカスケード接続されるので、非絶縁型電源１３のフィルタリング作用により、非絶縁型電源１４０，１５０の電源ノイズ成分及び非絶縁型電源１４０，１５０に接続されている低電圧・大電流化された負荷１８，１９の動作に起因する高周波クロックノイズ成分が中間バス１２−１（すなわち、ＵＳＢのバスパワー）に伝達されるのを抑制することが可能となる。これは、コストアップ要因となるプリント基板へのＥＭＩ対策部品の追加や機器外部のＵＳＢケーブルへのフェライトコアの装着等が不要になるという利点をもたらす。
【００３７】
ところで、上記手法ａ）、ｂ）を採用する場合には、スイッチ素子ＪＰ１の非実装時に中間バス１２-１の一部がオープン配線部となって、ノイズ送受アンテナとして機能する恐れがある。また、手法ａ）を採用する場合において、スイッチ素子ＪＰ２の非実装時には、非絶縁型電源１３の出力側から延びる３．３Ｖラインの一部がオープン配線部となって、同様にノイズ送受アンテナとして機能する恐れがある。そこで、上記各オープン配線部は、いわゆるデカップリングコンデンサ（図示せず）を接続して終端処理を施すことが望ましい。
なお、手法ｃ）、ｄ）を採用する場合には、電源ＩＣ内部にＭＯＳＦＥＴやダイオードを取り込むこと、つまり、外付け部品のない状態で実現することも可能である。
【００３８】
図４は、本発明に係る分散型電源システムの他の実施形態を示すブロック図である。なお、この図４においては、図６Ａ〜図６Ｃに示す要素と同一の要素に同一の符号を付して、それについての詳細な説明を省略する。
この実施形態に係る分散型電源システム２は、絶縁型電源３１と、この絶縁型電源３１の出力に接続された中間バス３２−１と、該中間バス３２−１に接続された非絶縁型電源３３と、スイッチ素子ＪＰ１を介して中間バス３２−１に接続された中間バス３２−２と、非絶縁型電源３３の出力と中間バス３２−２との間に介在させたスイッチ素子ＪＰ２と、中間バス３２−２に接続された非絶縁型電源３４０と、スイッチ素子ＪＰ３を介して中間バス３２−２に接続された中間バス３２−３と、非絶縁型電源３４０の出力と中間バス３２−３との間に介在させたスイッチ素子ＪＰ４と、中間バス３２−３に接続された非絶縁型電源３５０，３６０とを備えている。
【００３９】
非絶縁型電源３４０は、５Ｖあるいは１２ＶのＤＣ入力電圧を３．３ＶのＤＣ電圧に降圧するように、非絶縁型電源３５０は、３．３Ｖあるいは５Ｖまたは１２ＶのＤＣ入力電圧を１．５ＶのＤＣ電圧に降圧するように、また、非絶縁型電源３６０は、３．３Ｖあるいは５Ｖまたは１２ＶのＤＣ入力電圧を１．２ＶのＤＣ電圧に降圧するようにそれぞれ構成されている。
絶縁型電源３１の出力には負荷３７が、非絶縁型電源３３の出力には負荷３８が、非絶縁型電源３４０の出力には負荷３９が、また、非絶縁型電源３５０の出力には負荷４０が、非絶縁型電源３６０の出力には負荷４１がそれぞれ接続されている。そして、これらの負荷の内、負荷４０，４１は低電圧・大電流化されている。
【００４０】
主電源部としての絶縁型電源３１、分散電源部としての非絶縁型電源３３，３４０,３５０,３６０及び負荷３７〜４１は、いずれも図示していないプリント基板に実装されている。中間バス３２−１〜３２−３やその他の接続線路も上記プリント基板にプリント形成されている。そして、低電圧・大電流化された負荷４０，４１への給電を行う非絶縁型電源３５０,３６０は、これらの負荷４０，４１に対してそれぞれＰＯＬ配置されている。
【００４１】
スイッチ素子ＪＰ１は、中間バス３２−１と中間バス３２−２とを離接するために設けられ、また、スイッチ素子ＪＰ２は、非絶縁型電源３３の出力と中間バス３２−２とを離接するために設けられている。スイッチ素子ＪＰ３は、中間バス３２−２と中間バス３２−３とを離接するために設けられ、さらに、スイッチ素子ＪＰ４は、非絶縁型電源３４０の出力と中間バス３２−３とを離接するために設けられている。
【００４２】
この実施形態に係る分散型電源システム２において、スイッチ素子ＪＰ１，ＪＰ３をオンさせ、スイッチ素子ＪＰ２，ＪＰ４をオフさせると、図６Ａに示す分散型電源システム２Ａの構成と同等な構成（１段構成）が実現されることになる。前述したように、この構成は、電力変換効率という観点で有利である。
また、素子ＪＰ１，ＪＰ４をオフさせ、素子ＪＰ２，ＪＰ３をオンさせれば、図６Ｂに示す分散型電源システム２Ｂの構成と同等な構成（２段構成）が実現され、更に、素子ＪＰ１，ＪＰ４をオンさせ、素子ＪＰ２，ＪＰ３をオフさせれば、図６Ｃに示す分散型電源システム２Ｃの構成と同等な構成（２段構成）が実現されることになる。前述したように、この構成は、ＥＭＣ（Electro-Magnetic Compatibility）性能を向上するという観点で有利である。
【００４３】
このように、この実施形態に係る分散型電源システム２によれば、プリント基板をリメイクすることなしに、図６Ａ、図６Ｂ及び図６Ｃに示す分散型電源システムを構成することが可能である。
なお、この実施形態においては、スイッチ素子ＪＰ１〜ＪＰ４として例えば以下の素子が使用される。
ａ）スイッチ素子ＪＰ１〜ＪＰ４として低抵抗体を使用する。スイッチ素子ＪＰ１（ＪＰ２〜ＪＰ４）のオン、オフは、低抵抗体の実装、非実装にそれぞれ対応する。
ｂ）スイッチ素子ＪＰ１，ＪＰ３として低抵抗体を使用し、スイッチ素子ＪＰ２，ＪＰ４として低オン抵抗ダイオードを使用する。この場合、スイッチ素子ＪＰ２としての低オン抵抗ダイオードは、アノードが非絶縁型電源３３の出力に接続され、カソードが中間バス３２−２に接続される。また、スイッチ素子ＪＰ４としての低オン抵抗ダイオードは、アノードが非絶縁型電源３４０の出力に接続され、カソードが中間バス３２−３に接続される。
ｃ）スイッチ素子ＪＰ１，ＪＰ３としてＭＯＳＦＥＴを使用し、スイッチ素子ＪＰ２，ＪＰ４として低オン抵抗ダイオードを使用する。この場合、スイッチ素子ＪＰ２、ＪＰ４としての低オン抵抗ダイオードの接続は、上記ｂ）と同じである。
ｄ）スイッチ素子ＪＰ１〜ＪＰ４としてＭＯＳＦＥＴを使用する。
ｃ）、ｄ）では、図示していない制御回路によって各ＭＯＳＦＥＴがオン／オフ制御される。そして、ｄ）に適用される制御回路は、スイッチ素子ＪＰ１，ＪＰ２としてのＭＯＳＦＥＴが同時にオンすることが回避されるように、また、スイッチ素子ＪＰ３，ＪＰ４としてのＭＯＳＦＥＴが同時にオンすることが回避されるように構成される。
【００４４】
本発明は、上記実施形態に限定されず、種々の変形態様を含み得るものである。すなわち、上記各実施形態における絶縁型電源１１，３１、非絶縁型電源１３，３３，１４０,１５０，３４０，３５０，３６０は、いずれもスイッチングレギュレータとしての構成を有しているが、これらの電源のすべて、あるいは、いくつかにリニアレギュレータとしての構成をもたすことも可能である。
また、図４に示した実施形態においては、必要に応じて、スイッチ素子ＪＰ１，ＪＰ３をオフさせ、素子ＪＰ２，ＪＰ４をオンさせることも可能である。この場合、３段構成による１２Ｖ→５Ｖ→３．３Ｖ→１．５Ｖ（１．２Ｖ）という変換が実現される。
なお、スイッチ素子の数は変換する電圧の数に応じて更に増加することも可能である。
【符号の説明】
【００４５】
１，２ 分散型電源システム
１１，３１ 絶縁型電源
１２-１，１２−２，３２−１〜３２−３ 中間バス
１３，３３，１４０,１５０，３４０〜３６０ 非絶縁型電源
１６〜１９，３７〜４１ 負荷
ＪＰ１〜ＪＰ４ スイッチ素子
【技術分野】
【０００１】
この発明は、電子機器内に設けられる分散型電源システム、該システムの構成決定方法及びそのプリント基板パターンの確定方法に関する。
【背景技術】
【０００２】
近年の電子機器では、電源システムとして分散型電源システムを採用することが多い。特許文献１の図５には、この分散型電源システムの一例が示されている。この分散型電源システムは、複数の電源電圧を中間バスに出力する絶縁型電源と、それぞれスイッチャ回路を介して上記中間バスに接続される複数の非絶縁型電源とを有する。
各非絶縁型電源に係るスイッチャ回路は、対応する切り換え回路によってそれぞれ制御される。すなわち、切り換え回路は、対応する非絶縁型電源の出力電圧に基づき、その非絶縁電源の変換効率が最適となる電源電圧を上記中間バスにおける複数の電源電圧の中から決定し、その決定した電源電圧が当該非絶縁電源に入力されるようにスイッチャ回路を切り換える。
したがって、この分散型電源システムによれば、各非絶縁電源の電力変換効率を向上することができる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−１４８４７３号公報（図５）
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記分散型電源システムによって給電される負荷の中に、低電圧・大電流化された負荷（例えば、低電圧・大電流化されたＣＰＵなどのＬＳＩ）が含まれている場合、その負荷とその負荷に接続される非絶縁型電源との間の配線に大電流が流れるので、その配線による影響（抵抗、インダクタンス成分の影響）を無視できなくなる。
そこで、上記の影響を低減するために、上記低電圧・大電流化された負荷に適用される非絶縁型電源を該負荷にできるだけ接近して配設することが実施されている（ＰＯＬ＝Point of Loadと呼ばれている）。この場合、上記非絶縁型電源は、上記負荷が実装されたプリント基板上に設けられる。
【０００５】
図５Ａ，図５Ｂ及び図６Ａ〜図６Ｃは、低電圧・大電流化された負荷を含む分散型電源システムの構成例を示している。
図５Ａに示す分散型電源システム１Ａは、交流入力（ＡＣ１００／２００Ｖ）あるいは直流入力（通信機器用のＤＣ４８Ｖ、工業機器用のＤＣ２４Ｖ等）を５ＶのＤＣ電圧に降圧する絶縁型電源１１と、この絶縁型電源１１の出力に接続された中間バス１２と、該中間バス１２の電圧５Ｖをそれぞれ３．３Ｖ，１．５Ｖ及び１．２ＶのＤＣ電圧に降圧する非絶縁型電源１３，１４及び１５とを備えている。中間バス１２には負荷１６が接続され、また、非絶縁型電源１３，１４及び１５の出力には、負荷１７，１８及び１９がそれぞれ接続されている。
この分散型電源システム１Ａでは、負荷１８，１９が低電圧・大電流化されている。そこで、この負荷１８，１９に接続される非絶縁型電源１４，１５は、該負荷１８，１９が実装された図示していないプリント基板上にそれぞれＰＯＬ配置されている。
【０００６】
図５Ｂに示す分散型電源システム１Ｂは、絶縁型電源１１の出力に接続された第１の中間バス２０と、この第１の中間バス２０の電圧５Ｖを３．３ＶのＤＣ電圧に降圧変換する非絶縁型電源２１と、該非絶縁型電源２１の出力に接続された第２の中間バス２２と、この中間バス２２の電圧３．３Ｖをそれぞれ１．５Ｖ，１．２ＶのＤＣ電圧に降圧変換する非絶縁型電源２３，２４とを備えている。
第１の中間バス２０には負荷１６が、第２の中間バス２２には負荷１７が、非絶縁型電源２３の出力には負荷１８が、また、非絶縁型電源２４の出力には負荷１９がそれぞれ接続されている。そして、非絶縁型電源２３，２４は、低電圧・大電流化された負荷１８，１９に対してそれぞれＰＯＬ配置されている。
【０００７】
図６Ａに示す分散型電源システム２Ａは、交流入力あるいは直流入力を１２ＶのＤＣ電圧に降圧変換する絶縁型電源３１と、この絶縁型電源３１の出力に接続された中間バス３２と、該中間バス３２の電圧１２Ｖをそれぞれ５Ｖ，３．３Ｖ，１．５Ｖ及び１．２ＶのＤＣ電圧に降圧する非絶縁型電源３３，３４，３５及び３６とを備えている。中間バス３２には負荷３７が接続され、また、非絶縁型電源３３，３４，３５及び３６の出力には、負荷３８，３９，４０及び４１がそれぞれ接続されている。
負荷４０，４１は、低電圧・大電流化されている。そこで、非絶縁型電源３５，３６は、負荷４０，４１が実装された図示していないプリント基板上にそれぞれＰＯＬ配置されている。
【０００８】
図６Ｂに示す分散型電源システム２Ｂは、絶縁型電源３１の出力に接続された第１の中間バス４２と、この第１の中間バス４２の電圧１２Ｖを５ＶのＤＣ電圧に降圧する非絶縁型電源３３と、該非絶縁型電源３３の出力に接続された第２の中間バス４４と、この中間バス４４の電圧５Ｖをそれぞれ３．３Ｖ，１．５Ｖ及び１．２ＶのＤＣ電圧に降圧する非絶縁型電源４５，４６及び４７とを備えている。
第１の中間バス４２及び第２の中間バス４４には、それぞれ負荷３７及び負荷３８が接続され、非絶縁型電源４５，４６及び４７の出力にはそれぞれ負荷３９，４０及び４１が接続されている。そして、非絶縁型電源４６，４７は、低電圧・大電流化された負荷４０，４１に対してそれぞれＰＯＬ配置されている。
【０００９】
図６Ｃに示す分散型電源システム２Ｃは、絶縁型電源３１の出力に接続された第１の中間バス４８と、この第１の中間バス４８の電圧１２Ｖをそれぞれ５Ｖ，３．３ＶのＤＣ電圧に降圧する非絶縁型電源３３，３４と、この非絶縁型電源３４の出力に接続された第２の中間バス４９と、この中間バス４９の電圧３．３Ｖをそれぞれ１．５Ｖ，１．２ＶのＤＣ電圧に降圧する非絶縁型電源５０，５１とを備えている。
第１の中間バス４８には負荷３７が、非絶縁型電源３３の出力には負荷３８が、第２の中間バス４９には負荷３９が、非絶縁型電源５０には負荷４０が、非絶縁型電源５１には負荷４１がそれぞれ接続されている。そして、非絶縁型電源５０，５１は、低電圧・大電流化された負荷４０，４１に対してそれぞれＰＯＬ配置されている。
【００１０】
図５Ａ、図５Ｂの分散型電源システム１Ａ，１Ｂは、電源の数（４台）において共通するものの、それぞれメリットとデメリットが存在する。図６Ａ〜図６Ｃに示す分散型電源システム２Ａ〜２Ｃも同様である。
ここでは、分散型電源システム２Ａ〜２Ｃを例として、そのメリットとデメリットについて説明する。
分散型電源システム２Ａは、１つの中間バス３２を用いた構成（１段構成）によってＤＣ１．５ＶとＤＣ１．２Ｖを得ている。これに対して、分散型電源システム２Ｂおよび分散型電源システム２Ｃは、それぞれ２つの中間バス４２，４４および４８，４９を用いた構成（２段構成）によってＤＣ１．５ＶとＤＣ１．２Ｖを得ている。
上記のように、分散型電源システム２Ａは構成段数が分散型電源システム２Ｂおよび２Ｃよりも少ないので、ＤＣ１．５ＶとＤＣ１．２Ｖを分散型電源システム２Ｂおよび２Ｃよりも変換ロスが少ない状態で得ることができるというメリットを有する。
【００１１】
図７は、分散型電源システム２Ａによって１２Ｖを１２Ｖ→１．５Ｖという形態で変換（１段構成による変換）した場合の電力変換効率と、分散型電源システム２Ｂによって１２Ｖ→５Ｖ→１．５Ｖという形態で変換（２段構成による変換）した場合の電力変換効率とをそれぞれ例示したものである。なお、図７の横軸は分散型電源システム２Ａの非絶縁型電源３５及び分散型電源システム２Ｂの非絶縁型電源４６の出力電流（負荷電流）である。
図７から明らかなように、負荷電流が３００ｍＡ〜５００ｍＡのときの電力変換効率は、１段構成の分散型電源システム２Ａの方が２段構成の分散型電源システム２Ｂよりも４％程度高い。
【００１２】
以上から明らかなように、電力変換効率という観点からすると、分散型電源システム２Ａの方が分散型電源システム２Ｂよりも優れている。しかし、分散型電源システムが使用される機器のＥＭＣ（Electro-Magnetic Compatibility）性能を改善するという点では、分散型電源システム２Ａよりも分散型電源システム２Ｂの方が優れている。
すなわち、分散型電源システム２Ａの中間バス３２における１２Ｖの電圧には、絶縁型電源３１からの進入ノイズ成分が多く含まれている可能性がある。したがって、この１２Ｖの電圧を１台の非絶縁型電源３６によって例えば１．２Ｖの電圧に降圧変換した場合、ノイズに対するフィルタリングが十分になされず、そのため、その電圧に含まれるノイズによって負荷４１を誤動作させるリスクを伴うことになる。
【００１３】
図８及び図９は、それぞれ上記分散型電源システム２Ａ及び２Ｂの１．２Ｖ出力に含まれる周波数０．１〜１０．１ＭＨｚのノイズを例示したものである。
図８に示すように、１段構成の分散型電源システム２Ａの場合には、非絶縁型電源３６のスイッチングノイズ（３００ｋＨzの基本波によるノイズ成分と、この基本波の高調波によるノイズ成分）が観測され、その最大値は約４４ｄＢμＶである。一方、２段構成の分散型電源システム２Ｂの場合には、前段の非絶縁型電源３３の３００ｋＨzのスイッチングノイズ成分が後段の非絶縁型電源４７によってフィルタリングされるため、図９に示すように、主として該電源４７のスイッチングノイズ成分（２．４ＭＨｚの基本波によるノイズ成分）が観測され、その最大値は約３３ｄＢμＶである。すなわち、２段構成にすれば、１段構成の場合に比べてノイズレベルが１０ｄＢ以上も低くなって、負荷４１側でのＳ／Ｎ比が改善される。
【００１４】
以上の説明から明らかなように、図５Ａ，５Ｂに示す分散型電源システム１Ａ，１Ｂ及び図６Ａ，６Ｂ，６Ｃに示す分散型電源システム２Ａ，２Ｂ，２Ｃには、メリットとデメリットが存在する。そこで、これらの分散型電源システムの設計時には、電力変換効率、開発期間、コスト及びＥＭＣ性能等を総合的に考慮する必要がある。その場合、実際には、試作→評価→問題点→対策というように、カットアンドトライ的な手順を経て最適な結論を導き出すことが多い。
通常、試作後の評価で問題が発見されると、その問題についての原因・対策が見極められる。そして、その対策として、プリント基板をリメイクすることが必要になった場合、プリント基板のアートワーク、基板作製のための手配、実装部品の手配、部品実装などのために１ヶ月以上の期間を要し、しかも、これにかかる費用が数１００万円のオーダになることがある。
【００１５】
本発明は、このような状況に鑑みてなされたものであり、上記のトレードオフの課題に対する改善策を提案して、機器の開発期間短縮、コストアップ抑制ならびにＥＭＣ性能を高めることを目的とする。
【課題を解決するための手段】
【００１６】
本発明は、第１〜第Ｎ（Ｎ＝２，３，・・・）の中間バスと、前記第１の中間バスに所定のＤＣ電圧を出力する主電源部と、前記第１〜第Ｎの中間バスの電圧をそれぞれ入力して所定のＤＣ電圧を出力する第１〜第Ｎの分散電源部と、前記第２〜第Ｎの中間バスをそれぞれ前記第１〜第Ｎ−１の中間バスと前記第１〜第Ｎ−１の分散電源部の出力とに選択接続するためのスイッチ手段と、をプリント基板に配設した分散型電源システムを提供する。この分散型電源システムによれば、プリント基板をリメイクすることなく各分散電源部の接続形態を変更することができる。
【００１７】
前記スイッチ手段は、前記第１〜第Ｎ−１の中間バスと前記第２〜第Ｎの中間バスとの間にそれぞれ介在される第１のスイッチ素子と、前記第１〜第Ｎ−１の分散電源部の出力と前記第２〜第Ｎの中間バスとの間にそれぞれ介在される第２のスイッチ素子とによって構成することができる。
前記第１、第２のスイッチ素子としては、例えば、低抵抗体が使用される。その場合、その抵抗体の実装／非実装によって前記スイッチ手段の接続形態が変化されることになる。
前記第１のスイッチ素子および第２のスイッチ素子としてそれぞれ低抵抗体および低オン抵抗ダイオードを使用しても良い。その場合、前記抵抗体の実装／非実装によって前記スイッチ手段の接続形態が変化されることになる。
前記第１のスイッチ素子および第２のスイッチ素子としてそれぞれＭＯＳＦＥＴおよび低オン抵抗ダイオードを使用しても良い。その場合、前記ＭＯＳＦＥＴのオンオフ制御によって前記スイッチ手段の接続形態を変化させることができる。
前記第１、第２のスイッチ素子としてそれぞれＭＯＳＦＥＴを使用することも可能である。その場合、前記ＭＯＳＦＥＴのオンオフ制御によって前記スイッチ手段の接続形態を変化させることができる。
【００１８】
本発明の実施形態では、前記主電源部として絶縁型の電源を使用し、前記各分散電源部として非絶縁型の電源を使用している。また、本発明の実施形態では、前記第１〜第Ｎの分散電源部の内、低電圧・大電流化された負荷への給電を行う分散電源部がＰＯＬ配置されている。
前記スイッチ手段をＵＳＢポート接続確認信号に基づいて切り替え動作させる制御手段を更に備えることができる。この場合、ＵＳＢポート接続時にそれに対応したシステム構成を自動的に設定することが可能になる。
【００１９】
本発明は、第１〜第Ｎ（Ｎ＝２，３，・・・）の中間バスと、前記第１の中間バスに所定のＤＣ電圧を出力する主電源部と、前記第１〜第Ｎの中間バスの電圧をそれぞれ入力して所定のＤＣ電圧を出力する第１〜第Ｎの分散電源部と、前記第２〜第Ｎの中間バスをそれぞれ前記第１〜第Ｎ−１の中間バスと前記第１〜第Ｎ−１の分散電源部の出力とに選択接続するためのスイッチ手段と、をプリント基板に配設した分散型電源システムを使用し、前記スイッチ手段の切り替え接続によって最終的なシステム構成を決定する分散型電源システムの構成決定方法を提供する。
本発明によれば、プリント基板をリメイクすることなく各分散電源部の接続形態を変更して、望ましい最終的なシステム構成を決定することができる。
【００２０】
更に、本発明は、第１〜第Ｎ（Ｎ＝２，３，・・・）の中間バスと、前記第１の中間バスに所定のＤＣ電圧を出力する主電源部と、前記第１〜第Ｎの中間バスの電圧をそれぞれ入力して所定のＤＣ電圧を出力する第１〜第Ｎの分散電源部と、前記第２〜第Ｎの中間バスをそれぞれ前記第１〜第Ｎ−１の中間バスと前記第１〜第Ｎ−１の分散電源部の出力とに選択接続するためのスイッチ手段と、をプリント基板に配設した分散型電源システムを使用するプリント基板のパターン確定方法であって、前記スイッチ手段の切り替え接続によって最終的なシステム構成を決定するステップと、前記最終的なシステム構成を実現する配線パターンを量産品のプリント基板パターンとして確定するステップと、を含むプリント基板パターン確定方法を提供する。
本発明によれば、プリント基板をリメイクすることなく望ましい最終的なシステム構成が決定され、その最終的なシステム構成を実現する配線パターンが量産品のプリント基板パターンとして確定される。
【発明の効果】
【００２１】
本発明の係る分散型電源システムによれば、プリント基板をリメイクすることなく複数のシステム構成を選択することが可能になるので、製品開発に要する時間の短縮と労力の低減を図ることができる。
また、本発明に係る分散型電源システムの構成決定方法によれば、プリント基板をリメイクすることなく各分散電源部の接続形態を変更して、望ましい最終的なシステム構成を決定することができる。
更に、本発明に係るプリント基板パターン確定方法によれば、プリント基板をリメイクすることなく望ましい最終的なシステム構成を決定し、その最終的なシステム構成を実現する配線パターンを量産品のプリント基板パターンとして確定することができる。
なお、量産時には、試作時に判明した性能にすぐれたシステム構成を実現する量産向けのプリント基板を作成することになるが、試作時に用いたプリント基板がコスト的な観点等からみて量産にも対応できるものである場合には、そのプリント基板を量産用として活用することができ、その場合、より迅速な製品化が可能になる。
【図面の簡単な説明】
【００２２】
【図１】本発明に係る分散型電源システムの一実施形態を示すブロック図である。
【図２】ＣＭＯＳロジック負荷を接続した場合の３．３Ｖ電源ラインのスペクトラムの一例を示す波形図である。
【図３】ＣＭＯＳロジック負荷を接続した場合の３．３Ｖ電源ラインのスペクトラムの他の例を示す波形図である。
【図４】本発明に係る分散型電源システムの他の実施形態を示すブロック図である。
【図５Ａ】分散型電源システムの第１の構成例を示すブロック図である。
【図５Ｂ】分散型電源システムの第２の構成例を示すブロック図である。
【図６Ａ】分散型電源システムの第３の構成例を示すブロック図である。
【図６Ｂ】分散型電源システムの第４の構成例を示すブロック図である。
【図６Ｃ】分散型電源システムの第５の構成例を示すブロック図である。
【図７】図６Ａの分散型電源システムの電力変換効率と図６Ｂの分散型電源システムの電力変換効率とを例示したグラフである。
【図８】図６Ａの分散型電源システムの１．２Ｖ出力に含まれる周波数０．１〜１０．１ＭＨｚのノイズを例示したグラフである。
【図９】図６Ｂの分散型電源システムの１．２Ｖ出力に含まれる周波数０．１〜１０．１ＭＨｚのノイズを例示したグラフである。
【発明を実施するための形態】
【００２３】
以下、図面を参照しながら、本発明の実施の形態について説明する。
図１は、本発明に係る分散型電源システムの一実施形態を示すブロック図である。なお、図１においては、図５Ａ，図５Ｂに示す要素と同一の要素に同一の符号を付して、それについての詳細な説明を省略する。
この実施形態に係る分散型電源システム１は、絶縁型電源１１と、この絶縁型電源１１の出力に接続された中間バス１２−１と、該中間バス１２−１に接続された非絶縁型電源１３と、スイッチ素子ＪＰ１を介して中間バス１２−１に接続された中間バス１２−２と、非絶縁型電源３の出力と中間バス１２−２との間に介在させたスイッチ素子ＪＰ２と、中間バス１２−２に接続された非絶縁型電源１４０，１５０とを備えている。
【００２４】
非絶縁型電源１４０は、３．３Ｖあるいは５ＶのＤＣ入力電圧を１．５ＶのＤＣ電圧に降圧するように構成され、また、非絶縁型電源１５０は、３．３Ｖあるいは５ＶのＤＣ入力電圧を１．２ＶのＤＣ電圧に降圧するように構成されている。
絶縁型電源１１の出力には負荷１６が、非絶縁型電源１３の出力には負荷１７が、非絶縁型電源１４０の出力には負荷１８が、また、非絶縁型電源１５０の出力には負荷１９がそれぞれ接続されている。そして、これらの負荷の内、負荷１８，１９は低電圧・大電流化されている。
【００２５】
主電源部としての絶縁型電源１１、分散電源部としての非絶縁型電源１３，１４０,１５０及び負荷１７〜１９は、いずれも図示していないプリント基板に実装されている。中間バス１２−１，１２−２やその他の接続線路も上記プリント基板にプリント形成されている。そして、低電圧・大電流化された負荷１８，１９への給電を行う非絶縁型電源１４０,１５０は、これらの負荷１８，１９に対してそれぞれＰＯＬ（Point of Loaｄ）配置されている。
【００２６】
スイッチ素子ＪＰ１は、中間バス１２−１と中間バス１２−２とを離接するために設けられ、また、スイッチ素子ＪＰ２は、非絶縁型電源１３の出力と中間バス１２−２とを離接するために設けられている。
この実施形態に係る分散型電源システム１において、スイッチ素子ＪＰ１をオンし、スイッチ素子ＪＰ２をオフさせれば、中間バス１２−１が中間バス１２−２に接続されるとともに、該中間バス１２−２が非絶縁型電源１３の出力から切り離される。この場合、図５Ａに示す分散型電源システム１Ａの構成と同等な構成（１段構成）が実現されることになる。前述したように、この構成は、電力変換効率という観点で有利である。
【００２７】
一方、素子ＪＰ１をオフし、素子ＪＰ２をオンさせれば、中間バス１２−１が中間バス１２−２から切り離されるとともに、該中間バス１２−２が非絶縁型電源１３の出力に接続される。この場合、図５Ｂに示す分散型電源システム１Ｂの構成と同等な構成（２段構成）が実現されることになる。前述したように、この構成は、ＥＭＣ（Electro-Magnetic Compatibility）性能を向上するという観点で有利である。
【００２８】
このように、この実施形態に係る分散型電源システム１によれば、プリント基板をリメイクすることなしに、図５Ａに示す分散型電源システム１Ａの構成と図５Ｂに示す分散型電源システム１Ｂの構成とを実現することができるので、それらの構成のうちのいずれが製品化に適しているかを判断することが容易になる。この結果、製品開発に要する時間の短縮と労力の低減を図ることができる。
【００２９】
以下のａ）〜ｃ）は、スイッチ素子ＪＰ１，ＪＰ２の種類および使用態様を例示したものである。
ａ）スイッチ素子ＪＰ１，ＪＰ２として低抵抗体を使用する。この場合、この低抵抗体の実装／非実装の選択によって本実施形態に係る分散型電源システム１の構成が変更される。すなわち、スイッチ素子ＪＰ１としての低抵抗体の実装（ＪＰ１オン）と、スイッチ素子ＪＰ２としての低抵抗体の非実装（ＪＰ２オフ）とにより図５Ａに示す構成が実現され、また、スイッチ素子ＪＰ１としての低抵抗体の非実装（ＪＰ１オフと）、スイッチ素子ＪＰ２としての低抵抗体の実装（ＪＰ２オン）とにより図５Ｂに示す構成が実現される。
【００３０】
ｂ）スイッチ素子ＪＰ１として低抵抗体を使用し、スイッチ素子ＪＰ２として、アノードが非絶縁型電源１３の出力に接続されカソードが中間バス１２−２に接続された低オン抵抗ダイオードを使用する。この場合、低抵抗体の実装／非実装の選択によって分散型電源システム１の構成が変更される。すなわち、スイッチ素子ＪＰ１としての低抵抗体の実装により、該スイッチ素子ＪＰ１がオンするとともに、スイッチ素子ＪＰ２としての低オン抵抗ダイオードがオフ（逆阻止状態）するので、図５Ａに示す構成が実現される。また、スイッチ素子ＪＰ１としての低抵抗体の非実装により、該スイッチ素子ＪＰ１がオフするとともに、スイッチ素子ＪＰ２としての低オン抵抗ダイオードがオンするので、図５Ｂに示す構成が実現される。
【００３１】
ｃ）スイッチ素子ＪＰ１としてＭＯＳＦＥＴを使用し、スイッチ素子ＪＰ２として、アノードが非絶縁型電源１３の出力に接続されカソードが中間バス１２−２に接続された低オン抵抗ダイオードを使用する。この場合、図示していない制御回路によるＭＯＳＦＥＴのオン／オフ制御によって分散型電源システム１の構成が変更される。すなわち、スイッチ素子ＪＰ１としてのＭＯＳＦＥＴをオンさせることにより、スイッチ素子ＪＰ２としての低オン抵抗ダイオードがオフ（逆阻止状態）するので、図５Ａに示す構成が実現される。また、スイッチ素子ＪＰ１としてのＭＯＳＦＥＴをオフさせることにより、スイッチ素子ＪＰ２としての低オン抵抗ダイオードがオンするので、図５Ｂの構成が実現される。
【００３２】
ｄ）スイッチ素子ＪＰ１，ＪＰ２として共にＭＯＳＦＥＴを使用する。この場合、図示していない制御回路による各ＭＯＳＦＥＴのオン／オフ制御によって分散型電源システム１の構成が変更される。すなわち、スイッチ素子ＪＰ１としてのＭＯＳＦＥＴをオン、スイッチ素子ＪＰ２としてのＭＯＳＦＥＴをオフさせることにより、図５Ａに示す構成が実現される。また、スイッチ素子ＪＰ１としてのＭＯＳＦＥＴをオフ、スイッチ素子ＪＰ２としてのＭＯＳＦＥＴをオンさせることにより、図５Ｂの構成が実現される。なお、上記制御回路は、各ＭＯＳＦＥＴが同時にオンすることが回避されるように構成される。
【００３３】
上記ａ）、ｂ）では、上記２つのシステム構成のどちらかを低抵抗体の実装／非実装で選択するので、試作時に性能にすぐれたシステム構成が判明した場合、その試作に使用したプリント基板をそのまま量産用基板として活用することも可能である。
一方、ｂ）の手法において低オン抵抗ダイオードの機能を配線パターンの有無で置き換える場合およびｃ），ｄ）の手法は、低オン抵抗ダイオードやＭＯＳＦＥＴによって選択されたシステム構成が実現されるようにプリント基板の配線パターンを作成することになる。しかし、これ以外の配線パターンを変更しないことにより、電力変換効率およびＥＭＣ性能に関する再評価を不要とすることができ、短時間で量産用基板を作成することができる。
また、ｃ），ｄ）の手法によれば、この実施形態に係る分散型電源システム１が組込まれる機器の動作条件に応じてシステム構成を自動変更することが可能である。例えば、本実施形態の分散型電源システム１が組込まれたパソコン等の機器にＵＳＢポート（Ａタイプ；ホスト）が付いている場合には、ＵＳＢケーブルをこのＵＳＢポートに接続した場合に発生する認識信号に基づいてこの分散型電源システム１の構成を自動的に変更することができる。
【００３４】
すなわち、手法ｃ）では、ＵＳＢケーブルの未接続時にスイッチ素子ＪＰ１としてのＭＯＳＦＥＴがオンされ、ＵＳＢケーブルの接続時に、上記認識信号に基づいて該ＭＯＳＦＥＴがオフされる。また、手法ｄ）では、ＵＳＢケーブルの未接続時にスイッチ素子ＪＰ１としてのＭＯＳＦＥＴがオンされるとともにスイッチ素子ＪＰ２としてのＭＯＳＦＥＴがオフされ、ＵＳＢケーブルの接続時に、上記認識信号に基づいて上記各ＭＯＳＦＥＴの状態が切り替えられる。
この結果、ＵＳＢケーブルの未接続時には、電力変換効率を優先した図５Ａの構成で分散型電源システム１が稼動され、ＵＳＢケーブルの接続に伴ってＥＭＩ（electro-magnetic interference）の抑制に有効な図５Ｂの構成で分散型電源システム１が稼動することになる。
【００３５】
ＵＳＢは、５Ｖ，０Ｖのバスパワーと差動対の信号線から成り立っているので、その電源ラインからの放射（ＥＭＩ）も十分考えられる。
図２及び図３は、一般的に電源ラインのノイズがどのようになっているかを説明するために、負荷１７として５０ＭＨｚクロックで動作するＣＭＯＳロジック負荷を接続した場合の３．３Ｖ電源ラインのスペクトラムを例示したものである。
図２に示すように、０．１〜１０．１ＭＨｚの周波数範囲には、電源ノイズ成分（最大４８ｄＢμＶ）が観測され、また、図３の１〜２５１ＭＨｚの周波数範囲には、上記５０ＭＨｚクロックに基づくノイズ成分（最大５６ｄＢｕＶ）が観測される。つまり、上記３．３Ｖ電源ラインには、電源ノイズ成分の外に負荷側から侵入したクロックノイズ成分も存在する。このことから、ノイズに関しては、電源側から負荷側に伝送されるだけでなく、負荷側から電源側にも伝送されるという点（単方向でなく双方向）を視野に入れておく必要がある。
【００３６】
前述したように、ＵＳＢケーブルの接続時にスイッチ素子ＪＰ１をオフ、ＪＰ２をオンさせるように該スイッチ素子ＪＰ１、ＪＰ２の制御プログラムを作成しておけば、このＵＳＢケーブルの接続時に非絶縁型電源１３と非絶縁型電源１４０がカスケード接続されるとともに、非絶縁型電源１３と非絶縁型電源１５０がカスケード接続されるので、非絶縁型電源１３のフィルタリング作用により、非絶縁型電源１４０，１５０の電源ノイズ成分及び非絶縁型電源１４０，１５０に接続されている低電圧・大電流化された負荷１８，１９の動作に起因する高周波クロックノイズ成分が中間バス１２−１（すなわち、ＵＳＢのバスパワー）に伝達されるのを抑制することが可能となる。これは、コストアップ要因となるプリント基板へのＥＭＩ対策部品の追加や機器外部のＵＳＢケーブルへのフェライトコアの装着等が不要になるという利点をもたらす。
【００３７】
ところで、上記手法ａ）、ｂ）を採用する場合には、スイッチ素子ＪＰ１の非実装時に中間バス１２-１の一部がオープン配線部となって、ノイズ送受アンテナとして機能する恐れがある。また、手法ａ）を採用する場合において、スイッチ素子ＪＰ２の非実装時には、非絶縁型電源１３の出力側から延びる３．３Ｖラインの一部がオープン配線部となって、同様にノイズ送受アンテナとして機能する恐れがある。そこで、上記各オープン配線部は、いわゆるデカップリングコンデンサ（図示せず）を接続して終端処理を施すことが望ましい。
なお、手法ｃ）、ｄ）を採用する場合には、電源ＩＣ内部にＭＯＳＦＥＴやダイオードを取り込むこと、つまり、外付け部品のない状態で実現することも可能である。
【００３８】
図４は、本発明に係る分散型電源システムの他の実施形態を示すブロック図である。なお、この図４においては、図６Ａ〜図６Ｃに示す要素と同一の要素に同一の符号を付して、それについての詳細な説明を省略する。
この実施形態に係る分散型電源システム２は、絶縁型電源３１と、この絶縁型電源３１の出力に接続された中間バス３２−１と、該中間バス３２−１に接続された非絶縁型電源３３と、スイッチ素子ＪＰ１を介して中間バス３２−１に接続された中間バス３２−２と、非絶縁型電源３３の出力と中間バス３２−２との間に介在させたスイッチ素子ＪＰ２と、中間バス３２−２に接続された非絶縁型電源３４０と、スイッチ素子ＪＰ３を介して中間バス３２−２に接続された中間バス３２−３と、非絶縁型電源３４０の出力と中間バス３２−３との間に介在させたスイッチ素子ＪＰ４と、中間バス３２−３に接続された非絶縁型電源３５０，３６０とを備えている。
【００３９】
非絶縁型電源３４０は、５Ｖあるいは１２ＶのＤＣ入力電圧を３．３ＶのＤＣ電圧に降圧するように、非絶縁型電源３５０は、３．３Ｖあるいは５Ｖまたは１２ＶのＤＣ入力電圧を１．５ＶのＤＣ電圧に降圧するように、また、非絶縁型電源３６０は、３．３Ｖあるいは５Ｖまたは１２ＶのＤＣ入力電圧を１．２ＶのＤＣ電圧に降圧するようにそれぞれ構成されている。
絶縁型電源３１の出力には負荷３７が、非絶縁型電源３３の出力には負荷３８が、非絶縁型電源３４０の出力には負荷３９が、また、非絶縁型電源３５０の出力には負荷４０が、非絶縁型電源３６０の出力には負荷４１がそれぞれ接続されている。そして、これらの負荷の内、負荷４０，４１は低電圧・大電流化されている。
【００４０】
主電源部としての絶縁型電源３１、分散電源部としての非絶縁型電源３３，３４０,３５０,３６０及び負荷３７〜４１は、いずれも図示していないプリント基板に実装されている。中間バス３２−１〜３２−３やその他の接続線路も上記プリント基板にプリント形成されている。そして、低電圧・大電流化された負荷４０，４１への給電を行う非絶縁型電源３５０,３６０は、これらの負荷４０，４１に対してそれぞれＰＯＬ配置されている。
【００４１】
スイッチ素子ＪＰ１は、中間バス３２−１と中間バス３２−２とを離接するために設けられ、また、スイッチ素子ＪＰ２は、非絶縁型電源３３の出力と中間バス３２−２とを離接するために設けられている。スイッチ素子ＪＰ３は、中間バス３２−２と中間バス３２−３とを離接するために設けられ、さらに、スイッチ素子ＪＰ４は、非絶縁型電源３４０の出力と中間バス３２−３とを離接するために設けられている。
【００４２】
この実施形態に係る分散型電源システム２において、スイッチ素子ＪＰ１，ＪＰ３をオンさせ、スイッチ素子ＪＰ２，ＪＰ４をオフさせると、図６Ａに示す分散型電源システム２Ａの構成と同等な構成（１段構成）が実現されることになる。前述したように、この構成は、電力変換効率という観点で有利である。
また、素子ＪＰ１，ＪＰ４をオフさせ、素子ＪＰ２，ＪＰ３をオンさせれば、図６Ｂに示す分散型電源システム２Ｂの構成と同等な構成（２段構成）が実現され、更に、素子ＪＰ１，ＪＰ４をオンさせ、素子ＪＰ２，ＪＰ３をオフさせれば、図６Ｃに示す分散型電源システム２Ｃの構成と同等な構成（２段構成）が実現されることになる。前述したように、この構成は、ＥＭＣ（Electro-Magnetic Compatibility）性能を向上するという観点で有利である。
【００４３】
このように、この実施形態に係る分散型電源システム２によれば、プリント基板をリメイクすることなしに、図６Ａ、図６Ｂ及び図６Ｃに示す分散型電源システムを構成することが可能である。
なお、この実施形態においては、スイッチ素子ＪＰ１〜ＪＰ４として例えば以下の素子が使用される。
ａ）スイッチ素子ＪＰ１〜ＪＰ４として低抵抗体を使用する。スイッチ素子ＪＰ１（ＪＰ２〜ＪＰ４）のオン、オフは、低抵抗体の実装、非実装にそれぞれ対応する。
ｂ）スイッチ素子ＪＰ１，ＪＰ３として低抵抗体を使用し、スイッチ素子ＪＰ２，ＪＰ４として低オン抵抗ダイオードを使用する。この場合、スイッチ素子ＪＰ２としての低オン抵抗ダイオードは、アノードが非絶縁型電源３３の出力に接続され、カソードが中間バス３２−２に接続される。また、スイッチ素子ＪＰ４としての低オン抵抗ダイオードは、アノードが非絶縁型電源３４０の出力に接続され、カソードが中間バス３２−３に接続される。
ｃ）スイッチ素子ＪＰ１，ＪＰ３としてＭＯＳＦＥＴを使用し、スイッチ素子ＪＰ２，ＪＰ４として低オン抵抗ダイオードを使用する。この場合、スイッチ素子ＪＰ２、ＪＰ４としての低オン抵抗ダイオードの接続は、上記ｂ）と同じである。
ｄ）スイッチ素子ＪＰ１〜ＪＰ４としてＭＯＳＦＥＴを使用する。
ｃ）、ｄ）では、図示していない制御回路によって各ＭＯＳＦＥＴがオン／オフ制御される。そして、ｄ）に適用される制御回路は、スイッチ素子ＪＰ１，ＪＰ２としてのＭＯＳＦＥＴが同時にオンすることが回避されるように、また、スイッチ素子ＪＰ３，ＪＰ４としてのＭＯＳＦＥＴが同時にオンすることが回避されるように構成される。
【００４４】
本発明は、上記実施形態に限定されず、種々の変形態様を含み得るものである。すなわち、上記各実施形態における絶縁型電源１１，３１、非絶縁型電源１３，３３，１４０,１５０，３４０，３５０，３６０は、いずれもスイッチングレギュレータとしての構成を有しているが、これらの電源のすべて、あるいは、いくつかにリニアレギュレータとしての構成をもたすことも可能である。
また、図４に示した実施形態においては、必要に応じて、スイッチ素子ＪＰ１，ＪＰ３をオフさせ、素子ＪＰ２，ＪＰ４をオンさせることも可能である。この場合、３段構成による１２Ｖ→５Ｖ→３．３Ｖ→１．５Ｖ（１．２Ｖ）という変換が実現される。
なお、スイッチ素子の数は変換する電圧の数に応じて更に増加することも可能である。
【符号の説明】
【００４５】
１，２ 分散型電源システム
１１，３１ 絶縁型電源
１２-１，１２−２，３２−１〜３２−３ 中間バス
１３，３３，１４０,１５０，３４０〜３６０ 非絶縁型電源
１６〜１９，３７〜４１ 負荷
ＪＰ１〜ＪＰ４ スイッチ素子
【特許請求の範囲】
【請求項１】
第１〜第Ｎ（Ｎ＝２，３，・・・）の中間バスと、
前記第１の中間バスに所定のＤＣ電圧を出力する主電源部と、
前記第１〜第Ｎの中間バスの電圧をそれぞれ入力して所定のＤＣ電圧を出力する第１〜第Ｎの分散電源部と、
前記第２〜第Ｎの中間バスをそれぞれ前記第１〜第Ｎ−１の中間バスと前記第１〜第Ｎ−１の分散電源部の出力とに選択接続するためのスイッチ手段と、
をプリント基板に配設したことを特徴とする分散型電源システム。
【請求項２】
前記スイッチ手段は、前記第１〜第Ｎ−１の中間バスと前記第２〜第Ｎの中間バスとの間にそれぞれ介在される第１のスイッチ素子と、前記第１〜第Ｎ−１の分散電源部の出力と前記第２〜第Ｎの中間バスとの間にそれぞれ介在される第２のスイッチ素子とによって構成されることを特徴とする請求項１に記載の分散電源型システム。
【請求項３】
前記第１、第２のスイッチ素子としてそれぞれ低抵抗体が使用され、前記各抵抗体の実装／非実装によって前記スイッチ手段の接続形態が変化されることを特徴とする請求項２に記載の分散型電源システム。
【請求項４】
前記第１のスイッチ素子および第２のスイッチ素子としてそれぞれ低抵抗体および低オン抵抗ダイオードが使用され、前記抵抗体の実装／非実装によって前記スイッチ手段の接続形態が変化されることを特徴とする請求項２に記載の分散型電源システム。
【請求項５】
前記第１のスイッチ素子および第２のスイッチ素子としてそれぞれＭＯＳＦＥＴおよび低オン抵抗ダイオードが使用され、前記ＭＯＳＦＥＴのオンオフ制御によって前記スイッチ手段の接続形態が変化されることを特徴とする請求項２に記載の分散型電源システム。
【請求項６】
前記第１、第２のスイッチ素子としてそれぞれＭＯＳＦＥＴが使用され、前記各ＭＯＳＦＥＴのオンオフ制御によって前記スイッチ手段の接続形態が変化されることを特徴とする請求項２に記載の分散型電源システム。
【請求項７】
前記主電源部として絶縁型の電源を使用し、前記各分散電源部として非絶縁型の電源を使用したことを特徴とする請求項１に記載の分散型電源システム。
【請求項８】
前記第１〜第Ｎの分散電源部の内、低電圧・大電流化された負荷への給電を行う分散電源部がＰＯＬ配置されていることを特徴とする請求項１に記載の分散型電源システム。
【請求項９】
前記スイッチ手段をＵＳＢポート接続確認信号に基づいて切り替え動作させる制御手段を更に備えることを特徴とする請求項５または６に記載の分散型電源システム。
【請求項１０】
第１〜第Ｎ（Ｎ＝２，３，・・・）の中間バスと、
前記第１の中間バスに所定のＤＣ電圧を出力する主電源部と、
前記第１〜第Ｎの中間バスの電圧をそれぞれ入力して所定のＤＣ電圧を出力する第１〜第Ｎの分散電源部と、
前記第２〜第Ｎの中間バスをそれぞれ前記第１〜第Ｎ−１の中間バスと前記第１〜第Ｎ−１の分散電源部の出力とに選択接続するためのスイッチ手段と、
をプリント基板に配設した分散型電源システムを使用し、
前記スイッチ手段の切り替え接続によって最終的なシステム構成を決定することを特徴とすることを分散型電源システムの構成決定方法。
【請求項１１】
第１〜第Ｎ（Ｎ＝２，３，・・・）の中間バスと、
前記第１の中間バスに所定のＤＣ電圧を出力する主電源部と、
前記第１〜第Ｎの中間バスの電圧をそれぞれ入力して所定のＤＣ電圧を出力する第１〜第Ｎの分散電源部と、
前記第２〜第Ｎの中間バスをそれぞれ前記第１〜第Ｎ−１の中間バスと前記第１〜第Ｎ−１の分散電源部の出力とに選択接続するためのスイッチ手段と、
をプリント基板に配設した分散型電源システムを使用するプリント基板のパターン確定方法であって、
前記スイッチ手段の切り替え接続によって最終的なシステム構成を決定するステップと、
前記最終的なシステム構成を実現する配線パターンを量産品のプリント基板パターンとして確定するステップと、
を含むことを特徴とすることを分散型電源システムのプリント基板パターン確定方法。
【請求項１】
第１〜第Ｎ（Ｎ＝２，３，・・・）の中間バスと、
前記第１の中間バスに所定のＤＣ電圧を出力する主電源部と、
前記第１〜第Ｎの中間バスの電圧をそれぞれ入力して所定のＤＣ電圧を出力する第１〜第Ｎの分散電源部と、
前記第２〜第Ｎの中間バスをそれぞれ前記第１〜第Ｎ−１の中間バスと前記第１〜第Ｎ−１の分散電源部の出力とに選択接続するためのスイッチ手段と、
をプリント基板に配設したことを特徴とする分散型電源システム。
【請求項２】
前記スイッチ手段は、前記第１〜第Ｎ−１の中間バスと前記第２〜第Ｎの中間バスとの間にそれぞれ介在される第１のスイッチ素子と、前記第１〜第Ｎ−１の分散電源部の出力と前記第２〜第Ｎの中間バスとの間にそれぞれ介在される第２のスイッチ素子とによって構成されることを特徴とする請求項１に記載の分散電源型システム。
【請求項３】
前記第１、第２のスイッチ素子としてそれぞれ低抵抗体が使用され、前記各抵抗体の実装／非実装によって前記スイッチ手段の接続形態が変化されることを特徴とする請求項２に記載の分散型電源システム。
【請求項４】
前記第１のスイッチ素子および第２のスイッチ素子としてそれぞれ低抵抗体および低オン抵抗ダイオードが使用され、前記抵抗体の実装／非実装によって前記スイッチ手段の接続形態が変化されることを特徴とする請求項２に記載の分散型電源システム。
【請求項５】
前記第１のスイッチ素子および第２のスイッチ素子としてそれぞれＭＯＳＦＥＴおよび低オン抵抗ダイオードが使用され、前記ＭＯＳＦＥＴのオンオフ制御によって前記スイッチ手段の接続形態が変化されることを特徴とする請求項２に記載の分散型電源システム。
【請求項６】
前記第１、第２のスイッチ素子としてそれぞれＭＯＳＦＥＴが使用され、前記各ＭＯＳＦＥＴのオンオフ制御によって前記スイッチ手段の接続形態が変化されることを特徴とする請求項２に記載の分散型電源システム。
【請求項７】
前記主電源部として絶縁型の電源を使用し、前記各分散電源部として非絶縁型の電源を使用したことを特徴とする請求項１に記載の分散型電源システム。
【請求項８】
前記第１〜第Ｎの分散電源部の内、低電圧・大電流化された負荷への給電を行う分散電源部がＰＯＬ配置されていることを特徴とする請求項１に記載の分散型電源システム。
【請求項９】
前記スイッチ手段をＵＳＢポート接続確認信号に基づいて切り替え動作させる制御手段を更に備えることを特徴とする請求項５または６に記載の分散型電源システム。
【請求項１０】
第１〜第Ｎ（Ｎ＝２，３，・・・）の中間バスと、
前記第１の中間バスに所定のＤＣ電圧を出力する主電源部と、
前記第１〜第Ｎの中間バスの電圧をそれぞれ入力して所定のＤＣ電圧を出力する第１〜第Ｎの分散電源部と、
前記第２〜第Ｎの中間バスをそれぞれ前記第１〜第Ｎ−１の中間バスと前記第１〜第Ｎ−１の分散電源部の出力とに選択接続するためのスイッチ手段と、
をプリント基板に配設した分散型電源システムを使用し、
前記スイッチ手段の切り替え接続によって最終的なシステム構成を決定することを特徴とすることを分散型電源システムの構成決定方法。
【請求項１１】
第１〜第Ｎ（Ｎ＝２，３，・・・）の中間バスと、
前記第１の中間バスに所定のＤＣ電圧を出力する主電源部と、
前記第１〜第Ｎの中間バスの電圧をそれぞれ入力して所定のＤＣ電圧を出力する第１〜第Ｎの分散電源部と、
前記第２〜第Ｎの中間バスをそれぞれ前記第１〜第Ｎ−１の中間バスと前記第１〜第Ｎ−１の分散電源部の出力とに選択接続するためのスイッチ手段と、
をプリント基板に配設した分散型電源システムを使用するプリント基板のパターン確定方法であって、
前記スイッチ手段の切り替え接続によって最終的なシステム構成を決定するステップと、
前記最終的なシステム構成を実現する配線パターンを量産品のプリント基板パターンとして確定するステップと、
を含むことを特徴とすることを分散型電源システムのプリント基板パターン確定方法。
【図１】
【図２】
【図３】
【図４】
【図５Ａ】
【図５Ｂ】
【図６Ａ】
【図６Ｂ】
【図６Ｃ】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５Ａ】
【図５Ｂ】
【図６Ａ】
【図６Ｂ】
【図６Ｃ】
【図７】
【図８】
【図９】
【公開番号】特開２０１１−１０５２３（Ｐ２０１１−１０５２３Ａ）
【公開日】平成２３年１月１３日（２０１１．１．１３）
【国際特許分類】
【出願番号】特願２００９−１５３９４０（Ｐ２００９−１５３９４０）
【出願日】平成２１年６月２９日（２００９．６．２９）
【出願人】（５９１０８３２４４）富士電機システムズ株式会社 (1,717)
【Ｆターム（参考）】
【公開日】平成２３年１月１３日（２０１１．１．１３）
【国際特許分類】
【出願日】平成２１年６月２９日（２００９．６．２９）
【出願人】（５９１０８３２４４）富士電機システムズ株式会社 (1,717)
【Ｆターム（参考）】
[ Back to top ]