制御基板
【課題】空基板の種類を１つとし、製造面や管理面での煩雑さを改善する。
【解決手段】絶縁素子領域６と第１領域７と第２領域８とを共用領域４とし、この共用領域４中の実装領域ＡＲ１〜ＡＲ１２に、デジタル入力、パルス入力、デジタル出力（シンク）、デジタル出力（ソース）などの入出力の種別が異なる何れか１つの回路を、その構成要素（フォトカプラ、抵抗素子、ＩＣ素子などの部品）を選択的に配置して入出力回路として構築する。
【解決手段】絶縁素子領域６と第１領域７と第２領域８とを共用領域４とし、この共用領域４中の実装領域ＡＲ１〜ＡＲ１２に、デジタル入力、パルス入力、デジタル出力（シンク）、デジタル出力（ソース）などの入出力の種別が異なる何れか１つの回路を、その構成要素（フォトカプラ、抵抗素子、ＩＣ素子などの部品）を選択的に配置して入出力回路として構築する。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、プロセス制御に使用されるコントローラなどの機器に組み込まれる制御基板に関するものである。
【背景技術】
【０００２】
従来より、プロセス制御に使用されるコントローラなどの機器には、その機器の動作に必要な入出力回路が構築された制御基板が組み込まれている。
【０００３】
例えば、プロセス制御に使用されるコントローラは、温度や圧力などの状態量を表すデジタル信号やパルス信号を入力して、外部状態を所定の条件に保つような演算量を算出して外部機器などへの出力を行う。
【０００４】
このような動作を行わせるために、ＣＰＵなどの演算部と合わせ、デジタル入力、パルス入力、デジタル出力などの仕様に応じた入出力回路をプリント基板上に構築し、この演算部や入出力回路を構築したプリント基板を制御基板としてコントローラに組み込んでいる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平１１−０８５２５１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、従来の制御基板では、デジタル入力用の制御基板、パルス入力用の制御基板、デジタル出力用の制御基板というように、入出力の種別が異なる専用の制御基板を個別に設計するようにしているため（例えば、特許文献１参照）、入出力回路の構成要素（フォトカプラ、抵抗素子、ＩＣ素子などの部品）を実装する前段階として準備されるプリント基板（以下、空基板という）の種類が増え、製造面や管理面で煩雑となるという問題があった。
【０００７】
本発明は、このような課題を解決するためになされたもので、その目的とするところは、デジタル入力、パルス入力、デジタル出力などの種別が異なる入出力回路に対して、空基板の種類を１つとし、製造面や管理面での煩雑さを改善することが可能な制御基板を提供することにある。
【課題を解決するための手段】
【０００８】
このような目的を達成するために、本発明に係る制御基板は、入出力端子部と、演算部と、入出力端子部と接続される第１領域と、演算部と第１領域とを中継する第２領域とを備えた構成とし、第１領域と第２領域とを共用領域とし、入出力の種別が異なる複数の回路を第１〜第Ｎの回路とし、第１〜第Ｎの回路の何れか１つを共用領域中の予め定められた実装領域にその構成要素を選択的に配置して入出力回路として構築するようにしたものである。
【０００９】
この発明によれば、例えば、入出力の種別が異なる複数の回路をデジタル入力回路、パルス入力回路、デジタル出力回路とした場合、デジタル入力用の制御基板とする場合には、共用領域中の予め定められた実装領域にデジタル入力回路の構成要素が選択的に配置されて入出力回路として構築され、パルス入力用の制御基板とする場合には、共用領域中の予め定められた実装領域にパルス入力回路の構成要素が選択的に配置されて入出力回路として構築され、デジタル出力用の制御基板とする場合には、共用領域中の予め定められた実装領域にデジタル出力回路の構成要素が選択的に配置されて入出力回路として構築される。
【発明の効果】
【００１０】
本発明によれば、第１領域と第２領域とを共用領域とし、入出力の種別が異なる複数の回路を第１〜第Ｎの回路とし、第１〜第Ｎの回路の何れか１つを共用領域中の予め定められた実装領域にその構成要素を選択的に配置して入出力回路として構築するようにしたので、デジタル入力、パルス入力、デジタル出力などの種別が異なる入出力回路に対して、空基板の種類を１つとし、製造面や管理面での煩雑さを改善することが可能となる。
【図面の簡単な説明】
【００１１】
【図１】本発明に係る制御基板の実施の形態の説明に入る前の空基板の構成例を示す図である。
【図２】この空基板を用いてデジタル入力、パルス入力、デジタル出力（シンク）、デジタル出力（ソース）の各制御基板を製作する際の部品表を示す図である。
【図３】この部品表に従って製作されたデジタル入力用の制御基板の構成例を示す図である。
【図４】この部品表に従って製作されたパルス入力用の制御基板の構成例を示す図である。
【図５】この部品表に従って製作されたデジタル出力（シンク）用の制御基板の構成例を示す図である。
【図６】この部品表に従って製作されたデジタル出力（ソース）用の制御基板の構成例を示す図である。
【図７】制御基板に構築されたデジタル出力回路（シンク）からの外部負荷への電流の流れを示す図である。
【図８】制御基板に構築されたデジタル出力回路（ソース）からの外部負荷への電流の流れを示す図である。
【図９】制御基板に搭載された演算部の要部の機能ブロック図である。
【図１０】この演算部での処理動作を説明するためのフローチャートである。
【図１１】演算部の他の例を示す要部の機能ブロック図である。
【発明を実施するための形態】
【００１２】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【００１３】
〔空基板〕
先ず、本発明に係る制御基板の実施の形態の説明に入る前に、本実施の形態で用いる入出力回路の構成要素（フォトカプラ、抵抗素子、ＩＣ素子などの部品）を実装する前段階として準備されるプリント基板（空基板）の構成例について説明する。図１はこの空基板の構成例を示す図である。
【００１４】
図１において、１は所定の配線パターンが形成されたプリント基板であり、このプリント基板１には所定の配線パターンが形成され、入出力端子部２と演算部３が既に設けられている。また、プリント基板１には、デジタル入力やパルス入力、デジタル出力などの入出力回路が構築される共用領域４と、外部回路として入出力種別出力回路が構築される外部回路領域５とが設けられている。この共用領域４および外部回路領域５に構築される回路については後述する。
【００１５】
共用領域４は、絶縁素子領域６と第１領域７と第２領域８とから構成されており、第１領域７は入出力端子部２と絶縁素子領域６とを中継する領域とされ、第２領域８は演算部３と絶縁素子領域６とを中継する領域とされる。
【００１６】
共用領域４において、第２領域８は、入出力回路の構成要素の実装領域として、部品１の実装領域ＡＲ１と、部品２の実装領域ＡＲ２と、部品３の実装領域ＡＲ３と、部品４の実装領域ＡＲ４とを備えている。
【００１７】
本実施の形態において、実装領域ＡＲ１，ＡＲ２はジャンパ部品の実装領域とされ、実装領域ＡＲ３は抵抗素子の実装領域とされ、実装領域ＡＲ４は抵抗素子あるいはジャンパ部品の実装領域とされている。なお、ジャンパ部品とは、その実装された線路の両端を短絡する結線部品である。
【００１８】
共用領域４において、絶縁素子領域６は、入出力回路の構成要素の実装領域として、部品５の実装領域ＡＲ５を備えている。本実施の形態において、実装領域ＡＲ５はフォトカプラの実装領域とされている。なお、絶縁素子領域６は省略される場合もある。
【００１９】
共用領域４において、第１領域７は、入出力回路の構成要素の実装領域として、部品６の実装領域ＡＲ６と、部品７の実装領域ＡＲ７と、部品８の実装領域ＡＲ８と、部品９の実装領域ＡＲ９と、部品１０の実装領域ＡＲ１０と、部品１１の実装領域ＡＲ１１と、部品１２の実装領域ＡＲ１２とを備えている。
【００２０】
本実施の形態において、実装領域ＡＲ６，ＡＲ８，ＡＲ９は抵抗素子の実装領域とされ、実装領域ＡＲ７はダイオードブリッジの実装領域とされ、実装領域ＡＲ１０はＩＣ素子の実装領域とされ、実装領域ＡＲ１１はジャンパ部品の実装領域とされ、実装領域ＡＲ１２は電源回路の実装領域とされている。なお、ダイオードブリッジの実装領域ＡＲ７は省略される場合もある。
【００２１】
外部回路領域５は、外部回路の構成要素の実装領域として、部品１３の実装領域ＡＲ１３と、部品１４の実装領域ＡＲ１４とを備えている。本実施の形態において、実装領域ＡＲ１３，ＡＲ１４は抵抗素子の実装領域とされ、外部回路領域５に構築される回路は分圧回路とされる。
【００２２】
〔制御基板〕
本実施の形態では、この空基板１００を用いて、デジタル入力用の制御基板、パルス入力用の制御基板、デジタル出力用の制御基板などの入出力の種別が異なる制御基板を製作する。すなわち、１種類の空基板１００を用いて、複数種類の制御基板を製作する。これにより、空基板の種類が増えることがなく、製造面や管理面での煩雑さが改善される。
【００２３】
図２に、デジタル入力、パルス入力、デジタル出力（シンク）、デジタル出力（ソース）の各制御基板を製作する際の部品表を示す。この部品表に従って、空基板１００の実装領域ＡＲ１〜ＡＲ１４に各部品を実装し、デジタル入力用の制御基板、パルス入力用の制御基板、デジタル出力用の制御基板（シンク）、デジタル出力用の制御基板（ソース）を製作する。
【００２４】
〔デジタル入力用の制御基板〕
図３に図２の部品表に従って製作されたデジタル入力用の制御基板２００Ａを示す。
【００２５】
このデジタル入力用の制御基板２００Ａでは、共用領域４に入出力回路２０１としてデジタル入力回路２０１Ａが構築され、外部回路領域５に外部回路として入出力種別出力回路２０２（２０２Ａ）が構築される。
【００２６】
〔共用領域〕
図３において、共用領域４の第２領域８には、その実装領域ＡＲ２に部品２としてジャンパ部品ＪＰ１が実装され、実装領域ＡＲ３に部品３として抵抗Ｒ６が実装され、実装領域ＡＲ４に部品４としてジャンパ部品ＪＰ２が実装される。なお、第２領域８中、実装領域ＡＲ１には部品１は実装されない。
【００２７】
また、絶縁素子領域６には、その実装領域ＡＲ５に部品５として、フォトカプラＡが実装される。フォトカプラＡは４ピンの部品である。なお、図中の「●」印は入端端子のある方向を示す。
【００２８】
また、第１領域７には、その実装領域ＡＲ６に部品６として抵抗Ｒ３が実装され、実装領域ＡＲ７に部品７としてダイオードブリッジＤＲが実装され、実装領域ＡＲ８に部品８として抵抗Ｒ２が実装される。なお、第１領域７中、実装領域ＡＲ９，ＡＲ１０，ＡＲ１１，ＡＲ１２には、部品９，１０，１１，１２は実装されない。
【００２９】
これにより、共用領域４に、入出力回路２０１としてデジタル入力回路２０１Ａが構築される。
【００３０】
〔外部回路領域〕
図３において、外部回路領域５には、その実装領域ＡＲ１３に抵抗ＲＡが実装され、実装領域ＡＲ１４に抵抗ＲＢが実装される。
【００３１】
これにより、外部回路領域５に、抵抗ＲＡとＲＢとの分圧回路が入出力種別出力回路２０２（２０２Ａ）として構築される。
【００３２】
この入出力種別出力回路２０２（２０２Ａ）での抵抗ＲＡとＲＢとの分圧電圧Ｖｉｎは、入出力回路２０１（２０１Ａ）の入出力の種別（デジタル入力）に応じたアナログ信号として演算部３へ与えられる。
【００３３】
〔デジタル入力回路の動作〕
デジタル入力回路２０１Ａにおいて、外部から入力されるデジタル信号（例えば、２４／０Ｖ）は、抵抗Ｒ２を介してダイオードブリッジＤＲに入力される。デジタル信号はダイオードブリッジＤＲにより極性が統一され、抵抗Ｒ３と並列にフォトカプラＡに入力される。
【００３４】
フォトカプラＡは、例えば入力電圧２４Ｖの時に駆動し、フォトカプラＡの出力端子がＯＮする。これにより、電圧ＶｃｃがフォトカプラＡ、ジャンパ部品ＪＰ２、ジャンパ部品ＪＰ１を介してＧＮＤに接続される回路が形成され、演算部３ではＬＯレベルを検出する。一方、入力電圧が０Ｖの時にはフォトカプラＡが駆動しないため、電圧Ｖｃｃが演算部３に接続され、ＨＩレベルを検出する。
【００３５】
なお、抵抗Ｒ２，Ｒ３により、フォトカプラＡの入力電流が確定され、抵抗Ｒ３によりデジタル電圧の入力変化によるＯＮ−ＯＦＦ時となる入力電圧レベルが適切に設定される。また、抵抗Ｒ６により電圧Ｖｃｃが確定される。また、フォトカプラＡにより、入力側と出力側とが電気的に絶縁される。また、抵抗Ｒ６により演算部３の入力電圧が規定される。また、演算部３中のＣＰＵは、入力ポートを一定周期毎に読むことでデジタル入力の状態を認識する。
【００３６】
〔パルス入力用の制御基板〕
図４に図２の部品表に従って製作されたパルス入力用の制御基板２００Ｂを示す。
【００３７】
このパルス入力用の制御基板２００Ｂでは、共用領域４に入出力回路２０１としてパルス入力回路２０１Ｂが構築され、外部回路領域５に外部回路として入出力種別出力回路２０２（２０２Ｂ）が構築される。
【００３８】
〔共用領域〕
図４において、共用領域４の第２領域８には、その実装領域ＡＲ２に部品２としてジャンパ部品ＪＰ１が実装され、実装領域ＡＲ３に部品３として抵抗Ｒ５が実装され、実装領域ＡＲ４に部品４としてジャンパ部品ＪＰ２が実装される。なお、第２領域８中、実装領域ＡＲ１には部品１は実装されない。
【００３９】
また、絶縁素子領域６には、その実装領域ＡＲ５に部品５として、フォトカプラＢが実装される。フォトカプラＢは６ピンの部品である。なお、図中の「●」印は入端端子のある方向を示す。なお、フォトカプラは要求される入出力間の応答時間特性に応じたものが実装される。
【００４０】
また、第１領域７には、その実装領域ＡＲ６に部品６として抵抗Ｒ３が実装され、実装領域ＡＲ７に部品７としてダイオードブリッジＤＲが実装され、実装領域ＡＲ８に部品８として抵抗Ｒ１が実装される。なお、第１領域７中、実装領域ＡＲ９，ＡＲ１０，ＡＲ１１，ＡＲ１２には、部品９，１０，１１，１２は実装されない。
【００４１】
これにより、共用領域４に、入出力回路２０１としてパルス入力回路２０１Ｂが構築される。
【００４２】
〔外部回路領域〕
図４において、外部回路領域５には、その実装領域ＡＲ１３に抵抗ＲＡが実装され、実装領域ＡＲ１４に抵抗ＲＣが実装される。
【００４３】
これにより、外部回路領域５に、抵抗ＲＡとＲＣとの分圧回路が入出力種別出力回路２０２（２０２Ｂ）として構築される。
【００４４】
この入出力種別出力回路２０２（２０２Ｂ）での抵抗ＲＡとＲＣとの分圧電圧Ｖｉｎは、入出力回路２０１（２０１Ｂ）の入出力の種別（パルス入力）に応じたアナログ信号として演算部３へ与えられる。
【００４５】
〔パルス入力回路の動作〕
パルス入力回路２０１Ｂは、デジタル入力回路２０１ＡのフォトカプラＡをフォトカプラＢに、抵抗Ｒ２を抵抗Ｒ１に、抵抗Ｒ６を抵抗Ｒ５に置き換えたものであり、デジタル入力回路２０１Ａと同様の動作を行う。なお、パルスの計数は、例えばＣＰＵのカウンタ機能を有効にすることで行う。
【００４６】
〔デジタル出力用の制御基板（シンク）〕
図５に図２の部品表に従って製作されたデジタル出力（シンク）用の制御基板２００Ｃを示す。
【００４７】
このデジタル出力用の制御基板（シンク）２００Ｃでは、共用領域４に入出力回路２０１としてデジタル出力回路（シンク）２０１Ｃが構築され、外部回路領域５に外部回路として入出力種別出力回路２０２（２０２Ｃ）が構築される。
【００４８】
〔共用領域〕
図５において、共用領域４の第２領域８には、その実装領域ＡＲ１に部品１としてジャンパ部品ＪＰ３が実装され、実装領域ＡＲ４に部品４として抵抗Ｒ７が実装される。なお、第２領域８中、実装領域ＡＲ２，ＡＲ３には、部品２，３は実装されない。
【００４９】
また、絶縁素子領域６には、その実装領域ＡＲ５に部品５として、フォトカプラＡが実装される。この場合、フォトカプラＡは、入力端子を第２領域８側とする。すなわち、図３に示したデジタル入力用の制御基板２００ＡにおけるフォトカプラＡに対して、その実装方向を異ならせる。
【００５０】
また、第１領域７には、その実装領域ＡＲ９に部品６として抵抗Ｒ４が実装され、実装領域ＡＲ１０に部品１０としてＩＣ素子（ＤＯ出力用ＩＣ）Ａが実装され、実装領域ＡＲ１１に部品１１としてジャンパ部品ＪＰ４が実装され、実装領域ＡＲ１２に部品１２として電源回路ＰＷが実装される。なお、実装領域ＡＲ６，ＡＲ７，ＡＲ８には、部品６，７，８は実装されない。
【００５１】
これにより、共用領域４に、入出力回路２０１としてデジタル出力回路（シンク）２０１Ｃが構築される。
【００５２】
〔外部回路領域〕
図５において、外部回路領域５には、その実装領域ＡＲ１３に抵抗ＲＡが実装され、実装領域ＡＲ１４に抵抗ＲＤが実装される。
【００５３】
これにより、外部回路領域５に、抵抗ＲＡとＲＤとの分圧回路が入出力種別出力回路２０２（２０２Ｃ）として構築される。
【００５４】
この入出力種別出力回路２０２（２０２Ｃ）での抵抗ＲＡとＲＤとの分圧電圧Ｖｉｎは、入出力回路２０１（２０１Ｃ）の入出力の種別（デジタル出力（シンク））に応じたアナログ信号として演算部３へ与えられる。
【００５５】
〔デジタル出力回路（シンク）の動作〕
デジタル出力回路（シンク）２０１Ｃにおいて、フォトカプラＡの入力端子には、ジャンパ部品ＪＰ３，抵抗Ｒ７を介した電圧Ｖｃｃと、演算部３からの出力信号線が接続され、例えば演算部３からの出力信号がＬＯの時にフォトカプラＡを駆動して出力側の回路を形成する。
【００５６】
この時、電源回路ＰＷからの電圧がジャンパ部品ＪＰ４、フォトカプラＡを介してＩＣ素子Ａに入力され、ＩＣ素子ＡがＯＮすることでＤＯ出力端子に接続される外部負荷に電流が流れる（図７参照（Ｖｃｃ→外部負荷→ＩＣ素子Ａ（ＤＯ出力用ＩＣ）接点→ＧＮＤ））。
【００５７】
一方、演算部３からの入力信号がＨＩの時には、フォトカプラＡは駆動しない。この時、ＩＣ素子Ａには抵抗Ｒ４を介して０Ｖが入力され、ＩＣ素子ＡがＯＦＦとなり、外部負荷に電流は流れない。
【００５８】
なお、抵抗Ｒ７により、フォトカプラＡの入力電流が確定される。また、抵抗Ｒ４によりＩＣ素子Ａの駆動電圧が確定される。また、電源回路ＰＷは外部電圧Ｖｃｃを変圧してＩＣ素子Ａの駆動に必要な電圧を作る。
【００５９】
〔デジタル出力用の制御基板（ソース）〕
図６に図２の部品表に従って製作されたデジタル出力（ソース）用の制御基板２００Ｄを示す。
【００６０】
このデジタル出力用の制御基板（ソース）２００Ｄでは、共用領域４に入出力回路２０１としてデジタル出力回路（ソース）２０１Ｄが構築され、外部回路領域５に外部回路として入出力種別出力回路２０２（２０２Ｄ）が構築される。
【００６１】
〔共用領域〕
図６において、共用領域４の第２領域８には、その実装領域ＡＲ１に部品１としてジャンパ部品ＪＰ３が実装され、実装領域ＡＲ４に部品４として抵抗Ｒ７が実装される。なお、実装領域ＡＲ２，ＡＲ３には、部品２，３は実装されない。
【００６２】
また、絶縁素子領域６には、その実装領域ＡＲ５に部品５として、フォトカプラＡが実装される。この場合、フォトカプラＡは、入力端子を第２領域８側とする。すなわち、図３に示したデジタル入力用の制御基板２００ＡにおけるフォトカプラＡに対して、その実装方向を異ならせる。
【００６３】
また、第１領域７には、その実装領域ＡＲ９に部品６として抵抗Ｒ４が実装され、実装領域ＡＲ１０に部品１０としてＩＣ素子（ＤＯ出力用ＩＣ）Ｂが実装され、実装領域ＡＲ１１に部品１１としてジャンパ部品ＪＰ４が実装され、実装領域ＡＲ１２に部品１２として電源回路ＰＷが実装される。なお、実装領域ＡＲ６，ＡＲ７，ＡＲ８には、部品６，７，８は実装されない。
【００６４】
これにより、共用領域４に、入出力回路２０１としてデジタル出力回路（ソース）２０１Ｄが構築される。
【００６５】
〔外部回路領域〕
図６において、外部回路領域５には、その実装領域ＡＲ１３に抵抗ＲＡが実装され、実装領域ＡＲ１４に抵抗ＲＥが実装される。
【００６６】
これにより、外部回路領域５に、抵抗ＲＡとＲＥとの分圧回路が入出力種別出力回路２０２（２０２Ｄ）として構築される。
【００６７】
この入出力種別出力回路２０２（２０２Ｄ）での抵抗ＲＡとＲＥとの分圧電圧Ｖｉｎは、入出力回路２０１（２０１Ｄ）の入出力の種別（デジタル出力（ソース））に応じたアナログ信号として演算部３へ与えられる。
【００６８】
〔デジタル出力回路（ソース）の動作〕
デジタル出力回路（ソース）２０１Ｄは、デジタル出力回路（シンク）２０１ＣのＩＣ素子ＡをＩＣ素子Ｂに置き換えたものであり、フォトカプラＡの入力端子には、ジャンパ部品ＪＰ３，抵抗Ｒ７を介した電圧Ｖｃｃと、演算部３からの出力信号線が接続され、例えば演算部３からの出力信号がＬＯの時にフォトカプラＡを駆動して出力側の回路を形成する。
【００６９】
この時、電源回路ＰＷからの電圧がジャンパ部品ＪＰ４、フォトカプラＡを介してＩＣ素子Ｂに入力され、ＩＣ素子ＢがＯＮすることでＤＯ出力端子に接続される外部負荷に電流が流れる（図８参照（Ｖｃｃ→ＩＣ素子Ｂ（ＤＯ出力用ＩＣ）接点→外部負荷→ＧＮＤ））。
【００７０】
一方、演算部３からの入力信号がＨＩの時には、フォトカプラＡは駆動しない。この時、ＩＣ素子Ｂには抵抗Ｒ４を介して０Ｖが入力され、ＩＣ素子ＢがＯＦＦとなり、外部負荷に電流は流れない。
【００７１】
なお、抵抗Ｒ７により、フォトカプラＡの入力電流が確定される。また、抵抗Ｒ４によりＩＣ素子Ｂの駆動電圧が確定される。また、電源回路ＰＷは外部電圧Ｖｃｃを変圧してＩＣ素子Ｂの駆動に必要な電圧を作る。
【００７２】
〔演算部〕
図９に演算部３の要部の機能ブロック図を示す。演算部３は、プロセッサや記憶装置からなるハードウェアと、これらのハードウェアと協働して各種機能を実現させるプログラムとによって実現され、本実施の形態特有の機能として、起動時に制御基板２００のハードウェア（Ｈ／Ｗ）としての動作条件とソフトウェア（Ｓ／Ｗ）としての動作条件をチェックする動作条件チェック機能を有している。
【００７３】
この動作条件チェック機能を実現するために、演算部３は、入出力種別出力回路２０２からのアナログ信号をデジタル信号に変換するＡ／Ｄ変換部３１と、記憶部３２と、入出力種別判定部３３と、機能判定部３４と、主処理部３５とを有している。
【００７４】
この演算部３において、記憶部３２には、共用領域４に構築される入出力回路２０１の入出力の種別とＡ／Ｄ変換部３１が変換するデジタル信号の値との関係を記した入出力種別判定情報ＴＢ１と、共用領域４に構築される入出力回路２０１の入出力の種別とその回路が有する機能との関係を記した第１の機能情報ＴＢ２と、制御基板２００を組み込んで製品とされる機器が必要とする機能が記される第２の機能情報ＴＢ３と、各機能とその機能を実現するためのプログラムとの関係を示すプログラム情報ＴＢ４とが記憶されている。
【００７５】
なお、入出力種別判定情報ＴＢ１および第１の機能情報ＴＢ２において、入出力種別の「００１」はデジタル入力を示し、「００２」はパルス入力を示し、「００３」はデジタル出力（シンク）を示し、「００４」はデジタル出力（ソース）を示している。また、入出力種別判定情報ＴＢ１での入出力種別は、デジタル信号の値を下限値と上限値とで区分した各範囲と対応づけられている。また、第２の機能情報ＴＢ３は、製作した制御基板２００を機器に組み込んで製品として出荷する際、その機器が必要とする機能情報として不揮発性メモリ（ＥＥＰＲＯＭ）などに書き込まれるものである。また、プログラム情報ＴＢ４には、各機能を実現するプログラムも含まれている。
【００７６】
〔起動時の動作条件のチェック〕
今、例えば、制御基板２００としてデジタル入力用の制御基板２００Ａ（図３）を製作し、この制御基板２００Ａを機器に組み込んで製品としたとする。
【００７７】
この場合、制御基板２００Ａの演算部３の記憶部３２には、制御基板２００Ａを機器に組み込んで製品とされる機器が必要とする機能情報が第２の機能情報ＴＢ３として書き込まれる。この例では、「ＡＡＡ」として、「機能２」，「共通」を必要な機能とする第２の機器情報ＴＢ３を書き込む。
【００７８】
この制御基板２００Ａを組み込んだ状態でその機器を起動すると（図１０：ステップＳ１０１）、制御基板２００Ａの演算部３には、入出力種別出力回路２０２からの分圧電圧Ｖｉｎがアナログ信号として入力される（ステップＳ１０２）。
【００７９】
演算部３において、Ａ／Ｄ変換部３１は、入出力種別出力回路２０２からのアナログ信号をデジタル信号に変換する（ステップＳ１０３）。この変換されたデジタル信号は入出力種別判定部３３へ送られる。
【００８０】
入出力種別判定部３３は、記憶部３２から入出力種別判定情報ＴＢ１を読み込み（ステップＳ１０４）、送られてきたデジタル信号の値が入出力種別判定情報ＴＢ１中の区分された範囲の何れかに一致しているか否かを確認する（ステップＳ１０５）。
【００８１】
この場合、デジタル信号の値は「０」〜「１ＦＦＦ」の範囲にあるので（ステップＳ１０５のＹＥＳ）、該当する入出力種別を「００１」（デジタル入力）として決定する（ステップＳ１０６）。この決定した入出力種別は機能判定部３４に送られる。
【００８２】
機能判定部３４は、入出力種別判定部３３からの入出力種別に基づき、記憶部３２中の第１の機能情報ＴＢ２を参照して、共通領域３に構築されている入出力回路２０１が有する機能をハード機能として読み出す（ステップＳ１０７）。この場合、記憶部３２中の第１の機能情報ＴＢ２から、入出力種別「００１」の回路が有する機能として定められている「機能２」，「共通」をハード機能として読み出す。
【００８３】
また、機能判定部３４は、記憶部３２中の第２の機能情報ＴＢ３から、制御基板２００Ａを組み込んだ実際の機器が必要とする機能をソフト機能として読み出す（ステップＳ１０８）。この場合、記憶部３２中の第２の機能情報ＴＢ３から、制御基板２００Ａを組み込んだ実際の機器が必要とする機能として定められている「機能２」，「共通」をソフト機能として読み出す。
【００８４】
そして、機能判定部３４は、ステップＳ１０７で読み出したハード機能とステップＳ１０８で読み出したソフト機能とが全て一致しているか否かをチェックする（ステップＳ１０９）。この場合、ハード機能とソフト機能とは全て一致しているので（ステップＳ１０９のＹＥＳ）、その旨を主処理部３５へ知らせる。
【００８５】
主処理部３５は、機能判定部３４からのハード機能とソフト機能とが全て一致している旨の知らせを受けて、機能判定部３４で読み出された全てのハード機能に対応するプログラムをプログラム情報ＴＢ４から選定して起動する（ステップＳ１１０）。この例では、「機能２」と「共通」のプログラムを選定し、起動する。
【００８６】
なお、上述においては、ハード機能とソフト機能とが全て一致する場合について説明したが、一致しない場合もあり得る。例えば、デジタル入力の制御基板２００Ａを機器に組み込むべきところ、間違えてパルス入力の制御基板２００Ｂを機器に組み込んでしまったとする。
【００８７】
この場合、ステップＳ１０７では、記憶部３２中の第１の機能情報ＴＢ２から、入出力種別「００２」の回路が有する機能として定められている「機能１」，「機能２」，「機能３」，「共通」がハード機能として読み出される。これに対して、ステップＳ１０８では、記憶部３２中の第２の機能情報ＴＢ３から、実際の機器に必要な機能として定められている「機能２」，「共通」がソフト機能として読み出される。
【００８８】
この場合、機能判定部３４は、ステップＳ１０７で読み出したハード機能とステップＳ１０８で読み出したソフト機能とが完全には一致していないので（ステップＳ１０９のＮＯ）、その旨を主処理部３５へ知らせる。
【００８９】
主処理部３５は、機能判定部３４からのハード機能とソフト機能とが完全には一致していない旨の知らせを受けて、機能判定部３４で読み出されたハード機能のうちソフト機能（実際の機器に必要な機能）と一致する機能についてのみ、その機能に対応するプログラムをプログラム情報ＴＢ４から選定して起動する（ステップＳ１１１）。この例では、ハード機能として読み出された「機能１」，「機能２」，「機能３」，「共通」のうち、実際の機器に必要な「機能２」と「共通」のプログラムを選定し、起動する。
【００９０】
これにより、デジタル入力の制御基板２００Ａを組み込むべきところ、間違えてパルス入力の制御基板２００Ｂを機器に組み込んでしまったとしても、製品としての動作の矛盾を未然に防ぐことができる。
【００９１】
また、間違えてデジタル出力（シンク）の制御基板２００Ｃやデジタル出力（ソース）の制御基板２００Ｄを機器に組み込んだような場合にも、同様にして動作条件のチェックが行われるものとなり、製品としての動作の矛盾が未然に防がれるものとなる。
【００９２】
また、Ａ／Ｄ変換部３１で変換されたデジタル信号の値が入出力種別判定情報ＴＢ１中の区分された範囲のいずれにも一致しない場合もあり得る。このような場合には、ステップＳ１０５のＮＯに応じてステップＳ１１２へ進み、記憶部３２中の第２の機能情報ＴＢ３から実際の機器が必要とする機能のうち共通機能のみがソフト機能として読み出され、この読み出された共通機能のプログラムのみが起動されるものとなる。したがって、このような場合にも、製品としての動作の矛盾は生じないものとなる。
【００９３】
なお、上述した実施の形態では、空基板１００に外部回路領域５を形成し、この外部回路領域５に外部回路として入出力種別出力回路２０２を構築するようにしたが、必ずしも入出力種別出力回路２０２を構築するようにしなくてもよい。図１１に入出力種別出力回路２０２を構築しない場合の演算部３の要部の機能ブロック図を例示する。
【００９４】
この場合、演算部３の記憶部３２に、共通領域３に構築された入出力回路２０１の入出力の種別を示す情報が記される入出力種別情報ＴＢ５を記憶させるものとする。例えば、空基板１００にデジタル入力回路２０１Ａを構築する際、このデジタル入力回路２０１Ａの構築と合わせて演算部３の記憶部３２に入出力種別情報ＴＢ５として入出力種別「００１」を記憶部３２に書き込むようにする。
【００９５】
そして、起動時の動作条件のチェックを行う場合、機能判定部３４において、記憶部３２中の入出力種別情報ＴＢ５から入出力種別を読み出すようにし、この読み出した入力種別に基づき、記憶部３２中の第１の機能情報ＴＢ２を参照して、共通領域３に構築されている入出力回路２０１が有する機能をハード機能として読み出すようにする。以下、上述と同様にして、その読出したハード機能とソフト機能とが一致するか否かを判定し、その判定結果に基づいてプログラムの起動を行う。
【００９６】
なお、上述した実施の形態では、絶縁素子領域を備える例を示したが、絶縁素子領域を省略してもよく、また絶縁素子領域を確保しておき、省略する場合はジャンパ部品を実装して第１領域と第２領域を短絡する構成としてもよい。また、上述した実施の形態では、絶縁素子領域６にフォトカプラを実装する例を示したが、データ伝送に電気的な磁界や容量を応用したデジタルアイソレータなどの絶縁素子を実装してもよい。
【００９７】
なお、上述した実施の形態では、デジタル入力用の制御基板２００Ａ、パルス入力用の制御基板２００Ｂ、デジタル出力用（シンク）の制御基板２００Ｃ、デジタル出力用（ソース）の制御基板２００Ｄを製作する例を示したが、製作する制御基板２００はこのような種類に限られるものではない。例えば、デジタル入力とパルス入力のみの組合せやデジタル出力（シンク、ソース）のみの組合せなどにも適応可能である。また、空基板１００において、部品を実装する実装領域は各種の変形が自在であり、またその実装領域に実装する部品も必要に応じて定められることは言うまでもない。
【産業上の利用可能性】
【００９８】
本発明の制御基板は、プロセス制御に使用されるコントローラなどの入出力機能を持つ機器に組み込まれる制御基板として、様々な機器に利用することが可能である。
【符号の説明】
【００９９】
１…プリント基板、２…入出力端子部、３…演算部、４…共用領域、５…外部回路領域、６…絶縁素子領域、７…第１領域、８…第２領域、３１…Ａ／Ｄ変換部、３２…記憶部、３３…入出力種別判定部、３４…機能判定部、３５…主処理部、ＴＢ１…入出力種別判定情報、ＴＢ２…第１の機能情報、ＴＢ３…第２の機能情報、ＴＢ４…プログラム情報、ＴＢ５…入出力種別情報、１００…空基板、２００（２００Ａ〜２００Ｄ）…制御基板、２０１（２０１Ａ〜２０１Ｄ）…入出力回路、２０２（２０２Ａ〜２０２Ｄ）…入出力種別出力回路、ＡＲ１〜ＡＲ１４…実装領域。
【技術分野】
【０００１】
この発明は、プロセス制御に使用されるコントローラなどの機器に組み込まれる制御基板に関するものである。
【背景技術】
【０００２】
従来より、プロセス制御に使用されるコントローラなどの機器には、その機器の動作に必要な入出力回路が構築された制御基板が組み込まれている。
【０００３】
例えば、プロセス制御に使用されるコントローラは、温度や圧力などの状態量を表すデジタル信号やパルス信号を入力して、外部状態を所定の条件に保つような演算量を算出して外部機器などへの出力を行う。
【０００４】
このような動作を行わせるために、ＣＰＵなどの演算部と合わせ、デジタル入力、パルス入力、デジタル出力などの仕様に応じた入出力回路をプリント基板上に構築し、この演算部や入出力回路を構築したプリント基板を制御基板としてコントローラに組み込んでいる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平１１−０８５２５１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、従来の制御基板では、デジタル入力用の制御基板、パルス入力用の制御基板、デジタル出力用の制御基板というように、入出力の種別が異なる専用の制御基板を個別に設計するようにしているため（例えば、特許文献１参照）、入出力回路の構成要素（フォトカプラ、抵抗素子、ＩＣ素子などの部品）を実装する前段階として準備されるプリント基板（以下、空基板という）の種類が増え、製造面や管理面で煩雑となるという問題があった。
【０００７】
本発明は、このような課題を解決するためになされたもので、その目的とするところは、デジタル入力、パルス入力、デジタル出力などの種別が異なる入出力回路に対して、空基板の種類を１つとし、製造面や管理面での煩雑さを改善することが可能な制御基板を提供することにある。
【課題を解決するための手段】
【０００８】
このような目的を達成するために、本発明に係る制御基板は、入出力端子部と、演算部と、入出力端子部と接続される第１領域と、演算部と第１領域とを中継する第２領域とを備えた構成とし、第１領域と第２領域とを共用領域とし、入出力の種別が異なる複数の回路を第１〜第Ｎの回路とし、第１〜第Ｎの回路の何れか１つを共用領域中の予め定められた実装領域にその構成要素を選択的に配置して入出力回路として構築するようにしたものである。
【０００９】
この発明によれば、例えば、入出力の種別が異なる複数の回路をデジタル入力回路、パルス入力回路、デジタル出力回路とした場合、デジタル入力用の制御基板とする場合には、共用領域中の予め定められた実装領域にデジタル入力回路の構成要素が選択的に配置されて入出力回路として構築され、パルス入力用の制御基板とする場合には、共用領域中の予め定められた実装領域にパルス入力回路の構成要素が選択的に配置されて入出力回路として構築され、デジタル出力用の制御基板とする場合には、共用領域中の予め定められた実装領域にデジタル出力回路の構成要素が選択的に配置されて入出力回路として構築される。
【発明の効果】
【００１０】
本発明によれば、第１領域と第２領域とを共用領域とし、入出力の種別が異なる複数の回路を第１〜第Ｎの回路とし、第１〜第Ｎの回路の何れか１つを共用領域中の予め定められた実装領域にその構成要素を選択的に配置して入出力回路として構築するようにしたので、デジタル入力、パルス入力、デジタル出力などの種別が異なる入出力回路に対して、空基板の種類を１つとし、製造面や管理面での煩雑さを改善することが可能となる。
【図面の簡単な説明】
【００１１】
【図１】本発明に係る制御基板の実施の形態の説明に入る前の空基板の構成例を示す図である。
【図２】この空基板を用いてデジタル入力、パルス入力、デジタル出力（シンク）、デジタル出力（ソース）の各制御基板を製作する際の部品表を示す図である。
【図３】この部品表に従って製作されたデジタル入力用の制御基板の構成例を示す図である。
【図４】この部品表に従って製作されたパルス入力用の制御基板の構成例を示す図である。
【図５】この部品表に従って製作されたデジタル出力（シンク）用の制御基板の構成例を示す図である。
【図６】この部品表に従って製作されたデジタル出力（ソース）用の制御基板の構成例を示す図である。
【図７】制御基板に構築されたデジタル出力回路（シンク）からの外部負荷への電流の流れを示す図である。
【図８】制御基板に構築されたデジタル出力回路（ソース）からの外部負荷への電流の流れを示す図である。
【図９】制御基板に搭載された演算部の要部の機能ブロック図である。
【図１０】この演算部での処理動作を説明するためのフローチャートである。
【図１１】演算部の他の例を示す要部の機能ブロック図である。
【発明を実施するための形態】
【００１２】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【００１３】
〔空基板〕
先ず、本発明に係る制御基板の実施の形態の説明に入る前に、本実施の形態で用いる入出力回路の構成要素（フォトカプラ、抵抗素子、ＩＣ素子などの部品）を実装する前段階として準備されるプリント基板（空基板）の構成例について説明する。図１はこの空基板の構成例を示す図である。
【００１４】
図１において、１は所定の配線パターンが形成されたプリント基板であり、このプリント基板１には所定の配線パターンが形成され、入出力端子部２と演算部３が既に設けられている。また、プリント基板１には、デジタル入力やパルス入力、デジタル出力などの入出力回路が構築される共用領域４と、外部回路として入出力種別出力回路が構築される外部回路領域５とが設けられている。この共用領域４および外部回路領域５に構築される回路については後述する。
【００１５】
共用領域４は、絶縁素子領域６と第１領域７と第２領域８とから構成されており、第１領域７は入出力端子部２と絶縁素子領域６とを中継する領域とされ、第２領域８は演算部３と絶縁素子領域６とを中継する領域とされる。
【００１６】
共用領域４において、第２領域８は、入出力回路の構成要素の実装領域として、部品１の実装領域ＡＲ１と、部品２の実装領域ＡＲ２と、部品３の実装領域ＡＲ３と、部品４の実装領域ＡＲ４とを備えている。
【００１７】
本実施の形態において、実装領域ＡＲ１，ＡＲ２はジャンパ部品の実装領域とされ、実装領域ＡＲ３は抵抗素子の実装領域とされ、実装領域ＡＲ４は抵抗素子あるいはジャンパ部品の実装領域とされている。なお、ジャンパ部品とは、その実装された線路の両端を短絡する結線部品である。
【００１８】
共用領域４において、絶縁素子領域６は、入出力回路の構成要素の実装領域として、部品５の実装領域ＡＲ５を備えている。本実施の形態において、実装領域ＡＲ５はフォトカプラの実装領域とされている。なお、絶縁素子領域６は省略される場合もある。
【００１９】
共用領域４において、第１領域７は、入出力回路の構成要素の実装領域として、部品６の実装領域ＡＲ６と、部品７の実装領域ＡＲ７と、部品８の実装領域ＡＲ８と、部品９の実装領域ＡＲ９と、部品１０の実装領域ＡＲ１０と、部品１１の実装領域ＡＲ１１と、部品１２の実装領域ＡＲ１２とを備えている。
【００２０】
本実施の形態において、実装領域ＡＲ６，ＡＲ８，ＡＲ９は抵抗素子の実装領域とされ、実装領域ＡＲ７はダイオードブリッジの実装領域とされ、実装領域ＡＲ１０はＩＣ素子の実装領域とされ、実装領域ＡＲ１１はジャンパ部品の実装領域とされ、実装領域ＡＲ１２は電源回路の実装領域とされている。なお、ダイオードブリッジの実装領域ＡＲ７は省略される場合もある。
【００２１】
外部回路領域５は、外部回路の構成要素の実装領域として、部品１３の実装領域ＡＲ１３と、部品１４の実装領域ＡＲ１４とを備えている。本実施の形態において、実装領域ＡＲ１３，ＡＲ１４は抵抗素子の実装領域とされ、外部回路領域５に構築される回路は分圧回路とされる。
【００２２】
〔制御基板〕
本実施の形態では、この空基板１００を用いて、デジタル入力用の制御基板、パルス入力用の制御基板、デジタル出力用の制御基板などの入出力の種別が異なる制御基板を製作する。すなわち、１種類の空基板１００を用いて、複数種類の制御基板を製作する。これにより、空基板の種類が増えることがなく、製造面や管理面での煩雑さが改善される。
【００２３】
図２に、デジタル入力、パルス入力、デジタル出力（シンク）、デジタル出力（ソース）の各制御基板を製作する際の部品表を示す。この部品表に従って、空基板１００の実装領域ＡＲ１〜ＡＲ１４に各部品を実装し、デジタル入力用の制御基板、パルス入力用の制御基板、デジタル出力用の制御基板（シンク）、デジタル出力用の制御基板（ソース）を製作する。
【００２４】
〔デジタル入力用の制御基板〕
図３に図２の部品表に従って製作されたデジタル入力用の制御基板２００Ａを示す。
【００２５】
このデジタル入力用の制御基板２００Ａでは、共用領域４に入出力回路２０１としてデジタル入力回路２０１Ａが構築され、外部回路領域５に外部回路として入出力種別出力回路２０２（２０２Ａ）が構築される。
【００２６】
〔共用領域〕
図３において、共用領域４の第２領域８には、その実装領域ＡＲ２に部品２としてジャンパ部品ＪＰ１が実装され、実装領域ＡＲ３に部品３として抵抗Ｒ６が実装され、実装領域ＡＲ４に部品４としてジャンパ部品ＪＰ２が実装される。なお、第２領域８中、実装領域ＡＲ１には部品１は実装されない。
【００２７】
また、絶縁素子領域６には、その実装領域ＡＲ５に部品５として、フォトカプラＡが実装される。フォトカプラＡは４ピンの部品である。なお、図中の「●」印は入端端子のある方向を示す。
【００２８】
また、第１領域７には、その実装領域ＡＲ６に部品６として抵抗Ｒ３が実装され、実装領域ＡＲ７に部品７としてダイオードブリッジＤＲが実装され、実装領域ＡＲ８に部品８として抵抗Ｒ２が実装される。なお、第１領域７中、実装領域ＡＲ９，ＡＲ１０，ＡＲ１１，ＡＲ１２には、部品９，１０，１１，１２は実装されない。
【００２９】
これにより、共用領域４に、入出力回路２０１としてデジタル入力回路２０１Ａが構築される。
【００３０】
〔外部回路領域〕
図３において、外部回路領域５には、その実装領域ＡＲ１３に抵抗ＲＡが実装され、実装領域ＡＲ１４に抵抗ＲＢが実装される。
【００３１】
これにより、外部回路領域５に、抵抗ＲＡとＲＢとの分圧回路が入出力種別出力回路２０２（２０２Ａ）として構築される。
【００３２】
この入出力種別出力回路２０２（２０２Ａ）での抵抗ＲＡとＲＢとの分圧電圧Ｖｉｎは、入出力回路２０１（２０１Ａ）の入出力の種別（デジタル入力）に応じたアナログ信号として演算部３へ与えられる。
【００３３】
〔デジタル入力回路の動作〕
デジタル入力回路２０１Ａにおいて、外部から入力されるデジタル信号（例えば、２４／０Ｖ）は、抵抗Ｒ２を介してダイオードブリッジＤＲに入力される。デジタル信号はダイオードブリッジＤＲにより極性が統一され、抵抗Ｒ３と並列にフォトカプラＡに入力される。
【００３４】
フォトカプラＡは、例えば入力電圧２４Ｖの時に駆動し、フォトカプラＡの出力端子がＯＮする。これにより、電圧ＶｃｃがフォトカプラＡ、ジャンパ部品ＪＰ２、ジャンパ部品ＪＰ１を介してＧＮＤに接続される回路が形成され、演算部３ではＬＯレベルを検出する。一方、入力電圧が０Ｖの時にはフォトカプラＡが駆動しないため、電圧Ｖｃｃが演算部３に接続され、ＨＩレベルを検出する。
【００３５】
なお、抵抗Ｒ２，Ｒ３により、フォトカプラＡの入力電流が確定され、抵抗Ｒ３によりデジタル電圧の入力変化によるＯＮ−ＯＦＦ時となる入力電圧レベルが適切に設定される。また、抵抗Ｒ６により電圧Ｖｃｃが確定される。また、フォトカプラＡにより、入力側と出力側とが電気的に絶縁される。また、抵抗Ｒ６により演算部３の入力電圧が規定される。また、演算部３中のＣＰＵは、入力ポートを一定周期毎に読むことでデジタル入力の状態を認識する。
【００３６】
〔パルス入力用の制御基板〕
図４に図２の部品表に従って製作されたパルス入力用の制御基板２００Ｂを示す。
【００３７】
このパルス入力用の制御基板２００Ｂでは、共用領域４に入出力回路２０１としてパルス入力回路２０１Ｂが構築され、外部回路領域５に外部回路として入出力種別出力回路２０２（２０２Ｂ）が構築される。
【００３８】
〔共用領域〕
図４において、共用領域４の第２領域８には、その実装領域ＡＲ２に部品２としてジャンパ部品ＪＰ１が実装され、実装領域ＡＲ３に部品３として抵抗Ｒ５が実装され、実装領域ＡＲ４に部品４としてジャンパ部品ＪＰ２が実装される。なお、第２領域８中、実装領域ＡＲ１には部品１は実装されない。
【００３９】
また、絶縁素子領域６には、その実装領域ＡＲ５に部品５として、フォトカプラＢが実装される。フォトカプラＢは６ピンの部品である。なお、図中の「●」印は入端端子のある方向を示す。なお、フォトカプラは要求される入出力間の応答時間特性に応じたものが実装される。
【００４０】
また、第１領域７には、その実装領域ＡＲ６に部品６として抵抗Ｒ３が実装され、実装領域ＡＲ７に部品７としてダイオードブリッジＤＲが実装され、実装領域ＡＲ８に部品８として抵抗Ｒ１が実装される。なお、第１領域７中、実装領域ＡＲ９，ＡＲ１０，ＡＲ１１，ＡＲ１２には、部品９，１０，１１，１２は実装されない。
【００４１】
これにより、共用領域４に、入出力回路２０１としてパルス入力回路２０１Ｂが構築される。
【００４２】
〔外部回路領域〕
図４において、外部回路領域５には、その実装領域ＡＲ１３に抵抗ＲＡが実装され、実装領域ＡＲ１４に抵抗ＲＣが実装される。
【００４３】
これにより、外部回路領域５に、抵抗ＲＡとＲＣとの分圧回路が入出力種別出力回路２０２（２０２Ｂ）として構築される。
【００４４】
この入出力種別出力回路２０２（２０２Ｂ）での抵抗ＲＡとＲＣとの分圧電圧Ｖｉｎは、入出力回路２０１（２０１Ｂ）の入出力の種別（パルス入力）に応じたアナログ信号として演算部３へ与えられる。
【００４５】
〔パルス入力回路の動作〕
パルス入力回路２０１Ｂは、デジタル入力回路２０１ＡのフォトカプラＡをフォトカプラＢに、抵抗Ｒ２を抵抗Ｒ１に、抵抗Ｒ６を抵抗Ｒ５に置き換えたものであり、デジタル入力回路２０１Ａと同様の動作を行う。なお、パルスの計数は、例えばＣＰＵのカウンタ機能を有効にすることで行う。
【００４６】
〔デジタル出力用の制御基板（シンク）〕
図５に図２の部品表に従って製作されたデジタル出力（シンク）用の制御基板２００Ｃを示す。
【００４７】
このデジタル出力用の制御基板（シンク）２００Ｃでは、共用領域４に入出力回路２０１としてデジタル出力回路（シンク）２０１Ｃが構築され、外部回路領域５に外部回路として入出力種別出力回路２０２（２０２Ｃ）が構築される。
【００４８】
〔共用領域〕
図５において、共用領域４の第２領域８には、その実装領域ＡＲ１に部品１としてジャンパ部品ＪＰ３が実装され、実装領域ＡＲ４に部品４として抵抗Ｒ７が実装される。なお、第２領域８中、実装領域ＡＲ２，ＡＲ３には、部品２，３は実装されない。
【００４９】
また、絶縁素子領域６には、その実装領域ＡＲ５に部品５として、フォトカプラＡが実装される。この場合、フォトカプラＡは、入力端子を第２領域８側とする。すなわち、図３に示したデジタル入力用の制御基板２００ＡにおけるフォトカプラＡに対して、その実装方向を異ならせる。
【００５０】
また、第１領域７には、その実装領域ＡＲ９に部品６として抵抗Ｒ４が実装され、実装領域ＡＲ１０に部品１０としてＩＣ素子（ＤＯ出力用ＩＣ）Ａが実装され、実装領域ＡＲ１１に部品１１としてジャンパ部品ＪＰ４が実装され、実装領域ＡＲ１２に部品１２として電源回路ＰＷが実装される。なお、実装領域ＡＲ６，ＡＲ７，ＡＲ８には、部品６，７，８は実装されない。
【００５１】
これにより、共用領域４に、入出力回路２０１としてデジタル出力回路（シンク）２０１Ｃが構築される。
【００５２】
〔外部回路領域〕
図５において、外部回路領域５には、その実装領域ＡＲ１３に抵抗ＲＡが実装され、実装領域ＡＲ１４に抵抗ＲＤが実装される。
【００５３】
これにより、外部回路領域５に、抵抗ＲＡとＲＤとの分圧回路が入出力種別出力回路２０２（２０２Ｃ）として構築される。
【００５４】
この入出力種別出力回路２０２（２０２Ｃ）での抵抗ＲＡとＲＤとの分圧電圧Ｖｉｎは、入出力回路２０１（２０１Ｃ）の入出力の種別（デジタル出力（シンク））に応じたアナログ信号として演算部３へ与えられる。
【００５５】
〔デジタル出力回路（シンク）の動作〕
デジタル出力回路（シンク）２０１Ｃにおいて、フォトカプラＡの入力端子には、ジャンパ部品ＪＰ３，抵抗Ｒ７を介した電圧Ｖｃｃと、演算部３からの出力信号線が接続され、例えば演算部３からの出力信号がＬＯの時にフォトカプラＡを駆動して出力側の回路を形成する。
【００５６】
この時、電源回路ＰＷからの電圧がジャンパ部品ＪＰ４、フォトカプラＡを介してＩＣ素子Ａに入力され、ＩＣ素子ＡがＯＮすることでＤＯ出力端子に接続される外部負荷に電流が流れる（図７参照（Ｖｃｃ→外部負荷→ＩＣ素子Ａ（ＤＯ出力用ＩＣ）接点→ＧＮＤ））。
【００５７】
一方、演算部３からの入力信号がＨＩの時には、フォトカプラＡは駆動しない。この時、ＩＣ素子Ａには抵抗Ｒ４を介して０Ｖが入力され、ＩＣ素子ＡがＯＦＦとなり、外部負荷に電流は流れない。
【００５８】
なお、抵抗Ｒ７により、フォトカプラＡの入力電流が確定される。また、抵抗Ｒ４によりＩＣ素子Ａの駆動電圧が確定される。また、電源回路ＰＷは外部電圧Ｖｃｃを変圧してＩＣ素子Ａの駆動に必要な電圧を作る。
【００５９】
〔デジタル出力用の制御基板（ソース）〕
図６に図２の部品表に従って製作されたデジタル出力（ソース）用の制御基板２００Ｄを示す。
【００６０】
このデジタル出力用の制御基板（ソース）２００Ｄでは、共用領域４に入出力回路２０１としてデジタル出力回路（ソース）２０１Ｄが構築され、外部回路領域５に外部回路として入出力種別出力回路２０２（２０２Ｄ）が構築される。
【００６１】
〔共用領域〕
図６において、共用領域４の第２領域８には、その実装領域ＡＲ１に部品１としてジャンパ部品ＪＰ３が実装され、実装領域ＡＲ４に部品４として抵抗Ｒ７が実装される。なお、実装領域ＡＲ２，ＡＲ３には、部品２，３は実装されない。
【００６２】
また、絶縁素子領域６には、その実装領域ＡＲ５に部品５として、フォトカプラＡが実装される。この場合、フォトカプラＡは、入力端子を第２領域８側とする。すなわち、図３に示したデジタル入力用の制御基板２００ＡにおけるフォトカプラＡに対して、その実装方向を異ならせる。
【００６３】
また、第１領域７には、その実装領域ＡＲ９に部品６として抵抗Ｒ４が実装され、実装領域ＡＲ１０に部品１０としてＩＣ素子（ＤＯ出力用ＩＣ）Ｂが実装され、実装領域ＡＲ１１に部品１１としてジャンパ部品ＪＰ４が実装され、実装領域ＡＲ１２に部品１２として電源回路ＰＷが実装される。なお、実装領域ＡＲ６，ＡＲ７，ＡＲ８には、部品６，７，８は実装されない。
【００６４】
これにより、共用領域４に、入出力回路２０１としてデジタル出力回路（ソース）２０１Ｄが構築される。
【００６５】
〔外部回路領域〕
図６において、外部回路領域５には、その実装領域ＡＲ１３に抵抗ＲＡが実装され、実装領域ＡＲ１４に抵抗ＲＥが実装される。
【００６６】
これにより、外部回路領域５に、抵抗ＲＡとＲＥとの分圧回路が入出力種別出力回路２０２（２０２Ｄ）として構築される。
【００６７】
この入出力種別出力回路２０２（２０２Ｄ）での抵抗ＲＡとＲＥとの分圧電圧Ｖｉｎは、入出力回路２０１（２０１Ｄ）の入出力の種別（デジタル出力（ソース））に応じたアナログ信号として演算部３へ与えられる。
【００６８】
〔デジタル出力回路（ソース）の動作〕
デジタル出力回路（ソース）２０１Ｄは、デジタル出力回路（シンク）２０１ＣのＩＣ素子ＡをＩＣ素子Ｂに置き換えたものであり、フォトカプラＡの入力端子には、ジャンパ部品ＪＰ３，抵抗Ｒ７を介した電圧Ｖｃｃと、演算部３からの出力信号線が接続され、例えば演算部３からの出力信号がＬＯの時にフォトカプラＡを駆動して出力側の回路を形成する。
【００６９】
この時、電源回路ＰＷからの電圧がジャンパ部品ＪＰ４、フォトカプラＡを介してＩＣ素子Ｂに入力され、ＩＣ素子ＢがＯＮすることでＤＯ出力端子に接続される外部負荷に電流が流れる（図８参照（Ｖｃｃ→ＩＣ素子Ｂ（ＤＯ出力用ＩＣ）接点→外部負荷→ＧＮＤ））。
【００７０】
一方、演算部３からの入力信号がＨＩの時には、フォトカプラＡは駆動しない。この時、ＩＣ素子Ｂには抵抗Ｒ４を介して０Ｖが入力され、ＩＣ素子ＢがＯＦＦとなり、外部負荷に電流は流れない。
【００７１】
なお、抵抗Ｒ７により、フォトカプラＡの入力電流が確定される。また、抵抗Ｒ４によりＩＣ素子Ｂの駆動電圧が確定される。また、電源回路ＰＷは外部電圧Ｖｃｃを変圧してＩＣ素子Ｂの駆動に必要な電圧を作る。
【００７２】
〔演算部〕
図９に演算部３の要部の機能ブロック図を示す。演算部３は、プロセッサや記憶装置からなるハードウェアと、これらのハードウェアと協働して各種機能を実現させるプログラムとによって実現され、本実施の形態特有の機能として、起動時に制御基板２００のハードウェア（Ｈ／Ｗ）としての動作条件とソフトウェア（Ｓ／Ｗ）としての動作条件をチェックする動作条件チェック機能を有している。
【００７３】
この動作条件チェック機能を実現するために、演算部３は、入出力種別出力回路２０２からのアナログ信号をデジタル信号に変換するＡ／Ｄ変換部３１と、記憶部３２と、入出力種別判定部３３と、機能判定部３４と、主処理部３５とを有している。
【００７４】
この演算部３において、記憶部３２には、共用領域４に構築される入出力回路２０１の入出力の種別とＡ／Ｄ変換部３１が変換するデジタル信号の値との関係を記した入出力種別判定情報ＴＢ１と、共用領域４に構築される入出力回路２０１の入出力の種別とその回路が有する機能との関係を記した第１の機能情報ＴＢ２と、制御基板２００を組み込んで製品とされる機器が必要とする機能が記される第２の機能情報ＴＢ３と、各機能とその機能を実現するためのプログラムとの関係を示すプログラム情報ＴＢ４とが記憶されている。
【００７５】
なお、入出力種別判定情報ＴＢ１および第１の機能情報ＴＢ２において、入出力種別の「００１」はデジタル入力を示し、「００２」はパルス入力を示し、「００３」はデジタル出力（シンク）を示し、「００４」はデジタル出力（ソース）を示している。また、入出力種別判定情報ＴＢ１での入出力種別は、デジタル信号の値を下限値と上限値とで区分した各範囲と対応づけられている。また、第２の機能情報ＴＢ３は、製作した制御基板２００を機器に組み込んで製品として出荷する際、その機器が必要とする機能情報として不揮発性メモリ（ＥＥＰＲＯＭ）などに書き込まれるものである。また、プログラム情報ＴＢ４には、各機能を実現するプログラムも含まれている。
【００７６】
〔起動時の動作条件のチェック〕
今、例えば、制御基板２００としてデジタル入力用の制御基板２００Ａ（図３）を製作し、この制御基板２００Ａを機器に組み込んで製品としたとする。
【００７７】
この場合、制御基板２００Ａの演算部３の記憶部３２には、制御基板２００Ａを機器に組み込んで製品とされる機器が必要とする機能情報が第２の機能情報ＴＢ３として書き込まれる。この例では、「ＡＡＡ」として、「機能２」，「共通」を必要な機能とする第２の機器情報ＴＢ３を書き込む。
【００７８】
この制御基板２００Ａを組み込んだ状態でその機器を起動すると（図１０：ステップＳ１０１）、制御基板２００Ａの演算部３には、入出力種別出力回路２０２からの分圧電圧Ｖｉｎがアナログ信号として入力される（ステップＳ１０２）。
【００７９】
演算部３において、Ａ／Ｄ変換部３１は、入出力種別出力回路２０２からのアナログ信号をデジタル信号に変換する（ステップＳ１０３）。この変換されたデジタル信号は入出力種別判定部３３へ送られる。
【００８０】
入出力種別判定部３３は、記憶部３２から入出力種別判定情報ＴＢ１を読み込み（ステップＳ１０４）、送られてきたデジタル信号の値が入出力種別判定情報ＴＢ１中の区分された範囲の何れかに一致しているか否かを確認する（ステップＳ１０５）。
【００８１】
この場合、デジタル信号の値は「０」〜「１ＦＦＦ」の範囲にあるので（ステップＳ１０５のＹＥＳ）、該当する入出力種別を「００１」（デジタル入力）として決定する（ステップＳ１０６）。この決定した入出力種別は機能判定部３４に送られる。
【００８２】
機能判定部３４は、入出力種別判定部３３からの入出力種別に基づき、記憶部３２中の第１の機能情報ＴＢ２を参照して、共通領域３に構築されている入出力回路２０１が有する機能をハード機能として読み出す（ステップＳ１０７）。この場合、記憶部３２中の第１の機能情報ＴＢ２から、入出力種別「００１」の回路が有する機能として定められている「機能２」，「共通」をハード機能として読み出す。
【００８３】
また、機能判定部３４は、記憶部３２中の第２の機能情報ＴＢ３から、制御基板２００Ａを組み込んだ実際の機器が必要とする機能をソフト機能として読み出す（ステップＳ１０８）。この場合、記憶部３２中の第２の機能情報ＴＢ３から、制御基板２００Ａを組み込んだ実際の機器が必要とする機能として定められている「機能２」，「共通」をソフト機能として読み出す。
【００８４】
そして、機能判定部３４は、ステップＳ１０７で読み出したハード機能とステップＳ１０８で読み出したソフト機能とが全て一致しているか否かをチェックする（ステップＳ１０９）。この場合、ハード機能とソフト機能とは全て一致しているので（ステップＳ１０９のＹＥＳ）、その旨を主処理部３５へ知らせる。
【００８５】
主処理部３５は、機能判定部３４からのハード機能とソフト機能とが全て一致している旨の知らせを受けて、機能判定部３４で読み出された全てのハード機能に対応するプログラムをプログラム情報ＴＢ４から選定して起動する（ステップＳ１１０）。この例では、「機能２」と「共通」のプログラムを選定し、起動する。
【００８６】
なお、上述においては、ハード機能とソフト機能とが全て一致する場合について説明したが、一致しない場合もあり得る。例えば、デジタル入力の制御基板２００Ａを機器に組み込むべきところ、間違えてパルス入力の制御基板２００Ｂを機器に組み込んでしまったとする。
【００８７】
この場合、ステップＳ１０７では、記憶部３２中の第１の機能情報ＴＢ２から、入出力種別「００２」の回路が有する機能として定められている「機能１」，「機能２」，「機能３」，「共通」がハード機能として読み出される。これに対して、ステップＳ１０８では、記憶部３２中の第２の機能情報ＴＢ３から、実際の機器に必要な機能として定められている「機能２」，「共通」がソフト機能として読み出される。
【００８８】
この場合、機能判定部３４は、ステップＳ１０７で読み出したハード機能とステップＳ１０８で読み出したソフト機能とが完全には一致していないので（ステップＳ１０９のＮＯ）、その旨を主処理部３５へ知らせる。
【００８９】
主処理部３５は、機能判定部３４からのハード機能とソフト機能とが完全には一致していない旨の知らせを受けて、機能判定部３４で読み出されたハード機能のうちソフト機能（実際の機器に必要な機能）と一致する機能についてのみ、その機能に対応するプログラムをプログラム情報ＴＢ４から選定して起動する（ステップＳ１１１）。この例では、ハード機能として読み出された「機能１」，「機能２」，「機能３」，「共通」のうち、実際の機器に必要な「機能２」と「共通」のプログラムを選定し、起動する。
【００９０】
これにより、デジタル入力の制御基板２００Ａを組み込むべきところ、間違えてパルス入力の制御基板２００Ｂを機器に組み込んでしまったとしても、製品としての動作の矛盾を未然に防ぐことができる。
【００９１】
また、間違えてデジタル出力（シンク）の制御基板２００Ｃやデジタル出力（ソース）の制御基板２００Ｄを機器に組み込んだような場合にも、同様にして動作条件のチェックが行われるものとなり、製品としての動作の矛盾が未然に防がれるものとなる。
【００９２】
また、Ａ／Ｄ変換部３１で変換されたデジタル信号の値が入出力種別判定情報ＴＢ１中の区分された範囲のいずれにも一致しない場合もあり得る。このような場合には、ステップＳ１０５のＮＯに応じてステップＳ１１２へ進み、記憶部３２中の第２の機能情報ＴＢ３から実際の機器が必要とする機能のうち共通機能のみがソフト機能として読み出され、この読み出された共通機能のプログラムのみが起動されるものとなる。したがって、このような場合にも、製品としての動作の矛盾は生じないものとなる。
【００９３】
なお、上述した実施の形態では、空基板１００に外部回路領域５を形成し、この外部回路領域５に外部回路として入出力種別出力回路２０２を構築するようにしたが、必ずしも入出力種別出力回路２０２を構築するようにしなくてもよい。図１１に入出力種別出力回路２０２を構築しない場合の演算部３の要部の機能ブロック図を例示する。
【００９４】
この場合、演算部３の記憶部３２に、共通領域３に構築された入出力回路２０１の入出力の種別を示す情報が記される入出力種別情報ＴＢ５を記憶させるものとする。例えば、空基板１００にデジタル入力回路２０１Ａを構築する際、このデジタル入力回路２０１Ａの構築と合わせて演算部３の記憶部３２に入出力種別情報ＴＢ５として入出力種別「００１」を記憶部３２に書き込むようにする。
【００９５】
そして、起動時の動作条件のチェックを行う場合、機能判定部３４において、記憶部３２中の入出力種別情報ＴＢ５から入出力種別を読み出すようにし、この読み出した入力種別に基づき、記憶部３２中の第１の機能情報ＴＢ２を参照して、共通領域３に構築されている入出力回路２０１が有する機能をハード機能として読み出すようにする。以下、上述と同様にして、その読出したハード機能とソフト機能とが一致するか否かを判定し、その判定結果に基づいてプログラムの起動を行う。
【００９６】
なお、上述した実施の形態では、絶縁素子領域を備える例を示したが、絶縁素子領域を省略してもよく、また絶縁素子領域を確保しておき、省略する場合はジャンパ部品を実装して第１領域と第２領域を短絡する構成としてもよい。また、上述した実施の形態では、絶縁素子領域６にフォトカプラを実装する例を示したが、データ伝送に電気的な磁界や容量を応用したデジタルアイソレータなどの絶縁素子を実装してもよい。
【００９７】
なお、上述した実施の形態では、デジタル入力用の制御基板２００Ａ、パルス入力用の制御基板２００Ｂ、デジタル出力用（シンク）の制御基板２００Ｃ、デジタル出力用（ソース）の制御基板２００Ｄを製作する例を示したが、製作する制御基板２００はこのような種類に限られるものではない。例えば、デジタル入力とパルス入力のみの組合せやデジタル出力（シンク、ソース）のみの組合せなどにも適応可能である。また、空基板１００において、部品を実装する実装領域は各種の変形が自在であり、またその実装領域に実装する部品も必要に応じて定められることは言うまでもない。
【産業上の利用可能性】
【００９８】
本発明の制御基板は、プロセス制御に使用されるコントローラなどの入出力機能を持つ機器に組み込まれる制御基板として、様々な機器に利用することが可能である。
【符号の説明】
【００９９】
１…プリント基板、２…入出力端子部、３…演算部、４…共用領域、５…外部回路領域、６…絶縁素子領域、７…第１領域、８…第２領域、３１…Ａ／Ｄ変換部、３２…記憶部、３３…入出力種別判定部、３４…機能判定部、３５…主処理部、ＴＢ１…入出力種別判定情報、ＴＢ２…第１の機能情報、ＴＢ３…第２の機能情報、ＴＢ４…プログラム情報、ＴＢ５…入出力種別情報、１００…空基板、２００（２００Ａ〜２００Ｄ）…制御基板、２０１（２０１Ａ〜２０１Ｄ）…入出力回路、２０２（２０２Ａ〜２０２Ｄ）…入出力種別出力回路、ＡＲ１〜ＡＲ１４…実装領域。
【特許請求の範囲】
【請求項１】
入出力端子部と、演算部と、前記入出力端子部と接続される第１領域と、前記演算部と前記第１領域とを中継する第２領域とを備える制御基板であって、
前記第１領域と前記第２領域とを共用領域とし、入出力の種別が異なる複数の回路を第１〜第Ｎの回路とし、前記第１〜第Ｎの回路の何れか１つが前記共用領域中の予め定められた実装領域にその構成要素を選択的に配置して入出力回路として構築されている
ことを特徴とする制御基板。
【請求項２】
請求項１に記載された制御基板において、
前記第１領域は、
電源回路の実装領域と、ＩＣ素子の実装領域と、第１の抵抗素子の実装領域と、第２の抵抗素子の実装領域と、第３の抵抗素子の実装領域と、第１の結線部品の実装領域とを少なくとも備え、
前記第２領域は、
第４の抵抗素子の実装領域と、第２の結線部品の実装領域と、第３の結線部品の実装領域と、第５の抵抗素子あるいは第４の結線部品の実装領域とを少なくとも備えている
ことを特徴とする制御基板。
【請求項３】
請求項１又は２に記載された制御基板において、
前記共用領域に構築される入出力回路は、
前記第１の領域のＩＣ素子の実装領域に実装されるＩＣ素子の種別によって、ソース出力に対応可能なデジタル出力回路であるのか、シンク出力に対応可能なデジタル出力回路であるのかが定められる
ことを特徴とする制御基板。
【請求項４】
請求項１〜３のいずれか１項に記載された制御基板において、
前記第１領域と前記第２領域とを中継する絶縁素子領域をさらに備えている
ことを特徴とする制御基板。
【請求項５】
請求項１〜４の何れか１項に記載された制御基板において、
前記共通領域に構築された入出力回路の入出力の種別に応じたアナログ信号を出力する入出力種別出力回路を備え、
前記演算部は、
前記入出力種別出力回路からのアナログ信号をデジタル信号に変換するＡ／Ｄ変換手段と、
前記第１〜第Ｎの回路の入出力の種別と前記Ａ／Ｄ変換手段が変換するデジタル信号の値との関係を記した入出力種別判定情報と、前記第１〜第Ｎの回路の入出力の種別とその回路が有する機能との関係を記した第１の機能情報と、前記制御基板を組み込んで製品とされる機器が必要とする機能を記した第２の機能情報と、各機能を実現するプログラムとを記憶する記憶手段と、
前記Ａ／Ｄ変換手段によって変換されたデジタル信号の値に基づき、前記入出力種別判定情報を参照して、前記共通領域に構築されている入出力回路の入出力の種別を判定する入出力種別判定手段と、
前記入出力種別判定手段によって判定された入出力の種別に基づき、前記第１の機能情報を参照して、前記共通領域に構築されている入出力回路が有する機能をハード機能として読み出す一方、前記第２の機能情報として記されている機能をソフト機能として読み出し、その読み出したハード機能とソフト機能とが一致するか否かを判定する機能判定手段と
を備えることを特徴とする制御基板。
【請求項６】
請求項１〜５の何れか１項に記載された制御基板において、
前記演算部は、
前記共通領域に構築された入出力回路の入出力の種別を示す情報が記される入出力種別情報と、前記第１〜第Ｎの回路の入出力の種別とその回路が有する機能との関係を記した第１の機能情報と、前記制御基板を組み込んで製品とされる機器が必要とする機能を記した第２の機能情報と、各機能を実現するプログラムとを記憶する記憶手段と、
前記入出力種別情報および前記第１の機能情報を参照して前記共通領域に構築されている入出力回路が有する機能をハード機能として読み出す一方、前記第２の機能情報として記されている機能をソフト機能として読み出し、その読み出したハード機能とソフト機能とが一致するか否かを判定する機能判定手段と
を備えることを特徴とする制御基板。
【請求項７】
請求項５又は６に記載された制御基板において、
前記機能判定手段による判定結果に基づき、前記ハード機能のうち前記ソフト機能と一致する機能についてのみ、その機能に対応するプログラムを前記記憶手段から選定して起動する手段
を備えることを特徴とする制御基板。
【請求項１】
入出力端子部と、演算部と、前記入出力端子部と接続される第１領域と、前記演算部と前記第１領域とを中継する第２領域とを備える制御基板であって、
前記第１領域と前記第２領域とを共用領域とし、入出力の種別が異なる複数の回路を第１〜第Ｎの回路とし、前記第１〜第Ｎの回路の何れか１つが前記共用領域中の予め定められた実装領域にその構成要素を選択的に配置して入出力回路として構築されている
ことを特徴とする制御基板。
【請求項２】
請求項１に記載された制御基板において、
前記第１領域は、
電源回路の実装領域と、ＩＣ素子の実装領域と、第１の抵抗素子の実装領域と、第２の抵抗素子の実装領域と、第３の抵抗素子の実装領域と、第１の結線部品の実装領域とを少なくとも備え、
前記第２領域は、
第４の抵抗素子の実装領域と、第２の結線部品の実装領域と、第３の結線部品の実装領域と、第５の抵抗素子あるいは第４の結線部品の実装領域とを少なくとも備えている
ことを特徴とする制御基板。
【請求項３】
請求項１又は２に記載された制御基板において、
前記共用領域に構築される入出力回路は、
前記第１の領域のＩＣ素子の実装領域に実装されるＩＣ素子の種別によって、ソース出力に対応可能なデジタル出力回路であるのか、シンク出力に対応可能なデジタル出力回路であるのかが定められる
ことを特徴とする制御基板。
【請求項４】
請求項１〜３のいずれか１項に記載された制御基板において、
前記第１領域と前記第２領域とを中継する絶縁素子領域をさらに備えている
ことを特徴とする制御基板。
【請求項５】
請求項１〜４の何れか１項に記載された制御基板において、
前記共通領域に構築された入出力回路の入出力の種別に応じたアナログ信号を出力する入出力種別出力回路を備え、
前記演算部は、
前記入出力種別出力回路からのアナログ信号をデジタル信号に変換するＡ／Ｄ変換手段と、
前記第１〜第Ｎの回路の入出力の種別と前記Ａ／Ｄ変換手段が変換するデジタル信号の値との関係を記した入出力種別判定情報と、前記第１〜第Ｎの回路の入出力の種別とその回路が有する機能との関係を記した第１の機能情報と、前記制御基板を組み込んで製品とされる機器が必要とする機能を記した第２の機能情報と、各機能を実現するプログラムとを記憶する記憶手段と、
前記Ａ／Ｄ変換手段によって変換されたデジタル信号の値に基づき、前記入出力種別判定情報を参照して、前記共通領域に構築されている入出力回路の入出力の種別を判定する入出力種別判定手段と、
前記入出力種別判定手段によって判定された入出力の種別に基づき、前記第１の機能情報を参照して、前記共通領域に構築されている入出力回路が有する機能をハード機能として読み出す一方、前記第２の機能情報として記されている機能をソフト機能として読み出し、その読み出したハード機能とソフト機能とが一致するか否かを判定する機能判定手段と
を備えることを特徴とする制御基板。
【請求項６】
請求項１〜５の何れか１項に記載された制御基板において、
前記演算部は、
前記共通領域に構築された入出力回路の入出力の種別を示す情報が記される入出力種別情報と、前記第１〜第Ｎの回路の入出力の種別とその回路が有する機能との関係を記した第１の機能情報と、前記制御基板を組み込んで製品とされる機器が必要とする機能を記した第２の機能情報と、各機能を実現するプログラムとを記憶する記憶手段と、
前記入出力種別情報および前記第１の機能情報を参照して前記共通領域に構築されている入出力回路が有する機能をハード機能として読み出す一方、前記第２の機能情報として記されている機能をソフト機能として読み出し、その読み出したハード機能とソフト機能とが一致するか否かを判定する機能判定手段と
を備えることを特徴とする制御基板。
【請求項７】
請求項５又は６に記載された制御基板において、
前記機能判定手段による判定結果に基づき、前記ハード機能のうち前記ソフト機能と一致する機能についてのみ、その機能に対応するプログラムを前記記憶手段から選定して起動する手段
を備えることを特徴とする制御基板。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【公開番号】特開２０１２−８７６３（Ｐ２０１２−８７６３Ａ）
【公開日】平成２４年１月１２日（２０１２．１．１２）
【国際特許分類】
【出願番号】特願２０１０−１４３４８７（Ｐ２０１０−１４３４８７）
【出願日】平成２２年６月２４日（２０１０．６．２４）
【出願人】（０００００６６６６）株式会社山武 (1,808)
【Ｆターム（参考）】
【公開日】平成２４年１月１２日（２０１２．１．１２）
【国際特許分類】
【出願日】平成２２年６月２４日（２０１０．６．２４）
【出願人】（０００００６６６６）株式会社山武 (1,808)
【Ｆターム（参考）】
[ Back to top ]