包絡線追跡電源回路及び増幅装置
【課題】包絡線追跡電源回路を、高効率化又は広帯域化する。
【解決手段】高周波信号の包絡線に応じた出力を生成する包絡線追跡電源回路であって、包絡線信号が入力されるとともに高周波増幅器への第１出力を生成するオペアンプ５１と、オペアンプ５１の第１出力を補完する第２出力を生成する第２電源部と、を備え、オペアンプ出力及び第１出力を補完する第２出力によって包絡線信号に応じた出力が生成されるよう構成されている。前記第２電源部は、オペアンプ５１の出力の検出信号と三角波とを比較してから生成されたＰＷＭ信号によって、直流電源をスイッチングしてスイッチング出力を生成し、そのスイッチング出力がインダクタを介して出力されるスイッチング電源部５４ａ，５４ｂを複数備え、複数のスイッチング電源部５４ａ，５４ｂの三角波の位相がそれぞれ異なっている。
【解決手段】高周波信号の包絡線に応じた出力を生成する包絡線追跡電源回路であって、包絡線信号が入力されるとともに高周波増幅器への第１出力を生成するオペアンプ５１と、オペアンプ５１の第１出力を補完する第２出力を生成する第２電源部と、を備え、オペアンプ出力及び第１出力を補完する第２出力によって包絡線信号に応じた出力が生成されるよう構成されている。前記第２電源部は、オペアンプ５１の出力の検出信号と三角波とを比較してから生成されたＰＷＭ信号によって、直流電源をスイッチングしてスイッチング出力を生成し、そのスイッチング出力がインダクタを介して出力されるスイッチング電源部５４ａ，５４ｂを複数備え、複数のスイッチング電源部５４ａ，５４ｂの三角波の位相がそれぞれ異なっている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、包絡線追跡電源回路及び増幅装置に関するものである。
【背景技術】
【０００２】
近年、移動通信用の無線基地局等において使用される高周波増幅器の効率化、及び広帯域化に対する要望が高まっている。高周波増幅器の効率化を図るための電源回路の一例としては、増幅器に入力される無線信号の包絡線に追随して増幅器に印加する電力を変化させる包絡線追跡（Envelope Tracking）電源回路が知られている。
【０００３】
包絡線追跡電源回路としては、非特許文献１記載のものがある。非特許文献１の包絡線追跡電源回路（可変電源装置）は、包絡線信号における比較的低い周波数範囲において高効率で動作するスイッチモードレギュレータと、効率は低いが包絡線信号における比較的高い周波数範囲において動作する線形増幅器と、が並列的に接続され、スイッチモードレギュレータと線形増幅器とで、高周波増幅器（パワーアンプ）に対して、並列的に電源供給を行うよう構成されている。
【０００４】
前記スイッチモードレギュレータは、前記線形増幅器の出力電流を検出し、その検出値をコンパレータにて三角波と比較し、パルス幅変調（ＰＷＭ）を行い、ドライバ及びインダクタを介して、高周波増幅器（パワーアンプ）へ与える電流を出力する。
したがって、包絡線信号（電圧）が増加すると、線形増幅器の出力電流が増加するものの、その分、スイッチモードレギュレータの出力電流も増加する。
ここで、前記線形増幅器は、その出力側が、入力側へフィードバックされているため、スイッチモードレギュレータの出力電流が増加すると、線形増幅器の出力電流は減少する。この結果、スイッチモードレギュレータは、線形増幅器の出力の変動を補って動作することができ、高効率のスイッチモードレギュレータによって効率化を図ることができる。
【先行技術文献】
【非特許文献】
【０００５】
【非特許文献１】Wing-Yee Chu, Bertan Bakkaloglu, Sayfe Kiaei "A 10MHz-Bandwidth 2mV-Ripple PA-Supply Regulator for CDMA Transmitters" 2008 IEEE international Solid-State Circuits Conference, pp448-449,629, February 6, 2008
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上述のように、前記スイッチモードレギュレータは、包絡線信号における比較的低い周波数範囲において動作するものであり、狭帯域である。スイッチモードレギュレータの帯域を広くするには、スイッチモードレギュレータに含まれるインダクタの値を小さくすることが考えられる。
しかし、本発明者らが、検証を重ねた結果、上記の包絡線追跡電源回路において、単純にインダクタの値を小さくして広帯域化しようとすると、包絡線追跡電源回路の効率が低下してしまい、逆に、効率を確保しようとするとインダクタの値を大きくする必要があり、帯域と効率がトレードオフの関係にあることが判明した。
【０００７】
そこで、本発明は、上記のような包絡線追跡電源回路において、帯域と効率がトレードオフの関係となっていることを解消し、高効率化又は広帯域化を容易にするための手段を提供することを目的とする。
【課題を解決するための手段】
【０００８】
（１）本発明は、高周波信号の包絡線に応じた出力を生成する包絡線追跡電源回路であって、包絡線信号が入力されるとともに高周波増幅器への第１出力を生成する第１電源部と、前記第１電源部の第１出力を補完する第２出力を生成する第２電源部と、を備え、前記第１電源部と前記第２電源部とが並列接続されて、前記第１出力及び第１出力を補完する第２出力によって前記包絡線信号に応じた出力が生成されるよう構成されており、前記第２電源部は、前記第１電源部の第１出力を検出する検出部と、前記検出部の検出信号と三角波とを比較してから生成されたＰＷＭ信号によって、直流電源をスイッチングしてスイッチング出力を生成し、そのスイッチング出力がインダクタを介して出力されるスイッチング電源部と、を有し、前記スイッチング電源部は複数設けられ、複数のスイッチング電源部の出力が並列的に接続されて前記第２出力となるよう構成され、前記複数のスイッチング電源部は、それぞれ前記三角波の位相が異なっていることを特徴とする包絡線追跡電源回路である。
【０００９】
スイッチング電源部のインダクタは、第２電源部の第２出力の遅延の原因となり、インダクタの値が大きいと広帯域化が妨げられるが、本発明では、複数のスイッチング電源部が並列的に設けられているため、個々のスイッチング電源のインダクタの値を比較的大きくしても、複数のインダクタの合成値は小さくなる。この結果、広帯域化が容易となる。
また、上記のようなスイッチング電源部の出力にはリップルが含まれており、このリップルが大きくなると第１電源部の第１出力のリップルも大きくなり、第１出力が増大する。第１出力が増大すると高効率のスイッチング電源部を備えた第２電源部の第２出力が小さくなるため、全体として効率が低下する。
しかし、上記本発明によれば、複数のスイッチング電源部が並列的に設けられているとともに、それぞれのスイッチング電源部の三角波の位相が異なるため、それぞれのスイッチング電源部からの出力におけるリップルの位相も異なり、この結果、リップルが相殺され、第２出力のリップルが小さくなる。第２電源の第２出力のリップルが小さくなると、第１電源部の第１出力のリップルも少なくなる。
したがって、第１電源部の出力を抑え、高効率のスイッチング電源部を有する第２電源部からの電源供給を大きくして、全体として効率を上げることもできる。
【００１０】
（２）前記複数のスイッチング電源部の数をＮとすると、前記複数のスイッチング電源部におけるそれぞれの前記三角波は、互いに、ほぼ（３６０／Ｎ）［ｄｅｇ］の位相差を持っているのが好ましい。この場合、各スイッチング電源部からの出力におけるリップルの相殺効果を最大化することができる。
【００１１】
（３）前記検出部の出力と前記スイッチング電源部との間には、前記検出部の出力におけるノイズをカットするノイズカットフィルタが設けられているのが好ましい。この場合、検出部から出力される検出信号のノイズがカットされて、スイッチング電源部の動作が安定する。
【００１２】
（４）他の観点からみた本発明は、包絡線追跡電源回路と、前記包絡線追跡電源回路の出力を電源供給として受けて、前記高周波信号の増幅を行う高周波増幅器と、を備えていることを特徴とする増幅装置である。
【発明の効果】
【００１３】
本発明によれば、包絡線追跡電源回路において、帯域と効率がトレードオフの関係となっていることを解消し、高効率化又は広帯域化を容易にすることができる。
【図面の簡単な説明】
【００１４】
【図１】増幅器の概略構成を示す回路図である。
【図２】包絡線追跡電源回路の基本回路を示す回路図である。
【図３】基本回路に１００ｋＨｚの入力を与えた場合の動作波形を示す波形図である。
【図４】基本回路に２００ｋＨｚの入力を与えた場合の動作波形を示す波形図である。
【図５】基本回路のインダクタを小さくした場合における、三角波と検出信号との関係を示す波形図である。
【図６】基本回路において三角波の振幅を変更した場合における、オペアンプ電流を示す波形図である。
【図７】基本回路においてインダクタを小さくした場合における、オペアンプ電流にリプルを示す波形図である。
【図８】第１実施形態に係る包絡線追跡電源回路の回路図である。
【図９】図９（ａ）は、第１実施形態に係る包絡線追跡電源回路の動作波形図であり、図９（ｂ）は基本回路の動作波形図である。
【図１０】図９（ａ）のＡ部分拡大図である。
【図１１】第１実施形態の変形例に係る包絡線追跡電源回路の回路図である。
【図１２】第２実施形態に係る包絡線追跡電源回路の回路図である。
【図１３】第１実施形態に係る包絡線追跡電源回路における検出部出力（検出信号）の波形図である。
【図１４】第２実施形態に係る包絡線追跡電源回路における検出部出力（検出信号）の波形図である。
【発明を実施するための形態】
【００１５】
以下、本発明の実施形態を図面に基づいて説明する。
図１は、実施形態に係る増幅装置１の概略構成を示している。この増幅装置１は、例えば、移動体通信用の無線基地局において無線信号を増幅するために用いられ、包絡線検出部３、包絡線追跡電源回路５、及びパワーアンプ（高周波増幅器）４を備えている。なお、増幅装置１には、パワーアンプ４の歪補償を行うための歪補償回路を含めても良い。
【００１６】
パワーアンプ４は、包絡線追跡電源回路５からの電力の供給を受けて、入力された高周波の無線信号（以下、ＲＦ信号という）を増幅して出力する。
包絡線検出部３は、ＲＦ信号を検波して、ＲＦ信号の包絡線を検出し、検出された包絡線信号を包絡線追跡電源回路５に入力する。包絡線追跡電源回路５は、ＲＦ信号の包絡線の時間的変化に応じた出力電圧を生成する。これにより、パワーアンプに固定電圧の電源回路を接続した場合に比較して、全体の消費電力を削減することが可能になる。
【００１７】
以下、本実施形態に係る包絡線追跡電源回路５の構成を説明する前に、本実施形態に係る包絡線追跡電源回路５が前提とする基本回路（比較例）を説明する。この基本回路は、非特許文献１に記載の包絡線追跡電源回路とほぼ共通するものである。
【００１８】
［包絡線追跡電源回路の基本回路（比較例）］
図２に示すように、包絡線追跡電源回路の基本回路５００は、包絡線信号が入力される入力端Ｉｎと、包絡線信号に応じた出力電流Ｉｏｕｔを出力する出力端Ｏｕｔと、を備えている。なお、図２において、パワーアンプ４は、負荷抵抗Ｒｌｏａｄに等価的に置き換えており、実際の増幅装置１では、出力端Ｏｕｔとパワーアンプ４の電源端子とが接続される。
【００１９】
この基本回路５００は、第１電源部としてのオペアンプ５０１と、オペアンプ５０１の出力（第１出力）Ｉ１を補完する第２出力Ｉ２を生成する第２電源部５０２とを備えている。
第１電源部５０１と第２電源部５０２とは、出力端Ｏｕｔからみて並列接続されており、第１電源部５０１の出力電流Ｉ１と第２電源部５０２の出力電流Ｉ２との和が、基本回路５００の出力電流Ｉｏｕｔとなる。
【００２０】
オペアンプ５０１の出力端と出力端Ｏｕｔとの間には、検出抵抗Ｒｓｅｎｓｅが設けられている。また、オペアンプ５０１の負入力には、出力端Ｏｕｔ側からのフィードバックループ５０５が接続されている。
【００２１】
第２電源部５０２は、オペアンプ５０１の出力を検出する検出部５０３と、オペアンプ５０１の出力に応じたスイッチング出力を生成するスイッチング電源部５０４とを有している。
検出部５０３は、前記検出抵抗Ｒｓｅｎｓｅの両端の電位差を検出することで、検出抵抗Ｒｓｅｎｓｅに流れる電流値、すなわちオペアンプ５０１の出力電流Ｉ１の値を検出する。なお、検出部５０３の出力値は、（Ｒ２／Ｒ１）×（検出抵抗Ｒｓｅｎｓｅの両端の電位差）となる。
この検出部５０３の出力（検出信号）は、オペアンプ５０１の出力電流Ｉ１の値を示しており、スイッチング電源部５０４に与えられる。
【００２２】
スイッチング電源部５０４は、検出部５０３から出力された検出信号と三角波とを比較して、検出信号の大きさをパルス幅に変換したＰＷＭ信号を生成するコンパレータ５０６と、コンパレータ５０６の出力（ＰＷＭ信号）を受けてスイッチングするスイッチング部５０７と、を有している。
【００２３】
スイッチング部５０７は、直流電源Ｖｄｄをスイッチングしてスイッチング出力を生成し、そのスイッチング出力がインダクタを介して出力するものである。より具体的には、スイッチング部５０７は、ドレイン端子に直流電源Ｖｄｄの電圧が印加され、ゲート端子にコンパレータ５０６の出力が接続されたパワーＭＯＳＦＥＴ（Ｎｃｈ ＭＯＳ−ＦＥＴ）等の半導体スイッチ５０８と、半導体スイッチ５０８のソース端子にカソードが接続され、アノードが接地されたダイオード５０９と、半導体スイッチ５０８のソース端子と基本回路５００の出力端Ｏｕｔとの間に接続されたインダクタＬと、を有している。
【００２４】
半導体スイッチ５０８は、コンパレータ５０６から出力されたＰＷＭ信号に応じて、直流電源Ｖｄｄを出力端Ｏｕｔ側に接続したり切り離したりするＯＮ／ＯＦＦ切替を行って、ＰＷＭ信号に応じた、スイッチング出力を生成する。このスイッチング出力は、インダクタＬによって平滑化されて、基本回路５００の出力端Ｏｕｔに出力される。
【００２５】
図３は、基本回路５００の動作波形を示している。ここでは、基本回路５００の入力端Ｉｎへは、１００ｋＨｚの正弦波を入力した。なお、図３の左側部分は、過渡応答範囲であり、この範囲は、下記の説明に関係せず、他の動作波形図においても同様である。
【００２６】
図３（ａ）は、入力端子Ｉｎへの入力電圧（包絡線信号）Ｖｉｎと、コンパレータ５０６の出力（ＰＷＭ信号）と、を示している。また、図３（ｂ）は、第１電源部であるオペアンプ５０１の出力電流Ｉ１と、第２電源部５０２（スイッチ部５０７）の出力電流Ｉ２と、基本回路の出力端Ｏｕｔからの出力電流Ｉｏｕｔと、を示している。
【００２７】
図３（ｂ）に示すように、出力電流Ｉ１と出力電流Ｉ２との和が、出力電流Ｉｏｕｔとなる。これは、例えば、入力端子Ｉｎへの入力電圧（包絡線信号）Ｖｉｎが増加した場合、オペアンプ５０１の出力電流Ｉ１も増加することになる。この増加した出力電流Ｉ１は、検出部５０３によって検出され、その検出信号に応じたスイッチング出力を第２電源部５０２が出力する。このため、出力端Ｏｕｔの電位は、オペアンプ５０１からの電流値Ｉ１がさほど大きくなくても、所望の値（包絡線信号に応じた値）が確保でき、出力端Ｏｕｔの電位は、オペアンプ５０１にフィードバックされているため、オペアンプ５０１の出力電流Ｉ１は減少する。
【００２８】
上記のように、動作することで、１００ｋＨｚ程度の比較的低い周波数においては、第１電源５０１からの出力電流Ｉ１はわずかであり、第２電源５０２からの出力電流Ｉ２が大部分を補って出力電流Ｉｏｕｔとなる。第２電源５０２は、第１電源５０１に比べて高効率であるため、比較的低い周波数においては、第２電源５０２がメインとなって動作することにより高効率を達成できる。
【００２９】
ただし、出力電流Ｉ２には、所望の出力電流Ｉｏｕｔよりも遅延が生じる。この遅延分の電流は、図３（ｂ）に示すように、オペアンプ５０１から出力電流Ｉ１として供給されることになる。なお、図３（ｂ）の出力電流Ｉ１における遅延分の電流は、この出力電流Ｉ１において入力電圧Ｖｉｎと同じ周波数（１００ｋＨｚ）で変動する成分である。
このようなオペアンプ５０１からの電流供給分は、包絡線信号の周波数が大きくなるほど、大きくなるため、効率が低下する。
【００３０】
図４は、例えば、入力端Ｉｎへ、２００ｋＨｚの正弦波を入力した場合を示している。この場合、第２電源部５０２からの出力電流Ｉ２の遅延は、さらに大きくなっており、その分、オペアンプ５０１からの出力電流Ｉ１（Ｉ１において２００ｋＨｚで変動する成分）が増加している。
さらに包絡線信号の周波数を上がると、さらに遅延分が大きくなり、例えば、５００ｋＨｚ程度で、出力電流Ｉｏｕｔの交流成分は、すべてオペアンプ５０１から供給されるようになり、効率が低下する。
【００３１】
［包絡線追跡電源回路の基本回路（比較例）についての考察］
上記のように、基本回路５００において、効率を上げるには、第２電源部５０２からの電流Ｉ２の供給を多くすることが必要であるが、第２電源部５０２は比較的低い周波数でしか十分に動作できず、第２電源部５０２の広帯域化が、全体の効率を上げるために必要である。
【００３２】
ここで、第２電源部５０２において生じた前記遅延の原因としては、スイッチング部５０７のインダクタＬが挙げられる。インダクタＬは、遅延素子として機能するため、第２電源部５０２の応答を速くするためには、インダクタＬの値を小さくすることが考えられる。
【００３３】
しかし、インダクタＬの値を小さくすると、第２電源部５０２の出力電流Ｉ２が高い周波数で変化できるようになり、そうすると、第１電源部５０３の出力電流Ｉ１も高い周波数で変化できるようになる。このため、図５に示すように、検出抵抗Ｒｓｅｎｓ間の電位差の変化が、コンパレータ５０６の三角波の周波数よりも短い周期で生じてしまい、検出抵抗Ｒｓｅｎｓ間の電位差の変化が、三角波の傾斜よりも急峻になったところで、ＰＷＭ信号のパルスが生成され、三角波の周波数よりも高い周波数のＰＷＭ信号が生成されることになる。
ところが、基本回路５００は、ＰＷＭ信号の周波数（スイッチング周波数）が、三角波の周波数であることを前提に回路設計されているため、ＰＷＭ信号の周波数（スイッチング周波数）の変動は好ましくない。
このように、単にインダクタＬの値を小さくすると、ＰＷＭ信号の周波数（スイッチング周波数）が維持できないという問題が発生する。
【００３４】
そこで、本発明者らは、インダクタＬの値を小さくしつつも、ＰＷＭ信号の周波数（スイッチング周波数）を維持（固定）するために、三角波の振幅を大きくすることを検討した。三角波の振幅を大きくすると、三角波の傾斜がより急峻となり、検出抵抗Ｒｓｅｎｓ間の電位差の変化の傾きよりも急峻にすることが可能である。
【００３５】
しかし、基本回路５００において、三角波の振幅を大きくすると、図６に示すように、オペアンプ５０１の出力電流Ｉ１が増大する現象が観測された。図６は、三角波の振幅が５０ｍＶの場合のオペアンプ５０１の出力電流Ｉ１と、三角波の振幅が１００ｍＶの場合のオペアンプ５０１の出力電流Ｉ１を示している。
この現象の原因は、三角波の振幅を大きくすると、同じデューティを発生させるために、より多くのオペアンプ５０１の電流Ｉ１が必要となるためと考えられる。
このように、第２電源部２の帯域を広げて全体の効率を上げるために、インダクタＬを小さくしたとしても、ＰＷＭ信号の周波数（スイッチング周波数）を維持するために三角波の振幅を大きくすると、オペアンプ５０１の電流Ｉ１が増大して、却って全体の効率が下がってしまう。
【００３６】
また、基本回路５００において、インダクタＬを小さくすると、図７に示すように、オペアンプ５０１の出力電流Ｉ１のリプルが増加し、この観点からも、全体の効率が下がってしまう。
【００３７】
このように、基本回路５００では、第２電源部２の帯域を広げて全体の効率を上げようとしてインダクタＬの値を小さくしても、却って効率が悪化する。
【００３８】
［実施形態に係る包絡線追跡電源回路］
［第１実施形態］
図８は、第１実施形態に係る包絡線追跡回路５を示している。第１実施形態に係る包絡線追跡回路５は、上記問題点を解消するためのものである。なお、第１実施形態に係る包絡線追跡回路５に関し、特に説明しない点は、前記基本回路５００と同様である。
【００３９】
図８の包絡線追跡回路５が、前記基本回路５００と異なる点は、第２電源部５２のスイッチング電源部５４ａ，５４ｂが、複数並列的に設けられている点、及び、各スイッチング電源部５４ａ，５４ｂにおける三角波の位相が互いに異なる点、である。
【００４０】
つまり、図８の包絡線追跡電源回路は、包絡線信号が入力される入力端Ｉｎと、包絡線信号に応じた出力電流Ｉｏｕｔを出力する出力端Ｏｕｔと、を備えている。
第１電源部としては、オペアンプ５１が設けられ、オペアンプ出力側と前記出力端Ｏｕｔとの間には、検出抵抗Ｒｓｅｎｓｅが接続されている。出力端Ｏｕｔの電位は、オペアンプ５１の負入力に与えられるようフィードバックループ５５が設けられている。
【００４１】
第２電源部５２は、検出抵抗Ｒｓｅｎｅｓ間の電位差を検出する検出部５３と、この検出部５３の出力に応じたスイッチング出力を生成する複数のスイッチング電源部５４ａ，５４ｂを並列的に備えている。つまり、検出部５３の出力（検出信号）は、両スイッチング電源部５４ａ，５４ｂに与えられ、それぞれがスイッチング出力Ｉ２ａ，Ｉ２ｂを出力する。
【００４２】
各スイッチング電源部５４ａ，５４ｂは、それぞれ、検出部５３から出力された検出信号と三角波とを比較して、検出信号の大きさをパルス幅に変換したＰＷＭ信号を生成するコンパレータ５６ａ，５６ｂと、コンパレータ５６ａ，５６ｂの出力（ＰＷＭ信号）を受けてスイッチングするスイッチング部５７ａ，５７ｂと、を有している。
【００４３】
各スイッチング部５７ａ，５７ｂは、それぞれ、ドレイン端子に直流電源Ｖｄｄの電圧が印加され、ゲート端子にコンパレータ５６ａ，５６ｂの出力が接続されたパワーＭＯＳＦＥＴ（Ｎｃｈ ＭＯＳ−ＦＥＴ）等の半導体スイッチ５８ａ，５８ｂと、半導体スイッチ５８ａ，５８ｂのソース端子にカソードが接続され、アノードが接地されたダイオード５９ａ，５９ｂと、半導体スイッチ５８ａ，５８ｂのソース端子と基本回路５００の出力端Ｏｕｔとの間に接続されたインダクタＬａ，Ｌｂと、を有している。なお、Ｌａ＝Ｌｂが好ましい。
【００４４】
第１実施形態の２つのコンパレータ５６ａ，５６ｂに比較のために与えられる三角波は、１８０度位相がずらされている。このため、各コンパレータ５６ａ，５６ｂから出力される各ＰＷＭ信号も、１８０度位相がずれている。
【００４５】
図９は、入力（包絡線信号）として１００ｋＨｚの正弦波を与えた場合の動作波形を示しており、図９（ａ）は、第１実施形態の包絡線追跡電源回路５の動作波形であって、当該回路５の２つのインダクタＬａ，Ｌｂの値を、それぞれ、２０μＨとし、Ｌａ，Ｌｂの合成値が１０μＨとなるようにした場合のものである。また、図９（ｂ）は、基本回路５００の動作波形であって、当該回路５００のインダクタＬの値を１０μＨとした場合のものである。
【００４６】
図９（ａ）に示すように、第２電源部５２の出力電流Ｉ２＝Ｉ２ａ＋Ｉ２ｂである。図９（ａ）及び図９（ｂ）それぞれのＩ２の波形の比較から明らかなように、Ｉ２の遅延は、同程度である。
また、図９（ａ）のＡ部分の拡大図である図１０に示すように、各スイッチング部５７ａ，５７ｂから出力される出力電流Ｉ２ａ，Ｉ２ｂにおいて、スイッチングのために生じるリップルは、位相が反転しており、両出力電流Ｉ２ａ，Ｉ２ｂにおける一方の電流のリップルが、山となるとき、他方の電流のリップルはほぼ谷となる。
このため、図９（ａ）に示すように、両出力電流Ｉ２ａ，Ｉ２ｂの和である第２電源部５２の出力電流Ｉ２におけるリップルは、図９（ｂ）に示す出力電流Ｉ２のリップルよりも小さくなっている。
【００４７】
第１実施形態においては、第２電源部５２の出力電流Ｉ２におけるリップルが小さくなっていることにより、図９（ａ）に示すように、第１電源部であるオペアンプ５１の出力電流Ｉ１のリップルは、図９（ｂ）に示すオペアンプ出力電流Ｉ１のリップルよりも小さくなっている。
【００４８】
第１実施形態においては、各スイッチング電源部５４ａ，５４ｂにおける個々のインダクタＬａ，Ｌｂの値は、２０μＨであって、基本回路５００のインダクタＬの値（＝１０μＨ）よりも大きくなっているため、ＰＷＭ信号の周波数（スイッチング周波数）を維持することが可能であり、三角波の振幅を大きくする必要はなく、したがって、三角波の振幅を大きくすることによるオペアンプ出力電流Ｉ１の増大は生じない。
しかも、第１実施形態における個々のインダクタＬａ，Ｌｂの値（＝２０μＨ）は、基本回路５００のインダクタＬの値（＝１０μＨ）よりも大きくしているにもかかわらず、第２電源部５２全体でみると、２つのインダクタＬａ，Ｌｂの合成値は、基本回路５００と同じ１０μＨであり、この結果、第２電源部５２の出力Ｉ２に生じる遅延は、基本回路１００における遅延と同程度となっている。
【００４９】
このように、第１実施形態では、インダクタＬａ，Ｌｂの値を基本回路５００でのインダクタＬの値よりも、（小さくするのではなく）大きくしても、リップルを小さくして効率を上げつつ、電流Ｉ２の遅延を、基本回路５００における電流Ｉ２の遅延と同程度にすることができる。
つまり、第１実施形態によれば、インダクタＬａ，Ｌｂの値を大きくしても、効率を上げることができる。
【００５０】
また、効率化及び広帯域化を図る場合、２つのインダクタＬａ，Ｌｂの値を、それぞれ、例えば基本回路５００のインダクタＬと同じ１０μＨとして、小さくすればよい。この場合、スイッチング電源部５４ａ，５４ｂそれぞれのインダクタＬａ，Ｌの値は、基本回路５００のインダクタＬの値と同様であるので、ＰＷＭ信号の周波数（スイッチング周波数）を維持することが可能であり、三角波の振幅を大きくする必要はなく、したがって、三角波の振幅を大きくすることによるオペアンプ出力電流Ｉ１の増大は生じない。
そして、２つのインダクタＬａ，Ｌｂの値がそれぞれ、小さくなっていることにより、Ｉ２の遅延が小さくなり、広帯域化を図ることができる。
【００５１】
しかも、２つのスイッチング電源部５４ａ，５４ｂの三角波の位相がそれぞれ異なることにより、各スイッチング部５４ａ，５４ｂで生じたリップルを相殺できるため、２つのインダクタＬａ，Ｌｂの値を小さくして、それぞれの出力電流Ｉ２ａ，Ｉ２ｂのリップルが大きくなっても、それらの和である第２電源部５２の出力電流Ｉ２のリップルは小さくなる。この結果、オペアンプ出力電流Ｉ１のリップルも小さくなり、効率の低下を抑えることができる。
【００５２】
なお、２つのスイッチング電源部５４ａ，５４ｂの三角波の位相は、異なっていれば良く、１８０度位相差でなくてもよい。つまり、２つの三角波の位相が完全に一致していると、一つのスイッチング電源部５０４を有する基本回路５００と機能的に等価になってしまうが、２つの三角波の位相が多少なりともずれていれば、互いにリップルを打ち消し合う効果は生じる。
【００５３】
また、スイッチング電源部５４ａ，５４ｂの数は、２つに限定されるものではなく、３以上とすることができる。この場合、スイッチング電源部の数をＮとすると、各スイッチング電源部の三角波の位相は、互いにほぼ（３６０／Ｎ）［ｄｅｇ］異なっているのが好ましい。つまり、Ｎ＝２の場合、上記のように、１８０度の位相差とし、Ｎ＝３の場合、１２０度の位相差とし、Ｎ＝４の場合、９０度の位相差とするのが好ましい。
ほぼ（３６０／Ｎ）［ｄｅｇ］の位相差とすることで、リップルの相殺効果を最大化することができる。
また、Ｎの数を増加させることで、さらなる高効率・広帯域化を図ることができる。
【００５４】
［第１実施形態の変形例］
図１１は、図８に示す包絡線追跡電源回路５の変形例を示している。図８では、半導体スイッチ５８ａ，５８ｂがＮｃｈ ＭＯＳ−ＦＥＴによって構成されていたが、図１１では、Ｐｃｈ ＭＯＳ−ＦＥＴによって構成されている。この場合、コンパレータ５６ａ，５６ｂの入力のプラスとマイナスは、図８の回路とは逆になる。その他の点については、図１１の回路５は、図８の回路５と同様であり、図１１に示す変形例においても、図８の回路５と同様に動作することができる。
【００５５】
［第２実施形態に係る包絡線追跡電源回路］
図１２は、第２実施形態に係る包絡線追跡電源回路５を示している。なお、第２実施形態に関して特に説明しない点については、第１実施形態と同様である。
第２実施形態の回路５が、第１実施形態の回路５と異なる点は、検出部５３の出力側にノイズカットフィルタ６０を設けて、検出部５３から出力される検出信号のノイズをカットするようにした点である。
【００５６】
このノイズカットフィルタ６０は、抵抗６１及びコンデンサ６２を有し、ローパスフィルタとして構成されている。
【００５７】
図１３は、第１実施形態の回路５（ノイズカットフィルタ無し）のＡ１点（検出部５３の出力）における波形を測定したものであり、図１４は、第２実施形態の回路５（ノイズカットフィルタ有り）のＡ２点（検出部５３の出力）における波形を測定したものである。図１３と図１４の対比から明らかなように、第２実施形態の回路５では、検出部５３の出力（検出信号）からノイズが除去されており、これにより、回路５の動作をより安定させることができる。なお、ノイズカットフィルタ６０は、基本回路５００に設けることも可能である。
【００５８】
本発明に関して、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した意味ではなく、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００５９】
１ 増幅装置
３ 包絡線検出部
４ 高周波増幅器
５ 包絡線追跡電源回路
５１ オペアンプ（第１電源部）
５２ 第２電源部
５３ 検出部
５４ａ スイッチング電源部
５４ｂ スイッチング電源部
Ｌａ インダクタ
Ｌｂ インダクタ
Ｉ１ 第１電源部の出力電流
Ｉ２ 第２電源部の出力電流
Ｉｏｕｔ 包絡線追跡電源回路の出力電流
Ｉｎ 入力端
Ｏｕｔ 出力端
Ｖｄｄ 直流電源
【技術分野】
【０００１】
本発明は、包絡線追跡電源回路及び増幅装置に関するものである。
【背景技術】
【０００２】
近年、移動通信用の無線基地局等において使用される高周波増幅器の効率化、及び広帯域化に対する要望が高まっている。高周波増幅器の効率化を図るための電源回路の一例としては、増幅器に入力される無線信号の包絡線に追随して増幅器に印加する電力を変化させる包絡線追跡（Envelope Tracking）電源回路が知られている。
【０００３】
包絡線追跡電源回路としては、非特許文献１記載のものがある。非特許文献１の包絡線追跡電源回路（可変電源装置）は、包絡線信号における比較的低い周波数範囲において高効率で動作するスイッチモードレギュレータと、効率は低いが包絡線信号における比較的高い周波数範囲において動作する線形増幅器と、が並列的に接続され、スイッチモードレギュレータと線形増幅器とで、高周波増幅器（パワーアンプ）に対して、並列的に電源供給を行うよう構成されている。
【０００４】
前記スイッチモードレギュレータは、前記線形増幅器の出力電流を検出し、その検出値をコンパレータにて三角波と比較し、パルス幅変調（ＰＷＭ）を行い、ドライバ及びインダクタを介して、高周波増幅器（パワーアンプ）へ与える電流を出力する。
したがって、包絡線信号（電圧）が増加すると、線形増幅器の出力電流が増加するものの、その分、スイッチモードレギュレータの出力電流も増加する。
ここで、前記線形増幅器は、その出力側が、入力側へフィードバックされているため、スイッチモードレギュレータの出力電流が増加すると、線形増幅器の出力電流は減少する。この結果、スイッチモードレギュレータは、線形増幅器の出力の変動を補って動作することができ、高効率のスイッチモードレギュレータによって効率化を図ることができる。
【先行技術文献】
【非特許文献】
【０００５】
【非特許文献１】Wing-Yee Chu, Bertan Bakkaloglu, Sayfe Kiaei "A 10MHz-Bandwidth 2mV-Ripple PA-Supply Regulator for CDMA Transmitters" 2008 IEEE international Solid-State Circuits Conference, pp448-449,629, February 6, 2008
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上述のように、前記スイッチモードレギュレータは、包絡線信号における比較的低い周波数範囲において動作するものであり、狭帯域である。スイッチモードレギュレータの帯域を広くするには、スイッチモードレギュレータに含まれるインダクタの値を小さくすることが考えられる。
しかし、本発明者らが、検証を重ねた結果、上記の包絡線追跡電源回路において、単純にインダクタの値を小さくして広帯域化しようとすると、包絡線追跡電源回路の効率が低下してしまい、逆に、効率を確保しようとするとインダクタの値を大きくする必要があり、帯域と効率がトレードオフの関係にあることが判明した。
【０００７】
そこで、本発明は、上記のような包絡線追跡電源回路において、帯域と効率がトレードオフの関係となっていることを解消し、高効率化又は広帯域化を容易にするための手段を提供することを目的とする。
【課題を解決するための手段】
【０００８】
（１）本発明は、高周波信号の包絡線に応じた出力を生成する包絡線追跡電源回路であって、包絡線信号が入力されるとともに高周波増幅器への第１出力を生成する第１電源部と、前記第１電源部の第１出力を補完する第２出力を生成する第２電源部と、を備え、前記第１電源部と前記第２電源部とが並列接続されて、前記第１出力及び第１出力を補完する第２出力によって前記包絡線信号に応じた出力が生成されるよう構成されており、前記第２電源部は、前記第１電源部の第１出力を検出する検出部と、前記検出部の検出信号と三角波とを比較してから生成されたＰＷＭ信号によって、直流電源をスイッチングしてスイッチング出力を生成し、そのスイッチング出力がインダクタを介して出力されるスイッチング電源部と、を有し、前記スイッチング電源部は複数設けられ、複数のスイッチング電源部の出力が並列的に接続されて前記第２出力となるよう構成され、前記複数のスイッチング電源部は、それぞれ前記三角波の位相が異なっていることを特徴とする包絡線追跡電源回路である。
【０００９】
スイッチング電源部のインダクタは、第２電源部の第２出力の遅延の原因となり、インダクタの値が大きいと広帯域化が妨げられるが、本発明では、複数のスイッチング電源部が並列的に設けられているため、個々のスイッチング電源のインダクタの値を比較的大きくしても、複数のインダクタの合成値は小さくなる。この結果、広帯域化が容易となる。
また、上記のようなスイッチング電源部の出力にはリップルが含まれており、このリップルが大きくなると第１電源部の第１出力のリップルも大きくなり、第１出力が増大する。第１出力が増大すると高効率のスイッチング電源部を備えた第２電源部の第２出力が小さくなるため、全体として効率が低下する。
しかし、上記本発明によれば、複数のスイッチング電源部が並列的に設けられているとともに、それぞれのスイッチング電源部の三角波の位相が異なるため、それぞれのスイッチング電源部からの出力におけるリップルの位相も異なり、この結果、リップルが相殺され、第２出力のリップルが小さくなる。第２電源の第２出力のリップルが小さくなると、第１電源部の第１出力のリップルも少なくなる。
したがって、第１電源部の出力を抑え、高効率のスイッチング電源部を有する第２電源部からの電源供給を大きくして、全体として効率を上げることもできる。
【００１０】
（２）前記複数のスイッチング電源部の数をＮとすると、前記複数のスイッチング電源部におけるそれぞれの前記三角波は、互いに、ほぼ（３６０／Ｎ）［ｄｅｇ］の位相差を持っているのが好ましい。この場合、各スイッチング電源部からの出力におけるリップルの相殺効果を最大化することができる。
【００１１】
（３）前記検出部の出力と前記スイッチング電源部との間には、前記検出部の出力におけるノイズをカットするノイズカットフィルタが設けられているのが好ましい。この場合、検出部から出力される検出信号のノイズがカットされて、スイッチング電源部の動作が安定する。
【００１２】
（４）他の観点からみた本発明は、包絡線追跡電源回路と、前記包絡線追跡電源回路の出力を電源供給として受けて、前記高周波信号の増幅を行う高周波増幅器と、を備えていることを特徴とする増幅装置である。
【発明の効果】
【００１３】
本発明によれば、包絡線追跡電源回路において、帯域と効率がトレードオフの関係となっていることを解消し、高効率化又は広帯域化を容易にすることができる。
【図面の簡単な説明】
【００１４】
【図１】増幅器の概略構成を示す回路図である。
【図２】包絡線追跡電源回路の基本回路を示す回路図である。
【図３】基本回路に１００ｋＨｚの入力を与えた場合の動作波形を示す波形図である。
【図４】基本回路に２００ｋＨｚの入力を与えた場合の動作波形を示す波形図である。
【図５】基本回路のインダクタを小さくした場合における、三角波と検出信号との関係を示す波形図である。
【図６】基本回路において三角波の振幅を変更した場合における、オペアンプ電流を示す波形図である。
【図７】基本回路においてインダクタを小さくした場合における、オペアンプ電流にリプルを示す波形図である。
【図８】第１実施形態に係る包絡線追跡電源回路の回路図である。
【図９】図９（ａ）は、第１実施形態に係る包絡線追跡電源回路の動作波形図であり、図９（ｂ）は基本回路の動作波形図である。
【図１０】図９（ａ）のＡ部分拡大図である。
【図１１】第１実施形態の変形例に係る包絡線追跡電源回路の回路図である。
【図１２】第２実施形態に係る包絡線追跡電源回路の回路図である。
【図１３】第１実施形態に係る包絡線追跡電源回路における検出部出力（検出信号）の波形図である。
【図１４】第２実施形態に係る包絡線追跡電源回路における検出部出力（検出信号）の波形図である。
【発明を実施するための形態】
【００１５】
以下、本発明の実施形態を図面に基づいて説明する。
図１は、実施形態に係る増幅装置１の概略構成を示している。この増幅装置１は、例えば、移動体通信用の無線基地局において無線信号を増幅するために用いられ、包絡線検出部３、包絡線追跡電源回路５、及びパワーアンプ（高周波増幅器）４を備えている。なお、増幅装置１には、パワーアンプ４の歪補償を行うための歪補償回路を含めても良い。
【００１６】
パワーアンプ４は、包絡線追跡電源回路５からの電力の供給を受けて、入力された高周波の無線信号（以下、ＲＦ信号という）を増幅して出力する。
包絡線検出部３は、ＲＦ信号を検波して、ＲＦ信号の包絡線を検出し、検出された包絡線信号を包絡線追跡電源回路５に入力する。包絡線追跡電源回路５は、ＲＦ信号の包絡線の時間的変化に応じた出力電圧を生成する。これにより、パワーアンプに固定電圧の電源回路を接続した場合に比較して、全体の消費電力を削減することが可能になる。
【００１７】
以下、本実施形態に係る包絡線追跡電源回路５の構成を説明する前に、本実施形態に係る包絡線追跡電源回路５が前提とする基本回路（比較例）を説明する。この基本回路は、非特許文献１に記載の包絡線追跡電源回路とほぼ共通するものである。
【００１８】
［包絡線追跡電源回路の基本回路（比較例）］
図２に示すように、包絡線追跡電源回路の基本回路５００は、包絡線信号が入力される入力端Ｉｎと、包絡線信号に応じた出力電流Ｉｏｕｔを出力する出力端Ｏｕｔと、を備えている。なお、図２において、パワーアンプ４は、負荷抵抗Ｒｌｏａｄに等価的に置き換えており、実際の増幅装置１では、出力端Ｏｕｔとパワーアンプ４の電源端子とが接続される。
【００１９】
この基本回路５００は、第１電源部としてのオペアンプ５０１と、オペアンプ５０１の出力（第１出力）Ｉ１を補完する第２出力Ｉ２を生成する第２電源部５０２とを備えている。
第１電源部５０１と第２電源部５０２とは、出力端Ｏｕｔからみて並列接続されており、第１電源部５０１の出力電流Ｉ１と第２電源部５０２の出力電流Ｉ２との和が、基本回路５００の出力電流Ｉｏｕｔとなる。
【００２０】
オペアンプ５０１の出力端と出力端Ｏｕｔとの間には、検出抵抗Ｒｓｅｎｓｅが設けられている。また、オペアンプ５０１の負入力には、出力端Ｏｕｔ側からのフィードバックループ５０５が接続されている。
【００２１】
第２電源部５０２は、オペアンプ５０１の出力を検出する検出部５０３と、オペアンプ５０１の出力に応じたスイッチング出力を生成するスイッチング電源部５０４とを有している。
検出部５０３は、前記検出抵抗Ｒｓｅｎｓｅの両端の電位差を検出することで、検出抵抗Ｒｓｅｎｓｅに流れる電流値、すなわちオペアンプ５０１の出力電流Ｉ１の値を検出する。なお、検出部５０３の出力値は、（Ｒ２／Ｒ１）×（検出抵抗Ｒｓｅｎｓｅの両端の電位差）となる。
この検出部５０３の出力（検出信号）は、オペアンプ５０１の出力電流Ｉ１の値を示しており、スイッチング電源部５０４に与えられる。
【００２２】
スイッチング電源部５０４は、検出部５０３から出力された検出信号と三角波とを比較して、検出信号の大きさをパルス幅に変換したＰＷＭ信号を生成するコンパレータ５０６と、コンパレータ５０６の出力（ＰＷＭ信号）を受けてスイッチングするスイッチング部５０７と、を有している。
【００２３】
スイッチング部５０７は、直流電源Ｖｄｄをスイッチングしてスイッチング出力を生成し、そのスイッチング出力がインダクタを介して出力するものである。より具体的には、スイッチング部５０７は、ドレイン端子に直流電源Ｖｄｄの電圧が印加され、ゲート端子にコンパレータ５０６の出力が接続されたパワーＭＯＳＦＥＴ（Ｎｃｈ ＭＯＳ−ＦＥＴ）等の半導体スイッチ５０８と、半導体スイッチ５０８のソース端子にカソードが接続され、アノードが接地されたダイオード５０９と、半導体スイッチ５０８のソース端子と基本回路５００の出力端Ｏｕｔとの間に接続されたインダクタＬと、を有している。
【００２４】
半導体スイッチ５０８は、コンパレータ５０６から出力されたＰＷＭ信号に応じて、直流電源Ｖｄｄを出力端Ｏｕｔ側に接続したり切り離したりするＯＮ／ＯＦＦ切替を行って、ＰＷＭ信号に応じた、スイッチング出力を生成する。このスイッチング出力は、インダクタＬによって平滑化されて、基本回路５００の出力端Ｏｕｔに出力される。
【００２５】
図３は、基本回路５００の動作波形を示している。ここでは、基本回路５００の入力端Ｉｎへは、１００ｋＨｚの正弦波を入力した。なお、図３の左側部分は、過渡応答範囲であり、この範囲は、下記の説明に関係せず、他の動作波形図においても同様である。
【００２６】
図３（ａ）は、入力端子Ｉｎへの入力電圧（包絡線信号）Ｖｉｎと、コンパレータ５０６の出力（ＰＷＭ信号）と、を示している。また、図３（ｂ）は、第１電源部であるオペアンプ５０１の出力電流Ｉ１と、第２電源部５０２（スイッチ部５０７）の出力電流Ｉ２と、基本回路の出力端Ｏｕｔからの出力電流Ｉｏｕｔと、を示している。
【００２７】
図３（ｂ）に示すように、出力電流Ｉ１と出力電流Ｉ２との和が、出力電流Ｉｏｕｔとなる。これは、例えば、入力端子Ｉｎへの入力電圧（包絡線信号）Ｖｉｎが増加した場合、オペアンプ５０１の出力電流Ｉ１も増加することになる。この増加した出力電流Ｉ１は、検出部５０３によって検出され、その検出信号に応じたスイッチング出力を第２電源部５０２が出力する。このため、出力端Ｏｕｔの電位は、オペアンプ５０１からの電流値Ｉ１がさほど大きくなくても、所望の値（包絡線信号に応じた値）が確保でき、出力端Ｏｕｔの電位は、オペアンプ５０１にフィードバックされているため、オペアンプ５０１の出力電流Ｉ１は減少する。
【００２８】
上記のように、動作することで、１００ｋＨｚ程度の比較的低い周波数においては、第１電源５０１からの出力電流Ｉ１はわずかであり、第２電源５０２からの出力電流Ｉ２が大部分を補って出力電流Ｉｏｕｔとなる。第２電源５０２は、第１電源５０１に比べて高効率であるため、比較的低い周波数においては、第２電源５０２がメインとなって動作することにより高効率を達成できる。
【００２９】
ただし、出力電流Ｉ２には、所望の出力電流Ｉｏｕｔよりも遅延が生じる。この遅延分の電流は、図３（ｂ）に示すように、オペアンプ５０１から出力電流Ｉ１として供給されることになる。なお、図３（ｂ）の出力電流Ｉ１における遅延分の電流は、この出力電流Ｉ１において入力電圧Ｖｉｎと同じ周波数（１００ｋＨｚ）で変動する成分である。
このようなオペアンプ５０１からの電流供給分は、包絡線信号の周波数が大きくなるほど、大きくなるため、効率が低下する。
【００３０】
図４は、例えば、入力端Ｉｎへ、２００ｋＨｚの正弦波を入力した場合を示している。この場合、第２電源部５０２からの出力電流Ｉ２の遅延は、さらに大きくなっており、その分、オペアンプ５０１からの出力電流Ｉ１（Ｉ１において２００ｋＨｚで変動する成分）が増加している。
さらに包絡線信号の周波数を上がると、さらに遅延分が大きくなり、例えば、５００ｋＨｚ程度で、出力電流Ｉｏｕｔの交流成分は、すべてオペアンプ５０１から供給されるようになり、効率が低下する。
【００３１】
［包絡線追跡電源回路の基本回路（比較例）についての考察］
上記のように、基本回路５００において、効率を上げるには、第２電源部５０２からの電流Ｉ２の供給を多くすることが必要であるが、第２電源部５０２は比較的低い周波数でしか十分に動作できず、第２電源部５０２の広帯域化が、全体の効率を上げるために必要である。
【００３２】
ここで、第２電源部５０２において生じた前記遅延の原因としては、スイッチング部５０７のインダクタＬが挙げられる。インダクタＬは、遅延素子として機能するため、第２電源部５０２の応答を速くするためには、インダクタＬの値を小さくすることが考えられる。
【００３３】
しかし、インダクタＬの値を小さくすると、第２電源部５０２の出力電流Ｉ２が高い周波数で変化できるようになり、そうすると、第１電源部５０３の出力電流Ｉ１も高い周波数で変化できるようになる。このため、図５に示すように、検出抵抗Ｒｓｅｎｓ間の電位差の変化が、コンパレータ５０６の三角波の周波数よりも短い周期で生じてしまい、検出抵抗Ｒｓｅｎｓ間の電位差の変化が、三角波の傾斜よりも急峻になったところで、ＰＷＭ信号のパルスが生成され、三角波の周波数よりも高い周波数のＰＷＭ信号が生成されることになる。
ところが、基本回路５００は、ＰＷＭ信号の周波数（スイッチング周波数）が、三角波の周波数であることを前提に回路設計されているため、ＰＷＭ信号の周波数（スイッチング周波数）の変動は好ましくない。
このように、単にインダクタＬの値を小さくすると、ＰＷＭ信号の周波数（スイッチング周波数）が維持できないという問題が発生する。
【００３４】
そこで、本発明者らは、インダクタＬの値を小さくしつつも、ＰＷＭ信号の周波数（スイッチング周波数）を維持（固定）するために、三角波の振幅を大きくすることを検討した。三角波の振幅を大きくすると、三角波の傾斜がより急峻となり、検出抵抗Ｒｓｅｎｓ間の電位差の変化の傾きよりも急峻にすることが可能である。
【００３５】
しかし、基本回路５００において、三角波の振幅を大きくすると、図６に示すように、オペアンプ５０１の出力電流Ｉ１が増大する現象が観測された。図６は、三角波の振幅が５０ｍＶの場合のオペアンプ５０１の出力電流Ｉ１と、三角波の振幅が１００ｍＶの場合のオペアンプ５０１の出力電流Ｉ１を示している。
この現象の原因は、三角波の振幅を大きくすると、同じデューティを発生させるために、より多くのオペアンプ５０１の電流Ｉ１が必要となるためと考えられる。
このように、第２電源部２の帯域を広げて全体の効率を上げるために、インダクタＬを小さくしたとしても、ＰＷＭ信号の周波数（スイッチング周波数）を維持するために三角波の振幅を大きくすると、オペアンプ５０１の電流Ｉ１が増大して、却って全体の効率が下がってしまう。
【００３６】
また、基本回路５００において、インダクタＬを小さくすると、図７に示すように、オペアンプ５０１の出力電流Ｉ１のリプルが増加し、この観点からも、全体の効率が下がってしまう。
【００３７】
このように、基本回路５００では、第２電源部２の帯域を広げて全体の効率を上げようとしてインダクタＬの値を小さくしても、却って効率が悪化する。
【００３８】
［実施形態に係る包絡線追跡電源回路］
［第１実施形態］
図８は、第１実施形態に係る包絡線追跡回路５を示している。第１実施形態に係る包絡線追跡回路５は、上記問題点を解消するためのものである。なお、第１実施形態に係る包絡線追跡回路５に関し、特に説明しない点は、前記基本回路５００と同様である。
【００３９】
図８の包絡線追跡回路５が、前記基本回路５００と異なる点は、第２電源部５２のスイッチング電源部５４ａ，５４ｂが、複数並列的に設けられている点、及び、各スイッチング電源部５４ａ，５４ｂにおける三角波の位相が互いに異なる点、である。
【００４０】
つまり、図８の包絡線追跡電源回路は、包絡線信号が入力される入力端Ｉｎと、包絡線信号に応じた出力電流Ｉｏｕｔを出力する出力端Ｏｕｔと、を備えている。
第１電源部としては、オペアンプ５１が設けられ、オペアンプ出力側と前記出力端Ｏｕｔとの間には、検出抵抗Ｒｓｅｎｓｅが接続されている。出力端Ｏｕｔの電位は、オペアンプ５１の負入力に与えられるようフィードバックループ５５が設けられている。
【００４１】
第２電源部５２は、検出抵抗Ｒｓｅｎｅｓ間の電位差を検出する検出部５３と、この検出部５３の出力に応じたスイッチング出力を生成する複数のスイッチング電源部５４ａ，５４ｂを並列的に備えている。つまり、検出部５３の出力（検出信号）は、両スイッチング電源部５４ａ，５４ｂに与えられ、それぞれがスイッチング出力Ｉ２ａ，Ｉ２ｂを出力する。
【００４２】
各スイッチング電源部５４ａ，５４ｂは、それぞれ、検出部５３から出力された検出信号と三角波とを比較して、検出信号の大きさをパルス幅に変換したＰＷＭ信号を生成するコンパレータ５６ａ，５６ｂと、コンパレータ５６ａ，５６ｂの出力（ＰＷＭ信号）を受けてスイッチングするスイッチング部５７ａ，５７ｂと、を有している。
【００４３】
各スイッチング部５７ａ，５７ｂは、それぞれ、ドレイン端子に直流電源Ｖｄｄの電圧が印加され、ゲート端子にコンパレータ５６ａ，５６ｂの出力が接続されたパワーＭＯＳＦＥＴ（Ｎｃｈ ＭＯＳ−ＦＥＴ）等の半導体スイッチ５８ａ，５８ｂと、半導体スイッチ５８ａ，５８ｂのソース端子にカソードが接続され、アノードが接地されたダイオード５９ａ，５９ｂと、半導体スイッチ５８ａ，５８ｂのソース端子と基本回路５００の出力端Ｏｕｔとの間に接続されたインダクタＬａ，Ｌｂと、を有している。なお、Ｌａ＝Ｌｂが好ましい。
【００４４】
第１実施形態の２つのコンパレータ５６ａ，５６ｂに比較のために与えられる三角波は、１８０度位相がずらされている。このため、各コンパレータ５６ａ，５６ｂから出力される各ＰＷＭ信号も、１８０度位相がずれている。
【００４５】
図９は、入力（包絡線信号）として１００ｋＨｚの正弦波を与えた場合の動作波形を示しており、図９（ａ）は、第１実施形態の包絡線追跡電源回路５の動作波形であって、当該回路５の２つのインダクタＬａ，Ｌｂの値を、それぞれ、２０μＨとし、Ｌａ，Ｌｂの合成値が１０μＨとなるようにした場合のものである。また、図９（ｂ）は、基本回路５００の動作波形であって、当該回路５００のインダクタＬの値を１０μＨとした場合のものである。
【００４６】
図９（ａ）に示すように、第２電源部５２の出力電流Ｉ２＝Ｉ２ａ＋Ｉ２ｂである。図９（ａ）及び図９（ｂ）それぞれのＩ２の波形の比較から明らかなように、Ｉ２の遅延は、同程度である。
また、図９（ａ）のＡ部分の拡大図である図１０に示すように、各スイッチング部５７ａ，５７ｂから出力される出力電流Ｉ２ａ，Ｉ２ｂにおいて、スイッチングのために生じるリップルは、位相が反転しており、両出力電流Ｉ２ａ，Ｉ２ｂにおける一方の電流のリップルが、山となるとき、他方の電流のリップルはほぼ谷となる。
このため、図９（ａ）に示すように、両出力電流Ｉ２ａ，Ｉ２ｂの和である第２電源部５２の出力電流Ｉ２におけるリップルは、図９（ｂ）に示す出力電流Ｉ２のリップルよりも小さくなっている。
【００４７】
第１実施形態においては、第２電源部５２の出力電流Ｉ２におけるリップルが小さくなっていることにより、図９（ａ）に示すように、第１電源部であるオペアンプ５１の出力電流Ｉ１のリップルは、図９（ｂ）に示すオペアンプ出力電流Ｉ１のリップルよりも小さくなっている。
【００４８】
第１実施形態においては、各スイッチング電源部５４ａ，５４ｂにおける個々のインダクタＬａ，Ｌｂの値は、２０μＨであって、基本回路５００のインダクタＬの値（＝１０μＨ）よりも大きくなっているため、ＰＷＭ信号の周波数（スイッチング周波数）を維持することが可能であり、三角波の振幅を大きくする必要はなく、したがって、三角波の振幅を大きくすることによるオペアンプ出力電流Ｉ１の増大は生じない。
しかも、第１実施形態における個々のインダクタＬａ，Ｌｂの値（＝２０μＨ）は、基本回路５００のインダクタＬの値（＝１０μＨ）よりも大きくしているにもかかわらず、第２電源部５２全体でみると、２つのインダクタＬａ，Ｌｂの合成値は、基本回路５００と同じ１０μＨであり、この結果、第２電源部５２の出力Ｉ２に生じる遅延は、基本回路１００における遅延と同程度となっている。
【００４９】
このように、第１実施形態では、インダクタＬａ，Ｌｂの値を基本回路５００でのインダクタＬの値よりも、（小さくするのではなく）大きくしても、リップルを小さくして効率を上げつつ、電流Ｉ２の遅延を、基本回路５００における電流Ｉ２の遅延と同程度にすることができる。
つまり、第１実施形態によれば、インダクタＬａ，Ｌｂの値を大きくしても、効率を上げることができる。
【００５０】
また、効率化及び広帯域化を図る場合、２つのインダクタＬａ，Ｌｂの値を、それぞれ、例えば基本回路５００のインダクタＬと同じ１０μＨとして、小さくすればよい。この場合、スイッチング電源部５４ａ，５４ｂそれぞれのインダクタＬａ，Ｌの値は、基本回路５００のインダクタＬの値と同様であるので、ＰＷＭ信号の周波数（スイッチング周波数）を維持することが可能であり、三角波の振幅を大きくする必要はなく、したがって、三角波の振幅を大きくすることによるオペアンプ出力電流Ｉ１の増大は生じない。
そして、２つのインダクタＬａ，Ｌｂの値がそれぞれ、小さくなっていることにより、Ｉ２の遅延が小さくなり、広帯域化を図ることができる。
【００５１】
しかも、２つのスイッチング電源部５４ａ，５４ｂの三角波の位相がそれぞれ異なることにより、各スイッチング部５４ａ，５４ｂで生じたリップルを相殺できるため、２つのインダクタＬａ，Ｌｂの値を小さくして、それぞれの出力電流Ｉ２ａ，Ｉ２ｂのリップルが大きくなっても、それらの和である第２電源部５２の出力電流Ｉ２のリップルは小さくなる。この結果、オペアンプ出力電流Ｉ１のリップルも小さくなり、効率の低下を抑えることができる。
【００５２】
なお、２つのスイッチング電源部５４ａ，５４ｂの三角波の位相は、異なっていれば良く、１８０度位相差でなくてもよい。つまり、２つの三角波の位相が完全に一致していると、一つのスイッチング電源部５０４を有する基本回路５００と機能的に等価になってしまうが、２つの三角波の位相が多少なりともずれていれば、互いにリップルを打ち消し合う効果は生じる。
【００５３】
また、スイッチング電源部５４ａ，５４ｂの数は、２つに限定されるものではなく、３以上とすることができる。この場合、スイッチング電源部の数をＮとすると、各スイッチング電源部の三角波の位相は、互いにほぼ（３６０／Ｎ）［ｄｅｇ］異なっているのが好ましい。つまり、Ｎ＝２の場合、上記のように、１８０度の位相差とし、Ｎ＝３の場合、１２０度の位相差とし、Ｎ＝４の場合、９０度の位相差とするのが好ましい。
ほぼ（３６０／Ｎ）［ｄｅｇ］の位相差とすることで、リップルの相殺効果を最大化することができる。
また、Ｎの数を増加させることで、さらなる高効率・広帯域化を図ることができる。
【００５４】
［第１実施形態の変形例］
図１１は、図８に示す包絡線追跡電源回路５の変形例を示している。図８では、半導体スイッチ５８ａ，５８ｂがＮｃｈ ＭＯＳ−ＦＥＴによって構成されていたが、図１１では、Ｐｃｈ ＭＯＳ−ＦＥＴによって構成されている。この場合、コンパレータ５６ａ，５６ｂの入力のプラスとマイナスは、図８の回路とは逆になる。その他の点については、図１１の回路５は、図８の回路５と同様であり、図１１に示す変形例においても、図８の回路５と同様に動作することができる。
【００５５】
［第２実施形態に係る包絡線追跡電源回路］
図１２は、第２実施形態に係る包絡線追跡電源回路５を示している。なお、第２実施形態に関して特に説明しない点については、第１実施形態と同様である。
第２実施形態の回路５が、第１実施形態の回路５と異なる点は、検出部５３の出力側にノイズカットフィルタ６０を設けて、検出部５３から出力される検出信号のノイズをカットするようにした点である。
【００５６】
このノイズカットフィルタ６０は、抵抗６１及びコンデンサ６２を有し、ローパスフィルタとして構成されている。
【００５７】
図１３は、第１実施形態の回路５（ノイズカットフィルタ無し）のＡ１点（検出部５３の出力）における波形を測定したものであり、図１４は、第２実施形態の回路５（ノイズカットフィルタ有り）のＡ２点（検出部５３の出力）における波形を測定したものである。図１３と図１４の対比から明らかなように、第２実施形態の回路５では、検出部５３の出力（検出信号）からノイズが除去されており、これにより、回路５の動作をより安定させることができる。なお、ノイズカットフィルタ６０は、基本回路５００に設けることも可能である。
【００５８】
本発明に関して、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した意味ではなく、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００５９】
１ 増幅装置
３ 包絡線検出部
４ 高周波増幅器
５ 包絡線追跡電源回路
５１ オペアンプ（第１電源部）
５２ 第２電源部
５３ 検出部
５４ａ スイッチング電源部
５４ｂ スイッチング電源部
Ｌａ インダクタ
Ｌｂ インダクタ
Ｉ１ 第１電源部の出力電流
Ｉ２ 第２電源部の出力電流
Ｉｏｕｔ 包絡線追跡電源回路の出力電流
Ｉｎ 入力端
Ｏｕｔ 出力端
Ｖｄｄ 直流電源
【特許請求の範囲】
【請求項１】
高周波信号の包絡線に応じた出力を生成する包絡線追跡電源回路であって、
包絡線信号が入力されるとともに高周波増幅器への第１出力を生成する第１電源部と、
前記第１電源部の第１出力を補完する第２出力を生成する第２電源部と、
を備え、
前記第１電源部と前記第２電源部とが並列接続されて、前記第１出力及び第１出力を補完する第２出力によって前記包絡線信号に応じた出力が生成されるよう構成されており、
前記第２電源部は、
前記第１電源部の第１出力を検出する検出部と、
前記検出部の検出信号と三角波とを比較してから生成されたＰＷＭ信号によって、直流電源をスイッチングしてスイッチング出力を生成し、そのスイッチング出力がインダクタを介して出力されるスイッチング電源部と、を有し、
前記スイッチング電源部は複数設けられ、複数のスイッチング電源部の出力が並列的に接続されて前記第２出力となるよう構成され、
前記複数のスイッチング電源部は、それぞれ前記三角波の位相が異なっていることを特徴とする包絡線追跡電源回路。
【請求項２】
前記複数のスイッチング電源部の数をＮとすると、
前記複数のスイッチング電源部におけるそれぞれの前記三角波は、互いに、ほぼ（３６０／Ｎ）［ｄｅｇ］の位相差を持っている請求項１記載の包絡線追跡電源回路。
【請求項３】
前記検出部の出力と前記スイッチング電源部との間には、前記検出部の出力におけるノイズをカットするノイズカットフィルタが設けられている請求項１又は２記載の包絡線追跡電源回路。
【請求項４】
請求項１〜３のいずれか１項に記載の包絡線追跡電源回路と、
前記包絡線追跡電源回路の出力を電源供給として受けて、前記高周波信号の増幅を行う高周波増幅器と、
を備えていることを特徴とする増幅装置。
【請求項１】
高周波信号の包絡線に応じた出力を生成する包絡線追跡電源回路であって、
包絡線信号が入力されるとともに高周波増幅器への第１出力を生成する第１電源部と、
前記第１電源部の第１出力を補完する第２出力を生成する第２電源部と、
を備え、
前記第１電源部と前記第２電源部とが並列接続されて、前記第１出力及び第１出力を補完する第２出力によって前記包絡線信号に応じた出力が生成されるよう構成されており、
前記第２電源部は、
前記第１電源部の第１出力を検出する検出部と、
前記検出部の検出信号と三角波とを比較してから生成されたＰＷＭ信号によって、直流電源をスイッチングしてスイッチング出力を生成し、そのスイッチング出力がインダクタを介して出力されるスイッチング電源部と、を有し、
前記スイッチング電源部は複数設けられ、複数のスイッチング電源部の出力が並列的に接続されて前記第２出力となるよう構成され、
前記複数のスイッチング電源部は、それぞれ前記三角波の位相が異なっていることを特徴とする包絡線追跡電源回路。
【請求項２】
前記複数のスイッチング電源部の数をＮとすると、
前記複数のスイッチング電源部におけるそれぞれの前記三角波は、互いに、ほぼ（３６０／Ｎ）［ｄｅｇ］の位相差を持っている請求項１記載の包絡線追跡電源回路。
【請求項３】
前記検出部の出力と前記スイッチング電源部との間には、前記検出部の出力におけるノイズをカットするノイズカットフィルタが設けられている請求項１又は２記載の包絡線追跡電源回路。
【請求項４】
請求項１〜３のいずれか１項に記載の包絡線追跡電源回路と、
前記包絡線追跡電源回路の出力を電源供給として受けて、前記高周波信号の増幅を行う高周波増幅器と、
を備えていることを特徴とする増幅装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【公開番号】特開２０１０−１６６１５７（Ｐ２０１０−１６６１５７Ａ）
【公開日】平成２２年７月２９日（２０１０．７．２９）
【国際特許分類】
【出願番号】特願２００９−５０２６（Ｐ２００９−５０２６）
【出願日】平成２１年１月１３日（２００９．１．１３）
【出願人】（５０４１４５３６４）国立大学法人群馬大学 (352)
【出願人】（０００００２１３０）住友電気工業株式会社 (12,747)
【Ｆターム（参考）】
【公開日】平成２２年７月２９日（２０１０．７．２９）
【国際特許分類】
【出願日】平成２１年１月１３日（２００９．１．１３）
【出願人】（５０４１４５３６４）国立大学法人群馬大学 (352)
【出願人】（０００００２１３０）住友電気工業株式会社 (12,747)
【Ｆターム（参考）】
[ Back to top ]